[go: up one dir, main page]

JP3903716B2 - マイクロコンピュータ - Google Patents

マイクロコンピュータ Download PDF

Info

Publication number
JP3903716B2
JP3903716B2 JP2000402423A JP2000402423A JP3903716B2 JP 3903716 B2 JP3903716 B2 JP 3903716B2 JP 2000402423 A JP2000402423 A JP 2000402423A JP 2000402423 A JP2000402423 A JP 2000402423A JP 3903716 B2 JP3903716 B2 JP 3903716B2
Authority
JP
Japan
Prior art keywords
signal
cpu
microcomputer
level
monitoring target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000402423A
Other languages
English (en)
Other versions
JP2002202961A (ja
Inventor
洋一 藤田
泰昭 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000402423A priority Critical patent/JP3903716B2/ja
Priority to US10/022,794 priority patent/US6986070B2/en
Publication of JP2002202961A publication Critical patent/JP2002202961A/ja
Application granted granted Critical
Publication of JP3903716B2 publication Critical patent/JP3903716B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロコンピュータに関し、特に、監視対象の二値信号がハイレベルとローレベルとの内の何れかである特定のレベルになると所定の動作を実施する電子制御装置を構成するのに好適なマイクロコンピュータに関する。
【0002】
【従来の技術】
従来より、例えば車両に搭載される電子制御装置においては、車両のドアが開かれてドアスイッチからの二値のスイッチ信号が“ドア開”を示す方のレベルになると、ランプを点灯させたり、他の装置からの二値の動作要求信号が“動作要求”を示す方のレベルになると、その装置との通信を開始する、といった具合に、外部からの二値信号がハイレベルとローレベルとの内の何れかである特定のレベルになると所定の動作を実施するように構成されることが多々ある。尚、二値信号とは、ハイレベルとローレベルとの何れかとなる二値振幅の信号である。
【0003】
そして、この種の電子制御装置では、上記機能(即ち、外部からの二値信号が特定のレベルになると所定の動作を実施する、という機能であり、以下、信号連動機能という)を実現するために、その電子制御装置の動作を制御するマイクロコンピュータ(以下、マイコンという)が、その信号連動機能に該当する外部からの二値信号(以下、監視対象信号ともいう)のレベルを入力端子(入力ポート)から定期的に読み込んで、その信号のレベルが予め定められた特定のレベルになったことを検知すると、所定の動作に該当する処理を行うようにされている。
【0004】
また、例えば車両に搭載される電子制御装置では、バッテリへの充電が行われないエンジン停止時に、上記の信号連動機能を実現しなければならない場合がある。このため、より少ない消費電力で信号連動機能を実現する必要がある。
そこで、従来の電子制御装置では、上記の信号連動機能を少ない消費電力(消費電流)で実現するために、下記の[従来例1]あるいは[従来例2]の構成及び方法を採用していた。
【0005】
[従来例1]
まず図6は、従来例1の電子制御装置を表す構成図である。
尚、以下の説明において、ローアクティブ信号とは、電子制御装置内で抵抗によりハイレベルに該当する電源電圧へプルアップされる信号線に発生する信号であり、その信号線がスイッチ等を介して接地電位に接続されることによりローレベルとなる、ローアクティブの信号のことである。また逆に、ハイアクティブ信号とは、電子制御装置内で抵抗により接地電位へプルダウンされる信号線に発生する信号であり、その信号線がスイッチ等を介して電源電圧に接続されることによりハイレベルとなる、ハイアクティブの信号のことである。そして、ここでは、信号連動機能に該当する監視対象信号がローアクティブ信号であると共に、その信号がローレベルになると所定の動作が実施され、更に、その監視対象信号が、図6に示す如く、信号線L1を介して、電子制御装置の動作を制御するマイコン101の入力端子(入力ポート)B1へ入力されるものとする。
【0006】
図6に示すように、従来例1の電子制御装置には、当該装置の動作を制御するマイコンとして、プログラムに従い動作するCPU(即ち、命令解読部や演算部等からなる中央演算装置)103及びI/Oポート105に加えて、CPU103を停止状態から動作状態へと起床(ウェイクアップ)させるための制御を行う起床制御部107を備えたマイコン101が用いられている。
【0007】
そして、このマイコン101において、監視対象信号(監視対象の二値信号)を入力するために割り当てられた入力端子B1には、その監視対象信号の信号線L1が接続されている。また、その信号線L1は、車両内のスイッチがオンすると、ローレベルに該当する接地電位(=0V)に接続されるようになっている。
【0008】
また更に、この電子制御装置には、一端が上記信号線L1に接続されて、その信号線L1をハイレベルに該当する電源電圧Vd(この例では5V)にプルアップするためのプルアップ抵抗Ruと、マイコン101の出力端子(出力ポート)Aから出力される通電信号に従って、プルアップ抵抗Ruへの通電を行う通電回路109とが設けられる。
【0009】
そして、通電回路109は、マイコン101からの通電信号がハイレベルの時にオンするNPNトランジスタTr1と、NPNトランジスタTr1のベースに上記通電信号を供給する電流制限用の抵抗R1と、NPNトランジスタTr1のコレクタと電源電圧Vdとの間に直列に接続された抵抗R2,R3と、その抵抗R2,R3同士の接続点にベースが接続され、エミッタが電源電圧Vdに接続され、コレクタがプルアップ抵抗Ruの信号線L1側とは反対側の端部に接続されたPNPトランジスタTr2とから構成されている。
【0010】
よって、この通電回路109では、マイコン101からの通電信号がハイレベルとなって、1段目のNPNトランジスタTr1がオンすると、2段目のPNPトランジスタTr2がオンして、プルアップ抵抗Ruに電源電圧Vdが印加され、そのプルアップ抵抗Ruへの通電が行われることとなる。
【0011】
このような従来例1の電子制御装置においては、図7に示すように、マイコン101が、間欠的に動作すると共に、その動作時毎に、後述する如く出力端子Aから通電回路109へハイレベルの通電信号を出力しながら入力端子B1から監視対象信号のレベルを読み込む、通電信号出力制御機能付きの信号読込処理を行い、更に、その処理で読み込んだレベルが前回値と今回値とで2回連続して同じであった場合にのみ、その今回値を監視対象信号の判断レベル(即ち、真にそうであると判断しているレベル)として更新記憶する、といったノイズ対策用のフィルタ処理を行う。そして、マイコン101は、図7の時刻t1に示すように、上記フィルタ処理の結果に基づき監視対象信号が特定のレベル(この例ではローレベル)になったことを検知すると(詳しくは、フィルタ処理による監視対象信号の判断レベルが、特定のレベルになったと判定すると)、動作を継続して所定の動作に該当する処理を行う。尚、図7において、“信号あり”とは、監視対象信号が、所定の動作を実施すべきことを指示する方の特定のレベルであることを意味しており、“信号なし”とは、監視対象信号が上記特定のレベルではないことを意味している。そして、このことは、後述する他の図面についても同様である。
【0012】
具体的に説明すると、まず、通電信号出力制御機能付きの信号読込処理とは、図7における()内に示すように、出力端子Aからハイレベルの通電信号を出力して、通電回路109のNPNトランジスタTr1をオンさせ、その時点から、事前に設定された信号読込タイミング時間Tmが経過した時に、入力端子B1のレベルを読み込み、その後、上記通電信号の出力を停止して(出力端子Aの出力レベルをローレベルに戻して)NPNトランジスタTr1をオフさせる、といった手順の処理である。そして、信号読込タイミング時間Tmは、信号線L1での容量分や通電回路109の動作遅れなどを考慮して、ハイレベルの通電信号が出力されてから信号線L1の状態が電気的に安定するまでの遅延時間以上の値に設定される。
【0013】
つまり、プルアップ抵抗Ruに電源電圧Vdを常時印加しておくと、そのプルアップ抵抗Ruに流れる電流が電子制御装置の消費電力を増大させる原因の一つになる。そこで、入力端子B1から信号レベルを読み込む際にだけ、プルアップ抵抗Ruへの通電(詳しくは、プルアップ抵抗Ruへの電源電圧Vdの印加)を行うようにして、無駄な消費電力を極力削減するのである。
【0014】
そして、マイコン101では、CPU103が、所定の動作停止命令を実行して、自分の動作(即ち、マイコンの本来の動作であるプログラム実行動作)を停止する共に、起床制御部107へ動作要求を出すと、起床制御部107が、事前にCPU101によってセットされているタイマ時間の計時を開始して、そのタイマ時間が経過した時に、CPU103を停止状態から動作状態へと起床させる。
【0015】
よって、従来例1の電子制御装置では、CPU103が、動作しなくても良い状態になったと判断すると、自分の動作を停止すると共に起床制御部107へ動作要求を出し、その後は、起床制御部107によって停止状態から動作状態へと起こされる毎に、上記通電信号出力制御機能付きの信号読込処理と上記フィルタ処理とを実行して、フィルタ処理の結果に基づき、監視対象信号が特定のレベルでないと判定したならば、動作しなくても良い状態であると判断して再び自分の動作を停止すると共に起床制御部107へ動作要求を出し、逆に、監視対象信号が特定のレベルであると判定したならば、動作状態を継続して必要な処理を実施する、といった動作を行うようにマイコン101のプログラム(即ち、CPU103が実行するプログラム)が設定される。
【0016】
つまり、このように設定すれば、監視対象信号が特定のレベルでない状態が継続している場合には、CPU103は、図7に示す如く、動作を停止してから起床制御部107で計時されるタイマ時間Ti(図7における「間欠動作の間隔Ti」)が経過すると一時的に動作して再びタイマ時間Tiだけ動作を停止する、といった具合に、定期的に動作と非動作(動作停止)とを繰り返す間欠動作を行うこととなる。そして、監視対象信号が特定のレベルになって、CPU103が、そのことを検知すると、そのまま動作を継続して、所定の動作に必要な処理を行うこととなる。
【0017】
この従来例1の電子制御装置によれば、マイコンの構成要素の中でも特に消費電力が大きいCPU103を、常時動作させるのではなく、間欠的に動作させることとなるため、その分、マイコンでの消費電力を小さく抑えることができ、延いては、電子制御装置全体での消費電力を抑えることができる。
【0018】
一方、監視対象信号がローアクティブ信号ではなく、ハイアクティブ信号である場合には、図6に示すように、そのハイアクティブ信号を伝搬する信号線L2が、電子制御装置内でプルダウン抵抗Rdにより接地電位へとプルダウンされることとなる。
【0019】
そして、そのプルダウンされた信号線L2は、例えば入力保護用の抵抗R4を介して、マイコン101の何れかの入力端子(この例では入力端子B2)に接続されることとなるが、この場合には、通電回路109が削除されると共に、マイコン101のCPU103は、入力端子B2から監視対象信号のレベルを読み込むための処理として、前述の通電信号出力制御は行わず(即ち、通電信号は出力せず)、ただ単に入力端子B2の信号レベルを読み込むだけである。尚、その他については、監視対象信号がローアクティブ信号である場合と同じである。
【0020】
つまり、ハイアクティブ信号の場合、その信号をハイレベルにする電力源は、電子制御装置の外部に存在することとなり、プルダウン抵抗Rdに流れる電流が電子制御装置の消費電力を直接増大させることはないからである。
また、監視対象信号が複数存在すると共に、それら監視対象信号として、ローアクティブ信号とハイアクティブ信号とが混在している場合には、各信号に応じた信号読込用の処理が並行して行われることとなる。
【0021】
[従来例2]
次に図8は、従来例2の電子制御装置を表す構成図である。尚、図8において、図6と同じものについては、同一の符号を付しているため、詳細な説明は省略する。
【0022】
図8の電子制御装置では、電子制御装置の動作を制御するマイコンとして、動作速度が可変のマイコン201を用いている。即ち、このマイコン201は、CPU103及びI/Oポート105に加えて、CPU103により指示された周波数のクロックを生成して、そのクロックをCPU103の動作クロックとして出力する周波数制御回路203を備えている。
【0023】
そして、このマイコン201において、CPU103は、プログラムを実行している通常動作時には、周波数制御回路203から出力される動作クロックの周波数を通常の高い周波数(例えば数十MHz)に設定して、高速で動作するが、通常の動作が不要になったと判断すると、周波数制御回路203から出力される動作クロックの周波数を通常よりも低い周波数(例えば数MHz)に設定して、低速で動作する低消費電力状態になる。
【0024】
そして、CPU103は、図9に示すように、低速で動作している状態で、一定時間Tk(図9における「信号読込の間隔Tk」)毎に、入力端子から監視対象信号のレベルを読み込むと共に前述のフィルタ処理を実行し、図9の時刻t2に示す如く、そのフィルタ処理の結果に基づき監視対象信号が特定のレベルになったと判定したならば、動作速度を低速から高速に戻して、所定の動作に該当する処理を行う。
【0025】
このような従来例2の電子制御装置では、マイコン201のCPU103が通常時よりも低速で動作する期間が存在する分、消費電力を抑えることができる。
尚、この従来例2においても、従来例1と同様に、監視対象信号がローアクティブ信号である場合には、図8に示す如く前述の通電回路109が設けられ、更にマイコン201のCPU103は、図9の()内に示すように、監視対象信号のレベルを読み込むための処理として、前述の通電信号出力制御機能付きの信号読込処理を実行することとなる。
【0026】
【発明が解決しようとする課題】
しかしながら、上記従来例1,2では、マイコンのCPU103が動作することとなるため、消費電力の大幅な低減を実現するのが難しい。
特に、従来例1では、監視対象信号の検知遅れが問題とならない程度の短い時間毎(例えば数十ms毎)にCPU103を起床させて信号レベルの読み込みを実施しなければならず、消費電力を低減するには限界があり、従来例2では、CPU103が低速ではあるものの常時動作することとなるため、なおさら消費電力の低減効果が小さい。
【0027】
また、上記従来例1,2では、一定時間毎に信号を読み込むためのソフト処理が必要であり、前述したノイズ対策用のフィルタ処理や通電信号出力制御機能付きの信号読込処理を行うのであれば、更に処理負荷が増大する。
本発明は、こうした問題に鑑みなされたものであり、監視対象信号がハイレベルとローレベルとの内の何れかである特定のレベルになると所定の動作を実施する、という信号連動機能を、より少ない消費電力で実現するのに好適なマイクロコンピュータを提供することを目的としている。
【0028】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項1に記載のマイコン(マイクロコンピュータ)では、従来例1のマイコン101と同様に、CPUが所定の命令を実行することよって動作を停止できるようになっているが、特に本マイコンには、自動信号読込手段が設けられている。そして、この自動信号読込手段は、CPUが動作を停止している場合に、当該マイコンの所定の入力端子に供給される監視対象の二値信号(以下、監視対象信号という)のレベルを前記入力端子から一定時間毎に読み込んで判断し、その判断レベルが特定のレベルになると、CPUを停止状態から動作状態へと起床させる。尚、ここまでの点については、後述する請求項2,3の各マイコンについても同じである。
【0029】
よって、本マイコンによれば、特に消費電力が大きいCPUの動作を停止させたままで、監視対象信号が特定のレベルになったことを検知することができ、監視対象信号が特定のレベルになると所定の動作を実施する、という信号連動機能を、従来よりも格段に少ない消費電力で実現することができるようになる。
【0030】
つまり、CPUが、動作しなくても良い状態になったと判断すると自分の動作を停止し、その後、自動信号読込手段によって動作状態へと起こされたならば、所定の動作に該当する処理を実行する、といった具合にプログラムを設定することにより、CPUの動作期間を最小限にまで低減して、信号連動機能を実現することができるからである。
【0031】
また、自動信号読込手段は、監視対象信号のレベルを一定時間毎に読み込むように構成されているため、CPUの処理負荷を低減できる上に、耐ノイズ性にも優れている。つまり、上記入力端子への監視対象信号にノイズが重畳したとしても、入力端子から信号レベルを読み込むタイミング(所謂サンプリングタイミング)に同期してノイズが発生しない限り、誤検出をすることがないからである。
尚、請求項5に記載のように、自動信号読込手段は、前記一定時間がCPUによって(換言すればプログラムによって)設定されるように構成されていれば、入力端子から監視対象信号のレベルを読み込む間隔を任意に設定できるようになり、汎用性を高めることができる。
【0032】
ところで、自動信号読込手段は、前記入力端子から読み込んだレベルを、そのまま監視対象信号の判断レベル(即ち、当該自動信号読込手段が判断している監視対象信号のレベル)とする、というように構成しても良いが、前記入力端子から読み込んだレベルが予め定められた複数回分連続して同じであった場合にのみ、監視対象信号の判断レベルを今回読み込んだレベルに更新する、といったフィルタ処理を実施するように構成すれば、CPUの処理負荷を全く増加させることなく耐ノイズ性を更に向上させることができる。
【0033】
但し、このようなフィルタ処理を行うと、監視対象信号が実際に特定のレベルに変化してからそれを検知するまでの遅れ時間が大き目になる。
そこで、請求項のマイコンでは、自動信号読込手段が、CPUからの指令に応じて(換言すればプログラムによって)、前記フィルタ処理を実施する動作モードM1と、前記フィルタ処理を実施せずに、前記入力端子から読み込んだレベルをそのまま監視対象信号の判断レベルとする動作モードM2とに、切替可能に構成されている。
【0034】
このような請求項のマイコンによれば、耐ノイズ性を優先する場合には上記動作モードM1に設定し、検知速度(検知感度)を優先する場合には上記動作モードM2に設定すれば良く、高い汎用性が得られる。
【0036】
次に、請求項のマイコンでは、自動信号読込手段は、前記入力端子から監視対象信号のレベルを読み込む前に、その入力端子に監視対象信号を供給する信号線をプルアップするプルアップ抵抗に電圧を印加するための通電信号を、当該マイコンの所定の出力端子から出力し、前記入力端子から監視対象信号のレベルを読み込んだら前記通電信号の出力を停止する、通電信号出力制御を実施するように構成されている。
【0037】
この請求項のマイコンによれば、監視対象信号がローアクティブ信号であって、その監視対象信号の信号線が当該マイコンの外部でプルアップされる場合に、前述した通電信号出力制御機能付きの信号読込処理を行うことができる。そして、入力端子から信号レベルを読み込む際にだけ、プルアップ抵抗への電圧印加(延いては、プルアップ抵抗への通電)が行われることとなり、無駄な消費電力を極力削減することができるようになる。
【0038】
そして更に、請求項のマイコンにおいて、自動信号読込手段は、前記通電信号を出力してから監視対象信号のレベルを読み込むまでの待ち時間(即ち、前述した図7,9の()内における信号読込タイミング時間Tmに相当する時間)が、CPU(換言すればプログラムによって)によって設定されるように構成されている。
【0039】
この請求項のマイコンによれば、通電信号出力制御機能付きの信号読込処理を実施する場合に、上記待ち時間を、監視対象信号の信号線や当該マイコンの周辺回路の電気的特性に応じて適宜設定することができるため、高い汎用性が得られる。
【0040】
ところで、監視対象信号がハイアクティブ信号である場合や、監視対象信号がローアクティブ信号であるが、それの信号線のプルアップ抵抗に常時電圧を印加しておいても問題がない場合など、通電信号出力制御機能付きの信号読込処理が不要な場合には、通電信号を出力するための出力端子を実際に使用しなければ良い。但し、その場合には、出力端子が1つ無駄になってしまう。
【0041】
そこで、請求項のマイコンでは、自動信号読込手段が、前記通電信号出力制御を実施する動作モードと、前記通電信号出力制御を実施しない動作モードとに、前記CPUからの指令に応じて(換言すればプログラムによって)設定可能に構成されている。
このような請求項のマイコンによれば、通電信号出力制御機能付きの信号読込処理が不要な場合には、自動信号読込手段が通電信号出力制御を実施しないように設定しておくことにより、上記出力端子を他の用途に使用することができるようになる。
【0042】
次に、請求項4のマイコンでは、請求項1〜3のマイコンにおいて、自動信号読込手段が信号レベルの読み込みを行う入力端子は、CPUによって(換言すればプログラムによって)、当該マイコンの複数の端子のうちの何れかに設定されるようになっている。そして、このマイコンによれば、監視対象信号の入力端子を複数の端子の中から任意に選択することができるため、便利である。また更に、請求項2,3のマイコンについては、前述した通電信号を出力するための出力端子も複数の端子の中から任意に選択できるように構成すれば、より便利である。
一方、請求項1〜5のマイコンにおいて、請求項6に記載の如く、自動信号読込手段は、前記特定のレベル(即ち、CPUを起床させる方の監視対象信号のレベル)がCPUによって(換言すればプログラムによって)設定されるように構成すれば、監視対象信号がローレベルになった時に所定の動作を実施するローアクティブの場合と、監視対象信号がハイレベルになった時に所定の動作を実施するハイアクティブの場合との、両方に対応できるようになり、汎用性を高めることができる。
【0043】
次に、請求項のマイコンは、上記請求項1〜のマイコンにおいて、タイマ起床制御手段を備えている。そして、タイマ起床制御手段は、前述した従来例1のマイコン101に内蔵された起床制御部107と同様に、CPUからの動作要求を受けると、該CPUによって事前にセットされている時間(タイマ時間)の計時を開始して、その時間が経過した時に、CPUを停止状態から動作状態へと起床させる。
【0044】
このため、請求項のマイコンでは、従来例1のマイコン101と同様に、CPUが、タイマ起床制御手段で計時される上記タイマ時間を事前にセットしておくと共に、自分の動作を停止する時にタイマ起床制御手段へ動作要求を出し、タイマ起床制御手段によって動作状態へと起こされると必要な処理を実行して、その処理が終わったら再び自分の動作を停止すると共にタイマ起床制御手段へ動作要求を出す、といった動作を行うようにプログラムを設定すれば、CPUは、動作を停止してから上記タイマ時間が経過すると起床して、その後、再びタイマ時間だけ動作を停止する、といった具合に、定期的に動作と非動作(動作停止)とを繰り返す間欠動作を行うことが可能になる。
【0045】
この請求項のマイコンによれば、上記タイマ時間を、自動信号読込手段が監視対象信号のレベルを読み込む間隔(上記一定時間)よりも長い時間に設定すると共に、CPUが、動作を停止する時毎にタイマ起床制御手段へ動作要求を出すようにすれば、万一、信号線の断線などによって、監視対象信号が特定のレベルに変化せず、CPUが自動信号読込手段の作用によって起こされなくなったとしても、タイマ起床制御手段の作用により、CPUを定期的(上記タイマ時間毎)に起こすことができ、動作の信頼性及び安定性を向上させることができる。例えば、CPUが、停止状態から起床する毎に、当該マイコンの内部データ等をチェックして修復する処理を行うようにすれば、当該マイコンの動作が不安定になってしまうことを確実に防止することができる。
【0046】
尚、この場合、監視対象信号が本当に特定のレベルへ変化しない正常時においても、CPUは、タイマ起床制御手段の作用によって定期的に動作することとなるが、その起床間隔は、入力端子から監視対象信号のレベルを読み込まなければならない時間間隔よりも遙かに長く設定できるため、やはり、信号連動機能を従来よりも格段に少ない消費電力で実現することができる。
【0047】
次に、請求項のマイコンでは、上記請求項1〜のマイコンにおいて、自動信号読込手段には、CPUによって記憶内容が読み取り可能な読込結果記憶部が設けられている。そして、その読込結果記憶部には、当該自動信号読込手段による監視対象信号の判断レベルが記憶される。
【0048】
このような請求項のマイコンによれば、CPUは、停止状態から動作状態へと起床した際に、上記読込結果記憶部の記憶内容を読み取って、今回起床した理由が監視対象信号の特定のレベルへの変化によるものか否かを確認することができるようになる。よって、処理の確実性及び信頼性を向上させることができる。また特に、請求項のマイコンのように、自動信号読込手段とは別にCPUを起床させるための手段が設けられている場合には、CPUが起床した原因を特定することができるようになり、非常に有利である。
【0049】
次に、請求項のマイコンでは、上記請求項のマイコンにおいて、自動信号読込手段は、CPUからの指令により(換言すればプログラムにより)、CPUが動作をしている場合にも動作可能に構成されている。
このような請求項のマイコンによれば、CPUが通常動作時において監視対象信号のレベルを把握するために実行しなければならない処理の負荷を軽減することができる。つまり、CPUは、自分が動作している通常動作時においても、自動信号読込手段を動作させて、上記読込結果記憶部から、自動信号読込手段による監視対象信号の判断レベルを任意のタイミングで読み取れば良いからである。
【0050】
【発明の実施の形態】
以下、本発明が適用された実施形態の電子制御装置について、図面を用いて説明する。
まず図1は、実施形態の電子制御装置1及びそれに搭載されたシングルチップマイコン2の構成を表す構成図である。尚、図1において、前述した図6と同じものについては、同一の符号を付しているため、詳細な説明は省略する。また、本実施形態の電子制御装置1は、信号線L1を介して供給される監視対象信号としてのローアクティブ信号が、特定のレベルとしてのローレベルになると、予め決められた所定の動作(例えばランプの点灯など)を実施する。
【0051】
図1に示すように、本実施形態の電子制御装置1には、当該装置1の動作を制御するシングルチップマイコン2が搭載されており、そのマイコン2の入力端子B1に上記信号線L1が接続されている。
そして更に、本実施形態の電子制御装置1には、従来例1(図6)の電子制御装置と同様に、一端が上記信号線L1に接続されて、その信号線L1をハイレベルに該当する電源電圧Vd(=5V)にプルアップするためのプルアップ抵抗Ruと、マイコン2の出力端子Aからハイレベルの通電信号が出力されている間、上記プルアップ抵抗Ruへの通電(詳しくは電源電圧Vdの印加)を行う通電回路109とが設けられている。
【0052】
次に、マイコン2は、基本的な構成要素として、プログラムに従い動作するCPU3と、プログラムや固定データが予め格納されるROM5と、CPU3による演算結果を一時記憶するためのRAM6と、当該マイコン2の端子を介して外部との信号の入出力を行うためのI/Oポート7とを備えている。
【0053】
そして更に、マイコン2は、当該マイコン2の外部に設けられる発振素子8と協同してCPU3の動作クロックであるメインクロック(本実施形態では数MHz〜数十MHz)を生成するメイン発振回路9及び該メイン発振回路9を制御する発振制御部11からなるメインクロック発生部13と、上記発振制御部11と協同して、主にCPU3を間欠的に動作(間欠動作)させるための制御を行う間欠動作制御部15と、CPU3からの指令に応じて動作して、当該マイコン2の端子から上記I/Oポート7を介して信号レベルを読み込む処理を一定時間毎に行う自動読込回路17と、当該マイコン2の外部に設けられる発振素子18と協同して上記メインクロックよりも周波数が低いサブクロック(本実施形態では数十KHz)を生成するサブ発振回路19とを備えている。
【0054】
そして、本実施形態のマイコン2において、上記発振制御部11と、間欠動作制御部15と、自動読込回路17との各々は、サブ発振回路19で常時生成されるサブクロックを受けて動作する。
尚、本実施形態では、自動読込回路17が、自動信号読込手段に相当し、発振制御部11と間欠動作制御部15とが、タイマ起床制御手段に相当している。
【0055】
ここで、CPU3は、前述した従来例1のCPU103と同様に、特定の動作停止命令を実行することによって自己の動作を停止することができるようになっている。そして、CPU3は、自ら動作を停止する時に(つまり、上記動作停止命令の実行時に)、間欠動作制御部15へ動作要求を出すようになっている。
【0056】
一方、間欠動作制御部15は、計時すべき時間(タイマ時間)がCPU3によってセットされる(書き込まれる)レジスタ15aを備えている。
そして、間欠動作制御部15は、通常時には、メインクロック発生部13の発振制御部11に動作指示を与えて、該発振制御部11にメイン発振回路9を動作させているが、CPU3からの上記動作要求を受けると(即ち、CPU3が動作を停止すると)、発振制御部11に停止指示を出力して、該発振制御部11にメイン発振回路9の動作を停止させると共に、CPU3により事前に上記レジスタ15aへセットされているタイマ時間の計時を開始し、そのタイマ時間が経過すると、発振制御部11に再び動作指示を出力して、該発振制御部11にメイン発振回路9の動作を再開させる。
【0057】
そして更に、間欠動作制御部15は、CPU3から上記動作要求を受けて、発振制御部11へ停止指示を出力した時に、自動読込回路17へ、CPU3の動作が停止したことを示す停止報知信号を出力する。尚、本実施形態において、上記停止報知信号は、極短いパルス幅のワンショットパルス信号である。
【0058】
また、メインクロック発生部13の発振制御部11は、上記間欠動作制御部15からの動作指示と停止指示とに応じて、メイン発振回路9の動作と非動作とを切り替えるが、特に、間欠動作制御部15からの動作指示を受けてメイン発振回路9の動作を開始させた際には、その時点からメインクロックの周波数が安定すると見なされる所定の発振安定待ち時間が経過した時に、CPU3へ、該CPU3を停止状態から動作状態へと起床させるためのRUN信号を出力する。
【0059】
尚、上記発振安定待ち時間は、メインクロックの周波数が確実に安定してからCPU3を起床させるために設けられており、サブクロックの数に基づいて計時される。そして、発振制御部11は、上記発振安定待ち時間がCPU3によってセットされる(書き込まれる)レジスタ11aを備えている。また、本実施形態において、発振制御部11は、上記RUN信号を、間欠動作制御部15から次に停止指示を受けるまで(つまり、CPU3の動作が停止してメイン発振回路9の動作を次に停止させる時まで)継続して出力するようになっている。そして、そのRUN信号は、自動読込回路17にも供給されるようになっており、自動読込回路17は、上記RUN信号に基づいて、CPU3が動作状態であるか否かを検知する。
【0060】
このような発振制御部11及び間欠動作制御部15を備えたマイコン2では、CPU3が、間欠動作制御部15のレジスタ15aへ事前にタイマ時間をセットしておくと共に、実行すべき処理がなくて動作を停止しても良いと判断すると、上記動作停止命令を実行して、自己の動作を停止すると共に間欠動作制御部15へ動作要求を出力する、といった具合にプログラムを設定すれば、図4の下段に示すようなCPU3の間欠動作(定期的に動作と非動作とを繰り返す動作)が実現されることとなる。
【0061】
即ち、CPU3が、動作を停止しても良いと判断して、自らの動作を停止すると共に間欠動作制御部15へ動作要求を出力すると、間欠動作制御部15が、発振制御部11に停止指示を出力してメイン発振回路9の動作を停止させると共に、レジスタ15aにセットされているタイマ時間の計時を開始し、そのタイマ時間が経過すると、発振制御部11に再び動作指示を出力してメイン発振回路9の動作を再開させることとなる。そして、その時点から、前述の発振安定待ち時間が経過すると、発振制御部11からCPU3へRUN信号が出力されて、CPU3が停止状態から動作状態へと起床することとなり、以後は、こうした動作が繰り返されることとにより、CPU3の間欠動作が実施される。
【0062】
一方、本実施形態のマイコン2において、間欠動作制御部15は、CPU3からの動作要求を受けて発振制御部11に停止指示を出力した際に、上記レジスタ15aにセットされているタイマ時間の値が0であった場合には、自動読込回路17から後述する起床要求が出力されるまで、メイン発振回路9の動作を停止させたままにし、自動読込回路17から起床要求が出力されると、発振制御部11に動作指示を出力して、該発振制御部11にメイン発振回路9及びCPU3の動作を再開させる。よって、本実施形態のマイコン2では、上記レジスタ15aに0がセットされるようにプログラムを設定すれば、CPU3を、自動読込回路17から起床要求が出力されるまで、停止状態のままにすることもできる。
【0063】
また、間欠動作制御部15は、レジスタ15aにセットされているタイマ時間を計時している最中に(つまり、CPU3が動作を停止してからタイマ時間が経過するまでの間に)、自動読込回路17から起床要求が出力された時にも、発振制御部11に動作指示を出力して、該発振制御部11にメイン発振回路9及びCPU3の動作を再開させる。
【0064】
そこで次に、自動読込回路17について説明する。
図2に示すように、自動読込回路17は、CPU3によって記憶内容が読み取り可能な読込結果記憶部17aと、マイコン2の複数の入力端子の内で当該回路17が信号レベルを読み込むべき端子を示す読込端子指令情報が、CPU3によって書き込まれる記憶部17bと、信号読込間隔(即ち、上記一定時間であり、信号レベルの読み込みを実施する時間間隔)Tkが、CPU3によって書き込まれる記憶部17cとを備えており、基本的には、記憶部17bに書き込まれた読込端子指令情報に該当する端子(以下、読込対象端子という)の信号レベルを、記憶部17cに書き込まれた一定時間Tk毎に読み込んで判断し、その判断したレベル(以下、判断レベルという)を上記読込結果記憶部17aに更新して記憶する。
【0065】
そして更に、自動読込回路17には、当該回路17のより詳細な動作内容を決定する様々な情報がCPU3によって書き込まれる他の記憶部17d〜17hも設けられている。
即ち、図2に示すように、自動読込回路17は、当該回路17の動作モードを、CPU3が動作を停止している場合に動作して、読込対象端子の信号の判断レベルが特定のレベルになるとCPU3を起床させるウェイクアップ動作モードと、CPU3が動作している場合に該CPU3と並行して動作するフリーラン動作モードとの、何れかに設定する1ビットのモード指令情報がCPU3によって書き込まれる記憶部17dと、上記特定のレベル(つまり、ウェイクアップ動作モードにおいてCPU3を起床させる方の入力レベル)がCPU3によって書き込まれる記憶部17eと、を備えている。
【0066】
そして、自動読込回路17は、上記記憶部17dのモード指令情報が、ウェイクアップ動作モードを示す値である場合(即ち、CPU3によって動作モードがウェイクアップ動作モードに設定された場合)には、CPU3が停止状態となって間欠動作制御部15から停止報知信号が出力されると動作を開始して、読込対象端子の信号レベルを、記憶部17cに書き込まれた一定時間Tk毎に読み込んで判断すると共に、その判断レベルを上記読込結果記憶部17aに更新記憶し、更に、その判断レベルが記憶部17eの入力レベル(特定のレベル)と一致すると、間欠動作制御部15へ前述の起床要求を出力して、メイン発振回路9の動作を再開させると共に、CPU3を停止状態から動作状態へと起床させる。そして更に、このウェイクアップ動作モードにおいて、自動読込回路17は、発振制御部11から前述のRUN信号が出力されると、CPU3が動作を再開したと判断して、自己の動作を停止する。
【0067】
また、自動読込回路17は、上記記憶部17のモード指令情報が、フリーラン動作モードを示す値である場合(即ち、CPU3によって動作モードがフリーラン動作モードに設定された場合)には、CPU3からの動作指令に応じて動作し、上記の基本動作を行う。つまり、読込対象端子の信号レベルを、記憶部17cに書き込まれた一定時間Tk毎に読み込んで判断すると共に、その判断レベルを上記読込結果記憶部17aに更新記憶する。
【0068】
更に、自動読込回路17は、フィルタ処理機能の有り/無しを設定する1ビットのフィルタ処理指令情報がCPU3によって書き込まれる記憶部17fと、通電信号出力制御機能の有り/無しを設定する1ビットの通電信号出力制御指令情報がCPU3によって書き込まれる記憶部17gと、通電信号出力制御を実施する場合の信号読込タイミング時間Tm(請求項の待ち時間に相当)がCPU3によって書き込まれる記憶部17hとを備えている。
【0069】
そして、自動読込回路17は、上記ウェイクアップ動作モードとフリーラン動作モードとの何れにおいても、上記記憶部17fのフィルタ指令情報が、フィルタ処理機能有りを示す値である場合(即ち、CPU3によってフィルタ処理を実施する動作モードに設定された場合)には、読込対象端子から読み込んだレベルが予め定められた複数回分(本実施形態では2回分)連続して同じであった場合にのみ、読込結果記憶部17aに記憶する読込対象信号の判断レベルを、今回読み込んだレベルに更新する、というノイズ対策用のフィルタ処理を実施する。逆に、上記記憶部17fのフィルタ指令情報が、フィルタ処理機能無しを示す値である場合(即ち、CPU3によってフィルタ処理を実施しない動作モードに設定された場合)には、読込対象端子から読み込んだレベルを、そのまま読込対象信号の判断レベルとして読込結果記憶部17aに記憶する。
【0070】
また更に、自動読込回路17は、上記記憶部17gの通電信号出力制御指令情報が、通電信号出力制御機能有りを示す値である場合(即ち、CPU3によって通電信号出力制御を実施する動作モードに設定された場合)には、読込対象端子から信号のレベルを読み込むタイミングよりも、上記記憶部17hに書き込まれている信号読込タイミング時間Tmだけ前のタイミングで、当該マイコン2の出力端子Aからハイレベルの通電信号を出力し、読込対象端子から信号のレベルを読み込んだら上記通電信号の出力を停止する、という通電信号出力制御を実施する。よって、この場合、自動読込回路17は、図3における()内に示す如く、出力端子Aからハイレベルの通電信号を出力して、通電回路109のNPNトランジスタTr1をオンさせ、その時点から上記記憶部17hの信号読込タイミング時間Tmが経過した時に、読込対象端子から信号レベルを読み込み、その後、上記通電信号の出力を停止してNPNトランジスタTr1をオフさせる、といった通電信号出力制御機能付きの信号読込処理を一定時間Tk毎に行うこととなる。
【0071】
逆に、自動読込回路17は、上記記憶部17gの通電信号出力制御指令情報が、通電信号出力制御機能無しを示す値である場合(即ち、CPU3によって通電信号出力制御を実施しない動作モードに設定された場合)には、上記のような通電信号出力制御を実施せず、出力端子Aを当該回路17の管理下から開放して、他の用途に使用できるようにする。
【0072】
ここで、本実施形態において、自動読込回路17の記憶部17bには、マイコン2の入力端子B1を示す読込端子指令情報が書き込まれている。これは、前述したように、本実施形態の電子制御装置1では、信号連動機能に該当する監視対象信号の信号線L1が、マイコン2の入力端子B1に接続されており、その入力端子B1を信号の読込対象端子とするためである。
【0073】
そして、記憶部17dには、モード指令情報として、ウェイクアップ動作モードを示す値が書き込まれており、記憶部17eには、CPU3を起床させる方の特定のレベルとして、ローレベルが書き込まれている。これは、前述したように、本実施形態の電子制御装置1では、信号線L1を介して供給される監視対象信号がローレベルになると、予め決められた所定の動作を実施する必要があるからである。
【0074】
また、記憶部17cには、信号読込間隔として例えば50msが書き込まれており、記憶部17fには、フィルタ処理指令情報として、フィルタ処理機能有りを示す値が書き込まれている。
そして更に、記憶部17gには、通電信号出力制御指令情報として、通電信号出力制御機能有りを示す値が書き込まれている。これは、前述したように、本実施形態の電子制御装置1では、信号線L1を介して供給される監視対象信号がローアクティブ信号であり、その信号線L1をプルアップするプルアップ抵抗Ruでの消費電力を極力削減するためである。また、記憶部17hには、信号読込タイミング時間Tmとして、マイコン2よりハイレベルの通電信号が出力されてから信号線L1の状態が電気的に安定するまでの遅延時間よりも若干長い値が書き込まれている。
【0075】
このような本実施形態のマイコン2において、CPU3は、少なくとも信号線L1を介して供給される監視対象信号がローレベルでない場合に、動作しなくても良い状態になったと判断して、自分の動作を停止する。
そして、CPU3が動作を停止すると、図3に示すように、自動読込回路17が、入力端子B1を信号の読込対象端子として、一定時間Tk毎に、上記通電信号出力制御機能付きの信号読込処理と上記フィルタ処理とを実施することとなる。
【0076】
そして、その後、信号線L1がスイッチ等を介し接地電位に接続されて、図3に示すように“信号あり”の状態になると、その時点から通電信号出力制御機能付きの信号読込処理及びフィルタ処理が2回実施された時刻taにて、自動読込回路17でのフィルタ処理による監視対象信号の判断レベル(即ち読込結果記憶部17a内のレベル)がローレベルとなり、自動読込回路17は、間欠動作制御部15へ起床要求を出力して、メイン発振回路9の動作を再開させると共に、CPU3を動作状態へと起床させる。
【0077】
そして、CPU3は、動作を再開すると、自動読込回路17の読込結果記憶部17aから監視対象信号の判断レベルを読み取り、その読み取ったレベルがローレベルならば、今回起床した理由が監視対象信号のローレベルへの変化によるものであると判断して、監視対象信号に関連して予め決められた所定の動作(例えばランプの点灯など)を実施するための制御処理を実行する。
【0078】
このような本実施形態のマイコン2によれば、特に消費電力が大きいCPU3とメイン発振回路9とを停止させたままで、監視対象信号が特定のレベルとしてのローレベルになったことを検知することができ、監視対象信号が特定のレベルになると所定の動作を実施する、という信号連動機能を、従来よりも格段に少ない消費電力で実現することができる。
【0079】
また、自動読込回路17は、フィルタ処理を実施するため、CPU3の処理負荷を全く増加させることなく、耐ノイズ性を向上させることができる。
尚、耐ノイズ性よりも、監視対象信号が特定のレベルになったことを検知する感度を優先する場合には、自動読込回路17の記憶部17fにフィルタ処理機能無しを示す値を書き込んで、自動読込回路17がフィルタ処理を実施しないように設定すればよい。
【0080】
そして更に、本実施形態のマイコン2は、タイマ起床制御手段としての間欠動作制御部15及び発振制御部11を備えており、既述したように、CPU3を、間欠動作制御部15のレジスタ15aにセットしたタイマ時間の間隔で間欠的に動作させることができる。
【0081】
よって、上記レジスタ15aに、自動読込回路17が監視対象信号のレベルを読み込む間隔(即ち、記憶部17cに書き込む信号読込間隔)よりも長いタイマ時間をセットしておけば、図4に例示するように、監視対象信号が特定のレベルにならないに状況が長い時間続いて、CPU3が自動読込回路17の作用により起こされなくなったとしても、間欠動作制御部15及び発振制御部11の作用により、CPU3を上記タイマ時間毎に起こすことができ、延いては、動作の信頼性及び安定性を向上させることができる。つまり、CPU3が、停止状態から起床する毎に、当該マイコン2の内部データ等をチェックして修復あるいは初期化する処理を行うようにすれば、当該マイコン2の動作が不安定になってしまうことを確実に防止することができるからである。
【0082】
また、本実施形態のマイコン2において、自動読込回路17は、記憶部17dに書き込むモード指令情報によって、CPU3と並行して動作するフリーラン動作モードに設定することができる。
このため、CPU3が通常動作時において監視対象信号のレベルを把握するために実行しなければならない処理の負荷を軽減することができる。
【0083】
つまり、図5に示すように、CPU3は、自分が動作している通常動作時において、自動読込回路17の動作モードをフリーラン動作モードに設定すると共に、自動読込回路17へ動作指令を与えて、該自動読込回路17に前述の基本動作を行わせ、その自動読込回路17による監視対象信号の判断レベルを上記読込結果記憶部17aから任意のタイミングで読み取れば良いからである。
【0084】
一方更に、自動読込回路17では、記憶部17bに書き込む読込端子指令情報によって、信号レベルを読み込む対象の端子(読込対象端子)を任意に選択することができ、また、CPU3を起床させる監視対象信号の入力レベルも、記憶部17eに書き込むレベルによって、ハイレベルとローレベルとの何れにも設定することができる。そして更に、自動読込回路17では、記憶部17gに書き込む通電信号出力制御指令情報によって、通電信号出力制御を実施するか否かを任意に設定することができる。
【0085】
よって例えば、図1においてマイコン2の入力端子B2に接続される信号線L2に生じるハイアクティブ信号が監視対象信号であると共に、その信号がローレベルからハイレベルになると、予め決められた所定の動作を実施しなければならない場合には、上記記憶部17bに、入力端子B2を示す読込端子指令情報を書き込むと共に、記憶部17eに、CPU3を起床させる方の特定のレベルとしてハイレベルを書き込み、更に、記憶部17gには、通電信号出力制御指令情報として、通電信号出力制御機能無しを示す値を書き込めばよい。
【0086】
そして更に、自動読込回路17では、記憶部17cに書き込む値によって、信号読込間隔Tkを任意に設定することができ、また、記憶部17hに書き込む値によって、通電信号出力制御における信号読込タイミング時間Tmを任意に設定することができる。
【0087】
このため、本実施形態のマイコン2は、非常に高い汎用性を有する。
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、上記実施形態のマイコン2において、通電回路109へ通電信号を出力するための出力端子も、複数の端子の中から任意に選択できるように構成すれば、汎用性を一層向上させることができる。
【図面の簡単な説明】
【図1】 実施形態の電子制御装置及びマイコンの構成を表す構成図である。
【図2】 マイコン内の自動読込回路を説明するブロック図である。
【図3】 マイコンにおいて、自動読込回路がCPUを停止状態から動作状態へと起床させる場合の動作を表す説明図である。
【図4】 マイコンの使用例を説明する説明図である。
【図5】 マイコンの他の使用例を説明する説明図である。
【図6】 従来例1の電子制御装置を表す構成図である。
【図7】 従来例1の電子制御装置の作用を説明する説明図である。
【図8】 従来例2の電子制御装置を表す構成図である。
【図9】 従来例2の電子制御装置の作用を説明する説明図である。
【符号の説明】
1…電子制御装置 2…マイコン(マイクロコンピュータ)
A…出力端子 B1,B2…入力端子 3…CPU 5…ROM
6…RAM 7…I/Oポート 8,18…発振素子
9…メイン発振回路 11…発振制御部 13…メインクロック発生部
15…間欠動作制御部 11a,15a…レジスタ 17…自動読込回路
19…サブ発振回路 109…通電回路 L1,L2…信号線
Ru…プルアップ抵抗 Rd…プルダウン抵抗
Tr1…NPNトランジスタ Tr2…PNPトランジスタ

Claims (9)

  1. プログラムに従い動作するCPUを備えると共に、該CPUが所定の命令の実行によって動作を停止可能なマイクロコンピュータであって、
    前記CPUが動作を停止している場合に、当該マイクロコンピュータの所定の入力端子に供給される監視対象の二値信号(以下、監視対象信号という)のレベルを前記入力端子から一定時間毎に読み込んで判断し、その判断レベルが特定のレベルになると、前記CPUを停止状態から動作状態へと起床させる自動信号読込手段を備え、
    更に、前記自動信号読込手段は、
    前記入力端子から読み込んだレベルが予め定められた複数回分連続して同じであった場合にのみ、前記監視対象信号の判断レベルを今回読み込んだレベルに更新する、フィルタ処理を実施する動作モードと、前記フィルタ処理を実施せずに、前記入力端子から読み込んだレベルをそのまま前記監視対象信号の判断レベルとする動作モードとに、前記CPUからの指令に応じて切替可能に構成されていること、
    を特徴とするマイクロコンピュータ。
  2. プログラムに従い動作するCPUを備えると共に、該CPUが所定の命令の実行によって動作を停止可能なマイクロコンピュータであって、
    前記CPUが動作を停止している場合に、当該マイクロコンピュータの所定の入力端子に供給される監視対象の二値信号(以下、監視対象信号という)のレベルを前記入力端子から一定時間毎に読み込んで判断し、その判断レベルが特定のレベルになると、前記CPUを停止状態から動作状態へと起床させる自動信号読込手段を備え、
    更に、前記自動信号読込手段は、
    前記入力端子から前記監視対象信号のレベルを読み込む前に、前記入力端子に前記監視対象信号を供給する信号線をプルアップするプルアップ抵抗に電圧を印加するための通電信号を当該マイコンの所定の出力端子から出力し、前記入力端子から前記監視対象信号のレベルを読み込んだら前記通電信号の出力を停止する、通電信号出力制御を実施すると共に、前記通電信号を出力してから前記監視対象信号のレベルを読み込むまでの待ち時間が、前記CPUによって設定されるように構成されていること、
    を特徴とするマイクロコンピュータ。
  3. プログラムに従い動作するCPUを備えると共に、該CPUが所定の命令の実行によって動作を停止可能なマイクロコンピュータであって、
    前記CPUが動作を停止している場合に、当該マイクロコンピュータの所定の入力端子に供給される監視対象の二値信号(以下、監視対象信号という)のレベルを前記入力端子から一定時間毎に読み込んで判断し、その判断レベルが特定のレベルになると、前記CPUを停止状態から動作状態へと起床させる自動信号読込手段を備え、
    更に、前記自動信号読込手段は、
    前記入力端子から前記監視対象信号のレベルを読み込む前に、前記入力端子に前記監視対象信号を供給する信号線をプルアップするプルアップ抵抗に電圧を印加するための通電信号を当該マイコンの所定の出力端子から出力し、前記入力端子から前記監視対象信号のレベルを読み込んだら前記通電信号の出力を停止する、通電信号出力制御を実施する動作モードと、前記通電信号出力制御を実施しない動作モードとに、前記CPUからの指令に応じて設定可能に構成されていること、
    を特徴とするマイクロコンピュータ。
  4. 請求項1ないし請求項3の何れかに記載のマイクロコンピュータにおいて、
    記自動信号読込手段が信号レベルの読み込みを行う入力端子は、前記CPUによって、当該マイクロコンピュータの複数の端子のうちの何れかに設定されること、
    を特徴とするマイクロコンピュータ。
  5. 請求項1ないし請求項4の何れかに記載のマイクロコンピュータにおいて、
    前記自動信号読込手段は、前記一定時間が前記CPUによって設定されるように構成されていること、
    を特徴とするマイクロコンピュータ。
  6. 請求項1ないし請求項5の何れかに記載のマイクロコンピュータにおいて、
    前記自動信号読込手段は、
    前記特定のレベルが前記CPUによって設定されるように構成されていること、
    を特徴とするマイクロコンピュータ。
  7. 請求項1ないし請求項6の何れかに記載のマイクロコンピュータにおいて、
    前記CPUからの動作要求を受けると、該CPUによって事前にセットされている時間の計時を開始して、その時間が経過した時に、前記CPUを停止状態から動作状態へと起床させるタイマ起床制御手段を備えていること、
    を特徴とするマイクロコンピュータ。
  8. 請求項1ないし請求項7の何れかに記載のマイクロコンピュータにおいて、
    前記自動信号読込手段には、
    当該自動信号読込手段による前記監視対象信号の判断レベルが記憶されると共に、前記CPUによって記憶内容が読み取り可能な読込結果記憶部が設けられていること、
    を特徴とするマイクロコンピュータ。
  9. 請求項8に記載のマイクロコンピュータにおいて、
    前記自動信号読込手段は、
    前記CPUからの指令により、該CPUが動作をしている場合にも動作可能に構成されていること、
    を特徴とするマイクロコンピュータ。
JP2000402423A 2000-12-28 2000-12-28 マイクロコンピュータ Expired - Fee Related JP3903716B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000402423A JP3903716B2 (ja) 2000-12-28 2000-12-28 マイクロコンピュータ
US10/022,794 US6986070B2 (en) 2000-12-28 2001-12-20 Microcomputer that cooperates with an external apparatus to be driven by a drive signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000402423A JP3903716B2 (ja) 2000-12-28 2000-12-28 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JP2002202961A JP2002202961A (ja) 2002-07-19
JP3903716B2 true JP3903716B2 (ja) 2007-04-11

Family

ID=18866723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000402423A Expired - Fee Related JP3903716B2 (ja) 2000-12-28 2000-12-28 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP3903716B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260749B2 (ja) 2003-05-14 2009-04-30 富士通株式会社 電子回路の動作安定化方法及びその電子装置
JP5682783B2 (ja) * 2011-03-18 2015-03-11 株式会社デンソー 信号入力用回路
US8984308B2 (en) * 2012-12-03 2015-03-17 Qualcomm Incorporated System and method of adaptive voltage scaling

Also Published As

Publication number Publication date
JP2002202961A (ja) 2002-07-19

Similar Documents

Publication Publication Date Title
JP2563215B2 (ja) 半導体集積回路装置
EP0867001B1 (en) System for reducing current consumption of a microcontroller
KR101771674B1 (ko) 중앙 처리 유닛의 중재 없이 저전력 슬립 모드 동안에 외부 디바이스 전력 제어
US6501342B2 (en) Power-conserving external clock for use with a clock-dependent integrated circuit
JP5511986B2 (ja) 電子制御装置および車載情報機器
WO2010011378A1 (en) System and method for power management
KR100433532B1 (ko) 전원 관리 장치 및 방법
JP3903716B2 (ja) マイクロコンピュータ
JP3711849B2 (ja) マイクロコンピュータ
JP3829916B2 (ja) マイクロコンピュータ
US6986070B2 (en) Microcomputer that cooperates with an external apparatus to be driven by a drive signal
JP2000283754A (ja) センサシステム
JP2000276267A (ja) 車両用電子制御装置
JPH0898419A (ja) 電源回路
JP4037953B2 (ja) 車両用表示装置
JP2001186657A (ja) 省電力回路
JP3282278B2 (ja) 通信システム
JP3921168B2 (ja) 電子機器の動作モード設定装置および設定方法
CN119396050A (zh) 一种车载控制器的定时唤醒电路
US20030149868A1 (en) Method and circuit arrangement for monitoring the operation of a processor
JP2556391B2 (ja) センサ監視方法
JPH03164947A (ja) マイクロコンピュータの暴走検知兼起動装置
JPH11351917A (ja) 携帯用記録計
JPH037963B2 (ja)
JP2001203324A (ja) 集積回路およびその動作制御方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees