JP2563215B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2563215B2 JP2563215B2 JP2163521A JP16352190A JP2563215B2 JP 2563215 B2 JP2563215 B2 JP 2563215B2 JP 2163521 A JP2163521 A JP 2163521A JP 16352190 A JP16352190 A JP 16352190A JP 2563215 B2 JP2563215 B2 JP 2563215B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- capacitor
- current control
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路装置に関し、特にパルス発
生回路を有した半導体集積回路装置に関する。
生回路を有した半導体集積回路装置に関する。
この発明は半導体集積回路装置に内蔵されたパルス発
生回路において、中でも一般にパワーオンクリア回路と
呼ばれるパルス発生回路において、容量と前記容量を充
電する電流制御手段と、前記容量の充電状態を知らせる
信号によって制御される電圧検出手段と、前記容量の充
電を保持させるラッチ手段とからなる構成とすることに
よって、電源の立上がりの速度によらず、パワーオンク
リアパルスを確実に発生させるようにしたと同時に、前
記パルスが発生した後は電流の消費を無くすようにした
ものである。
生回路において、中でも一般にパワーオンクリア回路と
呼ばれるパルス発生回路において、容量と前記容量を充
電する電流制御手段と、前記容量の充電状態を知らせる
信号によって制御される電圧検出手段と、前記容量の充
電を保持させるラッチ手段とからなる構成とすることに
よって、電源の立上がりの速度によらず、パワーオンク
リアパルスを確実に発生させるようにしたと同時に、前
記パルスが発生した後は電流の消費を無くすようにした
ものである。
半導体集積回路装置に内蔵されるパワーオンクリア回
路は、従来、第２図に示すように容量１と電流制御手段
２とからなるものが知られていた。
路は、従来、第２図に示すように容量１と電流制御手段
２とからなるものが知られていた。
しかし、従来の技術のパワーオンクリア回路は、電源
電圧の立上がる速度が容量を充電する速度に比べ充分速
い場合には、期待するパルスを発生することができた
が、電源電圧の立上がる速度が容量を充電する速度に比
べ遅い場合には、第３図のごとく容量が充分に充電され
ながら電源電圧が立上がるので期待するパルスを発生す
ることができないという欠点があった。また電源電圧検
出回路の出力信号をシステムクリアパルス等に利用する
方法もあるが、これは一定電圧（検出電圧）以下で必ず
パルスが発生し、これを利用したシステムにとって都合
が悪いばかりでなく、電源電圧検出回路はその性質上常
に電圧を監視する必要があり、必然的に常にある程度の
電流消費を伴うという欠点があった。この発明は、従来
のこのような欠点を解決する為に、電源電圧の立上がり
が遅い場合にも確実にパルスを発生することができると
ともに、動作完了後は電流の消費を伴わないパルス発生
回路を得ることを目的としている。
電圧の立上がる速度が容量を充電する速度に比べ充分速
い場合には、期待するパルスを発生することができた
が、電源電圧の立上がる速度が容量を充電する速度に比
べ遅い場合には、第３図のごとく容量が充分に充電され
ながら電源電圧が立上がるので期待するパルスを発生す
ることができないという欠点があった。また電源電圧検
出回路の出力信号をシステムクリアパルス等に利用する
方法もあるが、これは一定電圧（検出電圧）以下で必ず
パルスが発生し、これを利用したシステムにとって都合
が悪いばかりでなく、電源電圧検出回路はその性質上常
に電圧を監視する必要があり、必然的に常にある程度の
電流消費を伴うという欠点があった。この発明は、従来
のこのような欠点を解決する為に、電源電圧の立上がり
が遅い場合にも確実にパルスを発生することができると
ともに、動作完了後は電流の消費を伴わないパルス発生
回路を得ることを目的としている。
上記課題を解決するために、この発明はパルス発生回
路を容量と、前記容量を充電する電流制御手段と、前記
容量の充電状態を知らせる信号によって動作の活動状態
と停止状態とが制御されるとともに前記電流制御手段を
制御する電圧検出手段と、前記容量の充電状態を保持す
るラッチ手段とからなる構成とすることによって、電圧
の立上がりが遅い場合でも電圧が比較的に低いときは容
量の充電が開始されないようにして、確実にパルスが発
生されるようにするとともに、一旦パルスの発生が完了
すれば前記電圧検出手段を停止状態にして電流の消費を
無くすようにした。
路を容量と、前記容量を充電する電流制御手段と、前記
容量の充電状態を知らせる信号によって動作の活動状態
と停止状態とが制御されるとともに前記電流制御手段を
制御する電圧検出手段と、前記容量の充電状態を保持す
るラッチ手段とからなる構成とすることによって、電圧
の立上がりが遅い場合でも電圧が比較的に低いときは容
量の充電が開始されないようにして、確実にパルスが発
生されるようにするとともに、一旦パルスの発生が完了
すれば前記電圧検出手段を停止状態にして電流の消費を
無くすようにした。
上記のように構成された半導体集積回路装置におい
て、まず電源電圧の立上がりが速い場合には、容量と電
流制御手段との接続点（Ａ点）の電位は、前記電流制御
手段のオン／オフにかかわらず主に前記容量の接続され
ている電源側に追従していき、期待するパルスが発生す
る。次第に前記容量が充電されパルスの出力を終了させ
る。次に電源の立上がりが遅い場合には、電源電圧がま
だ低いときは、電圧検出手段が電源電圧が低いことを検
出し前記電流制御手段の電流すなわち、前記容量の充電
電流をカットオフさせ、期待するパルスを出力させる。
電源電圧が高くなると前記電圧検出手段は電源電圧が高
いことを検出し、前記電流制御手段の電流をオンさせて
前記容量を充電し期待するパルスの出力を終了させると
ともに、前記電圧検出手段を停止状態として電流の消費
経路を遮断し、さらに前記容量の充電状態をラッチ手段
によりラッチして動作を完了する。
て、まず電源電圧の立上がりが速い場合には、容量と電
流制御手段との接続点（Ａ点）の電位は、前記電流制御
手段のオン／オフにかかわらず主に前記容量の接続され
ている電源側に追従していき、期待するパルスが発生す
る。次第に前記容量が充電されパルスの出力を終了させ
る。次に電源の立上がりが遅い場合には、電源電圧がま
だ低いときは、電圧検出手段が電源電圧が低いことを検
出し前記電流制御手段の電流すなわち、前記容量の充電
電流をカットオフさせ、期待するパルスを出力させる。
電源電圧が高くなると前記電圧検出手段は電源電圧が高
いことを検出し、前記電流制御手段の電流をオンさせて
前記容量を充電し期待するパルスの出力を終了させると
ともに、前記電圧検出手段を停止状態として電流の消費
経路を遮断し、さらに前記容量の充電状態をラッチ手段
によりラッチして動作を完了する。
以下にこの発明の半導体集積回路装置の実施例を図面
に基づいて説明する。第１図はこの発明の半導体集積回
路装置の第１実施例の回路図である。第１図において、
容量１の一端は一方の電源、例えばVccに接続され他端
は電流制御手段２の出力端子に接続されるとともにラッ
チ手段４の入力端子に接続される。前記電流制御手段２
の入力端子は電圧検出手段３の出力端子に接続されてい
る。前記電圧検出手段３は電源端子間の電圧を検出する
ように接続されるとともに、その動作の活動状態および
停止状態を制御する入力端子は、前記容量１の充電状態
を知らせる信号線、例えば前記ラッチ手段の出力に接続
されている。
に基づいて説明する。第１図はこの発明の半導体集積回
路装置の第１実施例の回路図である。第１図において、
容量１の一端は一方の電源、例えばVccに接続され他端
は電流制御手段２の出力端子に接続されるとともにラッ
チ手段４の入力端子に接続される。前記電流制御手段２
の入力端子は電圧検出手段３の出力端子に接続されてい
る。前記電圧検出手段３は電源端子間の電圧を検出する
ように接続されるとともに、その動作の活動状態および
停止状態を制御する入力端子は、前記容量１の充電状態
を知らせる信号線、例えば前記ラッチ手段の出力に接続
されている。
まず、電源電圧の立上がり速度が速い場合には、前記
電流制御手段２が前記容量１への充電電流を流すことが
できる状態であっても電源電圧の立上がり速度が速い故
に、前記容量１への充電が追いつかず、前記容量１と前
記電流制御手段２の接続点（点Ａ）の電位は前記容量１
の一端の接続されている電源の電位に追従する。この
時、前記点Ａの電位は、未充電の電位であり、論理レベ
ルでは前記容量１の接続されている電源側の電位と判定
され、期待されるパルスが出力されていることになる。
この状態では、前記容量１が未充電であることを示して
いるので、前記電圧検出手段３の動作は活動状態であ
り、前記電流制御手段２へ前記容量１を充電するように
制御を行う。従って時間の経過と共に前記容量１は充電
され、充電がある程度以上行われると、点Ａの電位は前
記容量１の一端が接続されている電源と反対側の電位と
判定され前記容量１は充電されたとみなされる。
電流制御手段２が前記容量１への充電電流を流すことが
できる状態であっても電源電圧の立上がり速度が速い故
に、前記容量１への充電が追いつかず、前記容量１と前
記電流制御手段２の接続点（点Ａ）の電位は前記容量１
の一端の接続されている電源の電位に追従する。この
時、前記点Ａの電位は、未充電の電位であり、論理レベ
ルでは前記容量１の接続されている電源側の電位と判定
され、期待されるパルスが出力されていることになる。
この状態では、前記容量１が未充電であることを示して
いるので、前記電圧検出手段３の動作は活動状態であ
り、前記電流制御手段２へ前記容量１を充電するように
制御を行う。従って時間の経過と共に前記容量１は充電
され、充電がある程度以上行われると、点Ａの電位は前
記容量１の一端が接続されている電源と反対側の電位と
判定され前記容量１は充電されたとみなされる。
前記容量１が充電されたと判定されると前記ラッチ手
段４は前記容量１の充電状態をラッチし、期待するパル
スの出力は終了する。この状態では、前記電圧検出手段
３は前記容量１の充電された信号を前記ラッチ手段４の
出力より受けて動作を停止状態にさせ、この部分での電
流消費を遮断する。このようにして前記容量１と前記電
流制御手段２とで決定される時間のパルス巾を持った期
待するパルスの発生を完了させる。次に、電源電圧の立
上がり速度が遅い場合には、まだ電源電圧が低い状態の
ときは、前記電圧検出手段３が電源電圧の低いことを検
出し、前記電流制御手段２に対し前記容量１を充電しな
いように制御する。従って前記Ａ点は前記容量１の一端
が接続されている電源側の電位に追従して未充電状態と
みなされる。この時、未充電状態を示す出力が前記ラッ
チ手段４より出力されているので期待するパルスが出力
されると共に、前記電圧検出手段３の動作は活動状態を
保ち電源電圧の監視を続ける。
段４は前記容量１の充電状態をラッチし、期待するパル
スの出力は終了する。この状態では、前記電圧検出手段
３は前記容量１の充電された信号を前記ラッチ手段４の
出力より受けて動作を停止状態にさせ、この部分での電
流消費を遮断する。このようにして前記容量１と前記電
流制御手段２とで決定される時間のパルス巾を持った期
待するパルスの発生を完了させる。次に、電源電圧の立
上がり速度が遅い場合には、まだ電源電圧が低い状態の
ときは、前記電圧検出手段３が電源電圧の低いことを検
出し、前記電流制御手段２に対し前記容量１を充電しな
いように制御する。従って前記Ａ点は前記容量１の一端
が接続されている電源側の電位に追従して未充電状態と
みなされる。この時、未充電状態を示す出力が前記ラッ
チ手段４より出力されているので期待するパルスが出力
されると共に、前記電圧検出手段３の動作は活動状態を
保ち電源電圧の監視を続ける。
次第に電源電圧が上昇していき、前記電圧検出手段３
が電源電圧がある一定電圧以上であると判定すると、前
記電圧検出手段３は前記電流制御手段２に対し前記容量
１を充電させるように制御を行う。前記容量１は前記電
流制御手段２によって充電され、点Ａは次第に前記容量
１の一端が接続されている電源と反対側の電源の電位に
向かい、ついには点Ａの電位は論理的に反転したと見な
され前記容量１は充電されたと見なされる。この後は電
源電圧の立上がり速度が速い場合と同様にして前記ラッ
チ手段４が前記容量１の充電状態をラッチし、前記電圧
検出手段３は停止状態となり、期待するパルスの発生を
完了する。
が電源電圧がある一定電圧以上であると判定すると、前
記電圧検出手段３は前記電流制御手段２に対し前記容量
１を充電させるように制御を行う。前記容量１は前記電
流制御手段２によって充電され、点Ａは次第に前記容量
１の一端が接続されている電源と反対側の電源の電位に
向かい、ついには点Ａの電位は論理的に反転したと見な
され前記容量１は充電されたと見なされる。この後は電
源電圧の立上がり速度が速い場合と同様にして前記ラッ
チ手段４が前記容量１の充電状態をラッチし、前記電圧
検出手段３は停止状態となり、期待するパルスの発生を
完了する。
第４図はこの発明の半導体集積回路装置の第２の実施
例の回路図である。第４図において、前記電圧検出回路
手段３をエンハンスメント型NMOS・Q1とデプレッション
型NMOS・Q2とで構成した実施例を示している。前記NMOS
・Q1と前記NMOS・Q2の閾値電圧と導電係数を適当な値に
選んであると、前記電圧検出手段３の動作が活動状態で
あるとき、電源電圧が低いときは前記電圧検出手段３の
出力電圧はGNDレベルであるが、電源電圧がある電圧以
上となると、その上昇に伴い、前記出力電圧も上昇する
ように動作をする。従って、電源電圧が低いときは、前
記電流制御手段２に対し前記容量１を充電しないように
制御するが、電源電圧がある程度以上となると前記電流
制御手段２に対して前記容量１を充電させるように制御
し、第１の実施例で説明したのと同様に動作が行われ
る。また、前記NMOS・Q1は点Ａが充電されたとみなされ
たときは、前記ラッチ手段４の出力信号を受けてオフ状
態となる。従ってパルス発生の終了時には、前記電圧検
出手段３は電流の消費経路が遮断される。
例の回路図である。第４図において、前記電圧検出回路
手段３をエンハンスメント型NMOS・Q1とデプレッション
型NMOS・Q2とで構成した実施例を示している。前記NMOS
・Q1と前記NMOS・Q2の閾値電圧と導電係数を適当な値に
選んであると、前記電圧検出手段３の動作が活動状態で
あるとき、電源電圧が低いときは前記電圧検出手段３の
出力電圧はGNDレベルであるが、電源電圧がある電圧以
上となると、その上昇に伴い、前記出力電圧も上昇する
ように動作をする。従って、電源電圧が低いときは、前
記電流制御手段２に対し前記容量１を充電しないように
制御するが、電源電圧がある程度以上となると前記電流
制御手段２に対して前記容量１を充電させるように制御
し、第１の実施例で説明したのと同様に動作が行われ
る。また、前記NMOS・Q1は点Ａが充電されたとみなされ
たときは、前記ラッチ手段４の出力信号を受けてオフ状
態となる。従ってパルス発生の終了時には、前記電圧検
出手段３は電流の消費経路が遮断される。
以上説明したようにこの発明は、半導体集積回路に内
蔵されたパルス発生回路、特に一般にはパワーオンクリ
ア回路と呼ばれるパルス発生回路において、消費電流を
全く増加させずに電源電圧の立上がり速度によらず確実
にパルスを発生することができ、システム全体の信頼性
を大きく向上させられるという効果がある。
蔵されたパルス発生回路、特に一般にはパワーオンクリ
ア回路と呼ばれるパルス発生回路において、消費電流を
全く増加させずに電源電圧の立上がり速度によらず確実
にパルスを発生することができ、システム全体の信頼性
を大きく向上させられるという効果がある。
またさらに、この発明によればパルス発生に対するノ
イズ耐性も非常に高くなるという利点も合わせもってお
り、より安全性の高い半導体集積回路が得られるという
効果がある。
イズ耐性も非常に高くなるという利点も合わせもってお
り、より安全性の高い半導体集積回路が得られるという
効果がある。
第１図はこの発明にかかる半導体集積回路装置の第１の
実施例の回路図、第２図は従来の半導体集積回路装置の
回路図、第３図は従来の半導体集積回路装置のタイミン
グ図、第４図はこの発明にかかる半導体集積回路装置の
第２の実施例の回路図である。 １……容量 ２……電流制御手段 ３……電圧検出手段 ４……ラッチ手段
実施例の回路図、第２図は従来の半導体集積回路装置の
回路図、第３図は従来の半導体集積回路装置のタイミン
グ図、第４図はこの発明にかかる半導体集積回路装置の
第２の実施例の回路図である。 １……容量 ２……電流制御手段 ３……電圧検出手段 ４……ラッチ手段
Claims (1)
- 【請求項１】一方の端子が電源と電気的に接続する容量
と、前記容量の他方の端子と電気的に接続する接続点
と、前記接続点と電気的に接続し前記容量を充電する充
電電流を制御する電流制御手段と、前記接続点と電気的
に接続し前記容量の充電された状態の情報を保持するラ
ッチ手段と、前記電源に電気的に接続し前記電源の電圧
が所定電圧になったことを検出し該検出により前記電流
制御手段の動作を制御するとともに前記ラッチ手段によ
ってその動作を制御される電圧検出手段とから成るパル
ス発生回路を有することを特徴とする半導体集積回路装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163521A JP2563215B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置 |
| US07/717,410 US5172012A (en) | 1990-06-20 | 1991-06-18 | Power-on clearing circuit in semiconductor IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163521A JP2563215B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452916A JPH0452916A (ja) | 1992-02-20 |
| JP2563215B2 true JP2563215B2 (ja) | 1996-12-11 |
Family
ID=15775452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163521A Expired - Lifetime JP2563215B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5172012A (ja) |
| JP (1) | JP2563215B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1253679B (it) * | 1991-08-30 | 1995-08-22 | Sgs Thomson Microelectronics | Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo. |
| JP2816508B2 (ja) * | 1991-12-16 | 1998-10-27 | 三菱電機株式会社 | 電源投入検出回路 |
| US5247209A (en) * | 1992-05-12 | 1993-09-21 | Acer Incorporated | Supply independent constant output circuit having fast stabilization |
| JP2797844B2 (ja) * | 1992-06-17 | 1998-09-17 | 三菱電機株式会社 | 半導体集積回路 |
| DE69217209T2 (de) * | 1992-06-26 | 1997-05-15 | Sgs Thomson Microelectronics | Einschalt-Rücksetzschaltung mit niedrigem Ruhestromverbrauch |
| US5323067A (en) * | 1993-04-14 | 1994-06-21 | National Semiconductor Corporation | Self-disabling power-up detection circuit |
| US5463336A (en) * | 1994-01-27 | 1995-10-31 | Rockwell International Corporation | Supply sensing power-on reset circuit |
| US5570050A (en) * | 1994-03-08 | 1996-10-29 | Intel Corporation | Zero standby current power-up reset circuit |
| EP0700159A1 (en) * | 1994-08-31 | 1996-03-06 | STMicroelectronics S.r.l. | Threshold detection circuit |
| US5864251A (en) * | 1994-10-28 | 1999-01-26 | Cypress Semiconductor Corporation | Method and apparatus for self-resetting logic circuitry |
| DE4443606C1 (de) * | 1994-12-07 | 1996-08-01 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Rücksetzsignals |
| US5555166A (en) * | 1995-06-06 | 1996-09-10 | Micron Technology, Inc. | Self-timing power-up circuit |
| US5742192A (en) * | 1995-06-15 | 1998-04-21 | Intel Corporation | Circuit for generating a pulse signal to drive a pulse latch |
| US5933032A (en) * | 1995-12-29 | 1999-08-03 | Cypress Semiconductor Corp. | Apparatus and method for generating a pulse signal |
| JP3319559B2 (ja) * | 1996-01-16 | 2002-09-03 | 株式会社東芝 | オートクリア回路 |
| DE69628729D1 (de) * | 1996-03-29 | 2003-07-24 | St Microelectronics Srl | Einschalt-Rücksetzsignal-Generatorschaltung |
| US5929673A (en) * | 1996-04-08 | 1999-07-27 | Texas Instruments Incorporated | Ultra low current power-up signal switching circuit |
| KR100205234B1 (ko) * | 1996-05-31 | 1999-07-01 | 윤종용 | 전압 감시 회로 |
| JP2946481B2 (ja) * | 1996-06-04 | 1999-09-06 | 財団法人工業技術研究院 | 電解及び酸化作用により排水から化学的酸素容求量を除去する方法 |
| US5828259A (en) * | 1996-11-18 | 1998-10-27 | International Business Machines Corporation | Method and apparatus for reducing disturbances on an integrated circuit |
| US5936977A (en) | 1997-09-17 | 1999-08-10 | Cypress Semiconductor Corp. | Scan path circuitry including a programmable delay circuit |
| US5953285A (en) * | 1997-09-17 | 1999-09-14 | Cypress Semiconductor Corp. | Scan path circuitry including an output register having a flow through mode |
| US6115836A (en) * | 1997-09-17 | 2000-09-05 | Cypress Semiconductor Corporation | Scan path circuitry for programming a variable clock pulse width |
| US6081475A (en) * | 1998-02-10 | 2000-06-27 | Cypress Semiconductor Corporation | Write control apparatus for memory devices |
| US5889728A (en) * | 1998-02-10 | 1999-03-30 | Cypress Semiconductor Corporation | Write control method for memory devices |
| US6144238A (en) * | 1998-09-10 | 2000-11-07 | Tritech Microelectronics, Ltd. | Integrated power-on-reset circuit |
| KR100333666B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로 |
| US6222393B1 (en) | 1999-07-20 | 2001-04-24 | Cypress Semiconductor Corporation | Apparatus and method for generating a pulse signal |
| US20020120333A1 (en) * | 2001-01-31 | 2002-08-29 | Keogh James R. | Method for coating medical device surfaces |
| TW505838B (en) * | 2001-04-04 | 2002-10-11 | Via Tech Inc | Power source detector of digital integrated circuit |
| JP4021283B2 (ja) * | 2002-08-28 | 2007-12-12 | 富士通株式会社 | 半導体装置 |
| US6956409B2 (en) * | 2003-08-28 | 2005-10-18 | Infineon Technologies Ag | Reference voltage detector for power-on sequence in a memory |
| CN102111136B (zh) * | 2011-01-28 | 2013-05-15 | 钜泉光电科技(上海)股份有限公司 | 芯片上电复位电路 |
| KR102749174B1 (ko) | 2019-06-07 | 2025-01-06 | 삼성전자주식회사 | 전압 감시 회로 및 그것을 포함하는 전자 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633107A (en) * | 1984-11-20 | 1986-12-30 | Harris Corporation | CMOS power-up reset circuit for gate arrays and standard cells |
| JPS6394714A (ja) * | 1986-10-09 | 1988-04-25 | Toshiba Corp | 制御パルス信号発生回路 |
| JPS6399420U (ja) * | 1986-12-18 | 1988-06-28 | ||
| JP2741022B2 (ja) * | 1987-04-01 | 1998-04-15 | 三菱電機株式会社 | パワーオンリセツトパルス発生回路 |
| JPS6422107A (en) * | 1987-07-17 | 1989-01-25 | Oki Electric Ind Co Ltd | Voltage level detecting circuit |
| JPH0777079B2 (ja) * | 1987-07-31 | 1995-08-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2541585B2 (ja) * | 1987-11-18 | 1996-10-09 | 富士通株式会社 | リセット信号発生回路 |
| JPH0743952B2 (ja) * | 1988-11-30 | 1995-05-15 | 日本電気株式会社 | 電源電圧低下検出回路 |
| US5030845A (en) * | 1989-10-02 | 1991-07-09 | Texas Instruments Incorporated | Power-up pulse generator circuit |
| US5039875A (en) * | 1989-11-28 | 1991-08-13 | Samsung Semiconductor | CMOS power-on reset circuit |
-
1990
- 1990-06-20 JP JP2163521A patent/JP2563215B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-18 US US07/717,410 patent/US5172012A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5172012A (en) | 1992-12-15 |
| JPH0452916A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2563215B2 (ja) | 半導体集積回路装置 | |
| US3946285A (en) | Solenoid control system with cusp detector | |
| JP2541585B2 (ja) | リセット信号発生回路 | |
| JP2772522B2 (ja) | パワーオン信号発生回路 | |
| US4607178A (en) | Reset signal generating circuit | |
| EP0055601B1 (en) | Buffer circuit | |
| JPH10511492A (ja) | パワーダウンリセット回路 | |
| JP3581610B2 (ja) | ラッチ回路 | |
| US6573543B2 (en) | Reset apparatus, semiconductor IC apparatus, and semiconductor memory apparatus | |
| US4367423A (en) | Reset signal generator | |
| JPH06214679A (ja) | 起動時リセット回路 | |
| JP2862591B2 (ja) | 突入電流防止回路 | |
| US5157270A (en) | Reset signal generating circuit | |
| JP3133673B2 (ja) | 基板電圧発生回路 | |
| KR940004482Y1 (ko) | 셑 플레이트 전압 초기 셑업회로 | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JP3504016B2 (ja) | スイッチング電源回路 | |
| JP2002078239A (ja) | 車両用電源装置 | |
| JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
| JP3742345B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
| US4268763A (en) | Conditioning circuit for use with I2 L and ISL logic arrays embodying two power supplies | |
| JP3903716B2 (ja) | マイクロコンピュータ | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| JPH0779562A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2001132596A (ja) | スタータ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |