[go: up one dir, main page]

JP3893624B2 - 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3893624B2
JP3893624B2 JP54371198A JP54371198A JP3893624B2 JP 3893624 B2 JP3893624 B2 JP 3893624B2 JP 54371198 A JP54371198 A JP 54371198A JP 54371198 A JP54371198 A JP 54371198A JP 3893624 B2 JP3893624 B2 JP 3893624B2
Authority
JP
Japan
Prior art keywords
lead
groove
semiconductor device
center
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54371198A
Other languages
English (en)
Inventor
忠弘 中道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3893624B2 publication Critical patent/JP3893624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Description

技術分野
本発明は、半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
背景技術
半導体チップの電極と、外部端子に接続されるリードと、をワイヤボンディング法により接合して半導体装置を製造する方法が周知である。この方法は、パッケージ形態に関わらず適用されている。また、リードフレームを用いた半導体装置の製造方法が周知である。以下、その概略を説明する。
周知のように集積回路が形成された半導体チップをリードフレームのアイランドに接着剤などを介して取り付ける。半導体チップ上の複数の電極パッドとこれに対応したリードとを金属細線（ワイヤ）にて接続し、半導体チップとその周辺を合成樹脂などの樹脂により一体的に樹脂成型して封止する。樹脂成型されたパッケージの外側においては、最終的に各リードをリードフレームから切り離し、必要に応じて更にリードを適宜折り曲げや切断する。こうして、半導体装置を製造することができる。
ここで、アイランドに塔載した半導体チップの複数の電極パッドと、これに対応するリードの表面と、に金属細線を接続する為には、あらかじめワイヤボンダーと呼ばれる金属細線配線装置に、電極パッドと、これに対応するリードとを認識するようプログラムをすることが必要である。この際、リードの先端部を光学的な画像としてとらえ、リードの形状をワイヤボンダーに記憶させる。
ワイヤボンダーが半導体装置用リードフレームのリードを認識する際には、リードの外形を基準にしていた。したがって、リード自体の障害、例えばリードねじれやリード表面上の光沢や表面あらさ等により、ワイヤボンダーの認識精度が大きくばらついてしまうという問題を有していた。
近年、半導体装置の多ピン化の要求に伴い１つの半導体装置にしめるリード数が増加する点に加え、半導体装置の小型化の要求に伴って、リードの幅そのものとリード間の距離（リードピッチ）の双方が益々小さくなる傾向にある。現状では例えばリード幅が０．０７ｍｍでリードピッチが０．１６ｍｍである。このようにリード幅が狭く、かつリードピッチが狭くなればなるほど、半導体チップ上の複数の電極パッドと、これに対応したリードとを金属細線で接続する際に、リード幅の中心に金属細線を接続する事が困難となる。
そうすると、例えば、金属細線が、リード幅の中心から偏って接続されたり、リードから外れることで、接続不良となるケースが生じる。リード幅がたとえ小さくなったとしてもリードの中心が精度良く認識されなければならない。それにもかかわらず、リード表面の平坦度の狂いやリードのねじれなどにより、リード幅の中心を精度良く光学的に認識できなかった。
本発明は、上記のような問題点を解決すべくなされたもので、光学的な認識を容易にしてワイヤのボンディング不良を防止できる半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
発明の開示
（１）本発明に係る半導体装置用基板は、半導体素子の電極とワイヤにて接続されて半導体装置の一部をなし、少なくとも、前記ワイヤのボンディング領域における幅方向の中心に、中心表示部を有するリードを含む。
本発明によれば、確実にリード幅の中心位置を光学的に検出することが可能となり、検出時間の短縮化を図るとともに、ワイヤのボンディングの位置精度を容易に向上させることができる。そして、ワイヤのボンディング不良を防止することができる。
（２）前記中心表示部は凹部及び溝のいずれかでもよい。
凹部又は溝にワイヤがボンディングされると、ワイヤとリードとの接合面積が大きくなり、強固な接合力を確保できる。また、リード表面上にコントラストの大きな陰影をつくることができ、リードの幅方向における中心位置を光学的に検出する上で、よりその確実性と検出精度が高められる。そのため、検出時間の短縮化とワイヤのボンディング位置精度の向上のためにさらに効果的である。
特に、溝が形成された場合には、リードの幅方向における中心位置はリードの延設方向に連続的に表示される。そして、リードの幅方向中心位置の検出精度と確実性を損なうことなく、ワイヤのボンディング位置をリードの延設方向に対して任意に設定することが可能である。このために、同一リード上に延設方向に連続的に精度良く、ワイヤを２本以上接続することもできる。
（３）前記中心表示部は、前記溝であり、
前記リードは、部分的に樹脂封止されるとともに、少なくとも樹脂封止部に前記溝が形成されてもよい。
こうすることで、樹脂封止部は、リードの溝にくいこむように接触するので、両者の接合強度が増す。
（４）前記樹脂封止部において、端部を除いて前記リードに前記溝が形成されてもよい。
こうすることで、溝の形成されない端部が、リードの抜け止めとして機能する。
（５）前記リードは、前記樹脂封止部となるインナーリード部及び前記樹脂封止部から引き出されるアウターリード部を有し、前記インナーリード部から前記アウターリード部にかけて前記溝が形成されてもよい。
アウターリードに溝が形成されることで、アウターリードにおける実装基板とのハンダ接合の面積が大きくなり、その接合強度が増す。
（６）上記半導体装置用基板として、例えば、リードフレーム、プリント基板及びメタル基板のいずれかが挙げられる。
（７）本発明に係るリードフレームは、外枠と、前記外枠の内領域に位置するアイランドと、前記外枠から前記アイランドに向けて延びて前記アイランドを支持する連結部と、前記外枠から前記アイランドに向けて延設された複数のリードと、を有し、
各々の前記リードには、幅方向の中心を示す中心表示部を有する。
本発明は、上述した半導体装置用基板を有するリードフレームである。
（８）前記中心表示部は、凹部又は溝のいずれかでもよい。
（９）前記中心表示部は、前記溝であり、
前記リードは、部分的に樹脂封止されるとともに、少なくとも樹脂封止部に前記溝が形成されてもよい。
（１０）前記溝は、前記樹脂封止部において、前記リードの端部を除いて形成されてもよい。
（１１）前記リードは、前記樹脂封止部となるインナーリード部及び前記樹脂封止部から引き出されるアウターリード部を有し、
前記溝は、前記インナーリード部から前記アウターリード部にかけて形成されてもよい。
（１２）本発明に係る半導体装置は、複数の電極を有する半導体素子と、各電極とワイヤにて接続されるインナーリード部及び外部端子となるアウターリード部を含むリードと、を有し、
少なくとも前記インナーリード部には、前記ワイヤのボンディング領域における幅方向の中心に、中心表示部を有する。
本発明によれば、確実にリード幅の中心位置を光学的に検出することが可能となり、検出時間の短縮化を図るとともに、ワイヤのボンディングの位置精度を容易に向上させることができる。そして、ワイヤのボンディング不良がないので、品質を向上させることができる。
（１３）前記中心表示部は凹部及び溝のいずれかでもよい。
（１４）前記中心表示部は、前記溝であり、
前記インナーリード部は、樹脂封止されてもよい。
（１５）前記インナーリード部には、端部を除いて前記溝が形成されてもよい。
（１６）前記インナーリード部から前記アウターリード部にかけて前記溝が形成されてもよい。
（１７）本発明に係る半導体装置の製造方法は、半導体素子と、幅方向の中心に中心表示部を有するリードと、を用意する工程と、
前記リードと前記半導体素子とを位置合わせする工程と、
前記中心表示部を光学的に認識して、該中心表示部上にワイヤをボンディングする工程と、
を含む。
本発明によれば、確実にリード幅の中心位置を光学的に検出することが可能となり、検出時間の短縮化を図るとともに、ワイヤのボンディングの位置精度を容易に向上させることができる。そして、ワイヤのボンディング不良を防止することができる。
近年の多ピン化に伴い、リード数は２００ピンから３００ピンとますます増加傾向にあるが、こうした多ピンパッケージにおいても、そのワイヤのボンディング工程においては検出精度の向上と検出時間の短縮を図ることができる。
（１８）前記リードは、リードフレームの一部をなしてもよい。
（１９）前記リードを用意する工程は、プレス加工、エッチング加工及びレーザー加工の少なくともいずれかによって、前記中心表示部となる凹部又は溝のいずれかを、前記リードに形成する工程を含んでもよい。
プレス加工が選択される場合には、コイニング加工を施すことで各々のリードに凹部又は溝を形成することが可能である。エッチング加工が選択される場合には、ハーフエッチングを施すことで各々のリードに凹部又は溝を形成することが可能である。プレス加工及びエッチング加工の少なくともいずれか一方を用いて、各々のリードに凹部又は溝を形成する工程は、既存のリードフレーム作成の為のエッチング工程又はプレス工程を用いることができ、新しく設備を必要とするものではない。
（２０）本発明に係る回路基板には、上記半導体装置が実装されている。
（２１）本発明に係る電子機器は、上記回路基板を有する。
【図面の簡単な説明】
図１は、本発明の実施形態に係るリードフレームを示す図であり、図２は、インナーリードの拡大図であり、図３は、半導体装置の製造方法を説明する図であり、図４は、回路基板に実装された半導体装置の概略図であり、図５は、本発明の実施形態の変形例を示す図であり、図６は、本発明の実施形態の変形例を示す図であり、図７は、本発明の実施形態の変形例を示す図であり、図８は、図７に示す変形例のインナーリードの拡大図であり、図９は、本発明に係る半導体装置が実装された回路基板を備える電子機器を示す図である。
発明を実施するための最良の形態
本発明の実施形態について、以下の図面をもとに説明する。図１は、実施形態に係る半導体装置に用いるリードフレームの平面図である。図１は、リードフレームの一部を示しており、実際には一定方向（同図では左右方向）に連続的に同じものが形成されて、長尺状になるように形成されている。
外枠１０は、同図に示す上下及び左右の最端位置に示され、後に説明する内部の各々の部位を支持している。また外枠１０には、図示しない搬送時の搬送用穴（スプロケットホール）が適宜設けられている。
アイランド１２は、半導体チップ２０（図３参照）が載置かつ固定される場所である。このアイランド１２は外枠１０からみてその内領域に位置するものであり、一般的にはリードフレーム１の中心位置（一般的には中央部であるが、必ずしもそうとは限らない）にその一部が存在する。
連結部１４は、外枠１０からアイランド１２に向けて伸びてアイランド１２を支持する。本例ではアイランド１２の対称位置となる角部４箇所がそれぞれ支持されるように、四箇所設けてある。但し、この連結部１４は角部４箇所に設けなければならないという限定はなく、適宜設ければよい。この点はすでに周知の範囲を利用すればよい。
リード１６は、同図にも示すように複数設けられ、外枠の４辺からアイランド２方向に向けてそれぞれ延設されている。リード１６は、インナーリード部１６ａ及びアウターリード部１６ｂから構成される。インナーリード部１６ａは後に半導体チップ２０（図３参照）が実装されたときに半導体チップ２０の各電極パッド２２と接続されて、電気的に導通がとられるものである。また、インナーリード部１６ａは、樹脂封止されたときに樹脂の領域内に位置する部位でもある。アウターリード部１６ｂは、図４に示すように外部端子となる。
そして各々のリード１６には、リード幅方向における中心に、溝（中心表示部）１８が形成されている。図２は、リード１６の拡大図である。図２に示すように、溝１８は、断面形状としてＶ字状になっている。溝１８は、リード１６の厚み方向においてＶ字形状をなし、しかもリード１６のインナーリード部１６ａからアウターリード部１６ｂにかけて、Ｖ字形状のまま延設方向に連続的に形成されている。ただし、溝１８は、図２に示すように、インナーリード部１６ａの先端部を除いて形成されている。こうすることで、後の工程でインナーリード部１６ａを樹脂封止すると、溝１８に入り込んだモールド樹脂３２（図４参照）がインナーリード部１６ａの先端部に引っかかり、リード１６の抜け止めを図ることができる。なお、溝１８は、インナーリード１６ａにおけるワイヤ２４とのボンディング領域にのみ形成されてもよい。
なお、リード１６の厚みは０．１５ｍｍ程度で、Ｖ字形状の溝１８は、その最深位置がリード厚に対して０．０５ｍｍ程度の浅い溝である。
また、溝１８は、金属板からリードフレーム１を形成する際のプレス工程において形成することが可能である。なお、リードフレーム１の製造方法として、ある一定の厚みを持った金属板を写真工程を経てエッチングする方法と、プレスにより打ち抜く方法とがあるが、プレスによる製造方法ではコイニングとよばれる技術により、このような浅いＶ字形状の溝１８の形成が可能である。
あるいは、レーザー加工により溝１８を形成することも可能である。リードフレーム１は、その製造方法として、ある一定の厚みを持った金属板を写真工程を経てエッチングする方法と、プレスにより打ち抜く方法とがあるが、本発明はそれらの製造方法を問わず、適用することができる。
また、本実施形態では、半導体チップ２０を塔載するためのアイランド１２の四辺周囲に、複数のリード１６の先端が集まるように形成されているが、これに限定されず、アイランド１２の例えば２辺又は３辺側にのみリード１６を配置してもよい。
本実施形態によれば、第１に、リード１６のリード幅がいかに小さくあろうとも、常に幅の中心が溝１８によって表示されている為に、精度良い光学的な認識が可能であり、ワイヤ２４のボンディング精度の向上とともに、製品歩留まりを向上させることができる。また、第２に、リード１６のねじれやリード１６の表面の平坦度のばらつきにより大きな影響をうけることなく、精度良い位置認識が可能である。第３に、リード１６のねじれやリード１６の表面の平坦度のばらつきがあっても、リード１６の幅の中心にボンディングされるので、リード１６とワイヤ２４との接合状態（接合強度）を良好な状態とすることができる。そして、その後の樹脂封止工程においてワイヤ２４が押し流されて隣のワイヤ２４に接触することが防止される。第４に、ボンディング精度向上に伴い、製品の信頼性向上に寄与する。第５に、アイランド１２に塔載した半導体チップ２０の複数の電極パッド２２と対応するリード１６の表面にワイヤ２４を接続する為には、あらかじめワイヤボンダーに電極パッド２２と対応するリード１６を認識するようプログラムすることが必要であるが、このプログラム作業の時間短縮が可能であり、生産性の向上に寄与する。またリードフレーム１の製造方法としてはエッチング又はプレスによる製造方法に大きく分ける事が出来るが、その両者の方法において新たな製造コストを生じること無く実施が可能である。
図３は、上述したリードフレームに、半導体チップを載せてワイヤボンディングした状態を示す図である。同図に示すように、リードフレーム１のアイランド１２に半導体チップ２０が接着されている。この接着は、導電性の接着部材を介して行ってもよい。そして、アイランド１２及び連結部１４をＧＮＤ電位に接続すれば、半導体チップ２０の接着面をＧＮＤ電位にすることができる。そして、半導体チップ２０の電極パッド２２は、リード１６のインナーリード部１６ａにワイヤ２４を介してボンディングされている。詳しくは、ワイヤ２４は、インナーリード部１６ａの溝１８（図３では省略）内にボンディングされている。こうすることで、リード１６の平坦面よりも溝１８の内側面積が広いので、ボンディング面積が広くなって接合強度が増す。また、接合強度が増すので、インナーリード１６ａへの金又は銀等のメッキ処理を省略してもよい。これらのメッキを省略すれば、モールド樹脂との密着性の劣化も防止される。
なお、図３には、各リード１６に一つのワイヤ２４がボンディングされているが、本実施形態では、各リード１６に連続的に溝１８が形成されているので、複数のワイヤ２４を各リード１６の溝１８にボンディングしてもよい。
そして、図３において、二点鎖線Ｐで示す領域を樹脂封止して、二点鎖線Ｃで示す領域で打ち抜いて、半導体装置が得られる。図４は、半導体装置が実装基板に実装された状態を示す図である。
図４に示す半導体装置３０において、半導体チップ２０、インナーリード部１６ａ及びワイヤ２４を含む領域がモールド樹脂３２にて封止されている。
ワイヤ２４は、インナーリード部１６ａに形成された溝１８内にボンディングされている。したがって、広い面積でボンディングされるので、ワイヤ２４とインナーリード部１６ａとの間に大きな接合強度が生じている。また、溝１８にはモールド樹脂３２が入り込むので、リード１６とモールド樹脂３２との接触面積も大きくなって、両者の接合強度も増す。さらに、溝１８にモールド樹脂３２が入り込むことで、溝１８に交差する方向へリード１６が動くことを防止できる。また、インナーリード１６ａの先端部には、図２に示すように、溝１８が形成されていない。溝１８に入り込んだモールド樹脂３２は、インナーリード１６ａの先端部で引っかかり、リード１６の抜け止めが図られる。
実装基板３４には配線パターン３６が形成されている。この配線パターン３６には、半導体装置３０のアウターリード１６ｂがハンダ３８によって接合されている。本実施形態では、アウターリード１６ｂにも溝１８が形成されているので、ハンダ３８が溝１８に入り込む。そして、ハンダ３８とアウターリード１６ｂとの接合面積が大きくなって、両者の接合強度も増すようになっている。
次に、図５〜図８は、本実施形態の変形例を示す図である。例えば、図５には、溝の変形例が示されている。同図において、リード５０には、断面において半円を含む形状の溝５２が形成されている。溝５２の形状以外においてリード５０は、図２に示すリード１６と同様である。この溝５２の形状を得るにはリードフレームのエッチング工程又はプレス工程を用いるが、エッチング工程による製造方法では、例えばハーフエッチングとよばれる浅めのエッチング加工により、このような浅い丸溝形成が可能である。またプレスによる製造方法では、コイニングとよばれる技術により、このような浅い丸溝形成が可能である。
また、図６に示すリード６０の溝６２は、深くなるほど幅が広くなる形状になっている。このような形状の溝６２は、等方性エッチングによって形成することができる。この形状の溝６２によれば、溝６２の内部に入り込んだ材料が抜けにくくなる。例えば、ワイヤがボンディングされるときに溶融されてできるかたまりや、モールド樹脂や、実装基板との接合に使用されるハンダなどが、リード６０の溝６２に入り込んで抜けにくくなる。
図７は、他の変形例を示す平面図であり、図８はその拡大図である。これらの図において、リード７０の幅の中心には、凹部７２が形成されている。凹部７２は、リード７０の先端部から一定の距離（０．１〜０．２ｍｍ程度）をおいた位置に形成されている。こうすることで、ワイヤの接続工程において、リード７０上にワイヤを熱圧着して、熱圧着後のワイヤの接続断面がその径の３倍程度の断面積となることに対応できる。この凹部７２も、リード７０の中心に形成されているので、ワイヤボンディングの位置決めの容易化を図ることができ、さらに接合強度の増加を図ることもできる。
製造方法としては前述の実施形態と同様にエッチング工程のハーフエッチング又はプレス工程のコイニング加工により、丸穴を浅く形成して、凹部７２を形成することができる。
上述した実施形態は、いずれもリードフレームに本発明を適用した例であるが、リードフレーム以外に本発明を適用してもよい。例えば、プリント基板やメタル基板等におけるリードに中心表示部を形成した場合にも同様の効果を達成することができる。その場合には、図１に示すリード１６が、絶縁フィルムや金属板に形成された構成となる。
なお、図９には、上述した半導体装置が実装された回路基板を備える電子機器として、ノート型パーソナルコンピュータ１２００が示されている。

Claims (15)

  1. 半導体素子の電極とワイヤにて接続されて半導体装置の一部をなし、少なくとも、前記ワイヤのボンディング領域における幅方向の中心に、中心表示部を有するリードを含み、
    前記中心表示部は、溝であり、
    前記リードは、部分的に樹脂封止されるとともに、少なくとも樹脂封止部に前記溝が形成され、
    前記リードは、前記樹脂封止部となるインナーリード部及び前記樹脂封止部から引き出されるアウターリード部を有し、前記インナーリード部から前記アウターリード部にかけて前記溝が形成される半導体装置用基板。
  2. 半導体素子の電極とワイヤにて接続されて半導体装置の一部をなし、少なくとも、前記ワイヤのボンディング領域における幅方向の中心に、中心表示部を有するリードを含み、
    前記中心表示部は、溝であり、
    前記リードは、部分的に樹脂封止されるとともに、少なくとも樹脂封止部に前記溝が形成され、
    前記樹脂封止部において、端部を除いて前記リードに前記溝が形成される半導体装置用基板。
  3. 請求項２記載の半導体装置用基板において、
    前記リードは、前記樹脂封止部となるインナーリード部及び前記樹脂封止部から引き出されるアウターリード部を有し、前記インナーリード部から前記アウターリード部にかけて前記溝が形成される半導体装置用基板。
  4. 請求項１から請求項３のいずれかに記載の半導体装置用基板において、
    リードフレーム、プリント基板及びメタル基板のいずれかである半導体装置用基板。
  5. 外枠と、前記外枠の内領域に位置するアイランドと、前記外枠から前記アイランドに向けて延びて前記アイランドを支持する連結部と、前記外枠から前記アイランドに向けて延設された複数のリードと、を有し、
    各々の前記リードには、幅方向の中心を示す中心表示部を有し、
    前記中心表示部は、溝であり、
    前記リードは、前記樹脂封止部となるインナーリード部及び前記樹脂封止部から引き出されるアウターリード部を有し、
    前記溝は、前記インナーリード部から前記アウターリード部にかけて形成されるリードフレーム。
  6. 外枠と、前記外枠の内領域に位置するアイランドと、前記外枠から前記アイランドに向けて延びて前記アイランドを支持する連結部と、前記外枠から前記アイランドに向けて延設された複数のリードと、を有し、
    各々の前記リードには、幅方向の中心を示す中心表示部を有し、
    前記中心表示部は、溝であり、
    前記リードは、部分的に樹脂封止されるとともに、少なくとも樹脂封止部に前記溝が形成され、
    前記溝は、前記樹脂封止部において、前記リードの端部を除いて形成されるリードフレーム。
  7. 請求項６記載のリードフレームにおいて、
    前記リードは、前記樹脂封止部となるインナーリード部及び前記樹脂封止部から引き出されるアウターリード部を有し、
    前記溝は、前記インナーリード部から前記アウターリード部にかけて形成されるリードフレーム。
  8. 複数の電極を有する半導体素子と、各電極とワイヤにて接続されるインナーリード部及び外部端子となるアウターリード部を含むリードと、を有し、
    少なくとも前記インナーリード部には、前記ワイヤのボンディング領域における幅方向の中心に、中心表示部を有し、
    前記中心表示部は、溝であり、
    前記インナーリード部は、樹脂封止され、
    前記インナーリード部から前記アウターリード部にかけて前記溝が形成される半導体装置。
  9. 複数の電極を有する半導体素子と、各電極とワイヤにて接続されるインナーリード部及び外部端子となるアウターリード部を含むリードと、を有し、
    少なくとも前記インナーリード部には、前記ワイヤのボンディング領域における幅方向の中心に、中心表示部を有し、
    前記中心表示部は、溝であり、
    前記インナーリード部は、樹脂封止され、
    前記インナーリード部には、端部を除いて前記溝が形成される半導体装置。
  10. 請求項９記載の半導体装置において、
    前記インナーリード部から前記アウターリード部にかけて前記溝が形成される半導体装置。
  11. 半導体素子と、幅方向の中心に中心表示部を有するリードと、を用意する工程と、
    前記リードと前記半導体素子とを位置合わせする工程と、
    前記中心表示部を光学的に認識して、該中心表示部上にワイヤをボンディングする工程と、
    を含む半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記リードは、リードフレームの一部をなす半導体装置の製造方法。
  13. 請求項１１又は請求項１２記載の半導体装置の製造方法において、
    前記リードを用意する工程は、プレス加工、エッチング加工及びレーザー加工の少なくともいずれかによって、前記中心表示部となる凹部又は溝のいずれかを、前記リードに形成する工程を含む半導体装置の製造方法。
  14. 請求項８記載の半導体装置が実装された回路基板。
  15. 請求項１４記載の回路基板を有する電子機器。
JP54371198A 1997-03-24 1998-03-24 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3893624B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7026997 1997-03-24
PCT/JP1998/001262 WO1998043297A1 (fr) 1997-03-24 1998-03-24 Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique

Publications (1)

Publication Number Publication Date
JP3893624B2 true JP3893624B2 (ja) 2007-03-14

Family

ID=13426647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54371198A Expired - Fee Related JP3893624B2 (ja) 1997-03-24 1998-03-24 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (7)

Country Link
US (1) US6127206A (ja)
JP (1) JP3893624B2 (ja)
KR (1) KR20000015940A (ja)
CN (1) CN1101598C (ja)
HK (1) HK1020394A1 (ja)
TW (1) TW374952B (ja)
WO (1) WO1998043297A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4412828B2 (ja) * 2000-08-03 2010-02-10 Ｏｋｉセミコンダクタ株式会社 半導体パッケージの測定用ソケット及びその測定方法
US20030146500A1 (en) * 2002-02-04 2003-08-07 Stmicroelectronics S.R.L. Package for semiconductor device with ground lead connection having high stress resistance
TWI252572B (en) * 2004-06-30 2006-04-01 Orient Semiconductor Elect Ltd Package structure
TWI251939B (en) * 2005-05-24 2006-03-21 Siliconware Precision Industries Co Ltd Lead-frame type semiconductor package and lead frame thereof
US20080001264A1 (en) * 2006-07-03 2008-01-03 Texas Instruments Incorporated Exposed top side copper leadframe manufacturing
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
WO2008155726A2 (en) * 2007-06-21 2008-12-24 Nxp B.V. A carrier for electric packages and a method of structuring a carrier
US8044495B2 (en) * 2009-06-22 2011-10-25 Texas Instruments Incorporated Metallic leadframes having laser-treated surfaces for improved adhesion to polymeric compounds
JP2012079929A (ja) * 2010-10-01 2012-04-19 Denso Corp 半導体装置およびその製造方法
CN104467669B (zh) * 2013-09-25 2018-09-28 株式会社大真空 引线型电子部件
US9054092B2 (en) * 2013-10-28 2015-06-09 Texas Instruments Incorporated Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
US9659843B2 (en) 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
WO2019216159A1 (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319388A (en) * 1964-05-13 1967-05-16 Olsen Torgny Kjelstrup Wall constructions
JPS531250U (ja) * 1976-10-18 1978-01-09
JPS58186957A (ja) * 1982-04-26 1983-11-01 Toshiba Corp リ−ドフレ−ム
JP3004092B2 (ja) * 1991-07-25 2000-01-31 株式会社ソフィア 封入球式遊技装置
JPH0531250U (ja) * 1991-10-01 1993-04-23 日本電気株式会社 平面実装型集積回路のリードの構造
JPH05243464A (ja) * 1992-02-28 1993-09-21 Sony Corp リードフレーム及びこれを用いた樹脂封止型半導体装置
EP0587112B1 (en) * 1992-09-09 1998-12-02 Texas Instruments Incorporated Reduced capacitance lead frame for lead on chip package
JPH06275768A (ja) * 1993-03-17 1994-09-30 Intel Corp リードフレーム
EP0617464B1 (en) * 1993-03-22 2002-05-22 Motorola, Inc. Semiconductor device having X-shaped die support member and method for making the same
JPH0766350A (ja) * 1993-08-23 1995-03-10 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH07245369A (ja) * 1994-03-02 1995-09-19 Toppan Printing Co Ltd リードフレーム
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム

Also Published As

Publication number Publication date
CN1220776A (zh) 1999-06-23
CN1101598C (zh) 2003-02-12
US6127206A (en) 2000-10-03
WO1998043297A1 (fr) 1998-10-01
KR20000015940A (ko) 2000-03-15
HK1020394A1 (en) 2000-04-14
TW374952B (en) 1999-11-21

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP4095827B2 (ja) 半導体装置
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
EP0732744A2 (en) Resin sealing type semiconductor device and method of making the same
US20030003627A1 (en) Method for manufacturing a resin-sealed semiconductor device
US6531769B2 (en) Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
EP0210371A1 (en) Semiconductor device having a plurality of leads
JPH04120765A (ja) 半導体装置とその製造方法
JP4031005B2 (ja) 半導体装置の製造方法
CN220821555U (zh) 传感器芯片qfn封装过渡结构
JP2010003909A (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH05102384A (ja) 樹脂封止型半導体装置の製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JP2004200719A (ja) 半導体装置
KR100378277B1 (ko) 반도체장치
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
CN119028830A (zh) 引线框制作工艺及引线框
KR950000457Y1 (ko) 반도체 패키지
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JPH0194643A (ja) 薄型構造の半導体装置の製造方法
JP2586696B2 (ja) 表面実装型プラスチックパッケージ
JPH02198147A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees