[go: up one dir, main page]

JP4031005B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4031005B2
JP4031005B2 JP2005124039A JP2005124039A JP4031005B2 JP 4031005 B2 JP4031005 B2 JP 4031005B2 JP 2005124039 A JP2005124039 A JP 2005124039A JP 2005124039 A JP2005124039 A JP 2005124039A JP 4031005 B2 JP4031005 B2 JP 4031005B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor chip
die pad
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005124039A
Other languages
English (en)
Other versions
JP2005217451A (ja
Inventor
富士夫 伊藤
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005124039A priority Critical patent/JP4031005B2/ja
Publication of JP2005217451A publication Critical patent/JP2005217451A/ja
Application granted granted Critical
Publication of JP4031005B2 publication Critical patent/JP4031005B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、パッケージの裏面に外部接続端子を有する樹脂封止型半導体装置を配線基板に高精度に実装する技術に関するものである。
リードフレームに搭載された半導体チップをモールド樹脂からなる封止体によって封止した樹脂パッケージの一種にＱＦＮ(Quad Flat Non-leaded package)がある。
ＱＦＮは、ボンディングワイヤを介して半導体チップと電気的に接続される複数のリードのそれぞれの一端部を封止体の外周部の裏面（下面）から露出させて外部接続端子を構成し、前記端子の露出面とは反対側の面、すなわち封止体の内部の端子面にボンディングワイヤを接続して前記端子と半導体チップとを電気的に接続する構造となっている。そして、これらの端子を配線基板の電極（フットプリント）に半田付けすることによって実装される。この構造は、リードがパッケージ（封止体）の側面から横方向に延びて端子を構成するＱＦＰ(Quad Flat Package)に比べて、実装面積が小さくなるという利点を備えている。
上記ＱＦＮについては、例えば特開２００１−１８９４１０号公報（特許文献１）や特許第３０７２２９１号（特許文献２）などに記載がある。
特開２００１−１８９４１０号公報 特許第３０７２２９１号
リードが封止体の側面から横方向に延びて外部接続端子を構成しているＱＦＰは、配線基板への実装時に外部接続端子の位置を上方から光学的に検出することができるので、配線基板と外部接続端子の位置合わせを容易に行うことができる。
これに対し、外部接続端子が封止体の裏面（下面）に配置されているＱＦＮは、外部接続端子の位置を上方から光学的に検出することができない。そのため、配線基板と外部接続端子の位置合わせを行う際には、外部接続端子の位置を斜め下方から光学的に検出する複雑な光学系を備えた高価な位置決め装置が必要となり、ＱＦＮの実装コストの上昇を招いている。
本発明の目的は、複雑な光学系を備えた高価な位置決め装置を使用することなく、ＱＦＮの実装精度を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、半導体チップと、前記半導体チップが搭載されたダイパッド部と、前記ダイパッド部を支持する吊りリードと、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記ダイパッド部、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置の製造方法であって、（ａ）金属板をプレス成形することによって、前記ダイパッド部と前記吊りリードと前記複数のリードとを含むパターンを繰り返し形成したリードフレームを用意する工程と、（ｂ）前記リードフレームに形成された前記複数のリードのそれぞれの一部を、前記リードフレームの一面に対して垂直な方向に折り曲げることによって、外部接続端子を形成する工程と、（ｃ）前記吊りリードの一部を、前記外部接続端子の突出方向とは逆の方向に折り曲げる工程と、（ｄ）前記吊りリードの折り曲げ部分に、前記外部接続端子を配線基板に位置合わせするための認識マークを形成する工程と、（ｅ）前記リードフレームに形成された前記複数のダイパッド部のそれぞれに前記半導体チップを搭載し、前記半導体チップと前記リードの一部を前記ワイヤにより結線する工程と、（ｆ）上型と下型とを有する金型を用意し、前記下型の表面を樹脂シートで被覆した後、前記樹脂シート上に前記リードフレームを載置し、前記リードの一面に形成された前記外部接続端子と前記樹脂シートを接触させる工程と、（ｇ）前記樹脂シートおよび前記リードフレームを前記上型と前記下型とで挟み付け、前記外部接続端子の先端部分を前記樹脂シート内に食い込ませる工程と、（ｈ）前記上型と前記下型との隙間に樹脂を注入することによって、前記半導体チップ、前記ダイパッド部、前記吊りリード、前記リードおよび前記ワイヤを封止すると共に、前記外部接続端子が裏面から外部に突出し、前記吊りリードの折り曲げ部が上面に露出する複数の封止体を形成する工程と、（ｉ）前記複数の封止体が形成された前記リードフレームを前記金型から取り出した後、前記リードフレームを切断することによって、前記複数の封止体を個片化する工程を含むものである。
上記した手段によれば、上記半導体装置を配線基板に実装する際、認識マークの位置を上方から光学的に検出することにより、封止体の裏面側に配置された外部接続端子を配線基板に精度よく位置決めすることができる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ＱＦＮを構成する封止体の上面にリードの一部を露出させ、そこに認識マークを形成することにより、ＱＦＮを配線基板に実装する際、認識マークの位置を配線基板の上方から光学的に認識することによって、封止体の裏面に配置された外部接続端子と配線基板との位置合わせを高精度に行うことができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
図１は、本実施の形態によるＱＦＮの外観（表面側）を示す平面図、図２は、ＱＦＮの外観（裏面側）を示す平面図、図３は、ＱＦＮの内部構造（表面側）を示す平面図、図４は、ＱＦＮの内部構造（裏面側）を示す平面図、図５および図６は、ＱＦＮの断面図である。
本実施の形態のＱＦＮ１は、１個の半導体チップ２を合成樹脂からなる封止体３によって封止した表面実装型のパッケージ構造を有しており、封止体３の外形寸法は、例えば縦×横＝１２ｍｍ×１２ｍｍ、高さ＝０．９ｍｍである。
半導体チップ２は、金属製のダイパッド部４上に搭載された状態で封止体３の中央部に配置されている。半導体チップ２の外形寸法は、例えば縦×横＝４ｍｍ×４ｍｍ、厚さ＝０．２８ｍｍである。また、ダイパッド部４は、例えば一辺のサイズが４ｍｍ〜７ｍｍの範囲内にある異種の半導体チップ２を搭載可能とするために、その径を半導体チップ２の径よりも小さくした、いわゆる小タブ構造を有しており、本実施の形態では、例えば３ｍｍの径を有している。
半導体チップ２を搭載するダイパッド部４は、４本の吊りリード５ｂによって支持されている。これらの吊りリード５ｂの一端部側（半導体チップ２に近い側）は、ダイパッド部４に接続されており、他端部側は、封止体３のコーナー部に延在している。封止体３のコーナー部における吊りリード５ｂの幅は、他の部分の幅よりも広くなっている。
ダイパッド部４の周囲には、複数本（例えば１１６本）のリード５がダイパッド部４を囲むように配置されている。これらのリード５の一端部側（半導体チップ２に近い側）５ａは、Ａｕワイヤ６を介して半導体チップ２の主面のボンディングパッド７に電気的に接続されている。また、これらのリード５の他端部側５ｃは、封止体３の側面で終端している。これらのリード５とダイパッド部４および吊りリード５ｂのそれぞれの厚さは、７５μｍ程度である。
図３に示すように、上記リード５のそれぞれは、半導体チップ２との距離を短くするために、一端部側５ａが半導体チップ２の近傍まで引き回され、その先端のピッチ（Ｐ３）は他端部側５ｃのピッチよりも狭くなっている（例えば０．１８ｍｍ〜０．２ｍｍ）。このように、リード５の一端部側５ａをダイパッド部４の近傍まで引き回すことにより、リード５とボンディングパッド７を結線するＡｕワイヤ６の長さを短く（例えば３ｍｍ以下）することができる。これにより、ＱＦＮ１を多ピン化した場合でも、またＱＦＮ１の多ピン化に伴ってリード５のピッチ、すなわちＡｕワイヤ６の間隔が狭くなった場合でも、ＱＦＮ１の製造工程（例えばワイヤボンディング工程や樹脂モールド工程）でＡｕワイヤ６同士が接触する短絡不良の発生を抑制することができる。
図２に示すように、ＱＦＮ１の裏面（基板実装面）には、複数個（例えば１１６個）の外部接続端子５ｄが設けられている。これらの端子５ｄは、封止体３の各辺に沿って千鳥状に２列ずつ配置され、それぞれの端子５ｄの先端部分は、封止体３の裏面から露出し、かつ外側に突出している。また、これらの端子５ｄは、実装面積を確保するために、それらの幅がリード５の幅よりも広くなっている。端子５ｄの径（ｄ）は、０．３ｍｍであり、隣接する端子５ｄとのピッチは、同一列の端子５ｄとのピッチ（Ｐ１）が０．６５ｍｍ、他の列の端子とのピッチ（Ｐ２）が０．３２５ｍｍである。
上記端子５ｄは、リード５と一体に形成されており、端子５ｄが形成された部分のリード５の厚さは、１５０μｍ程度である。封止体３の外側に突出した端子５ｄの先端部分には、メッキ法あるいは印刷法によって半田層９が被着されており、この半田層９を含む端子５ｄの高さ、すなわち封止体３の裏面から外側に突出する量（スタンドオフ量）が少なくとも５０μｍ以上となるように、半田層９の膜厚が規定されている。本実施形態のＱＦＮ１は、これらの端子５ｄを配線基板の電極（フットプリント）に半田付けすることによって実装される。
図１および図６に示すように、上記封止体３の表面側の対角線方向に沿った２つのコーナー部には、前記吊りリード５ｂの他端部側を露出させるための切り欠き部８が設けられている。これらの切り欠き部８から露出した吊りリード５ｂの一部には、例えば円形の平面形状を有する認識マーク１５が設けられており、ＱＦＮ１を配線基板に実装する際などに、封止体３の表面側から認識マーク１５を光学的に認識できるようになっている。認識マーク１５は、吊りリード５ｂを構成する金属板の一部をエッチングで除去、またはプレスで打ち抜くことによって形成される。
図７は、本実施の形態のＱＦＮ１の製造に使用するリードフレームＬＦ１の全体平面図、図８は、図７の一部（ＱＦＮ約２個分の領域）を示す拡大平面図である。
このリードフレームＬＦ１は、Ｃｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金などの金属板からなり、前述したダイパッド部４、リード５、吊りリード５ｂなどのパターンが縦および横方向に繰り返し形成された構成になっている。すなわち、リードフレームＬＦ１は、複数個（例えば２４個）の半導体チップ２を搭載する多連構造になっている。
上記リードフレームＬＦ１を製造するには、図９に示すような板厚１５０μｍ程度のＣｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金などからなる金属板１０を用意し、ダイパッド部４、リード５および吊りリード５ｂを形成する箇所の片面をフォトレジスト膜１１で被覆する。また、外部接続用の端子５ｄを形成する箇所は、両面をフォトレジスト膜１１で被覆する。そして、この状態で金属板１０を薬液によってエッチングし、片面がフォトレジスト膜１１で被覆された領域の金属板１０の板厚を半分程度（７５μｍ程度）まで薄くする（ハーフエッチング）。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜１１で被覆されていない領域の金属板１０は完全に消失し、片面がフォトレジスト膜１１で被覆された領域に厚さ７５μｍ程度のダイパッド部４、リード５および吊りリード５ｂが形成される。また、両面がフォトレジスト膜１１で被覆された領域の金属板１０は薬液によってエッチングされないので、エッチング前と同じ厚さ（１５０μｍ程度）を有する突起状の端子５ｄが形成される。次に、フォトレジスト膜１１を除去し、続いて図９には示さない吊りリード５ｂの他端部側をプレスで打ち抜いて前述した認識マーク１５を形成した後、リード５の一端部側５ａの表面にＡｇメッキを施すことによって、リードフレームＬＦ１が完成する。なお、認識マーク１５は、上記フォトレジスト膜１１をマスクに用いたエッチングでダイパッド部４、リード５、吊りリード５ｂおよび端子５ｄを形成する際に同時に形成することもできる。
認識マーク１５の形状は、例えば図１０に示す四角形、図１１に示す十字形など、封止体３の表面側から光学的に認識できる形状であれば任意の形状でよい。また、図１２に示すように、２つのコーナー部に設ける認識マーク１５を互いに異なる形状で構成してもよい。このようにすると、配線基板の実装面に水平な面内でＱＦＮ１が１８０度ずれた場合でも、そのずれを容易に検出することができる。
上記リードフレームＬＦ１を使ってＱＦＮ１を製造するには、まず図１３に示すように、半導体チップ２の素子形成面を上に向けてダイパッド部４上に搭載し、Ａｕペーストやエポキシ樹脂系接着剤を使って両者を接着する。
次に、図１４に示すように、周知のボールボンディング装置を使って半導体チップ２のボンディングパッド７とリード５の一端部側５ａとの間をＡｕワイヤ６で結線する。図１５に示すように、Ａｕワイヤ６のボンディング時、あるいは前記半導体チップ２とダイパッド部４の接着時には、リードフレームＬＦ１を支持する治具３０Ｂの端子５ｄと対応する箇所に溝３１を形成したり、ダイパッド部４と対応する箇所に突起３２を形成したりしておくことにより、リードフレームＬＦ１を安定して支持することができるので、Ａｕワイヤ６とリード５の位置ずれや、半導体チップ２とダイパッド部４の位置ずれを防ぐことができる。
次に、上記リードフレームＬＦ１を図１６に示すモールド金型４０に装着して半導体チップ２を樹脂封止する。図１６は、モールド金型４０の一部（ＱＦＮ約１個分の領域）を示す断面図である。
モールド金型４０を使って半導体チップ２を樹脂封止する際には、まず下型４０Ｂの表面に薄い樹脂シート４１を敷き、この樹脂シート４１の上にリードフレームＬＦ１を載置する。リードフレームＬＦ１は、突起状の端子５ｄが形成された面を下に向けて載置し、端子５ｄと樹脂シート４１とを接触させる。そしてこの状態で、樹脂シート４１とリードフレームＬＦ１を上型４０Ａと下型４０Ｂで挟み付ける。このようにすると、図に示すように、リード５の下面に位置する端子５ｄが金型４０（上型４０Ａおよび下型４０Ｂ）の押圧力によって樹脂シート４１を押さえ付けるので、その先端部分が樹脂シート４１の中に食い込む。
この結果、図１７に示すように、上型４０Ａと下型４０Ｂの隙間（キャビティ）に溶融樹脂を注入して封止体３を成形した後、上型４０Ａと下型４０Ｂを分離すると、樹脂シート４１の中に食い込んでいた端子５ｄの先端部分が封止体３の裏面から外側に突出する。このとき、図１８に示すように、封止体３の表面側の２つのコーナー部には切り欠き部８が形成され、認識マーク１５が形成された吊りリード５ｂの端部が露出する。
図１９は、上記金型４０の上型４０ＡがリードフレームＬＦ１と接触する部分を斜線で示した平面図である。また、図２０は、この金型４０のゲートの位置と、キャビティに注入された樹脂の流れる方向を模式的に示した平面図である。
図１９に示すように、上記金型４０は、リードフレームＬＦ１の外枠部分、およびリード５とリード５の連結部分のみが上型４０Ａと接触し、それ以外の全ての領域は、樹脂が注入されるキャビティとして有効に利用される構造になっている。
また、図２０に示すように、上記金型４０の一辺には複数のゲートＧ１〜Ｇ１６が設けられており、例えば図の左端の縦方向に並んだ３つのキャビティＣ１〜Ｃ３には、ゲートＧ１、Ｇ２を通じて樹脂が注入され、これらに隣接する３つのキャビティＣ４〜Ｃ６には、ゲートＧ３、Ｇ４を通じて樹脂が注入される構造になっている。一方、上記ゲートＧ１〜Ｇ１６と対向する他の一辺には、ダミーキャビティＤＣ１〜ＤＣ８およびエアベント４２が設けられており、例えばゲートＧ１、Ｇ２を通じてキャビティＣ１〜Ｃ３に樹脂が注入されると、キャビティＣ１〜Ｃ３内のエアーがダミーキャビティＤＣ１に流入し、キャビティＣ３内の樹脂にボイドが生じるのを防止する構造になっている。
図２１は、上記キャビティＣ１〜Ｃ１８に樹脂を注入して封止体３を成形した後、金型４０から取り外したリードフレームＬＦ１の平面図、図２２は、図２１のＸ−Ｘ’線に沿った断面図、図２３は、リードフレームＬＦ１の裏面側の平面図である。
その後、リードフレームＬＦ１の裏面に露出した端子５ｄの表面に半田層（９）を形成し、続いて封止体３の表面に製品名などのマークを印刷した後、図２１に示すダイシングラインＬに沿ってリードフレームＬＦ１およびモールド樹脂の一部を切断することにより、前記図１〜図６に示した本実施形態のＱＦＮ１が完成する。
図２４は、本実施の形態のＱＦＮ１をＳＯＰ(Small Outline Package)、ＱＦＰ(Quad Flat Package)といった他の表面実装型パッケージと共に配線基板２０に実装した状態を示す平面図である。ＳＯＰおよびＱＦＰは、パッケージの側面からリード３３が外側に露出しているので、これらリード３３の位置を配線基板２０の上方から光学的に認識することによって、リード３３と配線基板２０の位置合わせを正確に行うことができる。
一方、ＱＦＮ１の場合は、封止体３の２つのコーナー部に露出した認識マーク１５の位置を配線基板２０の上方から光学的に認識することによって、端子５ｄと配線基板２０との位置合わせを行う。前述したように、認識マーク１５は、ダイパッド部４、リード５、吊りリード５ｂおよび端子５ｄと同時に形成されるため、認識マーク１５と端子５ｄとの間には相対的な位置ずれがない。従って、認識マーク１５の位置を配線基板２０の上方から光学的に認識することによって、配線基板２０の上方からは認識できない端子５ｄと配線基板２０の位置合わせを正確に行うことができる。
本実施の形態のＱＦＮ１は、ダイパッド部４、リード５、吊りリード５ｂおよび端子５ｄを形成する工程で認識マーク１５を同時に形成するので、認識マーク１５を形成するための特別な工程は不要である。
また、本実施の形態のＱＦＮ１は、リード５の一端部側５ａをダイパッド部４の近傍まで引き回しているので、一端部側５ａと半導体チップ２との間の距離を短くすることができ、それら接続するＡｕワイヤ６の長さも短くすることができる。また、端子５ｄを千鳥状に配置してもリード５の一端部側５ａの長さはほぼ等しいので、一端部側５ａの先端が半導体チップ２の各辺に対してほぼ一列に並ぶ。従って、リード５の一端部側５ａと半導体チップ２とを接続するＡｕワイヤ６の長さをほぼ均等にすることができると共に、Ａｕワイヤ６のループ形状もほぼ均等にすることができる。
これにより、隣接するＡｕワイヤ６同士が短絡したり、特に半導体チップ２の四隅近傍でＡｕワイヤ６同士が交差したりする不具合が生じないので、ワイヤボンディングの作業性が向上する。また、隣接するＡｕワイヤ６間のピッチを狭くすることができるので、ＱＦＮ１の多ピン化を実現することができる。
また、リード５の一端部側５ａをダイパッド部４の近傍まで引き回したことにより、端子５ｄからリード５の一端部側５ａまでの距離が長くなる。これにより、封止体３の外部に露出した端子５ｄを通じて封止体３の内部に浸入する水分が半導体チップ２に到達し難くなるので、水分によるボンディングパッド７の腐食を防止することができ、ＱＦＮ１の信頼性が向上する。
また、リード５の一端部側５ａをダイパッド部４の近傍まで引き回すことにより、半導体チップ２をシュリンクしてもＡｕワイヤ６の長さの増加は極めて僅か（例えば半導体チップ２を４ｍｍ角から３ｍｍ角にシュリンクしても、Ａｕワイヤ６の長さの増加は、平均０．７ｍｍ程度）であるため、半導体チップ２のシュリンクに伴うワイヤボンディングの作業性の低下を防止することができる。
（実施の形態２）
前記実施の形態１では、小タブ構造のリードフレームＬＦ１を使って製造したＱＦＮについて説明したが、例えば図２５および図２６に示すように、リード５の一端部側５ａに絶縁フィルムからなるチップ支持体３４を貼り付けたリードフレームＬＦ２を使用して製造することも可能である。
また、前記実施の形態１のリードフレームＬＦ１は、ダイパッド部４を４本の吊りリード５ｂで支持しているが、本実施の形態のリードフレームＬＦ２は、チップ支持体３４をリード５の一端部側５ａで支持する構造になっているので、吊りリード５ｂは存在しない。そこで、本実施の形態では、図２５に示すように、半導体チップ２に電気的に接続されない位置合わせ用リード５ｅを設け、この位置合わせ用リード５ｅの一部に認識マーク１５を形成する。
本実施形態で使用するリードフレームＬＦ２は、前記実施の形態１のリードフレームＬＦ１に準じた方法で製造することができる。すなわち、図２７に示すような板厚１５０μｍ程度の金属板１０を用意し、リード５を形成する箇所の片面をフォトレジスト膜１１で被覆する。また、外部接続用の端子５ｄを形成する箇所には、両面にフォトレジスト膜１１を形成する。図示はしないが、位置合わせ用リード５ｅを形成する箇所は、片面にフォトレジスト膜１１を形成し、認識マーク１５を形成する箇所のみ、両面共フォトレジスト膜１１を形成しない。
そして、前記実施の形態１で説明した方法で金属板１０をハーフエッチングすることによって、厚さ７５μｍ程度のリード５および位置合わせ用リード５ｅと厚さ１５０μｍ程度の端子５ｄを同時に形成した後、リード５の一端部側５ａの表面にＡｇメッキを施し、最後にこの一端部側５ａの片面にチップ支持体３４を接着する。なお、チップ支持体３４は、絶縁フィルムに代えて、薄い金属板のような導電材料によって構成してもよい。この場合は、リード５同士のショートを防ぐために、絶縁性の接着剤を使ってリード５とチップ支持体３４を接着すればよい。また、金属箔の表面に絶縁性の樹脂を塗布したシートなどによってチップ支持体３４を構成することもできる。
上記のようなリードフレームＬＦ２を使用する場合も、金属板１０の一部の片面をフォトレジスト膜１１でマスクしてハーフエッチングを施すことにより、リード５の板厚を金属板１０の半分程度まで薄くすることができるので、リード５の一端部側５ａのピッチが極めて狭い（例えば０．１８ｍｍ〜０．２ｍｍピッチ）リード５を精度よく加工することができる。また、金属板１０の一部の両面をフォトレジスト膜１１でマスクすることにより、突起状の端子５ｄをリード５と同時に形成することができる。
上記リードフレームＬＦ２は、チップ支持体３４をリード５で支持するので、リード５の一端部側５ａと半導体チップ２の距離が短くなり、Ａｕワイヤ６の長さをさらに短くすることができる。さらに、ダイパッド部４を４本の吊りリード５ｂで支持する場合に比べてチップ支持体３４を確実に支持できるので、モールド工程で金型内に溶融樹脂を注入した際、チップ支持体３４の変位が抑制され、Ａｕワイヤ６同士の短絡不良が防止できる。
図２８に示すように、このリードフレームＬＦ２を使ったＱＦＮ１の製造方法は、前記実施の形態１で説明した方法と概略同一である。
図２９は、樹脂モールド工程が完了したリードフレームＬＦ２の一部を示す平面図である。図に示すように、封止体３の表面側の対角線方向に沿った２つのコーナー部近傍には切り欠き部８が設けられ、前記認識マーク１５が形成された位置合わせ用リード５ｅが露出している。従って、本実施の形態のＱＦＮ１においても、この認識マーク１５の位置を上方から光学的に認識することによって、封止体３の表面側から見えない端子５ｄと配線基板の位置合わせを正確に行うことができる。
（実施の形態３）
図３０は、本実施の形態のＱＦＮの外観（表面側）を示す平面図、図３１は、ＱＦＮの外観（裏面側）を示す平面図、図３２は、ＱＦＮの内部構造（表面側）を示す平面図、図３３は、ＱＦＮの内部構造（裏面側）を示す平面図、図３４〜図３６は、ＱＦＮの断面図である。
本実施の形態のＱＦＮ１は、１個の半導体チップ２を合成樹脂からなる封止体３によって封止した構造を有しており、封止体３の外形寸法は、例えば縦×横＝１２ｍｍ×１２ｍｍ、高さ＝０．５ｍｍである。ダイパッド部４上に搭載された状態で封止体３の中央部に配置された半導体チップ２の外形寸法は、例えば縦×横＝４ｍｍ×４ｍｍ、厚さは０．１４ｍｍである。ダイパッド部４は、小タブ構造を有しており、４本の吊りリード５ｂによって支持されている。ダイパッド部４の周囲に配置されたリード５の一端部側（半導体チップ２に近い側）５ａは、Ａｕワイヤ６を介して半導体チップ２の主面のボンディングパッド７に電気的に接続されており、他端部側５ｃは、封止体３の側面で終端している。リード５のそれぞれは、半導体チップ２との距離を短くするために、一端部側５ａがダイパッド部４の近傍まで引き回され、その先端のピッチは他端部側５ｃよりも狭いピッチとなっている。
図３０に示すように、封止体３の表面の対角線方向に沿った２つのコーナー部近傍には、２本の吊りリード５ｂの各一部が露出している。吊りリード５ｂは、封止体３の表面に露出した部分が封止体３の内部にある部分に比べて幅が広くなっている。封止体３の表面に露出した吊りリード５ｂの一部には、認識マーク１５が設けられており、ＱＦＮ１を配線基板に実装する際などに、封止体３の表面側から認識マーク１５を光学的に認識できるようになっている。
図３５に示すように、上記２本の吊りリード５ｂは、封止体３の表面に露出した部分、すなわち認識マーク１５が設けられた部分が封止体３の表面と同じ高さとなるように上方に折り曲げられている。一方、図３６に示すように、認識マーク１５が設けられていない残り２本の吊りリード５ｂは、上方に折り曲げられていない。
図３１および図３４に示すように、封止体３の裏面には、前記複数本のリード５のそれぞれの一部を下方に折り曲げて形成した複数個（例えば１１６個）の外部接続端子５ｄが、封止体３の各辺に沿って千鳥状に２列ずつ配置されている。これらの端子５ｄは、封止体３の裏面から外側に突出しており、その表面には、印刷法またはメッキ法によって半田層９が形成されている。半田層９を含む端子５ｄの高さ、すなわち封止体３の裏面からの突出量（スタンドオフ量）は、少なくとも５０μｍ以上となるように、リード５の折り曲げ量および半田層９の膜厚が規定されている。それぞれの端子５ｄの幅は、配線基板との実装面積を確保するために、リード５の幅よりも広くなっている。
図３７は、本実施の形態のＱＦＮ１の製造に用いるリードフレームＬＦ３の平面図である。このリードフレームＬＦ３は、Ｃｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金からなる板厚１００μｍ〜１５０μｍ程度の金属板からなり、前述したダイパッド部４、リード５、吊りリード５ｂなどのパターンが縦および横方向に繰り返し形成された多連構造を有し、例えば２４個の半導体チップ２を搭載することができるようになっている。
上記リードフレームＬＦ３を製造するには、図３８に示すように、まず金属板１０をプレスで打ち抜いてリード５、吊りリード５ｂ、ダイパッド部４、認識マーク１５などのパターンを形成し、続いてリード５の中途部をプレスで下方に折り曲げることによって端子５ｄを形成する。またこのとき、図３９に示すように、吊りリード５ｂの中途部（認識マーク１５が形成された部分）をプレスで上方に折り曲げる。
端子５ｄを形成するには、図４０に示すように、金属板１０をプレス金型５０の上型５０Ａと下型５０Ｂの間に挟み込む。そして、この状態で上型５０Ａに設けたパンチ５１を下型５０Ｂに設けたダイ５２に押し込むと、各リード５の中途部が塑性変形して下方に折れ曲がり、端子５ｄが形成される。図示は省略するが、吊りリード５ｂを上方に折り曲げるには、下型５０Ｂに設けたパンチ５１を上型５０Ａに設けたダイ５２に押し込めばよい。その後、リード５の一端部側５ａの一面（Ａｕワイヤ６をボンディングする領域）に電解メッキ法でＡｇメッキ層を形成することにより、リードフレームＬＦ３が完成する。
このように、本実施の形態では、金属板１０をプレスで剪断加工することによって、リード５、吊りリード５ｂ、ダイパッド部４、端子５ｄ、認識マーク１５などのパターンを形成するので、これらのパターンをエッチングで形成する場合に比べてリードフレームＬＦ３の製造工程が簡略化され、その製造コストを低減することが可能となる。
上記リードフレームＬＦ３のダイパッド部４に半導体チップ２を搭載し、続いて半導体チップ２のボンディングパッド７とリード５の一端部側５ａとの間をＡｕワイヤ６で結線した後、リードフレームＬＦ３をモールド金型に装着して半導体チップ２を封止する方法は、前記実施の形態１と同じである。
図４１は、モールド金型から取り外したリードフレームＬＦ３の表面側を示す要部平面図、図４２は、リードフレームＬＦ３の裏面側を示す要部平面図である。図に示すように、リードフレームＬＦ３をモールド金型から取り外すと、封止体３の表面には２本の吊りリード５ｂの各一部（認識マーク１５が形成された部分）が露出し、封止体３の裏面には複数の端子５ｄが露出する。
次に、図４３に示すように、封止体３の裏面から露出した端子５ｄの表面に半田層９を形成する。半田層９を形成するには、電解メッキ法または印刷法を用いるが、短時間で厚い半田層９を形成できる半田印刷法が好ましい。半田印刷法を用いる場合は、メタルマスクを用いたスクリーン印刷法で膜厚３０μｍ〜１００μｍ程度の半田を印刷し、次いで加熱炉内でリードフレームＬＦ３を加熱することによって半田をリフローする。
図示は省略するが、その後、封止体３の表面に製品名などのマークを印刷し、続いて封止体３の外部に露出したリード５の連結部をダイシングまたはダイパンチによって切断して封止体３を個片化することにより、前記図３０〜図３６に示した本実施の形態のＱＦＮ１が完成する。
本実施の形態のＱＦＮ１は、封止体３の裏面から外側に突出した上記複数個の端子５ｄを配線基板の電極（フットプリント）に半田付けすることによって実装される。その際、封止体３の２つのコーナー部に露出した認識マーク１５の位置を配線基板の上方から光学的に認識することによって、端子５ｄと配線基板との位置合わせを行う。認識マーク１５は、ダイパッド部４、リード５、吊りリード５ｂおよび端子５ｄと同時に形成されるため、認識マーク１５と端子５ｄとの間には相対的な位置ずれがない。従って、認識マーク１５の位置を配線基板の上方から光学的に認識することによって、配線基板２０の上方からは認識できない端子５ｄと配線基板２０の位置合わせを正確に行うことができる。
また、本実施の形態によれば、リード５、吊りリード５ｂ、ダイパッド部４、端子５ｄ、認識マーク１５などのパターンをプレスで形成するので、これらのパターンをエッチングで形成する場合に比べてリードフレームＬＦ３の製造工程が簡略化される。これにより、リードフレームＬＦ３の製造コストを低減することができるので、このリードフレームＬＦ３を使ったＱＦＮ１の製造コストを低減することができる。
端子５ｄの平面形状は、四角形、楕円形など、種々の形状を採用することができる。さらに、端子数が比較的少ないＱＦＮの場合には、多ピンのＱＦＮに比べてリード５の幅が広いため、端子５ｄの幅をリード５の幅と同じにしてもよい。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、ＱＦＮ型のパッケージ構造を有する半導体装置に適用することができる。
本発明の一実施の形態である半導体装置の外観（表面側）を示す平面図である。 本発明の一実施の形態である半導体装置の外観（裏面側）を示す平面図である。 本発明の一実施の形態である半導体装置の内部構造（表面側）を示す平面図である。 本発明の一実施の形態である半導体装置の内部構造（裏面側）を示す平面図である。 本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の製造に用いるリードフレームの全体平面図である。 図７に示すリードフレームの一部を示す拡大平面図である。 図７に示すリードフレームの製造方法を示す断面図である。 吊りリードの一部に形成された認識マークの形状の一例を示すリードフレームの要部平面図である。 吊りリードの一部に形成された認識マークの形状の一例を示すリードフレームの要部平面図である。 吊りリードの一部に形成された認識マークの形状の一例を示すリードフレームの要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を示す半導体チップ接着後のリードフレームの要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を示すワイヤボンディング後のリードフレームの要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を示す概略断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すモールド金型およびリードフレームの要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すモールド金型およびリードフレームの要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すモールド金型およびリードフレームの要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すモールド金型（上型）とリードフレームとの接触部分を示す平面図である。 本発明の一実施の形態である半導体装置の製造方法を示すモールド金型のゲート位置とキャビティに注入される樹脂の流れる方向を模式的に示す平面図である。 本発明の一実施の形態である半導体装置の製造方法を示すモールド後のリードフレームの平面図である。 図２１のＸ−Ｘ’線に沿ったリードフレームの断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すモールド後のリードフレームの平面図である。 本発明の一実施の形態である半導体装置を他の表面実装型半導体装置と共に配線基板に実装した状態を示す平面図である。 本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部断面図である。 図２５に示すリードフレームの製造方法を示す断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すリードフレームの要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すモールド後のリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の外観（表面側）を示す平面図である。 本発明の他の実施の形態である半導体装置の外観（裏面側）を示す平面図である。 本発明の他の実施の形態である半導体装置の内部構造（表面側）を示す平面図である。 本発明の他の実施の形態である半導体装置の内部構造（裏面側）を示す平面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの全体平面図である。 図３７に示すリードフレームの製造方法を示す断面図である。 図３７に示すリードフレームの製造方法を示す断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すプレス金型およびリードフレームの要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すモールド後のリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すモールド後のリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すモールド後のリードフレームの要部断面図である。
符号の説明
１ ＱＦＮ
２ 半導体チップ
３ 封止体
４ ダイパッド部
５ リード
５ａ リードの一端部側
５ｂ 吊りリード
５ｃ リードの他端部側
５ｄ 外部接続端子
５ｅ 位置合わせ用リード
６ Ａｕワイヤ
７ ボンディングパッド
８ 切り欠き部
９ 半田層
１０ 金属板
１１ フォトレジスト膜
１５ 認識マーク
２０ 配線基板
３０Ｂ 治具
３１ 溝
３２ 突起
３３ リード
３４ チップ支持体
４０ モールド金型
４０Ａ 上型
４０Ｂ 下型
４１ 樹脂シート
４２ エアベント
５０ プレス金型
５０Ａ 上型
５０Ｂ 下型
５１ パンチ
５２ ダイ
５３ 突起
ｄ 端子の径
Ｇ１〜Ｇ１６ ゲート
Ｃ１〜Ｃ２４ キャビティ
ＤＣ１〜ＤＣ８ ダミーキャビティ
ＬＦ１〜ＬＦ３ リードフレーム
Ｐ１ 端子間ピッチ（同一列）
Ｐ２ 端子間ピッチ（異なる列）
Ｐ３ リード一端部側先端ピッチ

Claims (2)

  1. 半導体チップと、前記半導体チップが搭載されたダイパッド部と、前記ダイパッド部を支持する吊りリードと、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記ダイパッド部、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置の製造方法であって、
    （ａ）金属板をプレス成形することによって、前記ダイパッド部と前記吊りリードと前記複数のリードとを含むパターンを繰り返し形成したリードフレームを用意する工程と、
    （ｂ）前記リードフレームに形成された前記複数のリードのそれぞれの一部を、前記リードフレームの一面に対して垂直な方向に折り曲げることによって、外部接続端子を形成する工程と、
    （ｃ）前記吊りリードの一部を、前記外部接続端子の突出方向とは逆の方向に折り曲げる工程と、
    （ｄ）前記吊りリードの折り曲げ部分に、前記外部接続端子を配線基板に位置合わせするための認識マークを形成する工程と、
    （ｅ）前記リードフレームに形成された前記複数のダイパッド部のそれぞれに前記半導体チップを搭載し、前記半導体チップと前記リードの一部を前記ワイヤにより結線する工程と、
    （ｆ）上型と下型とを有する金型を用意し、前記下型の表面を樹脂シートで被覆した後、前記樹脂シート上に前記リードフレームを載置し、前記リードの一面に形成された前記外部接続端子と前記樹脂シートを接触させる工程と、
    （ｇ）前記樹脂シートおよび前記リードフレームを前記上型と前記下型とで挟み付け、前記外部接続端子の先端部分を前記樹脂シート内に食い込ませる工程と、
    （ｈ）前記上型と前記下型との隙間に樹脂を注入することによって、前記半導体チップ、前記ダイパッド部、前記吊りリード、前記リードおよび前記ワイヤを封止すると共に、前記外部接続端子が裏面から外部に突出し、前記吊りリードの折り曲げ部が上面に露出する複数の封止体を形成する工程と、
    （ｉ）前記複数の封止体が形成された前記リードフレームを前記金型から取り出した後、前記リードフレームを切断することによって、前記複数の封止体を個片化する工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記（ｂ）工程、前記（ｃ）工程および前記（ｄ）工程を同時に行うことを特徴とする請求項１記載の半導体装置の製造方法。
JP2005124039A 2005-04-21 2005-04-21 半導体装置の製造方法 Expired - Fee Related JP4031005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005124039A JP4031005B2 (ja) 2005-04-21 2005-04-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005124039A JP4031005B2 (ja) 2005-04-21 2005-04-21 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002134952A Division JP4095827B2 (ja) 2002-05-10 2002-05-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2005217451A JP2005217451A (ja) 2005-08-11
JP4031005B2 true JP4031005B2 (ja) 2008-01-09

Family

ID=34909882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005124039A Expired - Fee Related JP4031005B2 (ja) 2005-04-21 2005-04-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4031005B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221033A (ja) * 2006-02-20 2007-08-30 Nec Electronics Corp 半導体装置およびその製造方法
JP4143666B2 (ja) * 2006-12-08 2008-09-03 シャープ株式会社 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
CN102290358A (zh) * 2011-08-26 2011-12-21 上海凯虹电子有限公司 四方扁平无引脚封装体及其制造方法

Also Published As

Publication number Publication date
JP2005217451A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP4095827B2 (ja) 半導体装置
US7019388B2 (en) Semiconductor device
JP4173346B2 (ja) 半導体装置
US8133759B2 (en) Leadframe
JP4872683B2 (ja) モールドパッケージの製造方法
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP3866127B2 (ja) 半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
KR20000048011A (ko) 반도체 장치
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JP2011142337A (ja) 半導体装置の製造方法
JP2004363365A (ja) 半導体装置及びその製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JP4243270B2 (ja) 半導体装置の製造方法
US10840171B2 (en) Integrated circuit package including inward bent leads
JP4747188B2 (ja) 半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2008300717A (ja) モールドパッケージ
JP2007294637A (ja) 半導体装置の製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP2004200719A (ja) 半導体装置
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2008182137A (ja) 基板の製造方法及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees