JP3879291B2 - Method for manufacturing metal insulating substrate for power semiconductor device - Google Patents
Method for manufacturing metal insulating substrate for power semiconductor device Download PDFInfo
- Publication number
- JP3879291B2 JP3879291B2 JP36014798A JP36014798A JP3879291B2 JP 3879291 B2 JP3879291 B2 JP 3879291B2 JP 36014798 A JP36014798 A JP 36014798A JP 36014798 A JP36014798 A JP 36014798A JP 3879291 B2 JP3879291 B2 JP 3879291B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit conductor
- metal
- insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電動機を制御するインバータ装置などのパワー半導体デバイスに適用する金属絶縁基板の製造方法に関する。
【0002】
【従来の技術】
頭記したパワー半導体デバイスは、回路基板に形成した導体パターンにパワー半導体素子,その他の電子部品(図示せず)を実装した構成になり、その回路基板の種類の一つに金属絶縁基板がある。この金属絶縁基板は、図3に示すように金属ベース(銅板)1の上に熱伝導率を高めたフィラーエポシキ樹脂(エポシキ樹脂にアルミナなどの粉末を混在させたもの)などの絶縁層2を積層し、その上に回路導体3をパターン形成した構成であり、従来の金属絶縁基板では、回路導体3がフォトプロセスによる無電解銅メッキ,あるいは銅箔エッチング法などにより形成される。
【0003】
この場合に、通電電流が大きいパワー半導体デバイスでは、通電抵抗を低く押さえるために回路導体の導体断面積を大きくとる必要があるが、限られた回路基板の面積で回路をパターン形成するにはその導体幅がむやみに大きくとることができないことから、従来の金属絶縁基板では、基板を覆う銅箔にあらかじめ板厚の厚い銅箔を用いて回路導体をエッチングする、あるいは100〜140μm程度の薄い銅箔にエッチングを施して形成した導体パターンの上に別な銅板をはんだ付けし、デバイスの通電容量に対応した300〜1000μm程度の厚さをもつパワー回路導体を形成するようにしている。
【0004】
【発明が解決しようとする課題】
ところで、前記のように絶縁層の上に板厚の厚い回路導体をパターン形成した従来の金属絶縁基板(図3参照)では、基板に実装したパワー半導体素子,および回路導体自身の放熱性が低下するようになるといった問題が派生する。
【0005】
すなわち、通電に伴うパワー半導体素子の発生熱は、その大半が該素子をマウントした回路導体3に伝熱し、さらに絶縁層2,金属ベース1を伝熱してヒートシンク(図示せず)に放熱する。また、回路導体3の発生熱は絶縁層2を介して金属ベース1に伝熱する。この場合に、板厚の厚い回路導体3はその下面が比較的伝熱性の高いフィラーエポシキ樹脂などの絶縁層2に接しているが、回路導体の左右側面は絶縁層2に接してなく露呈したままで放熱面として有効に機能してない。なお、パワーデバイスでは、回路基板に半導体素子などを実装した後、パッケージ内にシリコーンゲル,エポシキ樹脂などを充填して電子部品を樹脂封止するようにしているが、前記封止樹脂の熱伝導率は低く熱放散には殆ど寄与しない。
【0006】
なお、前記封止樹脂にフィラー樹脂などの高熱伝導率の材料を用いて半導体素子の放熱性を高めることも考えられるが、封止樹脂に熱伝導率の高い材料を採用するとコスト高となる。
【0007】
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、板厚が厚い回路導体を採用した場合でも高い放熱性を確保できるように改良したパワー半導体デバイス用の金属絶縁基板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、金属ベースに絶縁層,およびパワー回路導体を積層したパワー半導体デバイス用の金属絶縁基板において、 前記パワー回路導体を、その上面を露呈して絶縁層に埋め込み積層するものとする。
【0009】
上記の構成によれば、板厚の厚いパワー回路導体の側面が熱伝導率の高い絶縁層(フィラーエポシキ樹脂など)に接触していることから、この側面部分も伝熱面として有効に寄与し、下面のみが絶縁層に接している従来構造と比べて回路導体/絶縁層間の伝熱性が高まって金属絶縁基板の放熱性が向上する。
また、前記構成においては、絶縁層を上下二層に分け、その上層の絶縁層にパワー回路導体を埋め込み積層する構成とする。
【0010】
かかる構成で、下層の絶縁層を硬化させた後に、その上に積層した上層の絶縁層にパワー回路導体を埋め込み積層することにより、絶縁層に埋め込んだ回路導体が金属ベースに直接接触するおそれがなく、かつ下層の絶縁層で所定の絶縁耐力が確保できる。
【0011】
ここで、絶縁層の上層と下層を同種の絶縁材料で形成することにより、上層の絶縁層と下層の絶縁層との間の接着性が良く、かつ熱膨張差もなくて剥離し難い絶縁層が得られる。また、絶縁層の上層と下層を異種の絶縁材料で形成すれば、下層,上層の絶縁層の材料をそれぞれ金属ベース,半導体素子,封止樹脂との接着性、並びに絶縁層の誘電率,誘電正接などのを考慮して材料の選択,組合せが可能となる。
【0012】
また、板厚の厚いパワー回路導体は、銅板などの金属板をプレス打ち抜き,もしくはワイヤカットしてパターン形成したものを採用することにより、無電解メッキ,あるいはエッチング法などに比べて回路導体を短時間で簡単に製作できる。
【0013】
一方、前記構成の金属絶縁基板は、本発明により次記方法により製造するものとする。すなわち、絶縁層を上下二層に分けた本発明の構成では、まず、金属ベースの表面全域に下層の絶縁層を積層し、前記の下層絶縁層が硬化した状態でその上面全域に上層の絶縁層を非硬化状態で積層した上で、該上層絶縁層にパワー回路導体を重ねた状態で加圧により回路導体を上層の絶縁層に埋め込んで上層の絶縁層を硬化させて上層の絶縁層と下層の絶縁層とを一体接合する。
【0014】
かかる製造方法を採用することにより、手間の掛かるインサート成形法などに頼らずに、一層,ないし二層からなる絶縁層にパワー回路導体を埋め込み積層した本発明の金属絶縁基板を高品質,かつ能率よく製造できる。
【0015】
【発明の実施の形態】
以下本発明の実施の形態を図1,図2,および図4,図5に示す実施例ならびに参考例に基づいて説明する。なお、各実施例ならびに参考例の図中で図3に対応する同一部材には同じ符号を付してしその説明は省略する。
【0016】
〔実施例1〕
図1は本発明の参考例の構成図であり、金属ベース1,絶縁層2,パワー回路導体3の積層体からなる金属絶縁基板において、パワー回路導体3はその上面が露呈し、下面および左右側面が絶縁層2の層内に埋没するように埋め込み積層されている。ここで、絶縁層2はアルミナなどの粉をエポシキ樹脂に混入して熱伝導率を高めたフィラーエポシキ樹脂などが好適である。また、パワー回路導体3は、例えば厚さ300μmの銅板をプレス打ち抜き,あるいはワイヤカット法により所定のパターンに形成したものである。
【0017】
上記構成によれば、パワー回路導体3はその下面のみならず、左右側面も熱伝導率の高い樹脂層2と伝熱的に接触することになるので、図3に示した従来構造と比べて回路導体/絶縁層間の伝熱面積が増して回路導体3に搭載したパワー半導体素子,回路導体自身の発熱に対する放熱性が向上する。なお、前記構成で絶縁層2の厚さAは回路導体3の厚さBよりも大きく設定し、回路導体3の下面と金属ベース1との間に所定の絶縁耐力に対応した絶縁層厚さCを確保するようにしている。
【0018】
次に、図1の構成になる金属絶縁基板の製造方法を図4(a) 〜(c) で説明する。先ず、図4(a) の工程で金属ベース1の上面全域に粘着性が無くなるBステージまで硬化させたプリプレグ状態の絶縁層(シート状の樹脂)2を被着して仮固定する。次に、図4(b) の工程で金属ベース1に仮固定した絶縁層2の上にパワー回路導体3を位置決めして重ね合わせ、図4(c) の工程で真空加圧プレス4により上下から加圧力Fを加えて回路導体3をプリプレグ状態にある絶縁層2の層内に押し込んで埋め込み積層するとともに、この状態で熱を加えて絶縁層2の樹脂を硬化させる。なお、この加圧,硬化工程で真空加圧プレス4を用いることで、絶縁耐力低下の原因となるボイドの発生なしに絶縁層2の樹脂を硬化させることができる。
【0019】
〔実施例〕
図2は本発明の実施例の構成図であり、この実施例においては絶縁層2が上下2層に分けて形成されており、上層の絶縁層2aにはパワー回路導体3が埋め込み積層され、該絶縁層2aが金属ベース1の上に積層して硬化した下層の絶縁層2bの上に重ね合わせて積層されている。なお、下層の絶縁層2bはそれ自身で所定の絶縁耐力を確保する層厚さDに設定しておくものとする。
【0020】
ここで、上層の絶縁層2a,下層の絶縁層2bは共に熱伝導率の高いフィラー樹脂であって、絶縁層2aと2bは同じ材料とするか、あるいは別な種類の材料を採用して実施することができる。この場合に、絶縁層2aと2bに同一材料を用いれば、絶縁層の間で高い接着性が得られるほか、熱膨張率差に起因する接着面の剥離などの問題もない。一方、絶縁層2aと2bを同一材料に限定しなければ、金属ベース1,半導体素子との接着性の相性,および誘電率,誘電正接などの電気的な特性を考慮してパワーデバイスに適した絶縁材料を自由に選択することができる。
【0021】
図2の構成になる本発明の金属絶縁基板の製造方法を図5(a) 〜(d) で説明する。先ず、図5(a) の工程で金属ベース1の上面全域にBステージまで硬化させたプリプレグ状態にある下層の絶縁層(シート状の樹脂)2bを被着し、真空加圧プレスなどで絶縁層2bを硬化させる。あるいは、あらかじめ硬化させたシート状の絶縁層2bを接着剤で金属ベース1に接合することも可能である。次に、図5(b) の工程で硬化済の状態にある絶縁層2bの上面全域にBステージまで硬化させたプリプレグ状態にある上層の絶縁層2aを被着して仮固定した後、図5(c) の工程で絶縁層2aの上にパワー回路導体3を位置決めして重ね合わせ、図5(d) の工程で真空加圧プレス4により上下から加圧力Fを加えて回路導体3をプリプレグ状態にある絶縁層2aの層内に押し込んで埋め込み積層するとともに、この状態で熱を加えて絶縁層2aの樹脂を硬化させ、上層の絶縁層2aと下層の絶縁層2bとを一体接合する。
【0022】
この実施例によれば、パワー回路導体3を上層の絶縁層2aに埋め込む工程では、下層の絶縁層2bが既に硬化状態にあるので、プレス打ち抜き加工などで回路導体3の切断面にばり,返しなどが生じていても、これが埋め込み積層状態で金属ベース1に直接接触するおそれはなく、かつ下層の絶縁層2bの層厚Dで所定の絶縁耐力を確保できる。
【0023】
【発明の効果】
以上述べたように本発明によれば、金属ベースの上に絶縁層,およびパワー回路導体を積層した金属絶縁基板において、前記パワー回路導体をその上面を露呈して絶縁層に埋め込み積層したことにより、従来構造と比べて回路導体/絶縁層間の伝熱面積が増加し、パワー半導体デバイス用として熱放散性の優れた金属絶縁基板を提供することができる。
【0024】
また、前記絶縁層を上下2層に分け、その上層の絶縁層にパワー回路導体を埋め込み積層したので、金属絶縁基板として安定した絶縁耐力の確保が得られるほか、上下各層の絶縁層を金属ベース,回路部品との接着性,および誘電率,誘電正接など電気的を特性を考慮して適正な材料の選択,組合せが行える。
【0025】
さらに、本発明の製造方法によれば、絶縁層へのパワー回路導体の埋め込み接合,並びに絶縁層の硬化工程を手間の掛かるインサート成形法などに頼らずに、高品質,かつ能率よく行うことができる。
【図面の簡単な説明】
【図1】 本発明の参考例に対応する金属絶縁基板の構成断面図
【図2】 本発明の実施例に対応する金属絶縁基板の構成断面図
【図3】 金属絶縁基板の従来例の構成断面図
【図4】 図1に示した金属絶縁基板の製造方法の説明図であり、(a) 〜(c) はその組立状態を工程順に表した図
【図5】 図2に示した金属絶縁基板の製造方法の説明図であり、(a) 〜(d) はその組立状態を工程順に表した図
【符号の説明】
1 金属ベース
2 絶縁層
2a 上層の絶縁層
2b 下層の絶縁層
3 パワー回路導体
4 真空加圧プレス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for producing a metal-insulator board applied to power semiconductor devices such as an inverter device for controlling the electric motor.
[0002]
[Prior art]
The power semiconductor device described above has a configuration in which a power semiconductor element and other electronic components (not shown) are mounted on a conductor pattern formed on a circuit board, and one of the circuit board types is a metal insulating board. . As shown in FIG. 3, this metal insulating substrate has an
[0003]
In this case, in a power semiconductor device having a large energization current, it is necessary to increase the conductor cross-sectional area of the circuit conductor in order to keep the energization resistance low, but in order to pattern a circuit with a limited circuit board area, Since the conductor width cannot be increased unnecessarily, in the conventional metal insulating substrate, the circuit conductor is etched using a thick copper foil in advance on the copper foil covering the substrate, or a thin copper of about 100 to 140 μm. Another copper plate is soldered on the conductor pattern formed by etching the foil to form a power circuit conductor having a thickness of about 300 to 1000 μm corresponding to the current carrying capacity of the device.
[0004]
[Problems to be solved by the invention]
By the way, in the conventional metal insulating substrate (see FIG. 3) in which a thick circuit conductor is patterned on the insulating layer as described above, the heat dissipation performance of the power semiconductor element mounted on the substrate and the circuit conductor itself is lowered. The problem that it comes to be derived.
[0005]
That is, most of the generated heat of the power semiconductor element due to energization is transferred to the
[0006]
Although it is conceivable to increase the heat dissipation of the semiconductor element by using a material having a high thermal conductivity such as a filler resin for the sealing resin, the cost increases if a material having a high thermal conductivity is used for the sealing resin.
[0007]
The present invention has been made in view of the above points. The object of the present invention is to solve the above problems and improve the metal for a power semiconductor device so as to ensure high heat dissipation even when a circuit conductor having a large thickness is employed. and to provide a manufacturing method of the insulating board.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, in a metal insulating substrate for a power semiconductor device in which an insulating layer and a power circuit conductor are laminated on a metal base, the power circuit conductor is exposed by exposing its upper surface. The layers are embedded and laminated .
[0009]
According to the above configuration, since the side surface of the thick power circuit conductor is in contact with the insulating layer (filler epoxy resin, etc.) having high thermal conductivity, this side portion also contributes effectively as a heat transfer surface. Compared with the conventional structure in which only the lower surface is in contact with the insulating layer, the heat conductivity of the circuit conductor / insulating layer is increased and the heat dissipation of the metal insulating substrate is improved.
Further, in the above configuration divides the insulating layer bilevel, a structure of laminating embedded power circuit conductor in an insulating layer of the upper layer.
[0010]
In such a configuration, after the lower insulating layer is cured, the power circuit conductor is embedded and laminated in the upper insulating layer laminated thereon, so that the circuit conductor embedded in the insulating layer may directly contact the metal base. And a predetermined dielectric strength can be ensured by the lower insulating layer.
[0011]
Here, by the Turkey to form upper and lower insulating layer with an insulating material of the same kind, good adhesion between the upper layer of the insulating layer and the underlying insulating layer, and hardly peeled off without thermal expansion difference An insulating layer is obtained. In addition, if the upper and lower layers of the insulating layer are formed of different insulating materials , the lower layer and the upper insulating layer materials can be bonded to the metal base, the semiconductor element, and the sealing resin, respectively, and the dielectric constant and dielectric of the insulating layer. It is possible to select and combine materials in consideration of tangent.
[0012]
Further, the thick power circuit conductors, press punching a metal plate such as copper plate or wire by the cutting to Turkey to adopt those patterned circuit conductor as compared to electroless plating or etching technique, Can be manufactured easily in a short time.
[0013]
On the other hand, the metal insulating substrate having the above structure is manufactured by the following method according to the present invention. That is, in the configuration of the present invention in which the insulating layer is divided into two upper and lower layers, a lower insulating layer is first laminated on the entire surface of the metal base, and the upper insulating layer is formed on the entire upper surface in a state where the lower insulating layer is cured. After laminating the layers in an uncured state, with the power circuit conductor overlaid on the upper insulating layer, the circuit conductor is embedded in the upper insulating layer by pressing to cure the upper insulating layer and The lower insulating layer is integrally joined .
[0014]
By adopting such a manufacturing method, the metal insulating substrate of the present invention in which the power circuit conductor is embedded and laminated in one or two insulating layers without relying on a troublesome insert molding method or the like is obtained with high quality and efficiency. Can be manufactured well.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below based on the examples and reference examples shown in FIGS. In the drawings of the embodiments and reference examples , the same members corresponding to those in FIG.
[0016]
[Example 1]
FIG. 1 is a block diagram of a reference example of the present invention. In a metal insulating substrate composed of a laminate of a
[0017]
According to the above configuration, the
[0018]
Next, a method for manufacturing a metal insulating substrate having the structure shown in FIG. 1 will be described with reference to FIGS. First, an insulating layer (sheet-like resin) 2 in a prepreg state, which has been cured up to the B stage where the adhesiveness is eliminated, is attached and temporarily fixed over the entire upper surface of the
[0019]
( Example )
Figure 2 is a block diagram of a real施例of the present invention are formed separately in the insulating
[0020]
Here, the upper insulating
[0021]
A method for manufacturing the metal insulating substrate of the present invention having the configuration shown in FIG. 2 will be described with reference to FIGS. First, the lower insulating layer (sheet-like resin) 2b in a prepreg state cured to the B stage is applied to the entire upper surface of the
[0022]
According to this embodiment, in the step of embedding the
[0023]
【The invention's effect】
As described above, according to the present invention, in the metal insulating substrate in which the insulating layer and the power circuit conductor are stacked on the metal base, the power circuit conductor is exposed and buried in the insulating layer. As compared with the conventional structure, the heat transfer area between the circuit conductor / insulating layer is increased, and a metal insulating substrate excellent in heat dissipation can be provided for power semiconductor devices.
[0024]
Also, the insulating layer is divided into upper and lower layers, since the laminated embedded power circuit conductor in an insulating layer of the upper layer, in addition to ensuring a stable dielectric strength as the metal insulating substrate is obtained, the metal base and the insulating layer of the upper and lower layers It is possible to select and combine appropriate materials in consideration of electrical properties such as adhesion to circuit components, dielectric constant, and dielectric loss tangent.
[0025]
Furthermore, according to the manufacturing method of the present invention, high-quality and efficient operation can be performed without relying on the embedding and joining of the power circuit conductor to the insulating layer and the insert molding method that requires a troublesome hardening process of the insulating layer. it can.
[Brief description of the drawings]
Conventional structure of metal-insulator substrate configuration sectional view Figure 2 configuration sectional view of a corresponding metal insulating substrate to an embodiment of the present invention [3] Metal insulating substrate corresponding to the reference example of the present invention; FIG Sectional drawing [FIG. 4] It is explanatory drawing of the manufacturing method of the metal insulation board | substrate shown in FIG. 1, (a)-(c) is the figure which represented the assembly state in process order [FIG. 5] The metal shown in FIG. It is explanatory drawing of the manufacturing method of an insulating substrate, (a) ~ (d) is a diagram showing the assembly state in the order of the process 【Explanation of symbols】
DESCRIPTION OF
Claims (4)
金属ベースの表面全域に下層の絶縁層を積層する工程と、前記絶縁層が硬化した状態でその上面全域に上層の絶縁層を非硬化状態で積層する工程と、上層絶縁層にパワー回路導体を重ねた状態で加圧により回路導体を上層の絶縁層に埋め込む工程と、上層の絶縁層を硬化させ上層の絶縁層と下層の絶縁層とを一体接合する工程からなることを特徴とするパワー半導体デバイス用金属絶縁基板の製造方法。 In a metal insulating substrate for a power semiconductor device in which an insulating layer and a power circuit conductor are laminated on a metal base, the power circuit conductor is exposed and embedded in the insulating layer with the upper surface exposed, and the insulating layer is divided into two upper and lower layers. A method for producing a metal insulating substrate for a power semiconductor device in which a power circuit conductor is embedded and laminated in an upper insulating layer,
A step of laminating a lower insulating layer over the entire surface of the metal base, a step of laminating an upper insulating layer over the entire upper surface of the insulating layer in a cured state, and a power circuit conductor over the upper insulating layer. A power semiconductor comprising a step of embedding a circuit conductor in an upper insulating layer by pressurization in an overlaid state, and a step of curing the upper insulating layer and integrally bonding the upper insulating layer and the lower insulating layer A method of manufacturing a metal insulating substrate for a device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36014798A JP3879291B2 (en) | 1998-12-18 | 1998-12-18 | Method for manufacturing metal insulating substrate for power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36014798A JP3879291B2 (en) | 1998-12-18 | 1998-12-18 | Method for manufacturing metal insulating substrate for power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000183474A JP2000183474A (en) | 2000-06-30 |
JP3879291B2 true JP3879291B2 (en) | 2007-02-07 |
Family
ID=18468113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36014798A Expired - Fee Related JP3879291B2 (en) | 1998-12-18 | 1998-12-18 | Method for manufacturing metal insulating substrate for power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3879291B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335835A (en) * | 2006-05-15 | 2007-12-27 | Shin Kobe Electric Mach Co Ltd | Wiring board |
US7835112B2 (en) * | 2007-02-12 | 2010-11-16 | Hutchinson Technology Incorporated | Integrated lead flexure with embedded traces |
JP2013149808A (en) * | 2012-01-20 | 2013-08-01 | Yamaichi Electronics Co Ltd | Metal core flexible wiring board and manufacturing method of the same |
FR3060254B1 (en) * | 2016-12-12 | 2019-07-26 | Institut Vedecom | METHOD FOR INTEGRATING POWER CHIPS AND ELECTRONIC POWER MODULES |
-
1998
- 1998-12-18 JP JP36014798A patent/JP3879291B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000183474A (en) | 2000-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6737153B2 (en) | Circuit board and method for manufacturing the same, and electronic apparatus comprising it | |
CN108882538A (en) | Circuit board and preparation method thereof | |
CN104051377A (en) | Power Overlay Structure And Method Of Making Same | |
JP2004158545A (en) | Multilayer substrate and its manufacturing method | |
US20070102190A1 (en) | Circuit device and method of manufacturing the same | |
JP2014165486A (en) | Power device module and manufacturing method thereof | |
JP3879291B2 (en) | Method for manufacturing metal insulating substrate for power semiconductor device | |
JP3724061B2 (en) | Metal substrate and manufacturing method thereof | |
JPH11186679A (en) | Insulating substrate and method of manufacturing the same | |
JP2002043510A (en) | Semiconductor power module and its manufacturing method | |
JP2004319644A (en) | High heat dissipation type plastic package and manufacturing method thereof | |
JP2004104045A (en) | Multilayer circuit wiring board | |
JP2006324542A (en) | Printed wiring board and manufacturing method thereof | |
JP2002335056A (en) | Metal base substrate and method of manufacturing the same | |
JP2001332821A (en) | Circuit board and its manufacturing method | |
JP2001177022A (en) | Heat conduction board and method of manufacturing the same | |
JPS62114247A (en) | Manufacture of chip carrier for electronic element | |
JP2001077488A (en) | Circuit board and manufacture, thereof, and lead frame | |
CN118645489B (en) | Packaging structure and preparation method thereof, circuit board and electronic device | |
JP4021501B2 (en) | Manufacturing method of multilayer wiring board | |
JP2003347705A (en) | Circuit component module and manufacturing method thereof | |
JP3046568B2 (en) | Case mounting structure | |
JP3854131B2 (en) | Wiring board with heat sink | |
JP2021190455A (en) | Circuit board and manufacturing method thereof | |
JP2004119433A (en) | Substrate for heat sink, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |