JP3853970B2 - 画像データ処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタ等の光プリンタ・デジタル複写機・普通紙ファックス装置等のデジタル画像データによる電子写真方式の画像形成装置において読み取られた画像データに対して種々の画像処理を施すための画像データ処理装置に関し、特に、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図ると同時に、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、ジャギー補正に用いられる補正データ作成時の時間短縮を計り、実使用時のデータ設定時間の最小化を図ることができる画像データ処理装置に関する。
【０００２】
【従来の技術】
一般に、レーザプリンタ等の光プリンタ・デジタル複写機・普通紙ファックス装置等のデジタル画像データによる電子写真方式の画像形成装置においては、読み取られた画像データに対して種々の画像処理を施すための画像データ処理装置が設けられている。
そして、特願平４−３０１３９５においては、上記画像処理の１つとしてビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、画像データのうちの補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を、マイクロプロセッサ等による簡単な判定および演算によって極めて短時間に行うことを以下に記す方法により達成している。
すなわち、上記内容の達成のための画像データ処理方法は、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、所要の各ドットに対して認識した線分形状の特徴を複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要と判別したドットに対しては上記コード情報に応じた補正を行うものである。
【０００３】
一方、この画像データ処理方法による画像データ処理装置は、ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウィンドウと、該ウィンドウを通して抽出される画像データによって、該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、上記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、該判別手段によって補正が必要と判別されたドットに対して、上記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力する補正データメモリとを備えたものであった。
ここで、上記パターン認識手段は、所要の各ドットに対して認識した線分形状の特徴を表すコード情報として、パターン認識対象とするドットが黒ドットあるいは白ドットのいずれであったかを示すコード情報と、線分の傾斜方向を示すコード情報と、傾きの度合いを示すコード情報と、対象とするドットの水平あるいは垂直方向に連続する線分の端部のドットからの位置を示すコードを含むコード情報を生成するものであった。
【０００４】
そして、以上説明した画像データ処理方法およびその装置によれば、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各ドットに対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要なドットに対しては上記コード情報に応じた補正を行うので、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を上記コード情報を用いて簡単に短時間で行うことが可能であった。
ただし、従来技術において予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を前述のコード情報を用いて簡単に短時間で行うことが可能となったが、各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報は、例えば１２ビットの構成であった場合に、最大４０９６通り（１２ビットで表しうるパターン数）の異なったパターンの表現が可能であるが、実際に補正対象として必要なパターン数は各ビットの組み合わせにより、上記数値より少ない場合がある。
また、ビットマップ状に展開された画像データのパターンが水平線あるいは垂直線に対して線対称となるパターンについては、補正データに関しても共通のデータの使用が可能である場合がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来技術によりビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図る場合には、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を前述のコード情報を用いて簡単に短時間で行うことが可能となったが、画像データの黒ドット領域の白ドット領域との境界部分として補正が必要であると判別されたドットに対しての補正データのメモリに対する格納は、メモリ数に対して冗長な数であり、実際の使用効率が悪く、回路構成も大きくなってしまう欠点があった。
また、輪郭線のジャギー補正の対象となる画像によっては、より正確なパターン認識結果による正確なジャギー補正データによる補正である必要はなく、補正データのメモリに格納されている数を最小限に止めた仕様での認識パターンの共通化を計ったパターン認識によるジャギー補正での画像で満足できる場合もあった。
【０００６】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図ると同時に、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、ジャギー補正に用いられる補正データ作成時の時間短縮を計り、実使用時のデータ設定時間の最小化を図ることができる画像データ処理装置を提供することである。
本発明の他の目的は、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックのトータル容量の低減を図ることにより装置のコスト低減を可能とする画像データ処理装置を提供することである。
本発明の他の目的は、画像補正に必要な補正データをメモリブロックに格納する際に必要な時間の短縮を行い、実使用時のソフトウェアもしくはハードウェアの使用効率の向上を図る画像データ処理装置を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウィンドウと、該ウィンドウを通して抽出される画像データによって該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくとも前記コード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、該判別手段によって補正が必要と判別されたドットに対して前記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックとを備えた画像データ処理装置において、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上りか右下がりかいずれの傾斜であったかを示すビットを有効とするか無効とするかの設定を行う傾斜ビット切り替え手段を設けたことを特徴とする。
上記請求項１に記載の画像データ処理装置によれば、本画像データ処理装置によるビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、本画像データ処理装置を用いたジャギー補正に用いられる補正データ作成時の時間短縮を図ると同時に、実使用時のデータ設定時間の最小化を図ることができる。
【０００８】
請求項２に記載の発明は、前記パターン認識手段より出力されるビットマップ状に展開された画像データの各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、前記判別手段によって補正が不必要と判別されたドットについては、対象となるドットが黒ドットあるいは白ドットのいずれであったかの情報のみを示す黒白各々１つの複数ビットのコード情報に変換するコード情報変換手段を設け、前記判別手段によって補正が必要と判別されたドットに対する複数ビットのコード情報と共に、該コード情報変換手段により生成された複数ビットのコード情報が、予め記憶されている補正データを読み出して出力するメモリブロックのアドレスとして機能することを特徴とする。
上記請求項２に記載の画像データ処理装置によれば、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックのトータル容量の低減を図ることにより装置のコスト低減を可能とすることができる。
請求項３に記載の発明は、前記メモリブロックに送出されるコード情報の配列を連続したアドレスとしてメモリブロックへ送出するコード情報集約手段を設けたことを特徴とする。
上記請求項３に記載の画像データ処理装置によれば、画像補正に必要な補正データをメモリブロックに格納する際に必要な時間の短縮を行い、実使用時のソフトウェアもしくはハードウェアの使用効率の向上を図ることができる。
【０００９】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図２は、この発明を実施した画像形成装置であるレーザプリンタの構成を示すブロック図である。
図２において、レーザプリンタ２は、コントローラ３・エンジンドライバ４・プリンタエンジン５および内部インターフェイス６からなる。
そして、このレーザプリンタ２は、ホストコンピュータ１から転送されるプリントデータを受信してコントローラ３によりページ単位のビットマップデータに展開し、レーザを駆動するためのドット情報であるビデオデータに変換して内部インターフェイス６を介してエンジンドライバ４へ送り、プリンタエンジン５をシーケンス制御して用紙に可視像を形成する。
この内部インターフェイス６内に、この発明による画像データ処理装置であるドット補正部７を設け、コントローラ３から送出されるビデオデータに対してこの発明の画像データ処理方法によるドット補正を行い画質の向上を計っている。
上記コントローラ３は、メインのマイクロコンピュータ（以下「ＭＰＵ」という）３１と、そのＭＰＵ３１が必要とするプログラム・定数データおよび文字フォント等を格納したＲＯＭ３２と、一般的なデータやドットパターン等をメモリするＲＡＭ３３と、データの入出力を制御する１／０３４と、その１／０３４を介してＭＰＵ３１と接続される操作パネル３５とから構成され、互いにデータバス・アドレスバス・コントロールバス等で接続されている。
また、ホストコンピュータ１およびドット補正部７を含む内部インターフェイス６も１／０３４を介してＭＰＵ３１に接続される。
【００１０】
上記エンジンドライバ４は、サブのマイクロコンピュータ（以下「ＣＰＵ」という）４１と、そのＣＰＵ４１が必要とするプログラム・定数データ等を格納したＲＯＭ４２と、一時的なデータをメモリするＲＡＭ４３と、データの入出力を制御する１／０４４とから構成され、互いにデータバス・アドレスバス・コントロールバス等で接続されている。
上記１／０４４は、内部インターフェイス６と接続され、コントローラ３からのビデオデータや操作パネル３５上の各種スイッチの状態を入力したり、画像クロック（ＷＣＬＫ）やペーパーエンド等のステータス信号をコントローラ３へ出力する。
また、この１／０４４は、プリンタエンジン５を構成する書込ユニット２６およびその他のシーケンス機器群２７と、後述する同期センサを含む各種センサ類２８とも接続されている。
上記コントローラ３は、ホストコンピュータ１からプリント命令等のコマンドおよび文字データ・画像データ等のプリントデータを受信し、それらを編集して文字コードならばＲＯＭ３２に記憶している文字フォントによって画像書き込みに必要なドットパターンに変換し、それらの文字および画像（以下まとめて「画像」という）のビットマップデータをＲＡＭ３３内のビデオＲＡＭ領域にページ単位で展開する。
【００１１】
そして、エンジンドライバ４からレディー信号と共に画像クロックＷＣＬＫが入力されると、コントローラ３はＲＡＭ３３内のビデオＲＡＭ領域に展開されているビットマップデータ（ドットパターン）を、画像クロックＷＣＬＫに同期したビデオデータとして、内部インターフェイス６を介してエンジンドライバ４に出力する。そのビデオデータに対して内部インターフェイス６内のドット補正部７によって、後述するようにこの発明によるドット補正を行う。
また、操作パネル３５上には、図示しないスイッチや表示器があり、オペレータからの指示によりデータを制御したり、その情報をエンジンドライバ４に伝えたり、プリンタの状況を表示器に表示する。
エンジンドライバ４は、コントローラ３からの内部Ｉ／Ｆ６を介してドット補正されて入力するビデオデータにより、プリンタエンジン５の書込ユニット２６および後述する帯電チャージャ・現像ユニット等のシーケンス機器群２７等を制御したり、画像書込に必要なビデオデータを内部Ｉ／Ｆ６を介して入力して書込ユニット２６に出力すると共に、同期センサその他のセンサ類２８からエンジン各部の状態を示す信号を入力して処理したり、必要な情報やエラー状況（例えばペーパーエンド等）のステータス信号を内部Ｉ／Ｆ６を介してコントローラ３へ出力する。
【００１２】
図３は、このレーザプリンタ２におけるプリンタエンジン５の機構を示す概略構成図である。
このレーザプリンタ２によれば、上下２段の給紙カセット１０ａ・１０ｂのいずれか、例えば上段の給紙カセット１０ａの用紙スタック１１ａから給紙ローラ１２によって用紙１１が給送され、その用紙１１はレジストローラ対１３によってタイミングをとられた後、感光体ドラム１５の転写位置へ搬送される。
メインモータ１４により矢印方向に回転駆動される感光体ドラム１５は、帯電チャージャ１６によってその表面が帯電され、書込ユニット２６からのＰＷＭ変調されたスポットで走査されて表面に静電潜像が形成される。
この潜像は、現像ユニット１７によってトナーを付着され可視像化され、そのトナー像は、レジストローラ対１３によって搬送されてきた用紙１１上に転写チャージャ１８の作用により転写され、転写された用紙は感光体ドラム１５から分離され、搬送ベルト１９によって定着ユニット２０に送られ、その加圧ローラ２０ａによって定着ローラ２０ｂに圧接され、その圧力と定着ローラ２０ｂの温度とによって定着される。
定着ユニット２０を出た用紙は、排紙ローラ２１によって側面に設けられた排紙トレイ２２へ排出される。
一方、感光体ドラム１５に残留しているトナーは、クリーニングユニット２３によって除去されて回収される。
また、このレーザプリンタ２内の上方には、それぞれコントローラ３・エンジンドライバ４および内部Ｉ／Ｆ６を構成する複数枚のプリント回路基板２４が搭載されている。
【００１３】
図４は、図２に示した書込ユニット２６の構成例を示す要部斜視図である。
この書込ユニット２６は、ＬＤ（レーザダイオード）ユニット５０と、第１シリンダレンズ５１・第１ミラー５２・結像レンズ５３と、ディスク型モータ５４と、それにより矢印Ａ方向に回転されるポリゴンミラー５５とからなる回転偏向器５６と、第２ミラー５７・第２シリンダレンズ５８および第３ミラー６０、シリンダレンズからなる集光レンズ６１、受光素子からなる同期センサ６２とを備えている。
そのＬＤユニット５０は、内部にレーザダイオード（以下「ＬＤ」という）と、このＬＤから射出される発散性ビームを平行光ビームにするコリメータレンズとを一体に組み込んだものである。
第１シリンダレンズ５１は、ＬＤユニット５０から射出された平行光ビームを感光体ドラム１５上において副走査方向に整形させる機能を果たし、結像レンズ５３は第１ミラー５２で反射された平行光を収束性ビームに変換し、ポリゴンミラー５５のミラー面５５ａに入射させる。
ポリゴンミラー５５は、各ミラー面５５ａを湾曲させて形成したＲポリゴンミラーとして、従来第２ミラー５７との間に配置されていたｆθレンズを使用しないポストオブジェクト型（光ビームを収束光とした後に偏向器を配置する型式）の回転偏向器５６としている。
第２ミラー５７は、回転偏向器５６で反射されて偏向されたビーム（走査ビーム）を感光体ドラム１５に向けて反射する。この第２ミラー５７で反射された走査ビームは、第２シリンダレンズ５８を経て感光体ドラム１５上の主走査線１５ａの線上に鋭いスポットとして結像する。
また、第３ミラー６０は回転偏向器５６で反射された光ビームによる感光体ドラム１５上の走査領域外に配置され、入射された光ビームを同期センサ６２側に向けて反射する。第３ミラー６０で反射され集光レンズ６１によって集光された光ビームは、同期センサ６２を構成する例えばフォトダイオード等の受光素子により、走査開始位置を一定に保つための同期信号に変換される。
【００１４】
図１は、図２におけるドット補正部７（第１実施形態）の概略構成を示すブロック図であり、図６はその要部（ＦＩＦＯメモリ７２とウィンドウ７３）の具体的構成例を示す図である。
図１に示すようにドット補正部７の基本構成は、パラレル／シリアル・コンバータ（以下「Ｐ／Ｓコンバータ」という）７１、ＦＩＦＯメモリ７２、ウィンドウ７３、パターン認識部７４、メモリブロック７５、ビデオデータ出力部７６およびこれらを同期制御するタイミング制御部７７とによって構成されている。
Ｐ／Ｓコンバータ７１は、図２に示したコントローラ３から転送されるビデオデータがパラレル（８ビット）データの場合、それをシリアル（１ビット）データに変換してＦＩＦＯメモリ７２へ送るために設けてあり、ドットの補正に関して基本的には関与しない。コントローラ３から転送されるビデオデータがシリアルデータの場合には、このＰ／Ｓコンバータ７１は不要である。
ＦＩＦＯメモリ７２は、先入れ先出しのメモリ（First In First Out memory ）であり、図６に示すようにコントローラ３から送られてきた複数ライン分（この実施例では６ライン分）のビデオデータを格納するラインバッファ７２ａ〜７２ｆがシリアルに接続されている。
【００１５】
ウィンドウ７３は、図６に示すようにコントローラ３からＰ／Ｓコンバータ７１を介して送出されるシリアルのビデオデータ１ライン分と、ＦＩＦＯメモリ７２の各ラインバッファ７２ａ〜７２ｆから出力される６ライン分との計７ライン分のデータに対して、各々１１ビット分のシフトレジスタ７３ａ〜７３ｇがシリアルに接続されており、パターン検出用のウィンドウ（サンプル窓：図７にその形状例を示す）を構成している。
中央のシフトレジスタ７３ｄの真中のビット（図６に×印で示している）ターゲットとなる注目ドットの格納位置である。なお、このウィンドウ７３を構成する各シフトレジスタ７３ａ〜７３ｇのうち、シフトレジスタ７３ａと７３ｇは７ビット、シフトレジスタ７３ｂと７３ｆは８ビットで足り、図６に破線で示す部分は無くてもよい。
このＦＩＦＯメモリ７２を構成するラインバッファ７２ａ〜７２ｆおよびウィンドウ７３を構成するシフトレジスタ７３ａ〜７３ｇ内をビデオデータが順次１ビットずつシフトされることによって、注目ドットが順次変化し、その各注目ドットを中心とするウィンドウ７３のビデオデータを連続的に抽出することができる。
パターン認識部７４は、ウィンドウ７３から抽出したドット情報をもとに、ターゲットとなっているドット（注目ドット）およびその周囲の情報、特に画像データの黒ドットと白ドットの境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力する。このコード情報がメモリブロック７５のアドレスコードとなる。
【００１６】
図５は、パターン認識部７４の内部構成およびウィンドウ７３との関係を示すブロック図である。
サンプル窓であるウィンドウ７３は、中央の３×３ビットのコア領域（Ｃｏｒｅ）７３Ｃと、その上領域（Ｌｏｗｅｒ）７３Ｄと、左領域（ｌｅｆｔ）７３Ｌおよび右領域（Ｒｉｇｈｔ）７３Ｒに区分される。（詳細は図７参照）ただし、その詳細は、特願平３−３１４９２８や特願平４−３０１３９５にて記載の内容と同じであるため、ここでは省略する。
更に、パターン認識部７４は、コア領域認識部７４１、周辺領域認識部７４２、マルチプレクサ７４３・７４４、傾き（Ｇｒａｄｉｅｎｔ）計算部７４５、位置（Ｐｏｓｉｔｉｏｎ）計算部７４６、判別部７４７およびゲート７４８によって構成されており、周辺領域認識部７４２はさらに、上領域認識部７４２Ｕ・右領域認識部７４２Ｒ・下領域認識部７４２Ｄおよび左領域認識部７４２Ｌによって構成されている。これらの各部の作用についても、特願平３−３１４９２８号公報や特願平４−３０１３９５号公報にて記載の内容と同じであるため、ここでは省略する。
メモリブロック７５については、具体的な構成例およびその動作を図８において説明する。
【００１７】
図８は、特願平３−３１４９２８号公報や特願平４−３０１３９５号公報にて記載の内容と同じであり、メモリブロック７５はパターンメモリとして構成され、パターン認識部７４から出力されるコード情報（１２ビット）をアドレスとして、予め記憶された補正データ（１０ビット）を読み出して、レーザ駆動用のビデオデータを出力し、これが補正されたドットパターンとなる。
以上に示したメモリブロック７５の実施形態からの補正データ出力は、コントローラ３から送られてきたビデオデータの１ドット毎にその正規の幅すなわちレーザ発光時間を複数に分割した値の整数倍（１０分割の場合の最大値は１０倍）の情報としてパラレル出力される。
ビデオデータ出力部７６は、メモリブロック７５から出力されたパラレル情報をシリアル化してプリンタエンジン４へ送出し、その書込ユニット２６に設けられた光源であるＬＤユニット５０のレーザダイオードをＯＮ／ＯＦＦする信号源とする。
ただし、前述の説明におけるＬＤユニット５０のレーザダイオードのＯＮ／ＯＦＦ制御は２値データによる制御を想定したものであるが、多値データによる制御を想定した場合には、前述のビデオデータ出力部７６によるメモリブロック７５から出力されたパラレル情報をシリアル化してプリンタエンジン４へ送出する必要は無くなり、前述のメモリブロック７５からのパラレル情報をそのままＬＤユニット４０（この場合は多値制御用ＬＤユニットを示す）のレーザダイオードのＯＮ／ＯＦＦおよびパワー制御に関する多値画像データに対応させることにより、書込ユニット２６による書き込みを行う。
【００１８】
なお、本発明は、画像データ処理装置に関するものであり、以下にその他の実施形態（第２〜第４実施形態）の構成・動作を説明する。
図９は、ドット補正部７の第２実施形態の概略構成を示すブロック図であるが、図１に対して図示する傾斜ビット切り替え手段７８を設けた点のみが異なっている。
傾斜ビット切り替え手段７８は、パターン認識部７４より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、線分の傾斜が右上り・右下がりのいずれであるかを示すビットであるＳＬＯＰ信号に対し、図１０（ａ）に例示する回路を用い、図１０（ｂ）のタイミングチャートに図示する動作を行う。
【００１９】
図１０の傾斜ビット切り替え手段７８の動作を以下に説明する。
図１０（ａ）の回路においては、傾斜ビット制御信号がＨｉｇｈレベルであれば、パターン認識部７４より入力される前述のＳＬＯＰ信号はそのままメモリブロック７５に出力されるが、傾斜ビット制御信号がＬｏｗレベルであれば、パターン認識部７４より入力される前述のＳＬＯＰ信号はＬｏｗレベルの出力に固定されて、メモリブロック７５に出力されることになる。
この構成を用いることにより、図１１に示す画像補正状態の切り替えが可能となる。
まず、図１１（ａ）は、図１０（ａ）の回路に対し傾斜ビット制御信号がＨｉｇｈレベルの時の画像補正状態を示すものである。図１１（ａ）には画像Ａについて垂直線に対して線対称となる画像Ｂのビットマップが示されている。ここで、各補正前の画像のビットマップにある●で示すドットは、垂直線に対して線対称の位置にあるドットであり、本画像データ処理装置においては、パターン認識手段７４より出力される複数ビットのコード情報は、線分の傾斜が右上り・右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。例えば、線分の傾斜が右上りの時はＳＬＯＰ信号＝０・右下がりの時はＳＬＯＰ信号＝１と仮定し、図１１（ａ）の●で示すドットに対するＳＬＯＰ信号以外のパターン認識手段７４より出力される複数ビットのコード情報を×××と仮定すると、メモリブロック７５のアドレスとして入力される複数ビットのコード情報は、画像Ａのドット位置では、“１×××”となり、画像Ｂの●のドット位置では、“０×××”となることにより、図示する補正後の画像Ａ・画像Ｂの異なる画像データイメージへの変換が可能となる。
これは、図示する補正後の画像イメージのようになり、精密に画像データのジャギー補正が可能となる方式となる。
【００２０】
次に、図１１（ｂ）は、図１０（ａ）の回路に対し傾斜ビット制御信号がＬｏｗレベルの時の画像補正状態を示すものである。図１１（ｂ）でも図１１（ａ）と同一定義の画像Ａと画像Ｂのビットマップが示されている。また、各補正前の画像のビットマップにある●で示すドットは、垂直線に対して線対称の位置にあるドットであり、本画像データ処理装置においては、パターン認識手段７４より出力される複数ビットのコード情報は、線分の傾斜が右上り・右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。しかし、ここでは傾斜ビット切り替え手段７８の傾斜ビット制御信号による動作により、線分の傾斜を示すＳＬＯＰ信号は同一のＳＬＯＰ信号＝０となり、図１１（ａ）と同様に●で示すドットに対するＳＬＯＰ信号以外のパターン認識手段７４より出力される複数ビットのコード情報を×××と仮定すると、メモリブロック７５のアドレスとして入力される複数ビットのコード情報は、画像Ａ・画像Ｂ共に●のドット位置では、“０×××”となる。従って、図示する補正後の画像Ａ・画像Ｂは同一の画像データイメージへの変換となる。
これは、図１１（ｂ）に示す補正後の画像イメージのように、同一の画像データによるジャギー補正となる方式であり、図１１（ａ）で説明した方式より、ジャギー補正に関して精度の低い補正となるが、電子写真による静電潜像に対しては、ジャギー補正の対象となる画像によっては図１１（ａ）の設定と同等の補正結果となる可能性もあり、ジャギー補正に用いられるメモリブロック７５に格納される画像データ容量の削減（図１１（ａ）の場合の１／２の容量への削減）および補正データ作成時の時間短縮を図ることを可能とする。
この例が請求項１に対応する第１実施形態となる。
【００２１】
図１２は、ドット補正部７の第３実施形態の概略構成を示すブロック図であるが、図９に対してさらに図示するコード情報変換手段７９を設けた構成となっている。
コード情報変換手段７９は、パターン認識部７４より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報と、図５のパターン認識部７４内に図示する判別部７４７より出力される注目ドットに対して黒ドット領域の白ドット領域との境界部分の線分形状を認識して画像データの境界部分のドットとして補正が必要か否かの判別信号であるＮＯ−ＭＡＴＣＨ信号とが入力され、ＮＯ−ＭＡＴＣＨ信号が補正要を示す場合はそのままのコード情報をメモリブロック７５に送出し、ＮＯ−ＭＡＴＣＨ信号が補正不要を示す場合は、入力されたコード情報のうち注目ドットが白ドットと黒ドットのいずれであったかを示す情報のみを判断基準として、各々白ドットと黒ドット固有の補正不要ドットを示すコード情報（白・黒ドットの計２種類）に変換してメモリブロック７５に送出する。
図１３の表は、上記コード情報変換手段７９のコード情報の入出力の状態を示す。図１（ｃ）の構成により、例えばパターン認識部７４より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報が１２ビット（４０９６種類）であって場合に、４０９６種類のコード情報のうちＮＯ−ＭＡＴＣＨ信号が補正不要を示す対象となるコード情報が１／４含まれていたとすれば（例えば、図５の判別部７４７より出力されるＤＩＲ０、ＤＩＲ１信号の組み合わせが（ＤＩＲ１、ＤＩＲ０）＝（１、１）の場合）、図１３の表に示すように３０７４種類のコード情報にコードの種類が削減でき、メモリブロック７５に格納しておくべき補正データの総容量が低減できる。
ここでは図１３の表に示すように仮に、補正不要を示す対象となるコード情報を白ドットは６００ｈ、黒ドットは７００ｈとしてコード情報の変換を行っている。
この例が請求項２に対応する第３実施形態となる。
【００２２】
次に、図１４は、ドット補正部７の第４実施形態の概略構成を示すブロック図であるが、上述した図１２に対して図示するコード情報集約手段８０をさらに設けた構成となっている。
コード情報集約手段８０は、上記説明を行ったコード情報変換手段７９より出力される複数ビットのコード情報が入力され、この入力された複数ビットのコード情報を連続した値の配列となるように変換し、メモリブロック７５に送出する。
図１５の表は上記コード情報集約手段８０のコード情報の入出力の状態を示す。例えば、第２実施形態の説明と同様に、パターン認識部７４より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報が１２ビット（４０９６種類）であり、コード情報変換手段７９により３０７４種類のコード情報にコードの種類が削減されてコード情報集約手段８０に入力された場合について説明する。
この場合、コード情報集約手段８０に入力されるコード情報は、１２ビットのままであり、かつ、１２ビットで表現できる４０９６種類の数値のうちの３０７４種類の任意の数値がランダムな取り得る値として振り分けられることになる。従って、第１実施形態においてはメモリブロック７５のデータ呼び出しのアドレスとしても前記ランダムな配列の１２ビットの数値が振り分けられることになり、メモリブロック７５に対するデータの格納および呼び出しについても、ランダムな配列のアドレスに対して飛び飛びに個別に行うか、１２ビットで表現できる４０９６種類の全てのアドレスを対象に連続して動作を行うかに限定され、コード情報変換手段７９によりコード情報の種類が削減されても、メモリブロック７５へのデータアクセスに関する効率は改善されてはいない。
【００２３】
そこで、コード情報集約手段８０により、１２ビットで表現できる４０９６種類の数値のうちの３０７４種類の任意の数値として入力されるコード情報（実使用時には３０７４種類の決まった値となっている）を連続した３０７４種類の値の配列となるように変換し、メモリブロック７５に送出を行えば、メモリブロック７５に対するデータの格納および呼び出しについても、３０７４種類の連続したアドレスへのアクセスが可能となり、実使用時のメモリブロック７５へのデータアクセスに関して効率を上げることができる。特に、メモリブロック７５に対するデータアクセスがＣＰＵ等から直接アドレスを指定して行えず、シリアルデータ転送により行われる場合にはメモリブロック７５のアドレスが連続した配列となるため、アクセス時間の短縮が図れることになる。
この例が請求項３に対応する第３実施形態となる。
【００２４】
タイミング制御部７７は、エンジンドライバ４から１ページ分の書き込み時間を規定するＦＧＡＴＥ信号・１ライン分の書き込み期間を規定するＬＧＡＴＥ信号・各ラインの書き込み開始および終了タイミングを示すＬＳＹＮＣ信号・１ドット毎の読み出しおよび書き込み周期を取る画像クロックＷＣＬＫおよびＲＥＳＥＴ信号を入力し、上述の各部ブロック７１〜７６に対してその動作の同期を取るために必要なクロック信号等を発生する。
なお、パターンメモリ７５の補正データは、コントローラ３のＭＰＵ３１あるいはエンジンドライバ４のＣＰＵ４１によりＲＯＭ３２またはＲＯＭ４２から選択的にロードされたり、ホストコンピュータ１からダウンロードすることも可能であり、こうすることにより画像データの被補正パターンに対する補正データを容易に変更することが可能となる。
さらに、以上説明してきた内容以外に、以下の（１）〜（４）の内容の詳細については特願平３−３１４９２８や特願平４−３０１３９５にて記載の内容と同じであるため、ここでは省略する。
（１）マッチングのためのウィンドウの領域分割とその検出パターンおよび使用領域について、
（２）パターン認識部７４を構成する各ブロック７４１〜７４８からの各出力信号について、
（３）パターン認識部７４における各ブロックの作用について、
（４）ドット補正方法について、
最後に、上述の実施形態では、レーザプリンタ２のコントローラ３とエンジンドライバ４とを結ぶ内部インターフェイス５内に本発明による画像データ処理装置であるドット補正部７を設けた場合の実施形態について説明したが、このドット補正部７をコントローラ３側あるいはエンジンドライバ４側に設けるようにしてもよい。
更に、この発明はレーザプリンタに限るものではなく、ＬＥＤプリンタその他の各種光プリンタ・デジタル複写機・普通紙ファックス等のビットマップ状に展開して画像を形成する各種画像形成装置ならびにその形成した画像を表示する画像表示装置にも同様に適用することができる。
【００２５】
【発明の効果】
以上説明してきたように、この発明によれば各請求項の内容に対して以下に記す作用と効果を得ることが可能となる。
本画像データ処理装置によるビットマップ上に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識パターンの共通化を可能とすることにより、本画像データ処理装置を用いたジャギー補正に用いられる補正データ作成時の時間短縮を図ると同時に、実使用時のデータ設定時間の最少化を図ることができる。
ビットマップ上に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックのトータル容量の低減を図ることにより装置のコスト低減を可能とすることができる。
画像補正に必要な補正データをメモリブロックに格納する際に必要な時間の短縮を行い、実使用時のソフトウェアもしくはハードウェアの使用効率の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明による画像データ処理装置（ドット補正部）の第１実施形態のブロック構成図である。
【図２】本発明を実施した画像データ処理装置を有する画像形成装置（レーザプリンタ）のブロック構成図である。
【図３】図２に示したプリンタエンジンのブロック構成図である。
【図４】図２に示した書込ユニットの要部斜視図である。
【図５】図１に示したパターン認識部のブロック構成図である。
【図６】図１に示したＦＩＦＯメモリおよびウィンドウのブロック構成図である。
【図７】図６に示したウィンドウの説明図である。
【図８】図１に示したメモリブロックの動作説明図である。
【図９】本発明による画像データ処理装置の第２実施形態のブロック図である。
【図１０】 (a) 及び(b) は図１に示した傾斜ビット切り替え手段の説明図である。
【図１１】 (a) 及び(b) は図１０に示した傾斜ビット切り替え手段による動作説明図である。
【図１２】本発明による画像データ処理装置の第３実施形態のブロック図である。
【図１３】図１２に示したコード情報変換手段のコード情報の入出力状態を示す表図である。
【図１４】本発明による画像データ処理装置の第４実施形態のブロック図である。
【図１５】図１４に示したコード情報集約手段のコード情報の入出力状態を示す表図である。
【符号の説明】
１…ホストコンピュータ、
２…レーザプリンタ、 ３…コントローラ、
４…エンジンドライバ、 ５…プリンタエンジン、
６…内部インターフェイス、 ７…ドット補正部、
１０…給紙カセット、 １１…用紙、
１２…給紙ローラ、 １３…レジストローラ対、
１４…メインモータ、 １５…感光体ドラム、
１６…帯電チャージャ、 １７…現像ユニット、
１８…転写チャージャ、 １９…搬送ベルト、
２０…定着ユニット、 ２１…排紙ローラ、
２２…排紙トレイ、 ２３…クリーニングユニット、
２４…プリント回路基板、 ２６…書込ユニット、
２７…シーケンス機器群、 ２８…センサ類、
３２…ＲＯＭ、 ３３…ＲＡＭ、
３５…操作パネル、 ５０…ＬＤユニット、
５２、５７、６０…ミラー、 ５５…ポリゴンミラー、
５６…回転偏向器、 ６２…同期センサ、
７１…Ｐ／Ｓコンバータ、 ７２…ＦＩＦＯメモリ、
７３…ウィンドウ、 ７４…パターン認識部、
７５…メモリブロック、 ７６…ビデオデータ出力部、
７７…タイミング制御部、 ７８…傾斜ビット切り替え手段、
７９…コード情報変換手段、 ８０…コード情報集約手段、

Claims (3)

1. ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウィンドウと、該ウィンドウを通して抽出される画像データによって該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくとも前記コード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、該判別手段によって補正が必要と判別されたドットに対して前記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力するメモリブロックとを備えた画像データ処理装置であって、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上りか右下がりかのいずれの傾斜であったかを示すビットを有効とするか無効とするかの設定を行う傾斜ビット切り替え手段を設けたことを特徴とする画像データ処理装置。
2. 前記パターン認識手段より出力されるビットマップ状に展開された画像データの各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、前記判別手段によって補正が不必要と判別されたドットについては、対象となるドットが黒ドットあるいは白ドットのいずれであったかの情報のみを示す黒白各々１つの複数ビットのコード情報に変換するコード情報変換手段を設け、前記判別手段によって補正が必要と判別されたドットに対する複数ビットのコード情報と共に、該コード情報変換手段により生成された複数ビットのコード情報が、予め記憶されている補正データを読み出して出力するメモリブロックのアドレスとして機能することを特徴とする請求項１に記載の画像データ処理装置。
3. 前記メモリブロックに送出されるコード情報の配列を連続したアドレスとして前記メモリブロックへ送出するコード情報集約手段を設けたことを特徴とする請求項２に記載の画像データ処理装置。

Images