JP3840166B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3840166B2 JP3840166B2 JP2002267160A JP2002267160A JP3840166B2 JP 3840166 B2 JP3840166 B2 JP 3840166B2 JP 2002267160 A JP2002267160 A JP 2002267160A JP 2002267160 A JP2002267160 A JP 2002267160A JP 3840166 B2 JP3840166 B2 JP 3840166B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- semiconductor element
- frame body
- frame
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 238000003860 storage Methods 0.000 title description 16
- 238000005219 brazing Methods 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 230000005499 meniscus Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 229910017709 Ni Co Inorganic materials 0.000 description 7
- 229910003267 Ni-Co Inorganic materials 0.000 description 7
- 229910003262 Ni‐Co Inorganic materials 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来の半導体素子を収納するための半導体素子収納用パッケージ(以下、半導体パッケージともいう)を図7に示す。図7は半導体パッケージの平面図、図8は図7の半導体パッケージの側面図、図9は図7の半導体パッケージの底面図である。これらの図において、21は略四角形の基体、22は枠体を示し、これら基体21、枠体22とで、内部空間に半導体素子25を収容する容器が基本的に構成される。
【0003】
基体21は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属や銅(Cu)−タングステン(W)等の焼結材から成り、その上側主面の中央部には、半導体レーザ(LD),フォトダイオード(PD)等の半導体素子25を載置するための載置部21dが設けられるとともに、基体21の四隅部に外側に延出して設けられた張出部に円弧状の切欠き部21cが形成されて成るネジ止め部21aが設けられている。なお、図7に示すように、ネジ止め部21aは基体21の四隅部で一辺側にのみつながるように形成されており、ネジ止め部21a内に円弧状の切欠き部21cが形成されている。また、ネジ止め部21aの円弧状の切欠き部21cは、基体21の隣接する二辺の延長線および枠体22の隣接する二側部の外側面の延長面に挟まれる領域の外側に位置する。この基体21は、円弧状の切欠き部21cにネジを挿入し外部電気回路基板にネジ止め固定される。
【0004】
基体21の上側主面の外周部には、載置部21dを囲繞するようにして接合された枠体22が立設されている。この枠体22は、アルミナ(Al2O3)セラミックス等のセラミックスから成り、基体21に銀(Ag)ロウ等のロウ材を介してロウ付けされる。
【0005】
枠体22には、内外を導通する線路導体(図示せず)が設けられており、枠体22外面側の線路導体にはFe−Ni−Co合金等の金属から成るリード端子24がAgロウ等のロウ材を介して電気的に接続されることによって半導体パッケージが製作される(例えば、下記の特許文献1参照)。
【0006】
このような構成の半導体パッケージの載置部21dに半導体素子25を載置固定した後、半導体素子25の電極と枠体22内面側に設けられた線路導体とをボンディングワイヤで電気的に接続し、蓋体26により半導体素子25を気密に封止する。また、枠体22の上面にFe−Ni−Co合金等から成るシールリング23をロウ付けし、シールリング23の上面にFe−Ni−Co合金等から成る蓋体26をシーム溶接法等の溶接法により接合することによって、製品としての半導体装置となる。そして、ネジ止め部21aの円弧状の切欠き部21cにネジを挿入し、基体21を外部電気回路基板にネジ止め固定する。この半導体装置は、リード端子24が外部電気回路に接続され、半導体素子25が外部電気回路に電気的に接続されることによって、半導体素子25が高周波信号で作動することとなる。
【0007】
【特許文献1】
特開平11−54657号公報
【0008】
【発明が解決しようとする課題】
しかしながら、枠体22と基体21の各外形寸法が略同じ大きさとなっているため、枠体22を基体21にロウ付けする際に、枠体22と基体21の間に良好なロウ材のメニスカスを形成できず、枠体22を基体21に強固に接合するのが困難であるという問題があった。
【0009】
また、上記従来の構成において、基体21をネジ止めして外部電気回路基板に固定した際、ネジ止めにより発生した歪みが原因で、枠体22と基体21の外周端の接合部において、基体21の接合がはがれ、枠体22にクラック等の破損が生じ、主に基体21と枠体22とから構成される半導体パッケージ内部を気密に保持できなくなるという問題があった。
【0010】
さらに、半導体素子25が作動して発熱した場合に、基体21が熱膨張を起こし、ネジ止めにより拘束されている基体21に反りが生じ、基体21が外部電気回路基板から浮き上がり、半導体素子25の熱を外部に効率良く放熱できなくなるという問題があった。
【0011】
また、基体21のネジ止め部21aは4箇所あるため、外部電気回路基板に実装する際に必要となる面積が大きくなるという問題点、ネジ止めの際に基体21に歪みが加わりやすいという問題点もあった。
【0012】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、半導体パッケージ内部を気密に保持するとともに、半導体素子の熱を効率良く外部に放散し得るものとすることにある。
【0013】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部が設けられた略四角形の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように接合されたセラミック製の枠体と、前記基体の対角位置の2隅部で前記基体の隣接する2辺の延長線に挟まれる領域の外側に突出してネジ孔が前記枠体の外側に位置するように設けられた、付け根がくびれているネジ止め部とを具備しており、前記基体は、前記上側主面の外形寸法が前記枠体の下面の外周寸法よりも小さくかつ前記枠体の下面の内周寸法よりも大きいことを特徴とする。
【0014】
本発明の半導体素子収納用パッケージは、基体の上側主面の外形寸法が枠体の下面の外周寸法よりも小さくかつ枠体の下面の内周寸法よりも大きいことにより、枠体と基体とをロウ付けした際に、枠体と基体の外周端の接合部に良好なロウ材のメニスカスを形成することができ、それらの接合が強固になる。また、基体を外部電気回路基板にネジ止め固定することにより発生した基体の歪みを、ネジ止め部の付け根のくびれ部で吸収できる。また、半導体素子が作動し発熱した場合に基体が熱膨張を起こしても、ネジ止め部の付け根のくびれ部で熱膨張による歪みを吸収できる。さらに、基体のネジ止め部を対角位置の2隅部に設けたことにより、半導体装置の実装面積を小さくでき、またネジ止め時に基体に加わる歪みを最小限に抑えることができる。
【0015】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記基体と前記枠体とは、ロウ材を介して接合されており、前記ネジ止め部は、前記付け根の上面に前記付け根の両側面間にわたって前記ロウ材を導入するための溝が、その開口の前記基体の中心側の開口縁を前記枠体の内面の下端と外面の下端との間に位置させて形成されていることを特徴とする。
【0016】
本発明の半導体素子収納用パッケージは、基体と枠体とがロウ材を介して接合されており、ネジ止め部の付け根の上面に付け根の両側面間にわたってロウ材を導入するための溝が、その開口の基体の中心側の開口縁を枠体の内面の下端と外面の下端との間に位置させて形成されていることから、基体と枠体とをロウ付けした際に、ネジ止め部の付け根においてロウ材が溝に入り込んで枠体とロウ材との接着面積およびネジ止め部の付け根とロウ材との接着面積を大きくすることができるとともに、基体と枠体との接合部に全周にわたって良好なロウ材のメニスカスを形成することができ、それらの接合を著しく強固にできる。
【0017】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0018】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【0019】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の一例を示す平面図、図2は図1の半導体パッケージの側面図、図3は図1の半導体パッケージの底面図である。また、図4は本発明の半導体パッケージについて他の例を示す平面図、図5は図4の半導体パッケージの側面図、図6は図4の半導体パッケージの底面図である。これらの図において、1は基体、2は枠体、3はシールリング、4はリード端子を示し、基体1と枠体2とで半導体素子5を収納する容器が基本的に構成される。
【0020】
本発明の基体1は、Fe−Ni−Co合金等の金属やCu−Wの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、射出成形と切削加工等を施すことによって、所定形状に製作される。基体1の上側主面には、半導体素子5を載置する載置部1dが設けられる。この基体1は、半導体素子5が作動時に発する熱を外部に放熱させる放熱板の役割をも果たす。基体1の表面には、酸化腐食の防止や半導体素子5の載置固定を良好にするために、厚さ0.5〜9μmのNi層や厚さ0.5〜5μmの金(Au)層からなる金属層をメッキ法により被着させておくとよい。また、半導体素子5の熱を効率よく外部へ放熱させるために、半導体素子5がペルチェ素子等の熱電冷却素子に搭載された状態で載置部1dに載置固定されていてもよい。
【0021】
基体1の上側主面の外周部には、載置部1dを囲繞するようにして接合された枠体2が立設されており、枠体2は基体1とともにその内側に半導体素子5を収容する空所を形成する。枠体2は、Al2O3や窒化アルミニウム(AlN)等のセラミックスから成る平面視形状が略四角形の枠状体であり、セラミックグリーンシートを打ち抜き加工し、セラミックグリーンシートを多層積層し焼成することによって形成され、基体1にAgロウ等のロウ材を介してロウ付けされる。
【0022】
枠体2には、内外を導通する線路導体(図示せず)が設けられており、枠体2にはFe−Ni−Co合金等の金属から成るリード端子4がAgロウ等のロウ材を介して電気的に接続される。
【0023】
本発明の半導体パッケージは、図2,図3,図5,図6(a),(b)に示すように、基体1は上側主面の外形寸法が枠体2の下面の外周寸法よりも小さくかつ枠体2の下面の内周寸法よりも大きいことにより、基体1と枠体2との外周端の接合部にAgロウ等のロウ材のメニスカスを良好に形成できる。これにより、ロウ付けにより基体1を枠体2に強固に接合できるとともに、熱膨張差により基体1から枠体2に加わる歪みを軽減することができる。
【0024】
基体1の外周端と枠体2の外周端との間隔D、即ち基体1の上側主面の外形寸法と枠体2の下面の外周寸法との差は、0.1mm以上であるのがよい。この構成により、基体1と枠体2との外周端の接合部に良好なメニスカスを形成できる。D<0.1mmの場合、基体1と枠体2との外周端の接合部に良好なメニスカスを形成できなくなり、基体1を枠体2に強固に接合できなくなるとともに、熱膨張差によって基体1から枠体2に加わる歪みを軽減できなくなる。また、Dは枠体2の枠部の幅方向の厚さ(1mm程度)以下であり、Dが枠体2の厚さを超えると枠体2を基体1の上側主面に接合できなくなる。
【0025】
また、図1,図3,図4,図6(a),(b)に示すように、ネジ止め部1aは、基体1の隣接する二辺の延長線に挟まれる領域の外側に突出してネジ孔が枠体2の外側に位置するように設けられ、ネジ止め部1aの付け根にくびれ部1bを有している。ネジ止め部1aにはネジ孔としての円弧状の切欠き部1cが形成されている。この構成により、切欠き部1cにネジを挿入して外部電気回路基板にネジ止め固定する際に、枠体2内側の載置部1dに載置固定された半導体素子5が載置部1dから剥がれず、かつ基体1の下側主面が外部電気回路基板から浮き上がらないように、基体1の反りを適度に矯正することができる。その結果、基体1と外部電気回路基板とを十分密着させて、半導体素子5の熱を無駄なく放熱させることができる。
【0026】
なお、ネジ孔は円弧状の切欠き部1cに限らず、円形状の貫通孔であってもよい。
【0027】
また、ネジ止め部1aの円弧状の切欠き部1cが、基体1の隣接する二辺の延長線に挟まれる領域、また枠体2の隣接する二側部の外側面の延長面に挟まれる領域の外側に位置するように設けられており、かつネジ止め部1aの付け根にくびれ部1bが形成されていることにより、切欠き部1cにネジを挿入して外部電気回路基板にネジ止め固定する際に、基体1を介して枠体2に伝わる歪みをくびれ部1bで分散するとともに、基体1がくびれ部1bで適度に変形することにより歪みを緩和して、枠体2にクラック等の破損が発生することを防止できる。
【0028】
図3,図6(a),(b)に示すように、ネジ止め部1aのくびれ部1bの幅W1は、0.5mm以上で、かつネジ止め部1aの幅W2の0.9倍以下であるのがよい。W1<0.5mmの場合、切欠き部1cにネジを挿入して外部電気回路基板にネジ止め固定する際に、くびれ部1bが大きく変形し易くなり、ネジ止め部1aがくびれ部1bで破断され、基体1を外部電気回路基板に固定できなくなる場合がある。また、W1>0.9×W2の場合、切欠き部1cにネジを挿入して外部電気回路基板にネジ止め固定しても基体1の反りをほとんど矯正することができず、枠体2にクラックが入り易くなり、また枠体2内側に位置する基体1の下側主面を外部電気回路基板に十分密着させることができず、半導体素子5の熱を十分に放熱できなくなる。
【0029】
さらに、W1はネジ止め部1aが設けられる基体1の辺の長さの0.1〜0.3倍がよい。0.1倍未満では、ネジ止め固定する際にくびれ部1bが大きく変形し易くなり、ネジ止め部1aがくびれ部1bで破断され、基体1を外部電気回路基板に固定できなくなる場合がある。0.3倍を超えると、ネジ止め固定した際に基体1に大きな歪が加わってその反りが大きく矯正され、枠体2に大きな歪みが加わって枠体2内側に位置する基体1の下側主面を外部電気回路基板に十分密着させることができず、半導体素子5の熱を十分に放熱できなくなる。
【0030】
また、本発明において、基体1と枠体2とは、ロウ材を介して接合されており、ネジ止め部1aは、付け根の上面に付け根の両側面間にわたってロウ材を導入するための溝1eが、その開口の基体1の中心側の開口縁を枠体2の内面の下端と外面の下端との間に位置させて形成されていることが好ましい。この構成により、基体1と枠体2とをロウ付けした際に、ネジ止め部1aの付け根においてロウ材が溝1eに入り込んで枠体2とロウ材との接着面積およびネジ止め部1aの付け根とロウ材との接着面積を大きくすることができるとともに、基体1と枠体2との接合部に全周にわたって良好なロウ材のメニスカスを形成することができ、それらの接合を著しく強固にできる。
【0031】
溝1eは、図5,図6(a),(b)に示すように、枠体2の外面の下端の下方に設けられるのがよい。つまり、溝1eの基体1の中心側の開口縁は枠体2の外面の下端よりも内側に設けられ、切欠き部1c側の開口縁は枠体2の外面の下端よりも外側に設けられるのがよい。これにより、ネジ止め部1aの付け根を含んで、基体1と枠体2との接合部に全周にわたってロウ材のメニスカスが形成され、基体1と枠体2との接合強度が向上する。
【0032】
溝1eの幅W3は0.1〜2mmとするのがよい。W3が0.1mm未満の場合、ロウ材が溝1eに入り込み難くなりネジ止め部1aにおける接合部(以下、接合部Aという)に良好なロウ材のメニスカスを形成し難くなるとともに、接合部Aで枠体2とロウ材との接着面積およびネジ止め部1aの付け根とロウ材との接着面積が小さくなって、接合部Aで基体1と枠体2との接合が弱くなり易い。また、W3が2mmを超える場合、ネジ止め部1aの強度が付け根で低下して付け根が反り易くなり、基体1を外部電気回路基板に固定し難くなる。
【0033】
また、溝1eの深さは、基体1の厚さの1/5〜3/4(0.1〜0.4mm程度)とするのがよい。溝1eの深さが基体1の厚さの1/5より小さい場合、ネジ止め部1aの付け根でロウ材が枠体2の下面に入り込み難くなり接合部Aに良好なロウ材のメニスカスを形成し難くなるとともに、接合部Aで枠体2とロウ材との接着面積およびネジ止め部1aの付け根とロウ材との接着面積が小さくなって、接合部Aで基体1と枠体2との接合が弱くなり易い。また、溝1eの深さが基体1の厚さの3/4より大きい場合、ネジ止め部1aの付け根の強度が小さくなって大きく反ったりして変形し易くなり、基体1を外部電気回路基板に固定し難くなる。
【0034】
なお、溝1eは、図6(a)に示すように、基体1の中心側の開口縁が基体1の側面と略面一とされるのがよい。これにより、基体1と枠体2との接合部に全周にわたって均一なロウ材のメニスカスを形成できる。また、溝1eの基体1の中心側の開口縁が基体1の側面と枠体2の外面の下端との間に位置していてもよい。これにより、ネジ止め部1aの付け根の強度が向上するとともに接合部Aにもロウ材のメニスカスを形成できる。より好ましくは、図6(b)に示すように、溝1eの基体1の中心側の開口縁が基体1の側面よりも内側に位置し、かつ枠体2の内面の下端よりも外側に設けられるのがよい。これにより、ネジ止め部1aの付け根により大きなロウ材のメニスカスを形成して接合部Aにおける接合強度が向上するとともに、ネジ止め部1aの付け根の強度が低下するのを大きなロウ材のメニスカスによってカバーすることができる。
【0035】
そして、溝1eの基体1の中心側の開口縁が基体1の側面よりも内側に位置し、かつ枠体2の内面の下端よりも外側に設けられている場合、W3=0.5〜2mmとするのがよい。W3が0.5mm未満の場合、溝1eの幅が狭いため、溝1eが枠体2の下面に覆われてネジ止め部1aの適度な変形により歪を緩和する効果が阻害され易くなる。また、2mmを超えると半導体素子5から発生する熱により、あるいはネジ止め部1aの付け根の強度が低下することによりネジ止め部1aの付け根が変形し易くなる。またこの場合、溝1eの長さW4はW2〜1.5×W2とするのがよい。W4がW2未満の場合、溝1eでネジ止め部1aの強度が低下しネジ止め部1aに折れ等の破損が生じ易くなる。また、W4が1.5×W2を超えるとネジ止め部1aの付け根の強度の低下をロウ材のメニスカスでカバーするのが難しくなり、ネジ止め部1aが変形し易くなる。
【0036】
また、ネジ止め部1aにおいて、円弧状の切欠き部1cの曲率半径は1mm程度で曲率中心の位置はネジの中心位置と略同じであるが、切欠き部1cの曲率中心とくびれ部1bの最幅狭部との距離は0.2〜2mmが好ましい。0.2mm未満では、ネジ止め固定した際に基体1に大きな歪が加わってその反りが大きく矯正され、枠体2に大きな歪みが加わって枠体2内側に位置する基体1の下側主面を外部電気回路基板に十分密着させることができず、半導体素子5の熱を十分に放熱できなくなる。2mmを超えると、ネジ止め固定する際にくびれ部1bが大きく変形し易くなり、ネジ止め部1aがくびれ部1bで破断され、基体1を外部電気回路基板に固定できなくなる場合がある。
【0037】
また、図1,図3,図4,図6(a),(b)に示すように、ネジ止め部1aは基体1の辺に略直交するようにしてその辺から外側に伸びるように形成されているが、ネジ止め部1aは基体1の辺の中心側に傾くようにその辺に対して斜めに設けられていてもよい。この場合、ネジ止めによる歪みをより緩和することができ、その結果、半導体パッケージ内部の気密性を保持できるとともに半導体素子5の熱を外部に効率よく放熱できる。
【0038】
また、基体1のネジ止め部1aを2箇所にしたことにより、外部電気回路基板に実装する際に必要とする面積を小さくでき、かつネジ止め時に基体1に加わる歪みを最小限に抑えることができる。
【0039】
このような構成の半導体パッケージの載置部1dに半導体素子5を載置固定した後、半導体素子5の電極と線路導体の枠体2内面側の部位とを、ボンディングワイヤで電気的に接続し、枠体2の上面にFe−Ni−Co合金等から成るシールリング3をロウ付けし、シールリング3の上面にFe−Ni−Co合金等から成る蓋体6をシーム溶接法等の溶接法により接合し、半導体素子5を気密に封止することにより、製品としての半導体装置となる。
【0040】
そして、ネジ止め部1aの切欠き部1cにネジを挿入し基体1を外部電気回路基板にネジ止め固定し、リード端子4を外部電気回路に接続することにより、半導体装置内部に収納した半導体素子5が外部電気回路に電気的に接続され、半導体素子5が高周波信号で作動することとなる。
【0041】
本発明の半導体装置は、図1,図3,図4,図6(a),(b)に示すように、ネジ止め部1aの切欠き部1cにネジを挿入し、ネジ止め固定して外部電気回路基板に実装した際に、基体1をほとんど変形させることなく、ネジ止め部1aが主に変形する。また、半導体素子5の熱により、熱膨張を起こしても、くびれ部1bが優先的に変形する。これらによって、枠体2内側に位置する基体1の下側主面を外部電気回路基板に密着させることができ、内部に収容した半導体素子5から基体1と外部電気回路基板とを介して外部に熱を効率良く放熱することができる。
【0042】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは可能である。
【0043】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部が設けられた略四角形の金属製の基体と、基体の上側主面の外周部に載置部を囲繞するように接合されたセラミック製の枠体と、基体の対角位置の2隅部で基体の隣接する2辺の延長線に挟まれる領域の外側に突出してネジ孔が枠体の外側に位置するように設けられた、付け根がくびれているネジ止め部とを具備しており、基体は、上側主面の外形寸法が枠体の下面の外周寸法よりも小さくかつ枠体の下面の内周寸法よりも大きいことにより、枠体と基体とをロウ付けした際に、枠体と基体の外周端の接合部に良好なロウ材のメニスカスを形成することができ、それらの接合が強固になる。また、基体を外部電気回路基板にネジ止め固定することにより発生した基体の歪みを、ネジ止め部の付け根のくびれ部で吸収できる。また、半導体素子が作動し発熱した場合に基体が熱膨張を起こしても、ネジ止め部の付け根のくびれ部で熱膨張による歪みを吸収できる。さらに、基体のネジ止め部を対角位置の2隅部に設けたことにより、半導体装置の実装面積を小さくでき、またネジ止め時に基体に加わる歪みを最小限に抑えることができる。
【0044】
また、本発明の半導体素子収納用パッケージは、基体と枠体とがロウ材を介して接合されており、ネジ止め部の付け根の上面に付け根の両側面間にわたってロウ材を導入するための溝が、その開口の基体の中心側の開口縁を枠体の内面の下端と外面の下端との間に位置させて形成されていることから、基体と枠体とをロウ付けした際に、ネジ止め部の付け根においてロウ材が溝に入り込んで枠体とロウ材との接着面積およびネジ止め部の付け根とロウ材との接着面積を大きくすることができるとともに、基体と枠体との接合部に全周にわたって良好なロウ材のメニスカスを形成することができ、それらの接合を著しく強固にできる。
【0045】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図2】図1の半導体素子収納用パッケージの側面図である。
【図3】図1の半導体素子収納用パッケージの底面図である。
【図4】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す半導体素子収納用パッケージの平面図である。
【図5】図4の半導体素子収納用パッケージの側面図である。
【図6】(a)は図4の半導体素子収納用パッケージの底面図、(b)は図4の半導体素子収納用パッケージについて実施の形態の他の例を示す半導体素子収納用パッケージの底面図である。
【図7】従来の半導体素子収納用パッケージの平面図である。
【図8】図7の半導体素子収納用パッケージの側面図である。
【図9】図7の半導体素子収納用パッケージの底面図である。
【符号の説明】
1:基体
1a:ネジ止め部
1b:くびれ部
1c:切欠き部
1d:載置部
1e:溝
2:枠体
5:半導体素子
6:蓋体
Claims (3)
- 上側主面に半導体素子を載置するための載置部が設けられた略四角形の金属製の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように接合されたセラミック製の枠体と、前記基体の対角位置の2隅部で前記基体の隣接する2辺の延長線に挟まれる領域の外側に突出してネジ孔が前記枠体の外側に位置するように設けられた、付け根がくびれているネジ止め部とを具備しており、前記基体は、前記上側主面の外形寸法が前記枠体の下面の外周寸法よりも小さくかつ前記枠体の下面の内周寸法よりも大きいことを特徴とする半導体素子収納用パッケージ。
- 前記基体と前記枠体とは、ロウ材を介して接合されており、前記ネジ止め部は、前記付け根の上面に前記付け根の両側面間にわたって前記ロウ材を導入するための溝が、その開口の前記基体の中心側の開口縁を前記枠体の内面の下端と外面の下端との間に位置させて形成されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置固定された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002267160A JP3840166B2 (ja) | 2002-05-27 | 2002-09-12 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152892 | 2002-05-27 | ||
JP2002267160A JP3840166B2 (ja) | 2002-05-27 | 2002-09-12 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004056063A JP2004056063A (ja) | 2004-02-19 |
JP3840166B2 true JP3840166B2 (ja) | 2006-11-01 |
Family
ID=31948940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002267160A Expired - Fee Related JP3840166B2 (ja) | 2002-05-27 | 2002-09-12 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3840166B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5357133B2 (ja) * | 2010-11-24 | 2013-12-04 | 日本電信電話株式会社 | ファイバ整列用v溝複合基板 |
KR101684829B1 (ko) * | 2016-04-21 | 2016-12-08 | (주)스마트시스텍 | 회전각도센서 및 이를 이용한 회전모터 |
US11372043B2 (en) * | 2019-08-21 | 2022-06-28 | Micron Technology, Inc. | Heat spreaders for use in semiconductor device testing, such as burn-in testing |
-
2002
- 2002-09-12 JP JP2002267160A patent/JP3840166B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004056063A (ja) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4036694B2 (ja) | 積層型半導体装置 | |
JP2007059875A (ja) | 放熱部材およびこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP3840166B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4822820B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2001035977A (ja) | 半導体装置用容器 | |
JP4514598B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
KR102197642B1 (ko) | 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법 | |
JP4608409B2 (ja) | 高放熱型電子部品収納用パッケージ | |
JP4057883B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5004837B2 (ja) | 構造体及び電子装置 | |
JP4377769B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
US20080303127A1 (en) | Cap-less package and manufacturing method thereof | |
JP2007012718A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2005159251A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3762261B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2005056933A (ja) | 放熱部材、回路基板および半導体装置 | |
JP4430477B2 (ja) | 高放熱型電子部品収納用パッケージ | |
JP2777212B2 (ja) | 電子部品用パッケージ | |
JP4070181B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004221327A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4377748B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
JP2002246494A (ja) | 半導体素子収納用パッケージ | |
JP2006041287A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2006128267A (ja) | 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |