JP3805657B2 - 電動パワーステアリング装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、自動車や車両の操舵系にモータによるアシスト力を付与する電動パワーステアリング装置に係り、詳しくは、車載バッテリからのモータへの供給電流を調整することができる昇圧回路を備えた電動パワーステアリング装置に関する。
【０００２】
【従来の技術】
従来から、モータの回転力を利用して、ステアリングホイールの操作を補助する電動パワーステアリング制御装置が用いられている。このような電動パワーステアリング装置においては、運転者がステアリングホイールを回転させて操舵を行った時の操舵トルクに応じた操舵補助力が、モータからステアリング機構に与えられるようになっている。
【０００３】
ところで、前記のような電動パワーステアリング装置は大きなトルクを得ようとするために大電流を必要とするシステムである。
従来は、車載バッテリ（ＤＣ１２Ｖ）を直に印加するようにしており、モータもＤＣ１２Ｖ仕様のものを使用し、大電流を前記モータに供給するために、モータの大型化、使用配線の大容量化（太線化）は避けることはできない。
【０００４】
この問題を解決するため、車載バッテリからの供給電流を調整することができる電動パワーステアリング装置（特開平８−１２７３５０号公報）が提案されている。
【０００５】
この電動パワーステアリング装置においては、モータに電流を供給する回路に図５１に示すような昇圧回路３００及び昇圧回路制御装置３０１を設けている。昇圧回路３００は、車載バッテリからのバッテリ電圧ＶPIG（ＤＣ１２Ｖ）の印加点Ｐ１と前記モータへの電圧印加点Ｐ２との間に設けられている。昇圧回路３００はコンデンサＣ１，Ｃ２、コイルＬ、ダイオードＤ、スイッチング用のトランジスタＱ１を備えている。
【０００６】
昇圧回路制御装置３０１は、昇圧回路３００のトランジスタＱ１に対して、昇圧のためのデューティ比駆動信号を出力し、このデューティ比駆動信号によって、トランジスタＱ１をデューティ制御する。このデューティ制御により、トランジスタＱ１が図５２に示すようにスイッチング動作を行ない、この結果、コイルＬでエネルギーの蓄積と放出とが繰り返され、ダイオードＤのカソード側に放出の際の高電圧が現れる。なお、図５２に示すように本明細書中、Ｔαはオン時間、Ｔはパルス周期、αはデューティ比（オンデューティ）を示している。トランジスタＱ１がオンとなるとコイルＬに電流が流れ、トランジスタＱ１がオフとなるとコイルＬに流れる電流が遮断される。
【０００７】
コイルＬに流れる電流が遮断されると、この電流の遮断による磁束の変化を妨げるように、ダイオードＤのカソード側に高電圧が発生する。この繰り返しによって、ダイオードＤのカソード側に高電圧が繰り返し発生し、コンデンサＣ２で平滑（充電）され、出力電圧ＶBPIG として点Ｐ２に生じる。
【０００８】
このとき、昇圧回路３００により、昇圧する電圧は昇圧回路制御装置３０１から出力されるデューティ比駆動信号のデューティ比と関連する。デューティ比が大きければ出力電圧ＶBPIGは高くなり、デューティ比が小さければ出力電圧ＶBPIGは低くなる。
【０００９】
【発明が解決しようとする課題】
ところが、従来の昇圧回路３００においては、上記のようにダイオードＤを使用しているため、モータが回生状態に入ったとき、このダイオードＤのために電圧印加点Ｐ２側からバッテリＢに電流が流れることができず、出力電圧ＶBPIGが上昇する。この電圧の上昇により、昇圧回路３００が破損する虞があった。例えば、図５１の例では、昇圧回路３００を構成を構成しているコンデンサＣ２や、ダイオードＤが破壊される虞がある。
【００１０】
本発明の目的は、モータが回生状態になった場合においても、昇圧回路が破壊されることがない電動パワーステアリング装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に記載の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、前記第１及び第２スイッチング素子は、ＦＥＴにて構成し、前記昇圧回路制御手段は、力行時及び回生時には、前記第１及び第２スイッチング素子を目標出力電圧と前記出力電圧との偏差に基づいて、交互にオンオフさせて電動機の供給電圧を昇圧し、又、電動機からの回生電流を回生することを特徴とする電動パワーステアリング装置を要旨とするものである。
【００１２】
請求項２の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、前記第１及び第２スイッチング素子は、ＦＥＴにて構成し、前記偏差に基づいて、前記電動機の力行、回生状態を判定する操舵状態判定手段を設け、前記昇圧回路制御手段は、前記操舵状態判定手段の判定結果に応じて第１スイッチング素子及び／又は第２スイッチング素子をオンオフ制御することを特徴とする。
請求項３の発明は、請求項２において、前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１スイッチング素子のみをオンオフして制御し、前記操舵状態判定手段が回生状態と判定すると、第１、第２スイッチング素子の両者を交互にオンオフ制御することを特徴とする。
【００１３】
請求項４の発明は、請求項２において、前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１スイッチング素子のみをオンオフ制御し、前記操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御することを特徴とする。
【００１４】
請求項５の発明は、請求項２において、前記昇圧回路制御手段は、前記操舵状態判定手段が、力行状態と判定すると、第１及び第２スイッチング素子を交互にオンオフ制御し、前記操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御することを特徴とする。
【００１５】
請求項６の発明は、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、前記偏差に基づいて、前記電動機の力行、回生状態を判定する操舵状態判定手段を設け、バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子をオンオフ制御するとともに、第１スイッチング素子を一定周期毎に、可変デューティ比及び固定デューティ比のうち、少なくとも固定デューティ比にてオンオフ制御することを特徴とする。
【００１６】
請求項７の発明、少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、前記偏差に基づいて、前記電動機の力行、回生状態を判定する操舵状態判定手段を設け、バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１スイッチング素子及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御のためにＰＷＭ制御するとともに、同ＰＷＭ制御では所定デューティ比を越えてＰＷＭ制御しないように、デューティ制限することを特徴とする。
【００１７】
請求項８の発明は、請求項２において、前記電動機の負荷状態を判定する負荷状態判定手段を設け、前記昇圧回路制御手段は、前記操舵状態判定手段の判定結果及び前記負荷状態判定手段の判定結果に応じて第１スイッチング素子及び／又は第２スイッチング素子をオンオフ制御することを特徴とする。
【００１８】
請求項９の発明は、請求項８において、前記昇圧回路制御手段は、操舵状態判定手段が力行状態と判定した際、負荷状態判定手段の判定が低負荷の場合には、第１スイッチング素子のみをオンオフ制御し、かつ第２スイッチング素子を全オフし、負荷状態判定手段の判定が高負荷の場合には、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定した際には、第２スイッチング素子のみをオンオフ制御することを特徴とする。
【００１９】
請求項１０の発明は、請求項８において、バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定した際、負荷状態判定手段の判定が低負荷の場合、第１スイッチング素子のみをオンオフ制御し、かつ第２スイッチング素子を全オフし、負荷状態判定手段の判定が高負荷の場合、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子をオンオフ制御するとともに、第１スイッチング素子を一定周期毎に少なくとも固定デューティ比にてオンオフ制御することを特徴とする。
【００２０】
請求項１１の発明は、請求項８において、バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定した際、負荷状態判定手段の判定が低負荷の場合、第１スイッチング素子のみをオンオフ制御し、かつ第２スイッチング素子を全オフし、負荷状態判定手段の判定が高負荷の場合、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御のためにＰＷＭ制御するとともに、同ＰＷＭ制御では所定デューティ比以上では、ＰＷＭ制御しないように、デューティ制限することを特徴とする。
【００２１】
請求項１２の発明は、請求項２において、第２スイッチング素子のドレインにブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御することを特徴とする。
【００３５】
【発明の実施の形態】
１．第１実施形態（請求項１の実施形態）
（構成）
以下、本発明を具体化した電動パワーステアリング装置の第１実施形態を図１〜図６に従って説明する。
【００３６】
図１は、電動パワーステアリング装置の制御装置の概略を示す。
ステアリングホイール１に連結したステアリングシャフト２には、トーションバー３が設けられている。このトーションバー３には、トルクセンサ４が装着されている。そして、ステアリングシャフト２が回転してトーションバー３に力が加わると、加わった力に応じてトーションバー３が捩れ、その捩れ、即ちステアリングホイール１にかかる操舵トルクτをトルクセンサ４が検出している。
【００３７】
トルクセンサ４は操舵トルク検出手段を構成している。
又、ステアリングシャフト２には減速機５が固着されている。この減速機５には電動機としての電動モータ（以下、モータという）６の回転軸に取着したギア７が噛合されている。前記モータ６は、三相同期式永久磁石モータで構成したブラシレスモータである。
【００３８】
又、モータ６には、同モータ６の回転角を検出するためのエンコーダにより構成された回転角センサ３０が組み付けられている（図２参照）。回転角センサ３０は、モータ６の回転子の回転に応じてπ／２ずつ位相の異なる２相パルス列信号と基準回転位置を表す零相パルス列信号を出力する。
【００３９】
更に、減速機５にはピニオンシャフト８が固着されている。ピニオンシャフト８の先端には、ピニオン９が固着されるとともに、このピニオン９はラック１０と噛合している。ラック１０の両端には、タイロッド１２が固設されており、そのタイロッド１２の先端部にはナックル１３が回動可能に連結されている。このナックル１３には、タイヤとしての前輪１４が固着されている。又、ナックル１３の一端は、クロスメンバ１５に回動可能に連結されている。
【００４０】
従って、モータ６が回転すると、その回転数は減速機５によって減少されてピニオンシャフト８に伝達され、ピニオン及びラック機構１１を介してラック１０に伝達される。そして、ラック１０は、タイロッド１２を介してナックル１３に設けられた前輪１４の向きを変更して車両の進行方向を変えることができる。
【００４１】
前輪１４には、車速センサ１６が設けられている。
次に、この電動パワーステアリング装置２０の電気的構成を示す。
トルクセンサ４は、ステアリングホイール１の操舵トルクτに応じた電圧を出力している。車速センサ１６は、その時の車速を前輪１４の回転数に相対する周期のパルス信号として出力する。
【００４２】
電動パワーステアリング制御装置（以下、制御装置という）２０は、中央処理装置（ＣＰＵ）２１、読み出し専用メモリ（ＲＯＭ）２２及びデータを一時記憶する読み出し及び書き込み専用メモリ（ＲＡＭ）２３を備えている。このＲＯＭ２２には、ＣＰＵ２１による演算処理を行わせるための制御プログラムが格納されている。ＲＡＭ２３は、ＣＰＵ２１が演算処理を行うときの演算処理結果等を一時記憶する。
【００４３】
ＲＯＭ２２は、図示しない基本アシストマップが格納されている。基本アシストマップは、操舵トルクτ（回動トルク）に対応し、かつ車速に応じた基本アシスト電流を求めるためのものであり、操舵トルクτに対する基本アシスト電流が記憶されている。
【００４４】
この制御装置２０が、三相同期式永久磁石モータを駆動制御する機能は公知の構成であるため、簡単に説明する。
なお、制御装置２０は制御信号発生手段に相当する。
【００４５】
図３は、前記ＣＰＵ２１内部において、プログラムで実行される機能を示す制御ブロック図である。同制御ブロック図で図示されている各部は、独立したハードウエアを示すものではなく、ＣＰＵ２１で実行される機能を示している。
【００４６】
制御装置２０は、指令トルクτ＊を計算するための基本アシスト力演算部５１、戻し力演算部５２及び加算部５３を備える。基本アシスト力演算部５１は、トルクセンサ４からの操舵トルクτ及び車速センサ１６によって検出された車速Ｖを入力し、操舵トルクτの増加にしたがって増加するとともに車速Ｖの増加にしたがって減少するアシストトルクを計算する。
【００４７】
戻し力演算部５２は、車速Ｖと共にモータ６の回転子の電気角θ（回転角に相当）及び角速度ωを入力し、これらの入力値に基づいてステアリングシャフト２の基本位置への復帰力及びステアリングシャフト２の回転に対する抵抗力に対応した戻しトルクを計算する。加算部５３は、アシストトルクと戻しトルクを加算することにより指令トルクτ＊を計算し、指令電流設定部５４に出力する。
【００４８】
指令電流設定部５４は、指令トルクτ＊に基づいて、２相指令電流Ｉd*，Ｉq*を計算する。指令電流Ｉd*，Ｉq*は、モータ６の回転子上の永久磁石が作り出す回転磁束と同期した回転座標系において、永久磁石と同一方向のｄ軸及びこれに直交したｑ軸にそれぞれ対応する。これらの指令電流Ｉd*，Ｉq*はそれぞれｄ軸及びｑ軸指令電流という。
【００４９】
ｄ軸指令電流Ｉd*，ｑ軸指令電流Ｉq*は減算器５５，５６に供給される。減算器５５，５６は、ｄ軸指令電流Ｉd*，ｑ軸指令電流Ｉq*と、ｄ軸及びｑ軸検出電流Ｉｄ，Ｉｑとのそれぞれの差分値ΔＩd，ΔＩqを演算し、その結果をＰＩ制御部（比例積分制御部）５７，５８に供給する。ｑ軸指令電流Ｉq*は電動機制御信号に相当する。
【００５０】
ＰＩ制御部５７，５８は、差分値ΔＩd，ΔＩqに基づきｄ軸及びｑ軸検出電流Ｉd，Ｉqがｄ軸指令電流Ｉd*，ｑ軸指令電流Ｉq*に追従するようにｄ軸及びｑ軸指令電圧Ｖd*，Ｖq*をそれぞれ計算する。
【００５１】
ｄ軸及びｑ軸指令電圧Ｖd*，Ｖq*は、非干渉制御補正値演算部６３及び減算器５９，６０により、ｄ軸及びｑ軸補正指令電圧Ｖd**，Ｖq**に補正されて２相／３相座標変換部６１に供給される。
【００５２】
非干渉制御補正値演算部６３は、ｄ軸及びｑ軸検出電流Ｉd，Ｉq及びモータ６の回転子の角速度ωに基づいて、ｄ軸及びｑ軸指令電圧Ｖd*，Ｖq*のための非干渉制御補正値ω・Ｌa・Ｉq，−ω・(φa＋Ｌa・Ｉd)を計算する。なお、インダクタンスＬａ、及び磁束φａは、予め決められた定数である。
【００５３】
減算器５９，６０は、ｄ軸及びｑ軸指令電圧Ｖd*，Ｖq*から前記非干渉制御補正値をそれぞれ減算することにより、ｄ軸及びｑ軸補正指令電圧Ｖd**，Ｖq**を算出して、２相／３相座標変換部６１に出力する。２相／３相座標変換部６１は、ｄ軸及びｑ軸補正指令電圧Ｖd**，Ｖq**を３相指令電圧Ｖu*，Ｖv*，Ｖw*に変換して、同変換した３相指令電圧Ｖu*，Ｖv*，Ｖw*をＰＷＭ制御部６２に出力する。
【００５４】
ＰＷＭ制御部６２は、この３相指令電圧Ｖu*，Ｖv*，Ｖw*に対応したＰＷＭ制御信号UU，VU，WU（ＰＷＭ波信号及びモータ６の回転方向を表す信号を含む）に変換し、インバータ回路であるモータ駆動装置３５に出力する。
【００５５】
モータ駆動装置３５は、図２に示すようにＦＥＴ(Field-Effect Transistor) ８１Ｕ，８２Ｕの直列回路と、ＦＥＴ８１Ｖ，８２Ｖの直列回路と、ＦＥＴ８１Ｗ，８２Ｗの直列回路とを並列に接続して構成されている。各直列回路には、車両に搭載されたバッテリの電圧よりも昇圧された電圧が印加されている。そして、ＦＥＴ８１Ｕ，８２Ｕ間の接続点８３ＵがモータＭのＵ相巻線に接続され、ＦＥＴ８１Ｖ，８２Ｖ間の接続点８３Ｖがモータ６のＶ相巻線に接続され、ＦＥＴ８１Ｗ，８２Ｗ間の接続点８３Ｗがモータ６のＷ相巻線に接続されている。
【００５６】
ＦＥＴ８１Ｕ，８２Ｕ、ＦＥＴ８１Ｖ，８２Ｖ及びＦＥＴ８１Ｗ，８２Ｗには、それぞれＰＷＭ制御部６２からＰＷＭ制御信号UU，VU，WU（各相のＰＷＭ制御信号にはＰＷＭ波信号及びモータ６の回転方向を表す信号を含む）が入力される。
【００５７】
モータ駆動装置３５は、ＰＷＭ制御信号UU，VU，WUに対応した３相の励磁電流を発生して、３相の励磁電流路を介してモータ６にそれぞれ供給する。
モータ駆動装置３５は、電動機駆動手段を構成している。
【００５８】
３相の励磁電流路のうちの２つには電流センサ７１，７２が設けられ、各電流センサ７１，７２は、モータ６に対する３相の励磁電流Ｉu，Ｉv，Ｉwのうちの２つの励磁電流Ｉu，Ｉvを検出して図３に示す３相／２相座標変換部７３に出力する。
【００５９】
なお、３相／２相座標変換部７３には、演算器７４にて検出励磁電流Ｉu，Ｉvに基づいて計算された励磁電流Ｉwが入力される。３相／２相座標変換部７３は、これらの３相検出励磁電流Ｉu，Ｉv，Ｉwを２相のｄ軸及びｑ軸検出電流Ｉd，Ｉqに変換し、減算器５５，５６、非干渉制御補正値演算部６３に入力する。
【００６０】
又、回転角センサ３０からの２相パルス列信号及び零相パルス列信号は、所定のサンプリング周期で電気角変換部６４に連続的に供給されている。電気角変換部６４は、前記各パルス列信号に基づいてモータ６における回転子の固定子に対する電気角θを演算し、演算された電気角θを角速度変換部６５に入力する。角速度変換部６５は、電気角θを微分して回転子の固定子に対する角速度ωを演算する。角速度ωは、正により回転子の正方向の回転を表し、負により回転子の負方向の回転を表している。
【００６１】
次に、バッテリ電圧を昇圧する昇圧回路１００及び同昇圧回路１００を制御する昇圧回路制御装置について説明する。昇圧回路１００は昇圧回路に相当する。又、本実施形態では、昇圧回路制御装置は、前記制御装置２０が兼用している。
【００６２】
昇圧回路１００は、車載バッテリ（以下、バッテリという）Ｂとモータ駆動装置３５間の電流供給回路に設けられている。
本実施形態の昇圧回路１００は、印加点Ｐ１と電圧印加点Ｐ２間には、昇圧用コイル（以下、単にコイルという）Ｌと、トランジスタＱ２が接続されている。前記トランジスタＱ２は、ソースがコイルＬに接続され、ドレインが電圧印加点Ｐ２に接続されている。又、トランジスタＱ２のゲートは制御装置２０のＣＰＵ２１に接続されている。Ｄ２はトランジスタＱ２の寄生ダイオードである。
【００６３】
又、印加点Ｐ１は整流用のコンデンサＣ１を介して接地されている。電圧印加点Ｐ２は昇圧用のコンデンサＣ２を介して接地されている。
前記コンデンサＣ２は昇圧用コイルによる昇圧電圧を平滑するコンデンサに相当する。
【００６４】
トランジスタＱ１は、ドレインがコイルＬとトランジスタＱ２の接続点に接続され、ソースが接地されている。又、トランジスタＱ１のゲートは昇圧回路制御装置１０１のＣＰＵ２１に接続されている。Ｄ１はトランジスタＱ１の寄生ダイオードである。電圧印加点Ｐ２の電圧検出のために、電圧印加点Ｐ２は制御装置２０のＣＰＵ２１の図示しない電圧入力ポートに接続され、出力電圧ＶBPIGを検出可能にされている。
【００６５】
前記トランジスタＱ１及びトランジスタＱ２はｎチャンネル形のＭＯＳＦＥＴからなる。トランジスタＱ１は第１スイッチング素子を構成し、トランジスタＱ２は第２スイッチング素子を構成する。
【００６６】
次に、トランジスタＱ１，Ｑ２を制御する制御装置２０について説明する。
図５は、制御装置２０の機能ブロック図を示している。すなわち、ＣＰＵ２１内部において、プログラムで実行される機能を示す制御ブロック図である。
【００６７】
同制御ブロック図で図示されている各部は、独立したハードウエアを示すものではなく、ＣＰＵ２１で実行される機能を示す。
制御装置２０は昇圧回路制御手段を構成する。
【００６８】
ＣＰＵ２１は、演算器１１０、ＰＩＤ制御部１２０、ＰＷＭ演算部１３０、Ａ／Ｄ変換部１５０を備えている。
演算器１１０は、ＲＯＭ２２に予め格納されている目標出力電圧ＶBPIG＊（本実施形態では２０Ｖ）と、Ａ／Ｄ変換部１５０を介して入力したＶBPIGとの偏差を算出し、ＰＩＤ制御部１２０にその偏差を供給する。
【００６９】
ＰＩＤ制御部１２０は、その偏差を縮小すべく比例（Ｐ）・積分（Ｉ）・微分（Ｄ）処理を施して、トランジスタＱ１，Ｑ２の制御量を演算する回路である。ＰＩＤ制御部１２０にて演算された制御量は、さらにＰＷＭ演算部１３０によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路１００の各トランジスタＱ１，Ｑ２に印加される。なお、本実施形態では前記演算されたデューティ比駆動信号は、トランジスタＱ１とトランジスタＱ２に対して交互にオンオフ制御するように印加される（図６参照）。この印加は、モータ６の力行時及び回生時ともに同様に行う。
【００７０】
図６はトランジスタＱ１に印加するパルス信号（デューティ比駆動信号）を示しており、Ｔαはオン時間、Ｔはパルス周期、αはトランジスタＱ１に係るデューティ比（オンデューティ）である。なお、トランジスタＱ２に係るデューティ比は（１−｜α｜）となる。
【００７１】
なお、デューティ比αが「＋」のときは力行状態、「−」のときは回生状態である。
第１実施形態では、力行状態でのデューティ比αは、０≦α≦α０＜１としている。α０は制限値であり、ＰＷＭ演算部１３０にてデューティ比αを算出した結果が、α０を超える場合には、デューティ比αとして、α０が決定される。
【００７２】
回生状態でのデューティ比αは、０≦｜α｜≦１としている。
なお、第１実施形態を始めとして、他の実施形態において、トランジスタＱ２がトランジスタＱ１と交互にオンオフする場合、トランジスタＱ２のデューティ比については（１−｜α｜）にて算出できるため、特に断らない限り説明を省略する。
【００７３】
又、トランジスタＱ２に対しては、トランジスタＱ１がオンのときは、オフとし、トランジスタＱ１がオフのときには、オンするパルス信号（デューティ比駆動信号）が印加される。トランジスタＱ１，Ｑ２に印加されるデューティ比駆動信号は可聴周波数外の周波数を有する。
【００７４】
（第１実施形態の作用）
さて、本実施形態では、図６に示す駆動パターンのデューティ比駆動信号により、トランジスタＱ１，Ｑ２が力行時及び回生時において、交互にオンオフ駆動される。
【００７５】
詳説すると、力行時においては、昇圧回路１００では前記信号によるデューティ制御により、トランジスタＱ１がスイッチング動作を行なう。この結果、コイルＬでエネルギーの蓄積と放出とが繰り返され、トランジスタＱ２のドレイン側に放出の際、高電圧が現れる。すなわち、トランジスタＱ１がオンして、トランジスタＱ２がオフすると、トランジスタＱ１を介して接地側（なお、グランドということがある）に電流が流れる。次にトランジスタＱ１がオフとなると、コイルＬに流れる電流が遮断される。コイルＬ１に流れる電流が遮断されると、この電流の遮断による磁束の変化を妨げるように、オン作動しているトランジスタＱ２のドレイン側に高電圧が発生する。この繰り返しによって、トランジスタＱ２のドレイン側に高電圧が繰り返し発生し、コンデンサＣ２で平滑（充電）され、出力電圧ＶBPIG として点Ｐ２に生じる。
【００７６】
このとき、昇圧回路１００により、昇圧される電圧は制御装置２０から出力されるデューティ比駆動信号のデューティ比αと関連する。デューティ比αが大きければ出力電圧ＶBPIGは高くなり、デューティ比αが小さければ出力電圧ＶBPIGは低くなる。
【００７７】
次に、モータ６が回生状態に入ったとき、出力電圧ＶBPIGが上昇するが、回生時においても、トランジスタＱ２がデューティ制御によりオン作動している。このため、トランジスタＱ２を介してバッテリＢに電流が流れ、吸収される。
【００７８】
第１実施形態によれば、以下のような特徴がある。
（１） 本実施形態では、車速Ｖとステアリングホイール１の操舵トルクτに基づいてｄ軸指令電流Ｉｄ*，ｑ軸指令電流Ｉq*（電動機制御信号）を決定し、同信号を出力する指令電流設定部５４（制御信号発生手段）と、ｄ軸指令電流Ｉｄ*，ｑ軸指令電流Ｉq*（電動機制御信号）に基づいてモータ６（電動機）を駆動するモータ駆動装置３５（電動機駆動手段）とを備えるようにした。そして、バッテリＢとモータ駆動装置３５（電動機駆動手段）間の電流供給回路に昇圧回路１００を設けた。昇圧回路１００は、一端側がバッテリＢに接続されてバッテリ電圧が印加されるコイルＬ（昇圧用コイル）と、同コイルＬを地絡又は開放するトランジスタＱ１（第１スイッチング素子）と、コイルＬの他端側に接続され、オンオフするトランジスタＱ２（第２スイッチング素子）と、トランジスタＱ２の出力側に接続され、コイルＬによる出力電圧（昇圧電圧）を平滑するコンデンサＣ２とを備えた。
【００７９】
そして、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、トランジスタＱ１、トランジスタＱ２のうち、力行時には、トランジスタＱ１，Ｑ２を交互にオンオフさせてモータ６の供給電圧を昇圧した。又、回生時にはトランジスタＱ１，Ｑ２を交互にオンオフさせる制御装置２０（昇圧回路制御手段）とを備えた。
【００８０】
この結果、モータ６が回生状態になった場合においても、昇圧回路１００が破壊されることがない。
（２） 第１実施形態では、バッテリＢとモータ駆動装置３５（電動機駆動手段）間の電流供給回路に昇圧回路１００を設けた。又、昇圧回路１００は、バッテリＢに接続されたコイルＬ（昇圧用コイル）と、コイルＬを地絡又は開放するトランジスタＱ１（第１スイッチング素子）と、コイルＬに接続されるトランジスタＱ２（第２スイッチング素子）と、出力電圧を平滑するコンデンサＣ２とを設けた。
【００８１】
そして、２０Ｖ（目標出力電圧ＶBPIG＊）と出力電圧ＶBPIGとの偏差に基づいて、トランジスタＱ１，Ｑ２を力行時及び回生時に、交互にオンオフさせてモータ６（電動機）の供給電圧を昇圧し、回生する制御装置２０（昇圧回路制御手段）とを設けた。
【００８２】
従来例では、ダイオードＤを使用しているため、力行時において、トランジスタＱ１をオフしたときにダイオードＤに流れる電流による発熱量が大きい。それに対して、本実施形態では、トランジスタＱ２をオンした際に流れる電流による発熱量（ロス）が少ないため、効率を上げることができる。
【００８３】
（３） 又、従来例では、モータ６が回生状態に入ったとき、前記ダイオードＤのために出力電圧ＶBPIGが上昇するが、電圧上昇を解消するための手段が設けられていないため、電圧が上昇しすぎて、回路が破損する虞がある。
【００８４】
それに対して、本実施形態では、回生時においては、出力電圧ＶBPIGが上昇しても、トランジスタＱ２がオンされるため、バッテリＢに電流が流れ、出力電圧ＶBPIGの上昇を回避することができる。
【００８５】
（４） 本実施形態では、トランジスタＱ１，Ｑ２のデューティ比駆動信号は可聴周波数外の周波数を有するようにしている。この結果、昇圧回路１００の昇圧駆動中にデューティ比駆動信号によって異音が生ぜず、運転者への不快感を抑制することができる。
【００８６】
２．第２実施形態（請求項２、請求項３の実施形態）
次に、第２実施形態を図７を参照して説明する。
なお、本実施形態を含む以下の実施形態では、他の実施形態（第２実施形態では第１実施形態）と同一構成又は相当する構成については、同一符号を付して、説明を省略し、異なるところを中心にして説明する。
【００８７】
第２実施形態では、第１実施形態の制御装置２０が、さらに、操舵状態判定手段を構成しているところが異なり、他の構成は、第１実施形態と同じ構成とされている。
【００８８】
すなわち、第１実施形態において、ＰＩＤ制御部１２０ではトランジスタＱ１，Ｑ２の制御量を演算し、演算された制御量は、ＰＷＭ演算部１３０によって対応するデューティ比駆動信号に変換される。このときのデューティ比αが「−」のときは回生状態であり、「＋」のときは力行状態であることを示している。従って、ＰＷＭ演算部１３０が、特に操舵状態判定手段に相当する。ＰＷＭ演算部１３０Ｗでは、デューティ比が「＋」のとき（力行状態）と、デューティ比が「−」のとき（回生状態）に応じてデューティ比駆動信号を各トランジスタＱ１，Ｑ２に印加する。
【００８９】
なお、第２実施形態のデューティ比αは、力行状態では第１実施形態と同様に０≦α≦α０＜１とし、ＰＷＭ演算部１３０にてデューティ比αを算出した結果が、α０を超える場合には、デューティ比αとして、α０が決定される。
【００９０】
回生状態でのデューティ比αは、第１実施形態と同様に０≦｜α｜≦１としている。
そして、ＰＷＭ演算部１３０から出力されたデューティ比駆動信号は、第２実施形態では、モータ６の力行時と回生時におけるトランジスタＱ１，Ｑ２の駆動パターンが図７に示すように異なっている。
【００９１】
力行時では、トランジスタＱ１がオンオフ駆動され、一方、トランジスタＱ２は、オフの状態のままとなるようにデューティ比駆動信号が印加される。
又、回生時では、トランジスタＱ１，Ｑ２は交互にオンオフ駆動されるようにデューティ比駆動信号が印加される。
【００９２】
（第２実施形態の作用）
力行時においては、デューティ比αが「＋」であるため、ＰＷＭ演算部１３０から、トランジスタＱ１をオンオフ駆動するデューティ比駆動信号が印加され、一方、トランジスタＱ２をオフの状態のままとなるデューティ比駆動信号が印加される。以下、前記デューティ比αが「＋」のときには、「制御装置２０は、モータ６が力行状態であるとの判定をした」といい、デューティ比αが「−」のときには、「制御装置２０は、モータ６が回生状態であるとの判定をした」という。
【００９３】
すなわち、制御装置２０は、モータ６が力行状態であるとの判定を行うと、トランジスタＱ２を全オフとするように制御する。
このため、昇圧回路１００では、トランジスタＱ１のみがスイッチング動作を行なう。この結果、コイルＬでエネルギーの蓄積と放出とが繰り返される。このとき、第１実施形態と同様にトランジスタＱ２のドレイン側に放出の際の高電圧が現れる。これは、トランジスタＱ２がオフ状態であっても、トランジスタＱ２に寄生ダイオードＤ２があるため、同寄生ダイオードＤ２を介してトランジスタＱ２のドレイン側に高電圧が生ずるためである。
【００９４】
このようにして、トランジスタＱ１のみのオンオフ駆動の繰り返しにより、トランジスタＱ２のドレイン側に高電圧が発生する。この繰り返しによって、トランジスタＱ２のドレイン側に高電圧が繰り返し発生し、コンデンサＣ２で平滑（充電）され、出力電圧ＶBPIG として点Ｐ２に生じる。
【００９５】
回生時は、デューティ比αが「−」となるため、ＰＷＭ演算部１３０から、トランジスタＱ１，Ｑ２が交互にオンオフ駆動されるようにデューティ比駆動信号が印加される。すなわち、制御装置２０は、モータ６が回生状態であると判定すると、トランジスタＱ１，Ｑ２を交互にオンオフとするように制御する。
このため、回生時は、第１実施形態と同じ作用となる。
【００９６】
なお、この回生状態が継続して行われると、デューティ比αが小さくなる結果、トランジスタＱ１が全オフとなり、トランジスタＱ２だけがオンしている状態となる。このようにして、回生電流がバッテリＢに流れて吸収される。
【００９７】
第２実施形態では以下のような特徴がある。
（１） 第２実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。さらに、制御装置２０は、力行状態と判定すると、トランジスタＱ１（第１スイッチング素子）のみをオンオフして制御するようにした。
【００９８】
この結果、力行時においては、第１実施形態と同様に従来例のダイオードＤよりも発熱が少なく、ロスを低減できる。
（２） 又、制御装置２０が、回生状態と判定すると、トランジスタＱ１，Ｑ２の両者を交互にオンオフ制御するようにした。
【００９９】
この結果、回生時においても、第１実施形態と同様に出力電圧ＶBPIGの上昇を回避することができる。
３．第３実施形態（請求項２、請求項４の実施形態）
次に、第３実施形態を図８を参照して説明する。
【０１００】
なお、第３実施形態から第１０実施形態では、第２実施形態と同様に制御装置２０（ＰＷＭ演算部１３０）が操舵状態判定手段を構成している。
そして、第３実施形態では、第２実施形態と構成は同一であるが、制御が異なっている。すなわち、力行時は、第２実施形態と同様にトランジスタＱ１，Ｑ２に対してデューティ比駆動信号を印加するが、回生時においては、下記のように異なっている。
【０１０１】
すなわち、回生時においては、ＰＷＭ演算部１３０は、トランジスタＱ１に全オフとなるデューティ比駆動信号を印加し、トランジスタＱ２には、所定デューティ比となるデューティ比駆動信号を印加するようにされている。なお、図８において、トランジスタＱ１に印加するデューティ比駆動信号のＴα１（＝Ｔ×α）は第２実施形態のＴαと同じである。一方、トランジスタＱ２に対しては、Ｔα２＝Ｔ×（１−｜α｜）をオン時間とするデューティ比駆動信号を印加するようにされている。
【０１０２】
なお、力行状態でのトランジスタＱ１のデューティ比αの大きさは、第２実施形態と同様に０≦α≦α０＜１とし、ＰＷＭ演算部１３０にてデューティ比αを算出した結果が、α０を超える場合には、デューティ比αとして、α０が決定される。回生状態でのトランジスタＱ２でのデューティ比（１−｜α｜）は、０≦｜α｜≦１としている。
【０１０３】
第３実施形態では以下のような特徴がある。
（１） 第３実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。制御装置２０は、力行状態と判定すると、トランジスタＱ１（第１スイッチング素子）のみをオンオフ制御し、回生状態と判定すると、トランジスタＱ２のみをオンオフ制御するようにした。
【０１０４】
この結果、力行時（力行状態）では、第２実施形態の力行時（力行状態）のときと同じ効果を奏する。
又、回生時（回生状態）では、トランジスタＱ２のみがオンオフ駆動されるため、第１実施形態の回生時（回生状態）と同様に、本実施形態では、トランジスタＱ２をオンした際に流れる電流による発熱量（ロス）が少ないため、効率を上げることができる。
【０１０５】
４．第４実施形態（請求項２、請求項５の実施形態）
次に、第４実施形態を図９及び図１０を参照して説明する。第４実施形態の構成は、第２実施形態と同一の構成とされており、第２実施形態と制御が異なっている。
【０１０６】
すなわち、第４実施形態では、力行時は、図９に示すようにＰＷＭ演算部１３０からのデューティ比駆動信号によりトランジスタＱ１，Ｑ２が交互にオンオフ駆動される。すなわち、制御装置２０は、力行状態と判定すると、トランジスタＱ１，Ｑ２をオンオフ駆動制御する。本実施形態では、図９において、２００μsecの演算周期毎に、デューティ比αの演算処理が行われ、その演算結果が演算直後においてトランジスタＱ１のオンオフ駆動に反映するようにされている。なお、パルス周期Ｔは５０μsecとされている。
【０１０７】
又、回生時は、図１０に示すように第３実施形態と同様にトランジスタＱ１に全オフとなるデューティ比駆動信号を印加し、トランジスタＱ２には、所定デューティ比となるデューティ比駆動信号を印加するようにされている。すなわち、制御装置２０は回生状態と判定すると、トランジスタＱ１を全オフとし、トランジスタＱ２をオンオフ駆動制御する。
【０１０８】
なお、第４実施形態では、力行状態でのデューティ比αは、第１実施形態と同じである。
第４実施形態の回生状態でのトランジスタＱ２でのデューティ比（１−｜α｜）は、０≦｜α｜≦１としている。
【０１０９】
従って、第４実施形態では以下のような特徴がある。
（１） 第４実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。制御装置２０は、力行状態と判定すると、トランジスタＱ１，Ｑ２を交互にオンオフ制御し、回生状態と判定すると、トランジスタＱ２のみをオンオフ制御するようにした。
【０１１０】
このようにしても、力行時（力行状態）には、第１実施形態の力行時（力行状態）における効果と同様の効果を奏する。又、第２、第３実施形態の力行時（力行状態）では、トランジスタＱ２は全オフとして、寄生ダイオードＤ２を介して、コンデンサＣ２に充電するようにして昇圧していた。このため、力行時（力行状態）においては、寄生ダイオードＤ２が発熱する。それに対して、本実施形態は、力行時（力行状態）に昇圧のためトランジスタＱ２をオン駆動し、寄生ダイオードＤ２よりもトランジスタＱ２をオンした際に流れる電流による発熱量（ロス）を少なくしている。このことから、昇圧時（力行時）の効率を上げることができる。
【０１１１】
又、回生時においては、第３実施形態の回生時（回生状態）と同じ効果を奏する。
５．第５実施形態（請求項２、請求項６の実施形態）
次に第５実施形態を図１１〜図１３を参照して説明する。
【０１１２】
本実施形態では、第１実施形態の構成中、印加点Ｐ１とトランジスタＱ１のドレイン間に、ブートストラップ回路ＢＳが接続されているところが異なり、他の構成は第１実施形態と同様に構成されている。ブートストラップ回路ＢＳは、ダイオードＤ３及びブートストラップコンデンサ（以下、単にコンデンサという）Ｃ３からなる。ダイオードＤ３のアノードは印加点Ｐ１に接続され、カソードがコンデンサＣ３に接続されている。
【０１１３】
なお、第１〜４実施形態では、説明しなかったが、第５実施形態と異なり、第１〜４実施形態ではトランジスタＱ２のゲートには、制御装置２０内に図示しないチャージポンプが接続されており、必要なときにゲート電位を印加できるようになっている。従って、例えば第３、第４実施形態での作用で説明したように、回生時にトランジスタＱ１が全オフのときにおいても、トランジスタＱ２は駆動電源（チャージポンプ）から印加され、オンオフ駆動できるようにされている。
【０１１４】
第５実施形態では、さらに、制御装置２０は、ＣＰＵ２１に接続されたＩＣからなるプリドライバ２４を備えている。プリドライバ２４はプリドライバ手段を構成する。
【０１１５】
ダイオードＤ３のカソードはプリドライバ２４のＶＢ端子に接続されている。又、プリドライバ２４のＶＳ端子は、トランジスタＱ１のドレインに接続されている。プリドライバ２４は、ＣＰＵ２１からのトランジスタＱ２に関するデューティ比駆動信号に基づいて、コンデンサＣ３にチャージした電圧を、ＨＯ端子を介してトランジスタＱ２のゲートに印加可能にされている。
【０１１６】
印加点Ｐ１はプリドライバ２４のＶＣＣ端子に接続されている。そして、プリドライバ２４は、ＣＰＵ２１からのトランジスタＱ１に関するデューティ比駆動信号に基づいて、印加点Ｐ１の電圧（本実施形態ではＤＣ１２Ｖ）をＬＯ端子を介してトランジスタＱ１のゲートに印加可能にされている。
【０１１７】
（作用）
次に、第５実施形態の作用を説明する。
制御装置２０は、第４実施形態と同様にモータ６が力行状態であると判定すると、トランジスタＱ１，Ｑ２を交互にオンオフ制御する（図１２参照）。このとき、トランジスタＱ１をオンすると、トランジスタＱ１のドレインがグランド電位に落ちる。すると、コンデンサＣ３が印加点Ｐ１の電位（ＤＣ１２Ｖ）にチャージされる。又、次にトランジスタＱ１がオフすると、前記トランジスタＱ１のドレイン電位が１２Ｖになるため、ダイオードＤ３とコンデンサＣ３との接続点の電位が２４Ｖになる。
【０１１８】
このように、トランジスタＱ１がオフすると、ダイオードＤ３とコンデンサＣ３の接続点の電位を、トランジスタＱ２のソース電位よりも高くすることができる。
【０１１９】
従って、このコンデンサＣ３の電圧が、トランジスタＱ２に関するデューティ比駆動信号（オン信号の場合）に基づいて、トランジスタＱ２のゲートに印加される。このとき、トランジスタＱ２のゲート電位Ｖｇがソース電位Ｖｓよりも高いため、トランジスタＱ２がオンする。
【０１２０】
なお、本実施形態において、デューティ比αの演算周期は、力行状態、回生状態に関係なく第４実施形態と同様の周期で行われる。
又、制御装置２０は、モータ６が回生状態であると判定すると、図１３に示すようにトランジスタＱ１，Ｑ２を制御する。
【０１２１】
すなわち、制御装置２０は、トランジスタＱ１，Ｑ２を交互にオンオフ駆動する第１期間Ｔａと、トランジスタＱ１をオフするとともにトランジスタＱ２のみをオンオフする第２期間Ｔｂが繰り返し存在するように制御する。
【０１２２】
第５実施形態では、第１期間Ｔａは、充電期間に相当するとともに、α演算が反映しない非反映期間に相当する。第２期間Ｔｂは、放電期間に相当するとともに、α演算が反映する反映期間に相当する。
【０１２３】
すなわち、制御装置２０は一定周期毎（本実施形態では、演算周期である２００μｓｅｃ毎）に、トランジスタＱ１，Ｑ２をそれぞれ固定デューティ比α１及び固定デューティ比（１−｜α１｜）にてオンオフ駆動する。
【０１２４】
従って、第１期間Ｔａ中の、トランジスタＱ１のオンデューティ時間Ｔo（Ｔo＝パルス周期×α１）は、固定値である。そして、第１期間Ｔａ中、トランジスタＱ１は固定デューティ比α１にてオンオフ駆動され、コンデンサＣ３を充電する。なお、固定デューティ比α１データは、予めＲＯＭ２２に格納されており、制御装置２０が回生状態と判定すると、この値に基づき第１期間Ｔａにおいて、ＰＷＭ制御する。なお、本実施形態では、パルス周期は５０μsecである。
【０１２５】
そして、このオンデューティ時間Ｔoは、第２期間Ｔｂにおいて、トランジスタＱ１がオフされていても、トランジスタＱ２のゲート電位Ｖｇがソース電位Ｖｓよりも高い状態を保持できる値とされている。すなわち、ソース電位Ｖｓよりもゲート電位Ｖｇが常に大きければ、トランジスタＱ２は、オン制御できるからである。
【０１２６】
なお、第５実施形態での力行状態でのデューティ比α、デューティ比（１−｜α｜）は、第１実施形態と同じである。又、回生状態の制御においては、トランジスタＱ２のデューティ比（１−｜α｜）はトランジスタＱ２が全オンする１００％のデューティ比を含む。すなわち、０≦｜α｜≦１としている。
【０１２７】
従って、第５実施形態によれば、下記の効果を奏する。
（１） 第５実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。又、第１スイッチング素子及び第２スイッチング素子をｎチャンネル形ＭＯＳＦＥＴのトランジスタＱ１，Ｑ２にて構成した。さらに、バッテリＢとトランジスタＱ１のドレイン間に接続されるとともに、トランジスタＱ２のゲートに印加する電圧を発生するブートストラップ回路ＢＳを設けた。又、前記ブートストラップ回路ＢＳにはコンデンサＣ３（ブートストラップコンデンサ）を含むように、同コンデンサＣ３の電位をトランジスタＱ２のゲートに印加可能にしている。
【０１２８】
一方、制御装置２０は、力行状態と判定すると、トランジスタＱ１，Ｑ２を交互にオンオフ制御するようにした。又、回生状態と判定すると、トランジスタＱ２をオンオフ制御するとともに、トランジスタＱ１を固定デューティ比α１にてオンオフ制御する第１期間Ｔａ（２００μsec）と、トランジスタＱ１をオフに保持するようにした第２期間Ｔｂ（２００μsec）を含む一定周期毎で制御を行うようにした。
【０１２９】
上記のように、第５実施形態では、第１実施形態等のチャージポンプ方式にてトランジスタＱ２の電源を確保している場合と異なっている。すなわち、ブートストラップ回路ＢＳを、力行状態及び回生状態のときのトランジスタＱ２のゲートの電源としている。
【０１３０】
第１実施形態のようにチャージポンプ方式でトランジスタＱ２の電源とした場合には、回生状態の際にも、トランジスタＱ２を全オンとしても問題なく作動する。
【０１３１】
しかし、第５実施形態のようにブートストラップ回路ＢＳを設けた場合、回生時に仮にトランジスタＱ１をオンしないと、コンデンサＣ３は充電されないことになる。このため、コンデンサＣ３が放電して、いずれゲート電位Ｖｇがソース電位Ｖｓよりも下がり、トランジスタＱ２がオンできなくなって回生電流の吸収ができなくなる。
【０１３２】
しかし、第５実施形態では、回生時にはトランジスタＱ１を固定デューティ比α１にてＰＷＭ制御する第１期間Ｔａを設けているため、第２期間ＴｂにてコンデンサＣ３を放電しても、十分にトランジスタＱ２をオンオフ駆動できる効果を奏する。
【０１３３】
この結果、回生状態の際にも、回生電流をバッテリに吸収することができる。
前記第５実施形態を下記のようにしても良い。
○第５実施形態では、回生時には、一定周期毎に、固定デューティ比にて第１スイッチング素子であるトランジスタＱ１をオンオフ制御するようにした。この代わりに、前記第１期間Ｔａは、トランジスタＱ１を固定デューティ比にてオンオフ制御し、第２期間Ｔｂを可変デューティ比にてオンオフ制御するようにしても良い。
【０１３４】
６．第６実施形態（請求項２、請求項７の実施形態）
次に第６実施形態を図１４〜図１７を参照して説明する。なお、第６実施形態は、第５実施形態の回路構成と同じであって、回生時の制御を変形した実施形態であるため、第５実施形態と同一構成については、同一符号を付してその説明を省略する。
【０１３５】
なお、図１６、図１７は、昇圧回路１００の作用を示すためのものであって、説明の便宜上、ブートストラップ回路ＢＳ等の回路を省略し、本実施形態における昇圧回路１００の実質的な作用を等価回路的に示したものである。
【０１３６】
図１４は、制御装置２０のＣＰＵ２１において、回生時の制御プログラムで実行される機能を示す制御ブロック図である。
第６実施形態では、回生時の制御において、図１４に示すようにガード機能部１４０を、ＰＷＭ演算部１３０と昇圧回路１００との間に設けている。
【０１３７】
なお、本実施形態では、力行時の制御は、第５実施形態と同様に行う。
回生時の制御においては、第５実施形態と異なり、トランジスタＱ１を全オフとし、トランジスタＱ２がオンオフ駆動するようにＰＷＭ制御される。そして、トランジスタＱ２のデューティ比（１−｜α｜）はトランジスタＱ２が全オンとならないように、言い換えると、必ずオフできるようにガード（制限）されている。
【０１３８】
具体的には、ＰＷＭ演算部１３０で演算されたデューティ比｜α｜がＰＷＭ演算部１３０により算出されたとき、｜α｜がガード値（制限値）αｇ（０≦｜α｜＜αｇ＜１）を超える場合には、αｇを選択するようにされている。すなわち、この場合には、トランジスタＱ２はデューティ比（１−αｇ）にてオン駆動される。
【０１３９】
なお、ガード値αｇ以下のデューティ比とした場合、後述するトランジスタＱ２がオフしたとき（モードII時）のコンデンサＣ３の充電により、トランジスタＱ２のゲート電位Ｖｇがソース電位Ｖｓよりも高く維持するようにされている。すなわち、モードIIでは、必ずトランジスタＱ２がオフするように設定されている。
【０１４０】
図１５は回生状態でのトランジスタＱ１，Ｑ２の駆動パターンを示している。同図に示すように本実施形態においても、第１期間Ｔａ及び第２期間Ｔｂが交互に繰り返される駆動パターンとされている。第６実施形態は第５実施形態と同様に第１期間Ｔａは、充電期間に相当するとともに、α演算が反映しない非反映期間に相当する。第２期間Ｔｂは、放電期間に相当するとともに、α演算が反映する反映期間に相当する。
【０１４１】
第６実施形態では第１期間Ｔａ中は、モードＩとモードIIとが交互に繰り返される。
図１５に示す第１期間ＴａのモードＩ（トランジスタＱ２がオン、トランジスタＱ１がオフ）のときは、図１６に示すようにモータ６で発生した回生電力は、トランジスタＱ２、コイルＬを通じて回生電流Ｉ１がバッテリＢに流れ込み吸収される。
【０１４２】
又、図１５に示す第１期間ＴａのモードII（トランジスタＱ２がオフ、トランジスタＱ１がオフ）のときは下記の通りとなる。すなわち、モードＩからモードIIに遷移したときに、図１７に示すようにトランジスタＱ２はオフする。しかし、コイルＬ及びモータ６の巻線（図示しない）に流れている電流は直ちには零にはならない。コイルＬではトランジスタＱ１の寄生ダイオードＤ１がオンして電流Ｉ２はＧＮＤ（グランド）→トランジスタＱ１→コイルＬ→バッテリＢに流れ、コイルＬに蓄えられている電磁エネルギはバッテリＢに吸収される。
【０１４３】
この時、コイルＬと寄生ダイオードＤ１のカソードとの接続点Ｐ３の電位は、寄生ダイオードＤ１がオンすることにより、ＧＮＤ（グランド）電位に落ちるため、コンデンサＣ３をチャージすることができる。
【０１４４】
一方、モータ６の図示しない巻線ではトランジスタＱ２がオフし、回生電流が流れるルートが遮断されるため、この回生電流Ｉ３によりコンデンサＣ２がチャージされる。
【０１４５】
このようにモードIIにおいては、トランジスタＱ２が必ずオフし、ブートストラップ回路ＢＳのコンデンサＣ３がチャージされる。この結果、トランジスタＱ２のゲート電位Ｖｇをソース電位Ｖｓよりも高く維持することができ、その後のトランジスタＱ２のオンを可能にしている。すなわち、第６実施形態では、回生状態ではトランジスタＱ１が全オフとなるが、上記のようにモードII時において、トランジスタＱ２が必ずオフしてコンデンサＣ３がチャージされるため、トランジスタＱ２のオンが可能である。
【０１４６】
第２期間Ｔｂは、第５実施形態と同様にα演算が反映されてトランジスタＱ２がＰＷＭ制御にてオンオフ駆動される。
第６実施形態では、下記の効果がある。
【０１４７】
（１） 第６実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。
【０１４８】
又、第１スイッチング素子及び第２スイッチング素子をｎチャンネル形ＭＯＳＦＥＴのトランジスタＱ１，Ｑ２にて構成した。さらに、バッテリＢとトランジスタＱ１のドレインに接続されるとともに、トランジスタＱ２のゲートに印加する電圧を発生するブートストラップ回路ＢＳを設けた。
【０１４９】
一方、制御装置２０は、力行状態と判定すると、トランジスタＱ１，Ｑ２を交互にオンオフ制御するようにした。
又、回生状態と判定すると、トランジスタＱ１を全オフし、トランジスタＱ２（第２スイッチング素子）のみをオンオフ制御のためにＰＷＭ制御するとともに、同ＰＷＭ制御では所定デューティ比（１−αｇ）を越えてＰＷＭ制御しないように、デューティ制限するようにした。すなわち、トランジスタＱ２には必ずオフする期間を含むようにオンオフ制御すべくＰＷＭ制御した。
【０１５０】
この結果、回生状態では、必ずトランジスタＱ２がオフする。このため、トランジスタＱ２がオフしている時間（モードIIの期間）に、電流Ｉ２はＧＮＤ（グランド）→トランジスタＱ１（寄生ダイオードＤ１）→コイルＬ→バッテリＢに流れ、コイルＬに蓄えられている電磁エネルギをバッテリＢに吸収させることができる。
【０１５１】
又、寄生ダイオードＤ１がオンすると、コンデンサＣ３と寄生ダイオードＤ１との接続点がＧＮＤ電位になるため、コンデンサＣ３を充電でき、トランジスタＱ２を駆動させることができる。
【０１５２】
（２） 又、第６実施形態においても、回生状態でトランジスタＱ２がオンされるので、トランジスタＱ２をオンした際に流れる電流による発熱量（ロス）が少ないため、効率を上げることができる。
【０１５３】
７．第７実施形態（請求項８、請求項９の実施形態）
次に第７実施形態を図２、図１８及び図１９を参照して説明する。
第７実施形態は、第４実施形態の構成及び第４実施形態の回生時のトランジスタＱ１，Ｑ２の制御と同一とされている。そして、力行状態のトランジスタＱ１，Ｑ２の制御が第４実施形態と異なっている。
【０１５４】
なお、本実施形態の制御装置２０は、操舵状態判定手段及びモータ６の負荷状態を判定する負荷状態判定手段を構成している。
負荷状態判定手段としての制御装置２０は、ＣＰＵ２１が、図２に示すように入力した操舵トルクτ（操舵トルク信号）に基づいてモータ６の負荷状態が高負荷か低負荷であるかを判定する。本実施形態では、判定基準値として、０を採用し、操舵トルクτが０の場合を低負荷とし、それ以外の場合を高負荷と判定している。
【０１５５】
なお、判定基準値は０以外であってもよく、要は、昇圧回路１００により、昇圧が必要でない場合の値を判定基準値とし、その判定基準値以下の操舵トルクτが検出された場合を低負荷であるとし、そうでない場合を高負荷としてもよい。
【０１５６】
そして、制御装置２０が力行状態と判定し、かつ、モータ６の負荷状態が高負荷であると判定した際には、図１８に示すように第４実施形態の力行状態のときと同様に、トランジスタＱ１，Ｑ２を交互にオンオフ駆動する。なお、制御装置２０が力行状態と判定し、かつ、モータ６の負荷状態が高負荷であると判定した際には、第２実施形態の力行状態のときと同様に、トランジスタＱ１をオンオフ駆動し、一方、トランジスタＱ２を全オフとしてもよい（図７）。
【０１５７】
又、制御装置２０が力行状態と判定し、かつ、モータ６の負荷状態が低負荷であると判定した際には、図１９に示すように、トランジスタＱ１をＰＷＭ制御によりオンオフ駆動するとともに、トランジスタＱ２を全オフとするデューティ比駆動信号をそれぞれ印加する。
【０１５８】
この結果、モータ６の負荷状態が低負荷の場合には、トランジスタＱ２が全オフとなり、トランジスタＱ２がオン作動することがない。
第７実施形態では下記の効果がある。
【０１５９】
（１）第７実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。又、制御装置２０は、操舵トルクτ（操舵トルク信号）に基づいてモータ６（電動機）の負荷状態が高負荷か低負荷であるかを判定するように構成した（負荷状態判定手段）。
【０１６０】
制御装置２０は、力行状態と判定し、かつ、モータ６の負荷状態が低負荷であると判定すると、トランジスタＱ１（第１スイッチング素子）のみをオンオフ制御（ＰＷＭ制御）し、かつ、トランジスタＱ２を全オフするように制御した。又、力行状態と判定し、かつ、モータ６の負荷状態が高負荷であると判定すると、両トランジスタＱ１，Ｑ２を交互にオンオフ制御（ＰＷＭ制御）するようにした。
【０１６１】
一方、制御装置２０は回生状態と判定すると、トランジスタＱ２（第２スイッチング素子）のみをオンオフ制御（ＰＷＭ制御）するようにした。
この結果、力行状態であって、モータ６の負荷状態が、低負荷の場合、特に本実施形態では無負荷の場合には、トランジスタＱ２が全オフするため、トランジスタＱ２の発熱がなくなって、スイッチング損失（ロス）がなくなり、効率を上げることができる。
【０１６２】
又、操舵トルクτが０になった場合には、トランジスタＱ１のデューティ比αは０％（オンデューティ時間Ｔα＝０）となってくるので、トランジスタＱ１は全オフとなり、トランジスタＱ１のスイッチング損失もなくなる。
【０１６３】
（２） 回生時には、第４実施形態の回生時と同様の効果を奏する。
８．第８実施形態（請求項８、請求項１０の実施形態）
次に、第８実施形態について説明する。
【０１６４】
前記第７実施形態では、チャージポンプをトランジスタＱ２の電源としていたが、第８実施形態では、第７実施形態の構成中、チャージポンプの代わりにトランジスタＱ２の電源としてブートストラップ回路ＢＳを備えた構成としたところが異なっている。すなわち、第８実施形態の構成は、第５実施形態と同一の構成としているところが異なっている。
【０１６５】
そして、第８実施形態では、制御装置２０が第７実施形態と同様に操舵状態判定手段として力行状態と判定した場合には、制御装置２０は負荷状態判定手段として、モータ６の負荷状態が低負荷か、高負荷か否かを判定する。高負荷と判定したときには、制御装置２０は第７実施形態と同様に図１８に示すようにトランジスタＱ１，Ｑ２にデューティ比駆動信号を印加する。又、低負荷と判定した場合には第７実施形態と同様に図１９に示すようにトランジスタＱ１，Ｑ２にデューティ比駆動信号を印加する。
【０１６６】
さらに、制御装置２０が回生状態と判定した場合には、第５実施形態と同様に図１３に示すようにトランジスタＱ１，Ｑ２にデューティ比駆動信号を印加する。
【０１６７】
この結果、第８実施形態では、下記の効果を奏する。
（１） 第８実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。又、第１スイッチング素子及び第２スイッチング素子をｎチャンネル形ＭＯＳＦＥＴのトランジスタＱ１，Ｑ２にて構成した。さらに、バッテリＢとトランジスタＱ１のドレインに接続されるとともに、トランジスタＱ２のゲートに印加する電圧を発生するブートストラップ回路ＢＳを設けた。同ブートストラップ回路ＢＳにはコンデンサＣ３を含むように構成し、コンデンサＣ３の電位を印加可能に同コンデンサをトランジスタＱ２（第２スイッチング素子）のゲートに接続した。
【０１６８】
制御装置２０は、力行状態と判定し、かつ、モータ６の負荷状態が低負荷であると判定すると、トランジスタＱ１（第１スイッチング素子）のみをオンオフ制御（ＰＷＭ制御）し、かつ、トランジスタＱ２を全オフするように制御した。又、力行状態と判定し、かつ、モータ６の負荷状態が高負荷であると判定すると、両トランジスタＱ１，Ｑ２を交互にオンオフ制御（ＰＷＭ制御）するようにした。
【０１６９】
この結果、第７実施形態の（１）の効果と同様の効果を奏する。
（２）又、第８実施形態では、制御装置２０は、回生状態と判定すると、両トランジスタＱ１，Ｑ２を固定デューティ比α１にてオンオフ制御する第１期間Ｔａと、トランジスタＱ１をオフに保持し、かつトランジスタＱ２をオンオフ駆動制御するようにした第２期間Ｔｂを含む周期で制御を行うようにした。
【０１７０】
この結果、第５実施形態の（１）の効果と同様の効果を奏する。
９．第９実施形態（請求項８、請求項１１の実施形態）
次に、第９実施形態について説明する。
【０１７１】
第９実施形態は、第８実施形態のハード構成と同一構成であり、かつ、力行状態のときの制御も第８実施形態と同様に制御するようにされている。そして、第９実施形態は、回生状態のときの制御が第８実施形態と異なっている。
【０１７２】
なお、本実施形態においても、第８実施形態と同様に制御装置２０は、操舵状態判定手段及び負荷状態判定手段を構成している。
そして、制御装置２０は、回生状態と判定したときには、第６実施形態と同様に図１５に示すようにトランジスタＱ１，Ｑ２にデューティ比駆動信号を印加するようにされている。
【０１７３】
この結果、第９実施形態では、下記の効果を奏する。
（１） 目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。又、第１スイッチング素子及び第２スイッチング素子をｎチャンネル形ＭＯＳＦＥＴのトランジスタＱ１，Ｑ２にて構成した。さらに、バッテリＢとトランジスタＱ１のドレインに接続されるとともに、トランジスタＱ２のゲートに印加する電圧を発生するブートストラップ回路ＢＳを設けた。同ブートストラップ回路ＢＳにはコンデンサＣ３を含むように構成し、コンデンサＣ３の電位を印加可能に同コンデンサをトランジスタＱ２（第２スイッチング素子）のゲートに接続した。
【０１７４】
制御装置２０は、力行状態と判定し、かつ、モータ６の負荷状態が低負荷であると判定すると、トランジスタＱ１（第１スイッチング素子）のみをオンオフ制御（ＰＷＭ制御）し、かつ、トランジスタＱ２を全オフするように制御した。又、力行状態と判定し、かつ、モータ６の負荷状態が高負荷であると判定すると、両トランジスタＱ１，Ｑ２を交互にオンオフ制御（ＰＷＭ制御）するようにした。
【０１７５】
この結果、第７実施形態の（１）の効果と同様の効果を奏する。
（２） 又、制御装置２０は、回生状態と判定すると、トランジスタＱ１を全オフし、トランジスタＱ２（第２スイッチング素子）のみをオンオフ制御のためにＰＷＭ制御するとともに、同ＰＷＭ制御では所定デューティ比（１−αｇ）を越えてＰＷＭ制御しないように、デューティ制限するようにした。すなわち、トランジスタＱ２には必ずオフする期間を含むようにオンオフ制御するためにＰＷＭ制御した。
【０１７６】
この結果、回生状態では、必ずトランジスタＱ２がオフする。このため、トランジスタＱ２がオフしている時間（モードIIの期間）に、電流Ｉ２はＧＮＤ（グランド）→トランジスタＱ１（寄生ダイオードＤ１）→コイルＬ→バッテリＢに流れ、コイルＬに蓄えられている電磁エネルギをバッテリＢに吸収させることができる。
【０１７７】
又、寄生ダイオードＤ１がオンすると、コンデンサＣ３と寄生ダイオードＤ１との接続点がＧＮＤ電位になるため、コンデンサＣ３を充電でき、トランジスタＱ２を駆動させることができる。
【０１７８】
１０．第１０実施形態（請求項２、請求項１２の実施形態）
次に、第１０実施形態について図１２、図２０を参照して説明する。
第１０実施形態では、第５実施形態と同一構成については、同一符号を付してその説明を省略し、第５実施形態の構成と異なるところを中心に説明する。
【０１７９】
第５実施形態では、ダイオードＤ３のアノードは印加点Ｐ１に接続した。それに対して、本実施形態ではブートストラップ回路ＢＳを構成しているダイオードＤ３のアノードが電圧印加点Ｐ２、すなわち、トランジスタＱ２のドレインに接続されているところが異なっている。
【０１８０】
他の構成は第５実施形態と同一構成である。
例えば、プリドライバ２４は、ＣＰＵ２１からのトランジスタＱ２に関するデューティ比駆動信号に基づいて、コンデンサＣ３にチャージした電圧を、ＨＯ端子を介してトランジスタＱ２のゲートに印加する。又、プリドライバ２４は、ＣＰＵ２１からのトランジスタＱ１に関するデューティ比駆動信号に基づいて、印加点Ｐ１の電圧（本実施形態ではＤＣ１２Ｖ）をＬＯ端子を介してトランジスタＱ１のゲートに印加する。
【０１８１】
本実施形態では、制御装置２０は、操舵状態判定手段を構成している。
（作用）
上記のように構成された第１０実施形態の作用を説明する。
【０１８２】
制御装置２０が、第５実施形態と同様にモータ６が力行状態であると判定すると、トランジスタＱ１，Ｑ２を交互にオンオフ制御する（図１２参照）。この結果、コイルＬでエネルギーの蓄積と放出とが繰り返され、トランジスタＱ２のドレイン側に放出の際の高電圧が現れる。
【０１８３】
すなわち、トランジスタＱ１がオンして、トランジスタＱ２がオフすると、トランジスタＱ１を介して接地側に電流が流れる。次にトランジスタＱ１がオフとなると、コイルＬに流れる電流が遮断される。コイルＬ１に流れる電流が遮断されると、この電流の遮断による磁束の変化を妨げるように、オン作動しているトランジスタＱ２のドレイン側に高電圧が発生する。この繰り返しによって、トランジスタＱ２のドレイン側に高電圧が繰り返し発生し、コンデンサＣ２で平滑（充電）され、出力電圧ＶBPIG として点Ｐ２に生じる。
【０１８４】
このようにして、トランジスタＱ２のドレイン電位が上がるため、ブートストラップ回路ＢＳのコンデンサＣ３もブートストラップの働きで上がる。すなわち、トランジスタＱ１をオンすると、トランジスタＱ１のドレインがグランド電位に落ちる。すると、コンデンサＣ３が電圧印加点Ｐ２の電位（トランジスタＱ２のドレイン電位）にチャージされる。又、次にトランジスタＱ１がオフすると、前記トランジスタＱ１のドレイン電位が１２Ｖになるため、ダイオードＤ３とコンデンサＣ３との接続点の電位が「１２Ｖ＋トランジスタＱ２のドレイン電位」となる。
【０１８５】
このように、トランジスタＱ１がオフすると、ダイオードＤ３とコンデンサＣ３の接続点の電位を、トランジスタＱ２のソース電位よりも高くすることができる。
【０１８６】
従って、このコンデンサＣ３の電圧が、トランジスタＱ２に関するデューティ比駆動信号（オン信号の場合）に基づいて、トランジスタＱ２のゲートに印加される。このとき、トランジスタＱ２のゲート電位Ｖｇがソース電位Ｖｓよりも高いため、トランジスタＱ２がオンする。
【０１８７】
又、制御装置２０は、モータ６が回生状態であると判定すると、トランジスタＱ１を全オフし，トランジスタＱ２をオンオフ制御（ＰＷＭ制御）する。
この場合、回生状態であるため、トランジスタＱ１を全オフとしても、モータ６で発生した回生電力のため、トランジスタＱ２のドレイン電位が上がる。このため、トランジスタＱ１のオフによってトランジスタＱ１のドレイン電位が１２Ｖになって、ダイオードＤ３とコンデンサＣ３との接続点の電位が「１２Ｖ＋トランジスタＱ２のドレイン電位」となる。
【０１８８】
この結果、トランジスタＱ１がオフしている場合、ダイオードＤ３とコンデンサＣ３の接続点の電位を、トランジスタＱ２のソース電位よりも高くすることができる。
【０１８９】
従って、このコンデンサＣ３の電圧が、トランジスタＱ２に関するデューティ比駆動信号（オン信号の場合）に基づいて、トランジスタＱ２のゲートに印加される。このとき、トランジスタＱ２のゲート電位Ｖｇがソース電位Ｖｓよりも高いため、トランジスタＱ２がオンする。
【０１９０】
従って、第１０実施形態によれば、下記の効果を奏する。
（１） 第１０実施形態では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいて、モータ６の力行、回生状態を判定する制御装置２０（操舵状態判定手段）を設けた。
【０１９１】
又、第１スイッチング素子及び第２スイッチング素子をｎチャンネル形ＭＯＳＦＥＴのトランジスタＱ１，Ｑ２にて構成した。さらに、トランジスタＱ２のドレインにコンデンサＣ３（ブートストラップコンデンサ）を含むブートストラップ回路ＢＳを接続し、同ブートストラップ回路ＢＳをトランジスタＱ２（第２スイッチング素子）の駆動源として、前記コンデンサＣ３の電位を印可可能に同コンデンサＣ３をトランジスタＱ２のゲートに接続した。
【０１９２】
一方、制御装置２０は、力行状態と判定すると、トランジスタＱ１，Ｑ２を交互にオンオフ制御し、回生状態と判定すると、トランジスタＱ２のみをオンオフ制御した。
【０１９３】
この結果、第１０実施形態においても、回生状態では、トランジスタＱ１を全オフした状態でも、トランジスタＱ２のドレイン電位が回生電力により上がり、結果的に、トランジスタＱ２のゲート電位Ｖｇをソース電位Ｖｓよりも高くする。このため、トランジスタＱ２をオンオフ制御できるため、回生電流をバッテリＢに吸収することができる。
【０１９４】
（２） 第１０実施形態は、第５実施形態のブートストラップ回路ＢＳの接続構成の場合に比較して、下記の利点がある。
第５実施形態では、回生時には、トランジスタＱ１を固定デューティ比α１にて、ＰＷＭ制御する第１期間Ｔａを設けることにより、第２期間ＴｂにてコンデンサＣ３を放電しても、トランジスタＱ２をオンオフ駆動できるようにしていた。それに対して、第１０実施形態では、トランジスタＱ１を全オフにすることができるため、トランジスタＱ１による発熱がなくなり、効率を上げることができる。
【０１９５】
（３） チャージポンプ方式は、コスト的に高い回路となるが、第１０実施形態においては、チャージポンプ方式を採用せず、ダイオードとコンデンサからなる簡単な回路にて構成できるため、コスト的には、チャージポンプ方式よりも安価にすることができる。又、回生時の性能は、チャージポンプ方式と同等の性能を得ることができる。
【０１９６】
１１．第１１実施形態
次に第１１実施形態を図２１及び図２２を参照して説明する。
第１１実施形態は、第２実施形態及び第１実施形態の構成と同一であり、目標出力電圧ＶBPIG＊を可変にしたところが異なっているため、異なるところを中心にして説明する。
【０１９７】
本実施形態のトランジスタＱ１，Ｑ２を制御する制御装置２０について説明する。
図２１は、制御装置２０の機能ブロック図を示している。すなわち、ＣＰＵ２１内部において、プログラムで実行される機能を示す制御ブロック図である。
【０１９８】
同制御ブロック図で図示されている各部は、独立したハードウエアを示すものではなく、ＣＰＵ２１で実行される機能を示す。制御装置２０は昇圧回路制御手段を構成する。
【０１９９】
ＣＰＵ２１は、目標出力電圧設定部１６０、演算器１１０、ＰＩＤ制御部１２０、ＰＷＭ演算部１３０、Ａ／Ｄ変換部１５０を備えている。
前記演算器１１０、ＰＩＤ制御部１２０、ＰＷＭ演算部１３０、Ａ／Ｄ変換部１５０は第１実施形態で説明したので、そちらの説明を参照されたい。
【０２００】
第１実施形態及び第２実施形態では、目標出力電圧ＶBPIG＊を例えば２０Ｖのように一定にしていた。それに対して、本実施形態では、目標出力電圧設定部１６０により、ｑ軸指令電流Ｉq*に応じて、目標出力電圧ＶBPIG＊を可変にしている。具体的には、目標出力電圧設定部１６０は図２１に示すようにｑ軸指令電流Ｉq*が大きい領域Ｍ３では、そうでない領域Ｍ１，Ｍ２に比して目標出力電圧ＶBPIG＊を低下させるように設定する。すなわち、目標出力電圧設定部１６０は、ｑ軸指令電流Ｉq*と目標出力電圧ＶBPIG＊とからなる２次元マップにて構成されており、ＲＯＭ２２に格納されている。そして、ＣＰＵ２１は、ｑ軸指令電流Ｉq*を入力すると、この２次元マップを利用して、目標出力電圧ＶBPIG＊を算出する。
【０２０１】
これは、例えば、据え切り、低速走行時等の大出力時には、モータ回転数の追従性は要求されないので、昇圧させる必要がない。この場合、昇圧用のトランジスタＱ１，Ｑ２を完全に停止してもよい。低速（車速０の場合を含む）走行時ではｑ軸指令電流Ｉq*は大きい領域Ｍ３に入ってくるため、ｑ軸指令電流Ｉq*が大きい領域Ｍ３では目標出力電圧ＶBPIG＊を低下させてやるのである。この結果、昇圧回路１００は昇圧を停止するか、昇圧レベルを領域Ｍ１，Ｍ２よりも低下する。
【０２０２】
又、中高速走行では、ｑ軸指令電流Ｉq*はそれほど必要ではないが、モータ回転数だけ欲しい領域Ｍ２であるので、ｑ軸指令電流Ｉq*が大きい領域Ｍ３より以上のレベルで、昇圧回路１００にて昇圧させるのである。
【０２０３】
又、高速走行では、モータ回転数の追従性が要求されるため、昇圧させる必要がある領域Ｍ１となる。このため、ｑ軸指令電流Ｉq*が大きい領域Ｍ２より以上のレベルで、昇圧回路１００にて昇圧させるのである。
【０２０４】
力行状態及び、回生状態時での制御は図２２に示すように第２実施形態と同様に制御する。
第１１実施形態の効果は下記の効果がある。
【０２０５】
（１） 第１１実施形態においても、第２実施形態と同様の力行時、回生時の制御を行っているため、第２実施形態と同様の効果を奏する。
（２） 第１１実施形態では、制御装置２０（昇圧回路制御手段）は、昇圧回路１００の目標出力電圧ＶBPIG＊を設定する目標出力電圧設定部１６０（目標出力電圧設定手段）と、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいてＰＩＤ制御演算するＰＩＤ制御部１２０（少なくともＰ制御する制御演算手段）と、ＰＩＤ制御部１２０の演算値に基づいてＰＷＭ演算を行いデューティ比を演算するＰＷＭ演算部１３０（ＰＷＭ演算手段）とを含むようにした。そして、ＰＷＭ演算部１３０にて演算されたデューティ比αに基づいて第１、第２スイッチング素子Ｑ１，Ｑ２をオンオフ制御するようにした。
【０２０６】
さらに、目標出力電圧設定部１６０はモータ６の運転状況パラメータであるｑ軸指令電流Ｉq*（電動機制御信号）を入力すると、その値に応じて目標出力電圧ＶBPIG＊を可変にした。
【０２０７】
この結果、据え切り、低速走行時等の大出力時には、モータ回転数の追従性は要求されないので、これらの場合には、そうでない場合に比してｑ軸指令電流Ｉq*が大きい領域Ｍ３では目標出力電圧ＶBPIG＊を低下させる。このため、コイルＬやトランジスタＱ１，Ｑ２での発熱を抑えることができ、ロスがなくなり、効率を上げることができる。
【０２０８】
１２．第１２実施形態
次に第１２実施形態を図２３を参照して説明する。
第１２実施形態は、第１１実施形態の一部を変更したものである。
【０２０９】
第１１実施形態の目標出力電圧設定部１６０は、ｑ軸指令電流Ｉq*と目標出力電圧ＶBPIG＊とからなる２次元マップにて構成した。本実施形態の目標出力電圧設定部１６０は、車速Ｖと目標出力電圧ＶBPIG＊とからなる２次元マップにて構成されているところが異なっている。
【０２１０】
すなわち、本実施形態では、目標出力電圧設定部１６０により、車速Ｖに応じて、目標出力電圧ＶBPIG＊を可変にしている。具体的には、目標出力電圧設定部１６０は図２３に示すように車速Ｖが低速走行領域Ｖ１では、そうでない領域Ｖ２，Ｖ３に比して目標出力電圧ＶBPIG＊を小さくなるように設定する。このマップはＲＯＭ２２に格納されている。そして、ＣＰＵ２１は、車速Ｖを入力すると、この２次元マップを利用して、目標出力電圧ＶBPIG＊を算出する。
【０２１１】
従って、第１２実施形態では、下記の作用をなす。
第１２実施形態においても、第１１実施形態と同様に、据え切り、低速走行時等の大出力時には、モータ回転数の追従性は要求されないので、昇圧させる必要がない。従って、低速走行の場合には、この場合、昇圧用のトランジスタＱ１，Ｑ２を完全に停止してもよい。低速（車速０の場合を含む）走行領域Ｖ１では目標出力電圧ＶBPIG＊を低下させてやるのである。この結果、昇圧回路１００は昇圧を停止するか、昇圧レベルを領域Ｖ２，Ｖ３よりも低下する。
【０２１２】
又、中高速走行領域Ｖ２では、モータ回転数だけ欲しい領域であるので、低速走行領域Ｖ１より以上のレベルで、昇圧回路１００にて昇圧させるのである。
又、高速走行領域Ｖ３では、モータ回転数の追従性が要求されるため、昇圧させる必要がある領域となる。このため、中高速走行領域Ｖ２より以上のレベルで、昇圧回路１００にて昇圧させるのである。
【０２１３】
力行状態及び、回生状態時での制御は第１１実施形態の図２２に示すように同様に制御する。
従って、第１２実施形態は、下記の効果を奏する。
【０２１４】
（１） 第１１実施形態の（１）と同様の効果を奏する。
（２） 第１２実施形態では、制御装置２０（昇圧回路制御手段）は、昇圧回路１００の目標出力電圧ＶBPIG＊を設定する目標出力電圧設定部１６０（目標出力電圧設定手段）と、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいてＰＩＤ制御演算するＰＩＤ制御部１２０（少なくともＰ制御する制御演算手段）と、ＰＩＤ制御部１２０の演算値に基づいてＰＷＭ演算を行いデューティ比を演算するＰＷＭ演算部１３０（ＰＷＭ演算手段）とを含むようにした。そして、ＰＷＭ演算部１３０にて演算されたデューティ比αに基づいて第１、第２スイッチング素子Ｑ１，Ｑ２をオンオフ制御するようにした。
【０２１５】
さらに、目標出力電圧設定部１６０は車両の運転状況パラメータである車速Ｖを入力すると、その値に応じて目標出力電圧ＶBPIG＊を可変にした。
この結果、第１２実施形態では、据え切り、低速走行時等の大出力時には、目標出力電圧ＶBPIG＊を低下するため、コイルＬやトランジスタＱ１，Ｑ２での発熱を抑えることができ、ロスがなくなり、効率を上げることができる。
【０２１６】
１３．第１３実施形態
次に第１３実施形態を図２４を参照して説明する。
第１３実施形態は、第１１実施形態の一部を変更したものである。
【０２１７】
第１１実施形態の目標出力電圧設定部１６０は、ｑ軸指令電流Ｉq*と目標出力電圧ＶBPIG＊とからなる２次元マップにて構成した。それに対して、本実施形態の目標出力電圧設定部１６０は、角速度ω（モータ角速度）と目標出力電圧ＶBPIG＊とからなる２次元マップにて構成されているところが異なっている。
【０２１８】
すなわち、本実施形態では、目標出力電圧設定部１６０により、角速度ωに応じて、目標出力電圧ＶBPIG＊を可変にしている。具体的には、目標出力電圧設定部１６０は図２４に示すように角速度ωが遅い領域ω１では、そうでない領域ω２，ω３に比して目標出力電圧ＶBPIG＊を小さくなるように設定する。このマップは、ＲＯＭ２２に格納されている。そして、ＣＰＵ２１は、角速度ωを入力すると、この２次元マップを利用して、目標出力電圧ＶBPIG＊を算出する。
【０２１９】
従って、第１３実施形態では、下記の作用をなす。
モータ回転数の追従性が問題になってくるのは、モータ６が高速回転している時にモータ６の図示しない巻線に電流を流し込めるかどうかである。このため、モータ角速度ωに応じて出力電圧を上昇させてモータ回転数の追従性を向上させるのである。
【０２２０】
このため、モータ角速度ωが遅い領域ω１は、昇圧させる必要がない。従って、この場合には、この場合、昇圧用のトランジスタＱ１，Ｑ２を完全に停止してもよい。この領域ω１では目標出力電圧ＶBPIG＊を低下させてやるのである。この結果、昇圧回路１００は昇圧を停止するか、昇圧レベルを領域ω２，ω３よりも低下する。
【０２２１】
又、モータ角速度ωが速い領域ω３では、昇圧させる必要がある領域となる。このため、領域ω１より以上のレベルで、昇圧回路１００にて昇圧させるのである。又、領域ω１と領域ω３の中間域ω２では、領域ω１より以上のレベルで、かつ、領域ω３以下のレベルになるように昇圧回路１００にて昇圧させるのである。
【０２２２】
力行状態及び、回生状態時での制御は第１１実施形態の図２２に示すように同様に制御する。
従って、第１３実施形態は、下記の効果を奏する。
【０２２３】
（１） 第１１実施形態の（１）と同様の効果を奏する。
（２） 第１３実施形態では、制御装置２０（昇圧回路制御手段）は、昇圧回路１００の目標出力電圧ＶBPIG＊を設定する目標出力電圧設定部１６０（目標出力電圧設定手段）と、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいてＰＩＤ制御演算するＰＩＤ制御部１２０（少なくともＰ制御する制御演算手段）と、ＰＩＤ制御部１２０の演算値に基づいてＰＷＭ演算を行いデューティ比を演算するＰＷＭ演算部１３０（ＰＷＭ演算手段）とを含むようにした。そして、ＰＷＭ演算部１３０にて演算されたデューティ比αに基づいて第１、第２スイッチング素子Ｑ１，Ｑ２をオンオフ制御するようにした。
【０２２４】
さらに、目標出力電圧設定部１６０はモータ６の運転状況パラメータであるモータ角速度ωを入力すると、その値に応じて目標出力電圧ＶBPIG＊を可変にした。この結果、第１３実施形態では、モータ角速度ωに応じて出力電圧を上昇させてモータ回転数の追従性を向上させた。すなわち、電圧が必要な時のみ出力電圧を昇圧させることにより、常時昇圧する場合に比して、コイルＬ、及びトランジスタＱ１，Ｑ２の発熱を抑えることができる。
【０２２５】
１４．第１４実施形態
次に第１４実施形態を図２５を参照して説明する。
第１４実施形態は、第１１実施形態の一部を変更したものである。
【０２２６】
第１１実施形態の目標出力電圧設定部１６０は、ｑ軸指令電流Ｉq*と目標出力電圧ＶBPIG＊とからなる２次元マップにて構成した。それに対して、本実施形態の目標出力電圧設定部１６０は、操舵トルクτと目標出力電圧ＶBPIG＊とからなる２次元マップにて構成されているところが異なっている。
【０２２７】
すなわち、本実施形態では、目標出力電圧設定部１６０により、操舵トルクτに応じて、目標出力電圧ＶBPIG＊を可変にしている。具体的には、目標出力電圧設定部１６０は図２５に示すように操舵トルクτが小さい領域τ１では、そうでない領域τ２，τ３に比して目標出力電圧ＶBPIG＊を小さくなるように設定する。このマップは、ＲＯＭ２２に格納されている。そして、ＣＰＵ２１は、操舵トルクτを入力すると、この２次元マップを利用して、目標出力電圧ＶBPIG＊を算出する。
【０２２８】
従って、第１４実施形態では、下記の作用をなす。
モータ回転数の追従性が問題になってくるのは、モータ６が高速回転して逆起電力が大きくなった場合である。この場合、モータ６に電流を流しこめなくなるため、アシスト力が低下して操舵トルクが大きくなってしまう。
【０２２９】
このため、操舵トルクτをモニタし、操舵トルクτに応じて出力電圧を上昇させてモータ６に電流を流し込めるようにし、追従性を向上するのである。
具体的には、操舵トルクτに応じて出力電圧を上昇させてモータ回転数の追従性を向上させるのである。
【０２３０】
このため、操舵トルクτが小さい領域τ１は、昇圧させる必要がない。従って、この場合には、この場合、昇圧用のトランジスタＱ１，Ｑ２を完全に停止してもよい。この領域τ１では目標出力電圧ＶBPIG＊を低下させてやるのである。この結果、昇圧回路１００は昇圧を停止するか、昇圧レベルを領域τ２，τ３よりも低下する。
【０２３１】
又、操舵トルクτが大きい領域τ３では、昇圧させる必要がある領域となる。このため、領域τ１より以上のレベルで、昇圧回路１００にて昇圧させるのである。又、領域τ１と領域τ３の中間域τ２では、領域τ１より以上のレベルで、かつ、領域τ以下のレベルになるように昇圧回路１００にて昇圧させるのである。
【０２３２】
力行状態及び、回生状態時での制御は第１１実施形態の図２２に示すように同様に制御する。
従って、第１４実施形態は、下記の効果を奏する。
【０２３３】
（１） 第１１実施形態の（１）と同様の効果を奏する。
（２） 第１４実施形態では、制御装置２０（昇圧回路制御手段）は、昇圧回路１００の目標出力電圧ＶBPIG＊を設定する目標出力電圧設定部１６０（目標出力電圧設定手段）と、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいてＰＩＤ制御演算するＰＩＤ制御部１２０（制御演算手段）と、ＰＩＤ制御部１２０の演算値に基づいてＰＷＭ演算を行いデューティ比を演算するＰＷＭ演算部１３０（ＰＷＭ演算手段）とを含むようにした。そして、ＰＷＭ演算部１３０にて演算されたデューティ比αに基づいて第１、第２スイッチング素子Ｑ１，Ｑ２をオンオフ制御するようにした。
【０２３４】
さらに、目標出力電圧設定部１６０は車両の運転状況パラメータである操舵トルクτを入力すると、その値に応じて目標出力電圧ＶBPIG＊を可変にした。
この結果、第１４実施形態では、操舵トルクτに応じて出力電圧を上昇させてモータ回転数の追従性を向上させた。すなわち、電圧が必要な時のみ出力電圧を昇圧させることにより、常時昇圧する場合に比して、コイルＬ、及びトランジスタＱ１，Ｑ２の発熱を抑えることができる。
【０２３５】
１５．第１５実施形態
次に第１５実施形態を図２６を参照して説明する。
第１５実施形態は、第２実施形態の一部を変更したものである。
【０２３６】
本実施形態では、第２実施形態の構成にさらに、第６実施形態（図１４参照）で説明したガード機能部１４０が設けられている。なお、第６実施形態では、ガード機能部１４０は、回生時のみガード作用を行ったが、本実施形態では、力行時と回生時には第２実施形態の図７に示すようにトランジスタＱ１，Ｑ２をオンオフ制御し、この制御中に、ガード機能部１４０を作用させるようにしている。
【０２３７】
本実施形態のガード機能部１４０は、何らかの理由によりＰＷＭ演算部１３０にてデューティ比αを算出した結果が、α０を超える場合には、デューティ比αとして、α０が決定される。
【０２３８】
従って、第１５実施形態では、力行時及び回生時のいずれにおいても、ＰＷＭ演算部１３０にて演算されたデューティ比αがα０を超える場合には、ガード機能部１４０にてα０に設定される。このため、昇圧回路１００の出力電圧が異常に大きくなることがなく、この結果、昇圧回路１００が破損する虞はない。
【０２３９】
従って、第１５実施形態では、第２実施形態の作用効果を奏する以外にさらに下記の効果を奏する。
（１） 第１５実施形態では、制御装置２０（昇圧回路制御手段）は、昇圧回路１００の目標出力電圧ＶBPIG＊を設定する目標出力電圧設定部１６０（目標出力電圧設定手段）と、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差に基づいてＰＩＤ制御演算するＰＩＤ制御部１２０（制御演算手段）と、ＰＩＤ制御部１２０の演算値に基づいてＰＷＭ演算を行いデューティ比を演算するＰＷＭ演算部１３０（ＰＷＭ演算手段）とを含むようにした。そして、ＰＷＭ演算部１３０にて演算されたデューティ比αに基づいて第１、第２スイッチング素子Ｑ１，Ｑ２をオンオフ制御するようにした。
【０２４０】
そして、制御装置２０（昇圧回路制御手段）は、α０（所定デューティ比）を越えてＰＷＭ制御しないように、デューティ制限するようにした。
この結果、ＲＡＭ２３に故障が生じたり、何らかの原因でモニタしている出力電圧ＶBPIG が異常値のときＰＷＭ演算部１３０の演算結果であるデューティ比αが大きくなる場合がある。本実施形態では、このような場合、ガード機能部１４０によりデュティー制限を設けているため、力行時及び回生時のいずれにおいても昇圧回路１００の破損を防止することができる。
【０２４１】
○ 第１６〜２２実施形態
前記第１〜１５実施形態の各実施形態は、アシスト制御を実行中に、力行及び回生のための昇圧回路制御（以下、昇圧制御という。）を行うものである。それに対して、第１６〜２２実施形態は、上記のような昇圧制御を行っている際に、昇圧回路１００自体に不具合が生じた場合の制御の実施形態である。
【０２４２】
第１６〜２２実施形態では、説明の便宜上後記するＳ３０の「通常の昇圧制御」は、第２実施形態で説明した昇圧制御が行われていることを前提として説明するが、これに限定されるものではない。もちろん、第１〜１５実施形態のいずれの昇圧制御を前提としても以下の第１６〜２２実施形態を実現することは可能である。
【０２４３】
１６．第１６実施形態
次に第１６実施形態を図２７を参照して説明する。
第１６実施形態は、第１５実施形態の構成にさらに、制御装置２０が図２７の制御を行うところが異なっている。
【０２４４】
図２７は、制御装置２０のＣＰＵ２１が実行する昇圧回路１００の昇圧制御と、アシスト制御を行うルーチンである。この制御プログラムはＲＯＭ２２に予め格納されている。
【０２４５】
ステップ（以下、ステップをＳという）１０では、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの偏差（ＶBPIG＊−ＶBPIG）が第１基準値λ１（＞０）以上か否かを判定する。なお、第１基準値λ１は予めＲＯＭ２２に格納されており、オープン故障又はショート故障を判定するために、予め試験等で得られた値である。このＳ１０では、トランジスタＱ１がオープン故障しているか、又はトランジスタＱ２がショート故障しているか否かを判定するのである。すなわち、トランジスタＱ１がオープン故障している場合や、トランジスタＱ２がショート（短絡）故障している場合には、出力電圧ＶBPIGは上昇しないため、第１基準値λ１以上の偏差があれば、トランジスタＱ１のオープン故障又はトランジスタＱ２のショート故障とするのである。
【０２４６】
第１基準値λ１未満のときは、オープン故障又はショート故障ではなく正常であるためＳ２０で時間計測カウンタTime１を０にリセットし、Ｓ３０で通常の昇圧制御とアシスト制御を行い、Ｓ１０に戻る。
【０２４７】
本実施形態において、判定値は、（目標出力電圧ＶBPIG＊−第１基準値λ１）に相当する。すなわち、Ｓ１０で行う偏差（ＶBPIG＊−ＶBPIG）≧第１基準値λ１か否かの判定は、（目標出力電圧ＶBPIG＊−第１基準値λ１）≧出力電圧ＶBPIGを判定することと同じだからである。
【０２４８】
なお、通常の昇圧制御とは、力行時及び回生時の制御を含むものであり、具体的には、第２実施形態で説明した図７に示す力行時及び回生時におけるトランジスタＱ１、トランジスタＱ２のオンオフ制御を行う。
【０２４９】
Ｓ１０で第１基準値λ１以上の場合には、オープン故障又はショート故障であるとしてＳ４０で、時間計測カウンタTime１をインクリメントし、Ｓ５０で第１所定時間Ｔ１経過したか否かを時間計測カウンタTime１に基づいて判定する。オープン故障又はショート故障が第１所定時間Ｔ１経過していなければ、昇圧回路１００は正常であると判定してＳ１０にリターンする。このＳ５０で経過時間を判定するのは、たまたまそのような場合があったとしても、オープン故障又はショート故障が回復する場合があるから、これを排除するためである。
【０２５０】
Ｓ５０において、第１所定時間Ｔ１経過していたときは、昇圧回路１００は異常であると判定して、Ｓ６０で昇圧制御を中止し、代わりに、トランジスタＱ１を常時オフするとともに、トランジスタＱ２を常時オンする。この処理は、実際には、トランジスタＱ１はオープン故障しているか、或いはトランジスタＱ２がショート故障しているが、制御においても、実際にトランジスタＱ１をオフ制御及びトランジスタＱ２をオン制御するのである。
【０２５１】
又、仮にトランジスタＱ１がオープン故障であって、トランジスタＱ２が正常な場合であっても、トランジスタＱ２をオン制御することにより、回生時に回生電流がバッテリＢに流れるようにするのである。
【０２５２】
続くＳ７０でインストルメントパネル等に設けられた図示しない警告灯に警告信号（報知信号）を出力してを表示制御し、Ｓ８０ではバッテリ電圧（１２Ｖ）によるアシスト制御を実行する。
【０２５３】
すなわち、昇圧回路１００での昇圧制御は中止にするが、バッテリ電圧でのアシスト制御は可能であるので、この電圧の下で、アシスト制御を実行するのである。従って、回生時には、回生電流をトランジスタＱ２を介してバッテリＢに流す。
【０２５４】
本実施形態では、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
第１６実施形態によれば、第１５実施形態の作用効果を奏するとともにさらに、下記の効果がある。
【０２５５】
（１） 第１６実施形態では、制御装置２０は、昇圧回路１００の出力電圧ＶBPIG（状態パラメータ）を検出する状態パラメータ検出手段、及び、出力電圧ＶBPIGと判定値である（目標出力電圧ＶBPIG＊−第１基準値λ１）とを比較して昇圧回路１００が正常か否かを判定する判定手段として機能させている。
【０２５６】
そして、制御装置２０は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路１００の昇圧制御を中止するようにした（Ｓ６０参照）。
この結果、昇圧回路１００が故障している場合には、昇圧回路１００の昇圧制御を中止することができる。この結果、昇圧回路１００の異常時における昇圧回路１００の破壊を防止することができる。
【０２５７】
（２） 本実施形態では、昇圧回路１００が正常でない場合には、警告灯（報知手段）にて報知するようにした。この結果、車両の運転者に昇圧回路１００の故障を知らせることができる。
【０２５８】
（３） 本実施形態では、昇圧回路１００が正常でない場合に、特に、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの差が第１基準値λ１以上の場合、トランジスタＱ１がオープン故障又はトランジスタＱ２がショート故障していると判定した（故障判定）。
【０２５９】
そして、この場合には、トランジスタＱ１（第１スイッチング素子）を常時オフ制御し、トランジスタＱ２（第２スイッチング素子）を常時オン制御するようにした。
【０２６０】
この結果、昇圧回路１００で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で継続実行できるとともに、回生時においては、回生電流をバッテリＢに吸収させることができる。
【０２６１】
（４） 本実施形態では、
出力電圧ＶBPIG≦（目標出力電圧ＶBPIG＊−第１基準値λ１）
のとき、トランジスタＱ１がオープン故障又はトランジスタＱ２がショート故障していると判定することができる。
【０２６２】
（５） 第１６実施形態では、制御装置２０（判定手段）は、異常状態が第１所定時間Ｔ１継続しているときに、昇圧回路１００に異常が生じていると判定した。第１所定時間Ｔ１内での異常状態の場合には、異常と判定しないため、第１所定時間Ｔ１内で異常状態が回復した場合を排除することができる。
【０２６３】
１７．第１７実施形態
第１７実施形態を図２８及び図２９を参照して説明する。
本実施形態では、第１６実施形態のハード構成に、さらに、図２８に示すようにバッテリＢと印加点Ｐ１と接続点に、電源リレー２００が設けられている。電源リレー２００は制御装置２０の制御信号により、オンオフする。なお、制御装置２０が起動された状態では、電源リレー２００は制御装置２０にてオン状態に制御されているものとする。
【０２６４】
さらに、モータ駆動装置３５のＦＥＴ８１ＵとＦＥＴ８２Ｕの接続点８３Ｕとモータ６のＵ相の巻線の接続点間には，相開放リレー２１０が設けられている。又、モータ駆動装置３５のＦＥＴ８１ＷとＦＥＴ８２Ｗの接続点８３Ｗとモータ６のＷ相の巻線の接続点間には，相開放リレー２２０が設けられている。両相開放リレー２１０，２２０は制御装置２０の制御信号により、オンオフする。なお、制御装置２０が起動された状態では、両相開放リレー２１０，２２０は制御装置２０にてオン状態に制御されているものとする。
【０２６５】
電源リレー２００は第１開閉手段に相当し、印加点Ｐ１はバッテリ電圧供給部に相当する。前記相開放リレー２１０，２２０は第２開閉手段に相当する。
又、本実施形態では、第１６実施形態の制御中、図２９に示すようにＳ１０の代わりにＳ１０Ａの判定を行うとともに、Ｓ６０〜Ｓ８０の代わりに、Ｓ９０及びＳ１００の処理を行った後、制御を終了するところが異なっている。他のステップは同じであるため、同じステップ符号を付して説明を省略する（以下の各実施形態についても同一ステップについては同一符号を付してその説明を省略することとする。）。
【０２６６】
Ｓ１０Ａでは、出力電圧ＶBPIGと目標出力電圧ＶBPIG＊との偏差（ＶBPIG−ＶBPIG＊）が第２基準値λ２（＞０）以上か否かを判定する。なお、第２基準値λ２は予めＲＯＭ２２に格納されており、前記オープン故障を判定するために、予め試験等で得られた値である。このＳ１０Ａでは、トランジスタＱ２がオープン故障しているか否かを判定するのである。トランジスタＱ２がオープン故障している場合には、回生時には回生電流がバッテリＢに流れず、コンデンサＣ２が放電できないため、出力電圧ＶBPIGは上昇する。このため第２基準値λ２以上の偏差があれば、トランジスタＱ２がオープン故障していると判定するのである。
【０２６７】
偏差が第２基準値λ２未満のときは、Ｓ２０に移行する。又、偏差が第２基準値λ２以上のときは、Ｓ４０を介してＳ５０に移行する。
本実施形態において、判定値は、（第２基準値λ２＋目標出力電圧ＶBPIG＊）に相当する。すなわち、Ｓ１０Ａで行う偏差（ＶBPIG−ＶBPIG＊）≧第２基準値λ２か否かの判定は、出力電圧ＶBPIG≧（第２基準値λ２＋目標出力電圧ＶBPIG＊）を判定することと同じだからである。
【０２６８】
Ｓ５０において、所定時間経過していると判定した場合には、Ｓ９０に移行する。
Ｓ９０では、相開放リレー２１０，２２０へオフ制御信号を印加し、両相開放リレー２１０，２２０を開放するとともに、トランジスタＱ１，Ｑ２への昇圧制御のためのデューティ比駆動信号の出力を中止する。又、これと同時に制御装置２０は電源リレー２００をオフ制御する。
【０２６９】
この結果、昇圧回路１００、及びモータ６の２相（Ｕ相、Ｗ相）の巻線の電力供給が行われないように遮断される。
この後、Ｓ１００において、インストルメントパネル等に設けられた図示しない警告灯に対して警告信号（報知信号）を出力して表示制御し、図２９の制御ルーチンを終了する。
【０２７０】
本実施形態においても、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
第１７実施形態では第１６実施形態の（５）の効果を奏するとともに下記の効果を奏する。
【０２７１】
（１） 本実施形態では、制御装置２０は、昇圧回路１００の出力電圧ＶBPIG（状態パラメータ）を検出する状態パラメータ検出手段と、及び、出力電圧ＶBPIGと判定値である（第２基準値λ２＋目標出力電圧ＶBPIG＊）とを比較して昇圧回路１００が正常か否かを判定する判定手段として機能させている。
【０２７２】
そして、制御装置２０は昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路１００の昇圧制御を中止するようにした（Ｓ９０参照）。
この結果、昇圧回路１００が故障している場合には、昇圧回路１００の昇圧制御を中止することができる。
【０２７３】
（２） 又、第１６実施形態と同様に昇圧回路１００が正常でない場合には、警告灯（報知手段）にて報知するようにした。この結果、第１６実施形態と同様の効果を奏する。
【０２７４】
（３） さらに、本実施形態では、昇圧回路１００が正常でない場合に、特に、出力電圧ＶBPIGと目標出力電圧ＶBPIG＊との偏差が第２基準値λ２以上の場合、トランジスタＱ２がオープン故障していると判定した。
【０２７５】
そして、この場合には、電源リレー２００（第１開閉手段）を作動して、昇圧回路１００への電力供給を停止した。又、相開放リレー２１０，２２０（第２開閉手段）へオフ制御信号を印加して、両相開放リレー２１０，２２０を開放し、モータ６に係る２相の巻線への電力供給を遮断した。
【０２７６】
この結果、昇圧回路１００が故障している場合には、マニュアルステアリングに移行させ、モータ６が回生時においても回生電流が、昇圧回路１００に流れることがなくなる。このため、昇圧回路１００を構成しているコンデンサＣ２等の回路素子やモータ駆動装置３５の各回路素子の破壊を防止することができる。
【０２７７】
（４） 本実施形態では、
出力電圧ＶBPIG≧（第２基準値λ２＋目標出力電圧ＶBPIG＊）
のとき、トランジスタＱ２がオープン故障していると判定することができる。
【０２７８】
１８．第１８実施形態
第１８実施形態を図３０を参照して説明する。
本実施形態のハード構成は、第１７実施形態のハード構成と同じである。
【０２７９】
又、本実施形態では、図３０に示すように、第１６実施形態の図２７のルーチンの一部（図２７参照）と、第１７実施形態のルーチンの一部（図２９参照）とを合わせたものにされている。
【０２８０】
すなわち、第１８実施形態の昇圧回路１００の昇圧制御と、アシスト制御を行うルーチンは、Ｓ１０〜Ｓ５０，Ｓ９０，Ｓ１００の各ステップからなる。
本実施形態においても、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
【０２８１】
従って、第１８実施形態では、下記の効果を奏する。
（１） 本実施形態では、第１６実施形態に記載の構成を備えるため、第１６実施形態の（１）、（２）、（４）、（５）と同一の効果を奏する。
【０２８２】
（２） 本実施形態では、昇圧回路１００が正常でない場合に、特に、目標出力電圧ＶBPIG＊と出力電圧ＶBPIGとの差が第１基準値λ１以上の場合、トランジスタＱ１がオープン故障又はトランジスタＱ２がショート故障していると判定した。
【０２８３】
そして、この場合には、第１７実施形態と同様に作動して、昇圧回路１００及びモータ６に係る２相の巻線への電力供給を遮断した。
この結果、昇圧回路１００が故障している場合には、マニュアルステアリングに移行させ、モータ６が回生時においても回生電流が、昇圧回路１００に流れることがなくなる。このため、昇圧回路１００を構成しているコンデンサＣ２等の回路素子やモータ駆動装置３５の各回路素子の破壊を防止することができる。
【０２８４】
１９．第１９実施形態
第１９実施形態を図３１、図３２を参照して説明する。
本実施形態のハード構成は、第１７実施形態と同じ構成を備え、さらに、トランジスタＱ１のドレイン電圧ＶPIG2が検出できるように、トランジスタＱ１のドレインが制御装置２０の電圧入力ポートに接続されている。
【０２８５】
そして、本実施形態の昇圧回路１００の昇圧制御と、アシスト制御を行うルーチンは、図３２に示すように、第１８実施形態のルーチンのＳ１０の代わりにＳ１１０の判定が行われるところが異なっている。他のステップは第１８実施形態と同じである。
【０２８６】
Ｓ１１０では、トランジスタＱ１がショートしているか否かを判断するために、入力したドレイン電圧ＶPIG2が第３基準値λ３（判定値）以下か否かを判定する。なお、第３基準値λ３は予めＲＯＭ２２に格納されており、ショート故障を判定するために、予め試験等で得られた値であってグランド電位に近い値である。このＳ１１０で、ドレイン電圧ＶPIG2が第３基準値λ３以下であると判定した場合には、トランジスタＱ１がショート故障しているとして、Ｓ４０に移行する。又、ドレイン電圧ＶPIG2が第３基準値λ３を超えている場合には、ショート故障していないものと判定し、Ｓ２０に移行する。
【０２８７】
本実施形態においても、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
従って、第１９実施形態では、下記の効果を奏する。
【０２８８】
（１） 第１９実施形態では、制御装置２０は、昇圧回路１００の状態パラメータであるトランジスタＱ１のドレイン電圧ＶPIG2を検出する状態パラメータ検出手段、及び、ドレイン電圧ＶPIG2と判定値である第３基準値λ３とを比較して昇圧回路１００が正常か否かを判定する判定手段として機能させている。
【０２８９】
そして、制御装置２０は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路１００の昇圧制御を中止するようにした（Ｓ９０参照）。
この結果、昇圧回路１００が故障している場合には、昇圧回路１００の昇圧制御を中止することができる。
【０２９０】
（２） 第１６実施形態の（２）、（５）と同様の効果を奏する。
（３） 第１９実施形態では、昇圧回路１００が正常でない場合に、特に、トランジスタＱ１のドレイン電圧ＶPIG2が第３基準値λ３以下であると判定した場合には、トランジスタＱ１がショート故障していると判定した。そして、この場合には、第１７実施形態と同様に作動し、昇圧回路１００及びモータ６に係る２相の巻線への電力供給を遮断した。
【０２９１】
仮にトランジスタＱ１がショート故障していると、バッテリＢからコイルＬを介してグランドに短絡電流が流れてしまい、短絡電流が流れる回路素子が異常発熱する虞がある。
【０２９２】
それに対して、本実施形態では、上記のように構成したので、短絡電流による異常発熱の発生を防止することができる。
又、昇圧回路１００が故障している場合には、マニュアルステアリングに移行させ、モータ６が回生時においても回生電流が、昇圧回路１００に流れることがなくなる。このため、昇圧回路１００を構成しているコンデンサＣ２等の回路素子やモータ駆動装置３５の各回路素子の破壊を防止することができる。
【０２９３】
（４） 第１９実施形態では、制御装置２０（状態パラメータ検出手段）は、状態パラメータとしてトランジスタＱ１（第１スイッチング素子）のドレイン電圧ＶPIG2を検出し、制御装置２０（判定手段）は、ドレイン電圧ＶPIG2が第３基準値λ３（判定値）以下のとき、昇圧回路１００が異常と判定した。
【０２９４】
この結果、トランジスタＱ１がショート故障していると判定できる。
２０．第２０実施形態
第２０実施形態を図３３を参照して説明する。
【０２９５】
本実施形態のハード構成は、第１７実施形態と同様のハード構成としている。
そして、本実施形態の昇圧回路１００の昇圧制御と、アシスト制御を行うルーチンは図３３に示すように、第１８実施形態のルーチンのＳ１０の代わりにＳ１２０の判定が行われるところが異なっている。他のステップは第１８実施形態と同じである。
【０２９６】
Ｓ１２０では、トランジスタＱ２がオープン故障しているか否かを判断するために、入力した出力電圧ＶBPIGが第４基準値λ４（判定値）以上か否かを判定する。なお、第４基準値λ４は予めＲＯＭ２２に格納されており、オープン故障を判定するために、予め試験等で得られた値である。このＳ１２０で、出力電圧ＶBPIGが第４基準値λ４以上であると判定した場合には、トランジスタＱ２がオープン故障しているとして、Ｓ４０に移行する。又、出力電圧ＶBPIGが第４基準値λ４を未満の場合には、オープン故障していないものと判定し、Ｓ２０に移行する。
【０２９７】
本実施形態においても、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
従って、第２０実施形態では、下記の効果を奏する。
【０２９８】
（１） 本実施形態では、制御装置２０は、昇圧回路１００の出力電圧ＶBPIG（状態パラメータ）を検出する状態パラメータ検出手段、及び、出力電圧ＶBPIGと判定値である第４基準値λ４とを比較して昇圧回路１００が正常か否かを判定する判定手段として機能させている。
【０２９９】
そして、制御装置２０は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路１００の昇圧制御を中止するようにした。
この結果、昇圧回路１００が故障している場合には、昇圧回路１００の昇圧制御を中止することができる。
【０３００】
（２） 第１６実施形態の（２）、（５）と同様の効果を奏する。
（３） 本実施形態では、昇圧回路１００が正常でない場合に、特に、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）が第４基準値λ４以上であると判定した場合には、トランジスタＱ２がオープン故障していると判定した。
【０３０１】
そして、この場合には、第１７実施形態と同様に作動し、昇圧回路１００及びモータ６に係る２相の巻線への電力供給を遮断した。
この結果、昇圧回路１００が故障している場合には、マニュアルステアリングに移行させ、モータ６が回生時においても回生電流が、昇圧回路１００に流れることがなくなる。このため、昇圧回路１００を構成しているコンデンサＣ２等の回路素子やモータ駆動装置３５の各回路素子の破壊を防止することができる
（４） 第２０実施形態では、制御装置２０（状態パラメータ検出手段）は、状態パラメータとしてトランジスタＱ２（第２スイッチング素子）のドレイン電圧（出力電圧ＶBPIG）を検出し、制御装置２０（判定手段）は、ドレイン電圧（出力電圧ＶBPIG）が第４基準値λ４（判定値）以上のとき、昇圧回路１００が異常と判定した。
【０３０２】
この結果、トランジスタＱ２がオープン故障していると判定できる。
２１．第２１実施形態
第２１実施形態を図３４を参照して説明する。
【０３０３】
本実施形態のハード構成は、第１７実施形態と同じハード構成としている。
そして、本実施形態の昇圧回路１００の昇圧制御と、アシスト制御を行うルーチンは図３４に示すように、第１８実施形態のルーチンのＳ１０の代わりにＳ１３０の判定が行われるところが異なっている。他のステップは第１８実施形態と同じである。
【０３０４】
Ｓ１３０では、トランジスタＱ２がモータ駆動装置３５を構成する回路間で地絡故障しているか否かを判断するために、入力した出力電圧ＶBPIGが第５基準値λ５（判定値）以下か否かを判定する。なお、第５基準値λ５は予めＲＯＭ２２に格納されており、地絡故障を判定するために、予め試験等で得られた値であってグランド電位に近い値である。
【０３０５】
このＳ１３０で、出力電圧ＶBPIGが第５基準値λ５以下であると判定した場合には、トランジスタＱ２が地絡故障しているとして、Ｓ４０に移行する。又、出力電圧ＶBPIGが第５基準値λ５を超えている場合には、地絡故障していないものと判定し、Ｓ２０に移行する。
【０３０６】
本実施形態においても、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、及び判定手段に相当する。
従って、第２１実施形態では、下記の効果を奏する。
【０３０７】
（１） 本実施形態では、制御装置２０は、昇圧回路１００の出力電圧ＶBPIG（状態パラメータ）を検出する状態パラメータ検出手段、及び、出力電圧ＶBPIGと判定値である第５基準値λ５とを比較して昇圧回路１００が正常か否かを判定する判定手段として機能させている。
【０３０８】
そして、制御装置２０は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路１００の昇圧制御を中止するようにした。
この結果、昇圧回路１００が故障している場合には、昇圧回路１００の昇圧制御を中止することができる。
【０３０９】
（２） 第１６実施形態の（２）、（５）と同様の効果を奏する。
（３） 本実施形態では、昇圧回路１００が正常でない場合に、特に、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）が第５基準値λ５以下であると判定した場合には、トランジスタＱ２が地絡故障していると判定した。
【０３１０】
そして、この場合には、第１７実施形態と同様に作動し、昇圧回路１００及びモータ６に係る２相の巻線への電力供給を遮断した。
この結果、昇圧回路１００が故障している場合には、マニュアルステアリングに移行させ、モータ６が回生時においても回生電流が、昇圧回路１００に流れることがなくなる。このため、昇圧回路１００を構成しているコンデンサＣ２等の回路素子やモータ駆動装置３５の各回路素子の破壊を防止することができる
（４） 第２１実施形態では、制御装置２０（状態パラメータ検出手段）は、状態パラメータとしてトランジスタＱ２（第２スイッチング素子）のドレイン電圧（出力電圧ＶBPIG）を検出し、制御装置２０（判定手段）は、ドレイン電圧（出力電圧ＶBPIG）が第５基準値λ５（判定値）以下のとき、昇圧回路１００が異常と判定した。
【０３１１】
この結果、トランジスタＱ２が地絡故障していると判定できる。
２２−１．第２２実施形態
第２２実施形態を図３５及び図３６を参照して説明する。
【０３１２】
本実施形態のハード構成は、第１７実施形態のハード構成にさらに、図３５に示すようにトランジスタＱ１のソース側に電流検出器１８０が設けられている。電流検出器１８０はトランジスタＱ１に流れる電流Ｉを検出して、その検出した信号（検出信号）を制御装置２０の電流入力ポートに入力する。なお、電流検出器１８０は、トランジスタＱ１のソース側に設けたが、ドレイン側に接続してもよい。
【０３１３】
図３６は、制御装置２０のＣＰＵ２１が実行する昇圧回路１００の昇圧制御と、アシスト制御を行うルーチンである。
この制御ルーチンを開始すると、Ｓ２００では、力行時におけるトランジスタＱ１に流れる電流Ｉを電流検出器１８０が検出した検出信号に基づいて検出する。Ｓ２１０では、前記電流Ｉが判定値である第１電流基準値Ｋ１と比較する。なお、第１電流基準値Ｋ１は予めＲＯＭ２２に格納されており、トランジスタＱ１のショート故障を判定するために、予め試験等で得られた値である。トランジスタＱ１がショート故障した場合には、そうでない場合に比べて大電流が流れるため、この大電流が流れたか否かを第１電流基準値Ｋ１にて判定するのである。
【０３１４】
電流Ｉが第１電流基準値Ｋ１以上の場合には、トランジスタＱ１がショート故障しているとしてＳ２２０で時間計測カウンタTime２をインクリメントし、Ｓ２３０で第２所定時間Ｔ２経過したか否かを時間計測カウンタTime２に基づいて判定する。
【０３１５】
ショート故障が第２所定時間Ｔ２経過していなければ、昇圧回路１００は正常であると判定してＳ２００にリターンする。このＳ２３０で経過時間を判定するのは、たまたまそのような場合があったとしても、ショート故障が回復する場合があるから、これを排除するためである。
【０３１６】
第２所定時間Ｔ２経過していたときは、昇圧回路１００は異常であると判定して、Ｓ２４０において、インストルメントパネル等に設けられた図示しない警告灯に対して警告信号（報知信号）を出力して表示制御する。続く、Ｓ２５０では、相開放リレー２１０，２２０へオフ制御信号を印加し、両相開放リレー２１０，２２０を開放するとともに、トランジスタＱ１，Ｑ２への昇圧制御のためのデューティ比駆動信号の出力を中止する。又、これと同時に制御装置２０は電源リレー２００をオフ制御する。この結果、昇圧回路１００、及びモータ６の２相（Ｕ相、Ｗ相）の巻線の電力供給が行われないように遮断される。すなわち、昇圧回路１００及びモータ６の電力供給を停止することにより、マニュアルステアリングとする。この処理後、本制御ルーチンを終了する。
【０３１７】
Ｓ２１０において、電流Ｉが第１電流基準値Ｋ１未満の場合には、トランジスタＱ１はショート故障ではないと判定し、次にＳ２６０で電流Ｉが第２電流基準値Ｋ２以上か否かを判定する。なお、第２電流基準値Ｋ２（＜Ｋ１）は予めＲＯＭ２２に格納されており、トランジスタＱ２のショート故障を判定するために、予め試験等で得られた値である。
【０３１８】
なお、力行時において、トランジスタＱ１が正常に作動し、トランジスタＱ２がショート故障している場合、トランジスタＱ１がオンした瞬間にトランジスタＱ２に短絡電流が流れる。そして、トランジスタＱ１がオフすると、トランジスタＱ２の短絡電流が遮断される。このとき、トランジスタＱ２がショート故障している場合、トランジスタＱ１がショート故障している場合に比してトランジスタＱ１に流れる電流（トランジスタＱ１がオン時の電流）は少ない。従って、第２電流基準値Ｋ２はトランジスタＱ１がショート故障時に流れる電流値より小さい値であって、トランジスタＱ２がショート故障しているときに流れる電流を判定できる値とされている。
【０３１９】
Ｓ２６０において、電流Ｉが第２電流基準値Ｋ２以上の場合には、トランジスタＱ２がショート故障であると判定し、Ｓ２７０でＳ２２０とは異なる他の時間計測カウンタTime３をインクリメントする。次のＳ２８０で第３所定時間Ｔ３経過したか否かを時間計測カウンタTime３に基づいて判定する。
【０３２０】
ショート故障が第３所定時間Ｔ３経過していなければ、昇圧回路１００は正常であると判定してＳ２００にリターンする。このＳ２８０で経過時間を判定するのは、たまたまそのような場合があったとしても、ショート故障が回復する場合があるから、これを排除するためである。
【０３２１】
第３所定時間Ｔ３経過していたときは、昇圧回路１００は異常であると判定して、Ｓ２９０で、Ｓ２４０と同様に警告灯に対して警告信号（報知信号）を出力して表示制御する。続く、Ｓ３００では、Ｓ２５０と同様に処理してマニュアルステアリングとする。この処理後、本制御ルーチンを終了する。
【０３２２】
又、Ｓ２６０において、電流Ｉが第２電流基準値Ｋ２未満のときは、両トランジスタＱ１，Ｑ２ともショート故障ではなく正常であるため、Ｓ３１０で両時間計測カウンタTime２，Time３を０にリセットし、Ｓ３２０で通常の昇圧制御とアシスト制御を行い、Ｓ２１０に戻る。
【０３２３】
第２２実施形態においても、制御装置２０は第２実施形態で説明した各手段に相当し、又、判定手段に相当する。又、制御装置２０及び電流検出器１８０とにより状態パラメータ検出手段を構成している。
【０３２４】
従って、第２２実施形態では、下記の効果を奏する。
（１） 本実施形態では、制御装置２０と電流検出器１８０とにより、昇圧回路１００の状態パラメータであるトランジスタＱ１に流れる電流（状態パラメータ）を検出する状態パラメータ検出手段とした。又、制御装置２０は、前記電流Ｉと判定値である第１電流基準値Ｋ１及び第２電流基準値Ｋ２とを比較して昇圧回路１００が正常か否かを判定する判定手段として機能させている（Ｓ２１０，Ｓ２６０）。
【０３２５】
そして、制御装置２０は、昇圧回路制御手段として、前記判定した結果に応じて、昇圧回路１００の昇圧制御を中止するようにした（Ｓ２５０，Ｓ３００）。この結果、昇圧回路１００が故障している場合には、昇圧回路１００の昇圧制御を中止することができる。
【０３２６】
（２） 第１６実施形態の（２）と同様の効果を奏する（Ｓ２４０，２９０参照）。
（３） 第２２実施形態では、昇圧回路１００が正常でない場合に、特に、トランジスタＱ１に流れる電流Ｉが判定値である第１電流基準値Ｋ１以上であると判定した場合には、トランジスタＱ１がショート故障していると判定した（Ｓ２１０参照）。そして、この場合には、第１７実施形態と同様に作動し、昇圧回路１００及びモータ６に係る２相の巻線への電力供給を遮断した。
【０３２７】
この結果、第１９実施形態の（３）の効果と同じ理由から、第１９実施形態の（３）で記載した効果を奏することができる。
（４） 第２２実施形態では、トランジスタＱ１に流れる電流Ｉが判定値である第１電流基準値Ｋ１未満でかつ、第２電流基準値Ｋ２以上であると判定した場合には、トランジスタＱ２がショート故障していると判定した（Ｓ２６０参照）。そして、この場合には、第１７実施形態と同様に作動し、昇圧回路１００及びモータ６に係る２相の巻線への電力供給を遮断した。
【０３２８】
この結果、上記（３）と同様に第１９実施形態の（３）で記載した効果を奏することができる。
（５） 第２２実施形態では、Ｓ２３０で第２所定時間Ｔ２経過した後に、昇圧回路１００、モータ６（電動機）への電力供給を停止した。
【０３２９】
この結果、第２所定時間Ｔ２内にトランジスタＱ１のショート故障が回復した場合や、誤判定の場合を排除でき、その後の昇圧制御や、アシスト制御を好適に行うことができる。
【０３３０】
（６） 第２２実施形態では、Ｓ２７０で第３所定時間Ｔ３経過した後に、昇圧回路１００、モータ６（電動機）への電力供給を停止した。
この結果、第３所定時間Ｔ３内にトランジスタＱ２のショート故障が回復した場合や、誤判定の場合を排除でき、その後の昇圧制御や、アシスト制御を好適に行うことができる。
【０３３１】
（７） 第２２実施形態では、制御装置２０及び電流検出器１８０（状態パラメータ検出手段）は、状態パラメータとしてトランジスタＱ１（第１スイッチング素子）に流れる電流Ｉを検出し、制御装置２０（判定手段）は、前記電流Ｉと第１電流基準値Ｋ１、第２電流基準値Ｋ２（判定値）とを比較して、昇圧回路１００が異常と判定するようにした。この結果、トランジスタＱ１、トランジスタＱ２の異常が判定できる。
【０３３２】
２２−２．第２２実施形態の変形例
次に、第２２実施形態の変形例を図３７を参照して説明する。なお、この変形例は、請求項１９の実施形態である。
【０３３３】
この変形例では、制御装置２０のＣＰＵ２１が実行する昇圧回路１００の昇圧制御と、アシスト制御を行うルーチンの一部が先の第２２実施形態のルーチンと異なっている。図３７は、その変形例のルーチンを示している。
【０３３４】
図３７に示すように、先に説明した制御ルーチン（図３６参照）のＳ３００の代わりに、Ｓ３３０及びＳ３４０の処理を行うところが異なっている。
Ｓ３３０では、トランジスタＱ１を常時オフするとともに、トランジスタＱ２を常時オンする。すなわち、実際には、トランジスタＱ２がショート故障しているが、制御においても、トランジスタＱ１をオフ制御し、かつトランジスタＱ２をオン制御する。
【０３３５】
この結果、昇圧回路１００での昇圧制御は中止にするが、バッテリ電圧（本実施形態では１２Ｖ）でのアシスト制御は可能であるので、この電圧の下で、アシスト制御を実行するのである。従って、回生時には、回生電流をトランジスタＱ２を介してバッテリＢに流すことができる。
【０３３６】
この変形例では、第２２実施形態の（１）〜（３）、（５）〜（７）の効果を奏するとともに、トランジスタＱ２がショート故障の場合には、バッテリ電圧でのアシスト制御ができる。
【０３３７】
○第２３〜３０実施形態
第１６〜２２実施形態の各実施形態は、昇圧制御を行っている最中に、昇圧回路１００に不具合が生じた場合の制御の実施形態である。それに対して、第２２３〜３０実施形態は、車両のイグニッションスイッチがオンされたとき、イニシャルチェックを行って、昇圧回路１００に異常があるか否かの判定を行い、異常がある場合の制御の実施形態である。
【０３３８】
なお、第２３〜３０実施形態では、説明の便宜上後記するＳ５２０の「昇圧制御」は、第２実施形態で説明した昇圧制御が行われていることを前提として説明するが、これに限定されるものではない。もちろん、第１〜１５実施形態のいずれの昇圧制御を前提としても第２３〜３０実施形態を実現することは可能である。
【０３３９】
２３−１．第２３実施形態
第２３実施形態を図３８〜図４０を参照して説明する。
なお、第１〜２２実施形態ではその構成作用においては、直接関係しないため説明はしなかったが、車両にはイグニッションスイッチＩＧＳが備えてられている。そして、第２３実施形態でも同様に図３８に示すようにイグニッションスイッチＩＧＳが設けられており、同イグニッションスイッチＩＧＳをオンすると、制御装置２０に電力が供給される。
【０３４０】
そして、第２３実施形態では、第１９実施形態の構成（図３１参照）に図３９に示すように下記の構成を付加したところが異なっている。なお、図３９は昇圧回路１００の電気回路図である。
【０３４１】
イグニッション回路φはイグニッションスイッチＩＧＳがオンすると、イグニッション電圧ＶIGが印加されるようになっている。本実施形態ではイグニッション電圧ＶIGはバッテリ電圧と同じ電圧である。イグニッション回路φの接続点Ｐ４と、印加点Ｐ１とコイルＬとの接続点Ｐ５間には、抵抗Ｒ１が接続されている。抵抗Ｒ１は、接続点Ｐ４，Ｐ５間に電流がほとんど流れない高抵抗のものとしている。前記抵抗Ｒ１が接続点Ｐ４，Ｐ５間に接続されることにより、プルアップ回路が構成されている。
【０３４２】
そして、本実施形態では、制御装置２０は、下記の制御をイグニッションスイッチＩＧＳがオンされた際に図４１に示すイニシャルチェックルーチンを含む制御プログラムを実行する。この制御プログラムはＲＯＭ２２に予め格納されている。なお、イグニッションスイッチＩＧＳがオンされる以前は、電源リレー２００及び相開放リレー２１０，２２０はオフ状態である。
【０３４３】
イグニッションスイッチＩＧＳがオンされると、Ｓ４００では、ＣＰＵ２１は、ＲＯＭ２２、ＲＡＭ２３のチェックを行う。イグニッションスイッチＩＧＳのオンにより、イグニッション回路φにはバッテリ電圧と等しいイグニッション電圧ＶIGが印加される。そして、電源リレー２００がオン状態となっていなくても、昇圧回路１００のドレイン電圧ＶPIG2がバッテリ電圧にプルアップされる。
【０３４４】
Ｓ４１０で制御装置２０のインタフェース回路（図示しない）、スペシャルファンクションレジスタ等の各種レジスタの初期設定を行う。Ｓ４２０でトランジスタＱ１に全オン信号を出力し、Ｓ４３０でトランジスタＱ１のドレイン電圧ＶPIG2を検出する（読み込む）。
【０３４５】
Ｓ４４０ではトランジスタＱ１のドレイン電圧ＶPIG2が第６基準値λ６（＞０）以上か否かを判定する。第６基準値λ６は予めＲＯＭ２２に格納されており、トランジスタＱ１のオープン故障を判定するために、予め試験等で得られた値である。
【０３４６】
すなわち、トランジスタＱ１がオープン故障していない場合、前記全オン信号の印加により、トランジスタＱ１が導通するため、トランジスタＱ１のドレイン電圧ＶPIG2は下がる。この値は、第６基準値λ６未満であるため、トランジスタＱ１はオープン故障ではないと判定する。
【０３４７】
一方、トランジスタＱ１がオープン故障の場合には、前記全オン信号の印加によっても、トランジスタＱ１は導通しないため、トランジスタＱ１のドレイン電圧ＶPIG2は下がらない。従って、ドレイン電圧ＶPIG2が第６基準値λ６以上の場合には、トランジスタＱ１がオープン故障していると判定するのである。
【０３４８】
Ｓ４４０でオープン故障ではないと判定した場合にはＳ５１０に移行する。Ｓ５１０では、電源リレー２００及び相開放リレー２１０，２２０をオン制御し、以後、Ｓ５２０で昇圧制御及びアシスト制御を行う。
【０３４９】
一方、Ｓ４４０でオープン故障であると判定すると、Ｓ４５０で、時間計測カウンタTime４をインクリメントし、Ｓ４６０で第４所定時間Ｔ４経過したか否かを時間計測カウンタTime４に基づいて判定する。
【０３５０】
オープン故障が第４所定時間Ｔ４経過していなければ、昇圧回路１００は正常であると判定してＳ４３０にリターンする。このＳ４６０で経過時間を判定するのは、たまたまそのような場合があったとしても、オープン故障が回復する場合があるから、これを排除するためである。
【０３５１】
Ｓ４６０において、第４所定時間Ｔ４経過していたときは、昇圧回路１００は異常であると判定して、続くＳ４７０でインストルメントパネル等に設けられた図示しない警告灯に警告信号（報知信号）を出力してを表示制御する。
【０３５２】
そして、続くＳ４８０では、トランジスタＱ１を常時オフするとともに、トランジスタＱ２を常時オンする。
この処理は、実際には、トランジスタＱ１はオープン故障しているが、制御においては、実際にトランジスタＱ１をオフ制御する。又、Ｓ４８０ではトランジスタＱ２をオン制御するのは、回生時に回生電流がバッテリＢに流れるようにするのである。
【０３５３】
そして、Ｓ４９０で、電源リレー２００，相開放リレー２１０，２２０をオン制御し、Ｓ５００で、Ｓ５２０と同様に昇圧制御及びアシスト制御を行う。
すなわち、昇圧回路１００での昇圧制御は中止にするが、バッテリ電圧でのアシスト制御は可能であるので、このバッテリ電圧の下で、アシスト制御を実行するのである。従って、回生時には、回生電流をトランジスタＱ２を介してバッテリＢに流す。
【０３５４】
本実施形態では、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第１故障判定手段及び第１素子制御手段に相当する。又、第５基準値λ５は第１故障判定値に相当する。抵抗Ｒ１は第１抵抗に相当する。
【０３５５】
電源リレー２００は第１開閉手段、相開放リレー２１０，２２０は第２開閉手段に相当する。
第２３実施形態によれば、第２実施形態の効果の効果を奏するとともにさらに、下記の効果がある。
【０３５６】
（１） 第２３実施形態では、昇圧回路１００の印加点Ｐ１（バッテリ電圧供給部）に対して接続されるとともに制御装置２０（昇圧回路制御手段）にてオンオフ制御される電源リレー２００（第１開閉手段）を設けた。又、トランジスタＱ１（第１スイッチング素子）のドレインと印加点Ｐ１間の接続点Ｐ５に対して抵抗Ｒ１（第１抵抗）を介して接続され、イグニッションスイッチＩＧＳのオン時にイグニッション電圧ＶIGを印加するプルアップ回路を設けた。
【０３５７】
そして、制御装置２０は、第１素子制御手段として、イグニッションスイッチＩＧＳがオン時に、電源リレー２００をオン制御する前に、トランジスタＱ１をオン制御するようにした。さらに、制御装置２０は、トランジスタＱ１（第１スイッチング素子）のドレイン電圧ＶPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧ＶPIG2と第５基準値λ５（第１故障判定値）とを比較して、昇圧回路１００の故障判定をする第１故障判定手段として機能する。
【０３５８】
その結果、昇圧回路１００の故障判定を、イグニッションスイッチＩＧＳをオンした後のイニシャルチェック時の段階で行うことができる。
（２） 第２３実施形態では、モータ６（電動機）の電力をオンオフする相開放リレー２１０，２２０（第２開閉手段）を備えるようにした。
【０３５９】
又、制御装置２０が第１故障判定手段として昇圧回路１００を故障判定したときには、制御装置２０（昇圧回路制御手段）は、電源リレー２００及び相開放リレー２１０，２２０をともにオン制御した（Ｓ４９０参照）。また、さらに、トランジスタＱ１（第１スイッチング素子）を常時オフ制御し、トランジスタＱ２（第２スイッチング素子）を常時オン制御するようにした（Ｓ４８０参照）。
【０３６０】
この結果、昇圧回路１００で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で実行できるとともに、回生時においては、回生電流をバッテリＢに吸収させることができる。
【０３６１】
（３） 本実施形態では、昇圧回路１００が正常でない場合には、警告灯（報知手段）にて報知するようにした（Ｓ４７０参照）。この結果、車両の運転者に昇圧回路１００の故障を知らせることができる。
【０３６２】
（４） 第２３実施形態では、Ｓ４５０で第４所定時間Ｔ４経過した後に、Ｓ４７０（警告灯表示）の処理を行った。この結果、第４所定時間Ｔ４内にトランジスタＱ１のオープン故障が回復した場合を排除できる。
【０３６３】
（５） 第２３実施形態では、Ｓ４５０で第４所定時間Ｔ４経過した後に、Ｓ４８０の処理を行った。この結果、第４所定時間Ｔ４内にトランジスタＱ１のオープン故障が回復した場合を排除できる。
【０３６４】
２３−２．第２３実施形態の変形例
次に、第２３実施形態の変形例を図４１を参照して説明する。
図４１は、変形例においてＣＰＵ２１が処理する制御フローチャートである。
本変形例は、ハード構成は、第２３実施形態と同一であり、制御ルーチンが下記のように異なっている。
【０３６５】
すなわち、前記図４０で示すフローチャートのうち、Ｓ４８０〜Ｓ５００の処理が省略され、Ｓ４７０の処理が終了後、この制御ルーチンを終了するところが異なっている。
【０３６６】
この結果、トランジスタＱ１にオープン故障があった場合には、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されていることになる。
【０３６７】
この変形例の効果は、上記第２３実施形態の（１）、（３）、（４）の効果と同一の効果を奏する以外に下記の効果を奏する。
（１） この変形例では、トランジスタＱ１にオープン故障があったとされると、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されている。
【０３６８】
従って、トランジスタＱ１がオープン故障、すなわち、昇圧回路１００が故障している場合、フェールセーフを掛けることができる。
２４．第２４実施形態
第２４実施形態は、第２３実施形態のハード構成と同一であり、又、制御は、第２３実施形態の変形例の図４１で示した制御と一部異なっている。
【０３６９】
すなわち、図４２に示すようにＳ４２０の代わりにＳ４２０Ａが、Ｓ４４０の代わりにＳ４４０Ａの処理が行われるところが異なる。
Ｓ４２０Ａでは、トランジスタＱ１に全オフ信号を出力する。
【０３７０】
又、Ｓ４４０ＡではＳ４３０で検出したトランジスタＱ１のドレイン電圧ＶPIG2が、第７基準値λ７（＞０）以下か否かを判定する。第７基準値λ７は予めＲＯＭ２２に格納されており、トランジスタＱ１のショート故障を判定するために、予め試験等で得られた値である。
【０３７１】
すなわち、トランジスタＱ１がショート故障していない場合、前記全オフ信号の印加により、トランジスタＱ１はオフ状態のため、トランジスタＱ１のドレイン電圧ＶPIG2はバッテリ電圧にプルアップされたままである。
【０３７２】
この値は、第７基準値λ７を超える値であるため、トランジスタＱ１はショート故障ではないと判定する。
一方、トランジスタＱ１がショート故障の場合には、前記全オフ信号の印加によっても、トランジスタＱ１はショートしているため、トランジスタＱ１のドレイン電圧ＶPIG2は下がって、グランド電位に落ちている。従って、ドレイン電圧ＶPIG2が第７基準値λ７以下の場合には、トランジスタＱ１がショート故障していると判定するのである。
【０３７３】
第２４実施形態によれば、第２実施形態の効果、第２３実施形態の（３）の効果を奏する以外に下記の効果を奏する。
（１） 第２４実施形態では、昇圧回路１００の印加点Ｐ１（バッテリ電圧供給部）に対して接続されるとともに制御装置２０（昇圧回路制御手段）にてオンオフ制御される電源リレー２００（第１開閉手段）を設けた。又、トランジスタＱ１（第１スイッチング素子）のドレインと印加点Ｐ１間の接続点Ｐ５に対して抵抗Ｒ１（第１抵抗）を介して接続され、イグニッションスイッチＩＧＳのオン時にイグニッション電圧ＶIGを印加するプルアップ回路を設けた。
【０３７４】
そして、制御装置２０は、第１素子制御手段として、イグニッションスイッチＩＧＳがオン時に、電源リレー２００をオン制御する前に、トランジスタＱ１をオフ制御するようにした。さらに、制御装置２０は、トランジスタＱ１（第１スイッチング素子）のドレイン電圧ＶPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧ＶPIG2と第７基準値λ７（第１故障判定値）とを比較して、昇圧回路１００の故障判定をする第１故障判定手段として機能する。
【０３７５】
その結果、昇圧回路１００の故障判定を、イグニッションスイッチＩＧＳをオンした後のイニシャルチェック時の段階で、行うことができる。
（２） 第２４実施形態では、Ｓ４５０で第４所定時間Ｔ４経過した後に、警告灯（報知手段）を駆動制御した。この結果、第４所定時間Ｔ４内にトランジスタＱ１のショート故障が回復した場合を排除できる。
【０３７６】
（３） 本実施形態では、トランジスタＱ１にショート故障があったとされると、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されている。
【０３７７】
従って、トランジスタＱ１がショート故障の場合、すなわち、昇圧回路１００が故障している場合、フェールセーフを掛けることができる。
２５．第２５実施形態
図４３は第２５実施形態においてＣＰＵ２１が処理する制御フローチャートである。
【０３７８】
第２５実施形態は、第２３実施形態のハード構成と同一であり、又、制御は、第２３実施形態の変形例の図４１で示した制御と一部異なっている。
すなわち、Ｓ４２０の代わりにＳ４２０Ｂが、Ｓ４３０の代わりにＳ４３０Ａが、Ｓ４４０の代わりにＳ４４０Ｂの処理が行われるところが異なっている。
【０３７９】
Ｓ４２０Ｂでは、トランジスタＱ１に全オフ信号を出力し、かつ、同時にトランジスタＱ２に全オン信号を出力する。
Ｓ４３０Ａでは、トランジスタＱ２のドレイン電圧Ｖ（出力電圧ＶBPIG）を検出する。
【０３８０】
Ｓ４４０ＢではＳ４３０Ａで検出したトランジスタＱ２のドレイン電圧すなわち、出力電圧ＶBPIGが、第８基準値λ８（＞０）以下か否かを判定する。
第８基準値λ８は予めＲＯＭ２２に格納されており、トランジスタＱ２のオープン故障を判定するために、予め試験等で得られた値である。
【０３８１】
トランジスタＱ１を全オフとした状態では、トランジスタＱ１のドレイン電圧ＶPIG2はプルアップ回路によりバッテリ電圧にプルアップされたままである。そして、トランジスタＱ２が全オンの信号が印加された状態で、トランジスタＱ２がオープン故障していない場合、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）もバッテリ電圧となる。この値は、第８基準値λ８を超える値であるため、トランジスタＱ２はオープン故障ではないと判定する。
【０３８２】
一方、トランジスタＱ２がオープン故障の場合には、前記全オン信号の印加によっても、トランジスタＱ２はオープン故障しているため、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）は、バッテリ電圧に達しない。従って、ドレイン電圧（出力電圧ＶBPIG）が第８基準値λ８以下の場合には、トランジスタＱ２がオープン故障していると判定するのである。
【０３８３】
第２５実施形態によれば、第２実施形態の効果、第２３実施形態の（３）、（４）の効果を奏する以外に下記の効果を奏する。
（１） 第２５実施形態では、昇圧回路１００の印加点Ｐ１（バッテリ電圧供給部）に対して接続されるとともに制御装置２０（昇圧回路制御手段）にてオンオフ制御される電源リレー２００（第１開閉手段）を設けた。又、トランジスタＱ１（第１スイッチング素子）のドレインと印加点Ｐ１間の接続点Ｐ５に対して抵抗Ｒ１（第１抵抗）を介して接続され、イグニッションスイッチＩＧＳのオン時にイグニッション電圧ＶIGを印加するプルアップ回路を設けた。
【０３８４】
そして、制御装置２０は、第１素子制御手段として、イグニッションスイッチＩＧＳがオン時に、電源リレー２００をオン制御する前に、トランジスタＱ１をオフ制御し、トランジスタＱ２をオン制御するようにした。
【０３８５】
さらに、制御装置２０は、トランジスタＱ２（第２スイッチング素子）のドレイン電圧（出力電圧ＶBPIG）を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧（出力電圧ＶBPIG）と第８基準値λ８（第１故障判定値）とを比較して、昇圧回路１００の故障判定をする第１故障判定手段として機能する。
【０３８６】
その結果、昇圧回路１００の故障判定を、イグニッションスイッチＩＧＳをオンした後のイニシャルチェック時の段階で、行うことができる。
（２） 本実施形態では、トランジスタＱ２にオープン故障があったとされると、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されている。従って、トランジスタＱ２がオープン故障の場合、すなわち、昇圧回路１００が故障している場合、フェールセーフを掛けることができる。
【０３８７】
２６．第２６実施形態
第２６実施形態を図４４、図４５を参照して説明する。
第２６実施形態は、第２３の実施形態の構成を一部変更するとともに、制御を変更したものである。
【０３８８】
すなわち、第２３実施形態でのプルアップ回路の接続を図４４に示すように、トランジスタＱ２のドレインとの接続点Ｐ６に対して接続したところが異なっている。なお、本実施形態でのプルアップ回路の抵抗Ｒ２は、接続点Ｐ４，Ｐ６間に電流がほとんど流れない高抵抗のものとしている。
【０３８９】
そして、第２６実施形態では、第２３実施形態の制御ルーチンのうち、Ｓ４２０の代わりにＳ４２０Ｂが、Ｓ４４０の代わりに第２４実施形態のＳ４４０Ａの処理が行われるところが異なっている。
【０３９０】
Ｓ４２０Ｂでは、トランジスタＱ１に全オフ信号を出力し、かつ、同時にトランジスタＱ２に全オン信号を出力する。
又、Ｓ４４０ＡではＳ４３０で検出したトランジスタＱ１のドレイン電圧ＶPIG2が、第７基準値λ７（＞０）以下か否かを判定する。
【０３９１】
両トランジスタＱ１，Ｑ２が正常な場合、トランジスタＱ１を全オフとし、トランジスタＱ２を全オンとした状態では、トランジスタＱ１のドレイン電圧ＶPIG2はプルアップ回路によりバッテリ電圧にプルアップされたままである。すなわち、トランジスタＱ１のドレイン電圧ＶPIG2はバッテリ電圧となる。この値は、第７基準値λ７を超える値であるため、トランジスタＱ１はショート故障ではないと判定する。
【０３９２】
一方、トランジスタＱ１がショート故障の場合には、トランジスタＱ１のドレイン電圧ＶPIG2は、グランド電位となって下がるため、バッテリ電圧に達しない。従って、ドレイン電圧ＶPIG2が第７基準値λ７以下の場合には、トランジスタＱ１がショート故障していると判定するのである。
【０３９３】
第２６実施形態では、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第２故障判定手段及び第２素子制御手段に相当する。又、第７基準値λ７は第２故障判定値に相当する。抵抗Ｒ２は第２抵抗に相当する。
【０３９４】
電源リレー２００は第１開閉手段、相開放リレー２１０，２２０は第２開閉手段に相当する。
第２６実施形態によれば、第２実施形態の効果、第２３実施形態の（３）、（４）、第２４実施形態の（２）、（３）の効果を奏するとともにさらに、下記の効果がある。
【０３９５】
（１） 第２６実施形態では、昇圧回路１００の印加点Ｐ１（バッテリ電圧供給部）に対して接続されるとともに制御装置２０（昇圧回路制御手段）にてオンオフ制御される電源リレー２００（第１開閉手段）を設けた。又、トランジスタＱ２（第２スイッチング素子）のドレインに対して抵抗Ｒ２（第２抵抗）を介して接続され、イグニッションスイッチＩＧＳのオン時にイグニッション電圧ＶIGを印加するプルアップ回路を設けた。
【０３９６】
そして、制御装置２０は、第２素子制御手段として、イグニッションスイッチＩＧＳがオン時に、電源リレー２００をオン制御する前に、トランジスタＱ１（第１スイッチング素子）及びトランジスタＱ２（第２スイッチング素子）の両者に対して同時にそれぞれオフ制御、オン制御するようにした。さらに、制御装置２０は、トランジスタＱ１（第１スイッチング素子）のドレイン電圧ＶPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧ＶPIG2と第７基準値λ７（第２故障判定値）とを比較して、昇圧回路１００の故障判定をする第２故障判定手段として機能する。
【０３９７】
その結果、昇圧回路１００の故障判定を、イグニッションスイッチＩＧＳをオンした後のイニシャルチェック時の段階で、行うことができる。
２７−１．第２７実施形態
第２７実施形態を図４６を参照して説明する。
【０３９８】
第２７実施形態は、第２６実施形態の構成と同一とし、制御が一部異なっている。
すなわち、第２６実施形態の図４５に示した制御ルーチンのうち、Ｓ４２０Ｂの代わりにＳ４２０Ｃが、Ｓ４４０Ａの代わりにＳ４４０Ｃの処理が行われるところが異なっている。
【０３９９】
Ｓ４２０Ｃでは、トランジスタＱ１，及びトランジスタＱ２に同時に全オフ信号を出力を出力する。
又、Ｓ４４０ＣではＳ４３０で検出したトランジスタＱ１のドレイン電圧ＶPIG2が、第９基準値λ９（＞０）以下か否かを判定する。第９基準値λ９は予めＲＯＭ２２に格納されており、トランジスタＱ２のショート故障を判定するために、予め試験等で得られた値である。
【０４００】
両トランジスタＱ１，Ｑ２が正常な場合、トランジスタＱ１、及びトランジスタＱ２を全オフとした状態では、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）はプルアップ回路によりバッテリ電圧にプルアップされた状態となる。
【０４０１】
すなわち、トランジスタＱ２のドレイン電圧（出力電圧ＶPIG2）はバッテリ電圧となる。
又、このときトランジスタＱ２はオフとされているため、トランジスタＱ１のドレイン電圧ＶPIG2は上がらない。この値は、第９基準値λ９を超える値であるため、トランジスタＱ２はショート故障ではないと判定し、Ｓ５１０に移行する。
【０４０２】
一方、トランジスタＱ２がショート故障の場合には、トランジスタＱ１のドレイン電圧ＶPIG2は、バッテリ電圧に上昇するため、ドレイン電圧ＶPIG2が第９基準値λ９以上の場合には、トランジスタＱ２がショート故障していると判定するのである。
【０４０３】
第２７実施形態では、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第２故障判定手段及び第２素子制御手段に相当する。又、第９基準値λ９は第２故障判定値に相当する。抵抗Ｒ２は第２抵抗に相当する。
【０４０４】
電源リレー２００は第１開閉手段、相開放リレー２１０，２２０は第２開閉手段に相当する。
第２７実施形態によれば、第２実施形態の効果、第２３実施形態の（３）の効果を奏するとともにさらに、下記の効果がある。
【０４０５】
（１） 第２７実施形態では、昇圧回路１００の印加点Ｐ１（バッテリ電圧供給部）に対して接続されるとともに制御装置２０（昇圧回路制御手段）にてオンオフ制御される電源リレー２００（第１開閉手段）を設けた。又、トランジスタＱ２（第２スイッチング素子）のドレインに対して抵抗Ｒ２（第２抵抗）を介して接続され、イグニッションスイッチＩＧＳのオン時にイグニッション電圧ＶIGを印加するプルアップ回路を設けた。
【０４０６】
そして、制御装置２０は、第２素子制御手段として、イグニッションスイッチＩＧＳがオン時に、電源リレー２００をオン制御する前に、トランジスタＱ１（第１スイッチング素子）及びトランジスタＱ２（第２スイッチング素子）の両者に対して同時にそれぞれオフ制御するようにした。さらに、制御装置２０は、トランジスタＱ１（第１スイッチング素子）のドレイン電圧ＶPIG2を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧ＶPIG2と第９基準値λ９（第２故障判定値）とを比較して、昇圧回路１００の故障判定をする第２故障判定手段として機能する。
【０４０７】
その結果、昇圧回路１００の故障判定を、イグニッションスイッチＩＧＳをオンした後のイニシャルチェック時の段階で、行うことができる。
（２） 第２７実施形態では、Ｓ４５０で第４所定時間Ｔ４経過した後に、警告灯（報知手段）を駆動制御した。この結果、第４所定時間Ｔ４内にトランジスタＱ２のショート故障が回復した場合を排除できる。
【０４０８】
（３） 第２７実施形態では、モータ６（電動機）の電力をオンオフする相開放リレー２１０，２２０（第２開閉手段）を備えるようにした。
又、制御装置２０が第２故障判定手段として昇圧回路１００を故障判定したときには、制御装置２０（昇圧回路制御手段）は、電源リレー２００及び相開放リレー２１０，２２０をともにオン制御した（Ｓ４９０参照）。また、さらに、トランジスタＱ１（第１スイッチング素子）を常時オフ制御し、トランジスタＱ２（第２スイッチング素子）を常時オン制御するようにした（Ｓ４８０参照）。
【０４０９】
この結果、昇圧回路１００で昇圧した電圧でアシスト制御はできないが、アシスト制御をバッテリ電圧で実行できるとともに、回生時においては、回生電流をバッテリＢに吸収させることができる。
【０４１０】
２７−２．第２７実施形態の変形例
図４７は第２３実施形態の変形例を示している。本変形例は、ハード構成は、第２７実施形態と同一であり、制御ルーチンが下記のように異なっている。
【０４１１】
すなわち、前記図４６で示すフローチャートのうち、Ｓ４８０〜Ｓ５００の処理が省略され、Ｓ４７０の処理が終了後、この制御ルーチンを終了するところが異なっている。
【０４１２】
この結果、トランジスタＱ２にショート故障があった場合には、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されていることになる。
【０４１３】
この変形例の効果は、第２実施形態の効果、第２３実施形態の（３）の効果、上記第２７実施形態の（１）、（２）の効果と同一の効果を奏する以外に下記の効果を奏する。
【０４１４】
（１） この変形例では、Ｓ４６０で第４所定時間Ｔ４経過していると判定されると、すなわち、トランジスタＱ１にオープン故障があったとされると、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されている。
【０４１５】
従って、トランジスタＱ２がショート故障の場合、フェールセーフを掛けることができる。
２８．第２８実施形態
図４８は第２８実施形態のＣＰＵ２１が処理する制御フローチャートである。
本実施形態のハード構成は、第２７実施形態と同一であり、制御ルーチンが下記のように異なっている。
【０４１６】
すなわち、図４６のＳ４２０Ｃ，Ｓ４３０，Ｓ４４０Ｃの代わりに、それぞれＳ４２０Ｄ，４３０Ｂ，Ｓ４４０Ｄの処理を行う。
Ｓ４３０Ｂでは、トランジスタＱ１，トランジスタＱ２の両者に全オン信号を同時に出力する。又、Ｓ４３０ＢではトランジスタＱ１のドレイン電圧ＶPIG2、及びトランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）を検出する。
【０４１７】
そして、Ｓ４４０Ｄでは、ドレイン電圧ＶPIG2が第１０基準値λ１０（＞０）以上であって、かつ、ドレイン電圧（出力電圧ＶBPIG）が第１０基準値λ１１（＞０）以上の条件を満たしているか否かを判定する。
【０４１８】
第１０基準値λ１０及び第１１基準値λ１１は予めＲＯＭ２２に格納されており、トランジスタＱ１のオープン故障を判定するために、予め試験等で得られた値である。
【０４１９】
両トランジスタＱ１，Ｑ２が正常な場合、トランジスタＱ１、及びトランジスタＱ２を全オンとした状態では、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）はプルアップ回路によりバッテリ電圧にプルアップされても、両電圧はグランド電圧となる。
【０４２０】
従って、両電圧がそれぞれ第１０基準値λ１１未満、第１１基準値λ１１未満のときは、トランジスタＱ１はオープン故障しておらず正常であるとしてＳ５１０に移行する。
【０４２１】
一方、トランジスタＱ１がオープン故障している場合、トランジスタＱ１のドレイン電圧ＶPIG2及びトランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）はグランド電圧にならない。すなわち、両電圧はそれぞれ第１０基準値λ１１以上、第１１基準値λ１１以上となるため、トランジスタＱ１はオープン故障しているとる判定し、Ｓ４５０に移行する。
【０４２２】
第２８実施形態では、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第２故障判定手段及び第２素子制御手段に相当する。又、第１０基準値λ１０及び第１１基準値λ１１は第２故障判定値に相当する。抵抗Ｒ２は第２抵抗に相当する。
【０４２３】
電源リレー２００は第１開閉手段、相開放リレー２１０，２２０は第２開閉手段に相当する。
第２８実施形態によれば、第２実施形態の効果、第２３実施形態の（３）〜、（５）、第２７実施形態の（３）の効果を奏するとともにさらに、下記の効果がある。
【０４２４】
（１） 第２８実施形態では、昇圧回路１００の印加点Ｐ１（バッテリ電圧供給部）に対して接続されるとともに制御装置２０（昇圧回路制御手段）にてオンオフ制御される電源リレー２００（第１開閉手段）を設けた。又、トランジスタＱ２（第２スイッチング素子）のドレインに対して抵抗Ｒ２（第２抵抗）を介して接続され、イグニッションスイッチＩＧＳのオン時にイグニッション電圧ＶIGを印加するプルアップ回路を設けた。
【０４２５】
そして、制御装置２０は、第２素子制御手段として、イグニッションスイッチＩＧＳがオン時に、電源リレー２００をオン制御する前に、トランジスタＱ１（第１スイッチング素子）及びトランジスタＱ２（第２スイッチング素子）の両者に対して同時にそれぞれオン制御するようにした。さらに、制御装置２０は、トランジスタＱ１（第１スイッチング素子）のドレイン電圧ＶPIG2及びトランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）を検出するドレイン電圧検出手段として機能するとともに、ドレイン電圧ＶPIG2と第１０基準値λ１０（第２故障判定値）、ドレイン電圧（出力電圧ＶBPIG）と第１１基準値λ１１（第２故障判定値））とを比較して、昇圧回路１００の故障判定をする第２故障判定手段として機能する。
【０４２６】
その結果、昇圧回路１００の故障判定を、イグニッションスイッチＩＧＳをオンした後のイニシャルチェック時の段階で、行うことができる。
２８−２．第２８実施形態の変形例
図４９は第２８実施形態の変形例を示している。本変形例は、ハード構成は、第２８実施形態と同一であり、制御ルーチンが下記のように異なっている。
【０４２７】
すなわち、前記図４８で示すフローチャートのうち、Ｓ４８０〜Ｓ５００の処理が省略され、Ｓ４７０の処理が終了後、この制御ルーチンを終了するところが異なっている。
【０４２８】
この結果、トランジスタＱ２にショート故障があった場合には、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されていることになる。
【０４２９】
この変形例の効果は、第２実施形態の効果、第２３実施形態の（３）、（４）の効果、上記第２８実施形態の（１）の効果と同一の効果を奏する以外に下記の効果を奏する。
【０４３０】
（１） この変形例では、Ｓ４６０で第４所定時間Ｔ４経過していると判定されると、すなわち、トランジスタＱ１にオープン故障があったとされると、電源リレー２００、相開放リレー２１０，２２０はオンされず、オフ制御されている。
【０４３１】
従って、トランジスタＱ２がショート故障の場合、フェールセーフを掛けることができる。
２９．第２９実施形態
第２９実施形態は、第２８実施形態の変形例の構成と同一とし、制御が一部異なっている。
【０４３２】
すなわち、図５０に示すように第２８実施形態の図４９に示した制御ルーチンのうち、Ｓ４４０Ｄの代わりにＳ４４０Ｅの処理が行われるところが異なっている。
【０４３３】
そして、Ｓ４４０Ｅでは、ドレイン電圧ＶPIG2が第１２基準値λ１２（＞０）以下であって、かつ、ドレイン電圧（出力電圧ＶBPIG）が第１３基準値λ１３（＞０）以上の条件を満たしているか否かを判定する。
【０４３４】
第１２基準値λ１２及び第１３基準値λ１３は予めＲＯＭ２２に格納されており、トランジスタＱ２のオープン故障を判定するために、予め試験等で得られた値である。
【０４３５】
両トランジスタＱ１，Ｑ２が正常な場合、トランジスタＱ１,Ｑ２を全オンとした状態では、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）はプルアップ回路によりバッテリ電圧にプルアップされても、両電圧はグランド電圧となる。
【０４３６】
従って、ドレイン電圧ＶPIG2が第１２基準値λ１２（＞０）以下であって、かつ、ドレイン電圧（出力電圧ＶBPIG）が第１３基準値λ１３（＞０）以上の条件を満たさないため、トランジスタＱ２は正常とし判定して、Ｓ５１０に移行する。
【０４３７】
一方、トランジスタＱ２がオープン故障している場合、トランジスタＱ１のドレイン電圧ＶPIG2はグランド電圧に落ち、トランジスタＱ２のドレイン電圧（出力電圧ＶBPIG）はグランド電圧にならず、バッテリ電圧のままである。
【０４３８】
すなわち、ドレイン電圧ＶPIG2は第１２基準値λ１２以下、第１３基準値λ１３以上となるため、トランジスタＱ２はオープン故障していると判定し、Ｓ４５０に移行する。
【０４３９】
第２９実施形態では、制御装置２０は第２実施形態で説明した各手段に相当するとともに、状態パラメータ検出手段、第２故障判定手段及び第２素子制御手段に相当する。又、第１２基準値λ１２及び第１３基準値λ１３は第２故障判定値に相当する。抵抗Ｒ２は第２抵抗に相当する。
【０４４０】
電源リレー２００は第１開閉手段、相開放リレー２１０，２２０は第２開閉手段に相当する。
第２９実施形態によれば、第２実施形態の効果、第２３実施形態の（３）、第２８実施形態の変形例の（１）の効果を奏するとともにさらに、下記の効果がある。
【０４４１】
（１） 第２９実施形態では、Ｓ４５０で第４所定時間Ｔ４経過した後に、警告灯（報知手段）を駆動制御した。この結果、第４所定時間Ｔ４内にトランジスタＱ２のオープン故障が回復した場合を排除できる。
【０４４２】
なお、本発明の実施形態は以下のように変更してもよい。
○ 操舵トルクτと、車速Ｖとを使用した実施形態に代わって、操舵トルクτのみで、電動機制御信号を決定するようにしてもよい。
【０４４３】
○ 第７〜９実施形態では、ＣＰＵ２１は操舵トルクτに基づいてモータ６の負荷状態を判定したが、指令電流設定部５４で設定したｑ軸指令電流Ｉｑ*（電動機制御信号）に基づいて、モータ６の負荷状態を低負荷か高負荷かを判定してもよい。
【０４４４】
この場合、負荷状態判定手段としての制御装置２０は、ｑ軸指令電流Ｉｑ*（電動機制御信号）に基づいてモータ６（電動機）の負荷判定を行う。
○ 第７〜９実施形態では、モータ６はＤＣブラシレスモータで構成したが、ＤＣブラシ付モータにて構成してもよい。この場合、ＣＰＵ２１では、加算部５３の下段に公知のアシスト指令電流演算部及び電流制御部を備える。そして、同アシスト電流演算部にて指令トルクτ＊に基づいてアシスト指令電流値（電動機制御信号）が演算される。電流制御部はモータ電流がアシスト指令電流値となるようにＰＷＭ演算を行い、その演算結果に基づいて、ブラシ付モータを駆動する公知の駆動回路を介してモータ６を駆動するようにされている。
【０４４５】
このようなブラシ付モータを駆動する場合において、前記アシスト指令電流値に基づいてモータ６の負荷状態を低負荷か高負荷かを判定してもよい。
この場合、負荷状態判定手段としての制御装置２０は、アシスト指令電流値（電動機制御信号）に基づいてモータ６（電動機）の負荷判定を行う。
【０４４６】
○ 第１〜１４実施形態では、ＣＰＵ２１は、昇圧回路１００に対して、ＰＩＤ制御部１２０にてＰＩＤ制御を行ったが、この代わりにＰＩ制御部を設けて、ＰＩ制御を行っても良い。
【０４４７】
ＰＩ制御部は、目標出力電圧（本実施形態では２０Ｖ）と、Ａ／Ｄ変換部１５０を介して入力したＶBPIGとの偏差を縮小すべく比例（Ｐ）・積分（Ｉ）処理を施して、トランジスタＱ１，Ｑ２の制御量を演算する回路である。ＰＩ制御部にて演算された制御量は、さらにＰＷＭ演算部１３０によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路１００の各トランジスタＱ１，Ｑ２に印加される。
【０４４８】
○ 第１〜１４実施形態では、ＣＰＵ２１は、昇圧回路１００に対してＰＩＤ制御部１２０にてＰＩＤ制御を行ったが、この代わりにＰＤ制御部を設けて、ＰＤ制御を行っても良い。
【０４４９】
ＰＤ制御部は、目標出力電圧（本実施形態では２０Ｖ）と、Ａ／Ｄ変換部１５０を介して入力したＶBPIGとの偏差を縮小すべく比例（Ｐ）・微分（Ｄ）処理を施して、トランジスタＱ１，Ｑ２の制御量を演算する回路である。ＰＤ制御部にて演算された制御量は、さらにＰＷＭ演算部１３０によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路１００の各トランジスタＱ１，Ｑ２に印加される。
【０４５０】
○ 第６実施形態、第９実施形態、第１５実施形態では各スイッチング素子のＰＷＭ制御では所定デューティ比を越えてＰＷＭ制御しないように、デューティ制限した。しかし、これらの実施形態に限らず、他の実施形態においても同様にデューティ制限をしても良い。この場合、他の実施形態においても、ガード機能部１４０を同様に設けることにより、デュティー制限ができ、このことにより、力行時及び回生時のいずれにおいても昇圧回路１００の破損を防止することができる。
【０４５１】
○ 第１〜１４実施形態では、ＣＰＵ２１は、昇圧回路１００に対してＰＩＤ制御部１２０にてＰＩＤ制御を行ったが、この代わりにＰ制御部を設けて、Ｐ制御を行っても良い。
【０４５２】
Ｐ制御部は、目標出力電圧（本実施形態では２０Ｖ）と、Ａ／Ｄ変換部１５０を介して入力したＶBPIGとの偏差を縮小すべく比例（Ｐ）処理を施して、トランジスタＱ１，Ｑ２の制御量を演算する回路である。Ｐ制御部にて演算された制御量は、さらにＰＷＭ演算部１３０によって制御量に対応するデューティ比αが演算されてデューティ比駆動信号に変換され、該変換されたデューティ比駆動信号が昇圧回路１００の各トランジスタＱ１，Ｑ２に印加される。
【０４５３】
○ 前記第１６〜２９実施形態では、昇圧回路１００が異常な場合、警告灯を警告信号にて点灯するようにしたが、警告灯以外に、ブザーや、ディスプレイ等の報知手段に報知信号を出力して、鳴動作動や警告表示をするようにしてもよい。
【０４５４】
○ 前記１６〜２９実施形態では、昇圧回路１００が異常な場合、所定時間（第１所定時間Ｔ１〜第４所定時間）経過後、警告灯を警告信号にて点灯するようにしたが、この所定時間経過せずに、すぐに、警告灯を点灯するようにしても良い。
【０４５５】
○ 前記１６〜２９実施形態では、各ステップ（Ｓ１０，Ｓ１０Ａ，Ｓ１１０，Ｓ１２０，Ｓ１３０，Ｓ２１０，Ｓ２６０）において判定後、所定時間（第１所定時間Ｔ１〜第４所定時間）経過後、昇圧回路１００の異常とした。
【０４５６】
この代わりに、所定時間（第１所定時間Ｔ１〜第４所定時間Ｔ４）経過を待たずに、前記各ステップで異常判定した直後、警告灯を点灯させたり、各実施形態で説明した、昇圧回路１００異常時における他の必要なステップを実行するようにしても良い。
【０４５７】
次に、請求項に記載した発明以外の技術的思想であって、前記実施形態及び別例から把握できるものについて、以下に記載する。
（１） 請求項１〜１１のいずれかにおいて、第１スイッチング素子及び／又は第２スイッチング素子のオンオフ制御とは、目標出力電圧と出力電圧との偏差を縮小すべく、Ｐ制御，ＰＩ制御，ＰＩＤ制御のうちのいずれか１つの制御にて制御量を演算され、この演算された値に基づいてＰＷＭ制御されるものであることを特徴とする電動パワーステアリング装置。こうすることにより、好適に各スイッチング素子が制御される。
【０４５８】
（２） 昇圧回路制御手段は、第１、第２スイッチング素子を、前記制御量に対応するデューティ比を含む可聴周波数外のデューティ比駆動信号にて駆動することを特徴とする上記（１）に記載の電動パワーステアリング装置。こうすると、昇圧回路の昇圧駆動中にデューティ比駆動信号によって異音が生ぜず、運転者への不快感を抑制することができる。
【０４５９】
（３） 昇圧回路制御手段は、前記ＰＷＭ制御において、所定デュティー比以上では、ＰＷＭ制御しないようにデューティ制限することを特徴とする上記（１）に記載の電動パワーステアリング装置。こうすることにより、デュティー制限を設けているため、力行時及び回生時のいずれにおいても昇圧回路破損を防止することができる。
【０４６０】
（４） 負荷状態判定手段は、電動機の負荷を判定する際に、操舵トルク信号を用いることを特徴とする請求項８乃至請求項１１のうちいずれか１項に記載の電動パワーステアリング装置。こうすると、負荷状態判定を操舵トルク信号によって、行うことができる。
【０４６１】
（５） 負荷状態判定手段は、電動機の負荷を判定する際に、電動機制御信号に基づいて行うことを特徴とする請求項８乃至請求項１１のうちいずれか１項に記載の電動パワーステアリング装置。こうすると、負荷状態判定を電動機制御信号によって、行うことができる。
【０４７６】
【発明の効果】
以上詳述したように、請求項１乃至請求項１２に記載の発明によれば、モータが回生状態になった場合においても、昇圧回路が破壊されることがない電動パワーステアリング装置を提供することができる。
【０４７７】
請求項１に記載の発明によれば、力行時及び回生時に、トランジスタＱ１，Ｑ２を交互にオンオフさせて電動機の供給電圧を昇圧させ、電動機からの回生電流を回生することができる。
【０４７８】
請求項２に記載の発明によれば、操舵状態判定手段の判定結果に応じて第１スイッチング素子及び／又は第２スイッチング素子をオンオフ制御することができ、この結果、回生時において、出力電圧の上昇を回避することができる。
【０４７９】
請求項３に記載の発明によれば、力行状態のときは、第１スイッチング素子のみをオンオフして制御するようにしたことにより、力行時においては、従来例のダイオードＤよりも発熱が少なく、ロスを低減できる。
【０４８０】
請求項４に記載の発明によれば、力行時（力行状態）では、請求項５の力行時（力行状態）のときと同じ効果を奏する。又、回生時（回生状態）では、第２スイッチング素子がオンオフ駆動されるため、第２スイッチング素子をオンした際に流れる電流による発熱量（ロス）が少ないため、効率を上げることができる。
【０４８１】
請求項５に記載の発明によれば、力行時（力行状態）に昇圧のため第２スイッチング素子をオン駆動し、第２スイッチング素子の寄生ダイオードに流れる電流による発熱よりも第２スイッチング素子をオンした際に流れる電流による発熱量（ロス）が少なくできる。このため、昇圧時（力行時）の効率を上げることができる。又、回生時においては、請求項４と同様に回生時（回生状態）と同じ効果を奏する。
【０４８２】
請求項６に記載の発明によれば、バッテリと第１スイッチング素子のドレイン間にブートストラップ回路を設けた場合でも、回生時には第１スイッチング素子を一定周期毎に少なくとも固定デューティ比にてオンオフ制御することにより、ブートストラップ回路のコンデンサを充電できる。この結果、ブートストラップ回路のブートストラップコンデンサが充電できるため、回生時の第２スイッチング素子のオン制御が確実に行われ、回生時の回生電流をバッテリへ吸収させることができる。
【０４８３】
請求項７に記載の発明によれば、バッテリと第１スイッチング素子のドレイン間にブートストラップ回路を設けた場合でも、回生時には、第２スイッチング素子のＰＷＭ制御においては、必ずオフする期間を設けてデューティ制限するようにした。このため、回生状態では、必ず第２スイッチング素子がオフでき、この期間中にコイルに蓄えられている電磁エネルギをバッテリに吸収させることができる。又、このとき第１スイッチング素子の寄生ダイオードがオン作動し、ブートストラップコンデンサと前記寄生ダイオードとの接続点がＧＮＤ電位になるため、ブートストラップコンデンサを充電でき、第２スイッチング素子を駆動させることができる。
【０４８４】
請求項８に記載の発明によれば、操舵状態と、電動機の負荷状態に応じて第１スイッチング素子及び／又は第２スイッチング素子をオンオフ制御できるため、操舵状態及び負荷状態の状況に応じて、好適な制御を行うことができる。
【０４８５】
請求項９乃至請求項１１に記載の発明によれば、電動機が低負荷時には、第１スイッチング素子のみをオンオフ制御し、第２スイッチング素子を全オフとするため、第２スイッチング素子の発熱がなくなって、スイッチング損失（ロス）がなくなり、効率を上げることができる。
【０４８６】
請求項１２に記載の発明によれば、回生状態では、第２スイッチング素子を全オフした状態でも、第２スイッチング素子のドレイン電位が回生電力により上がり、結果的に、第２スイッチング素子のゲート電位をソース電位よりも高くする。このため、第２スイッチング素子をオンオフ制御できるため、回生電流をバッテリに吸収することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に具体化した電動パワーステアリング装置の概略図。
【図２】同じく電動パワーステアリング装置の制御ブロックダイヤグラム。
【図３】同じくＣＰＵ２１の制御ブロック図。
【図４】同じく昇圧回路の電気回路図。
【図５】同じく昇圧時の制御装置の制御ブロックダイヤグラム。
【図６】同じくトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図７】第２実施形態のトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図８】第３実施形態のトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図９】第４実施形態の力行状態のときのトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図１０】第４実施形態の回生状態のときのトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図１１】第５実施形態の昇圧回路の電気回路図。
【図１２】同じく力行状態のときのトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図１３】同じく回生状態のときのトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図１４】第６実施形態のＣＰＵにおける回生時の制御プログラムで実行される機能を示す制御ブロック図。
【図１５】同じく回生状態でのトランジスタＱ１，Ｑ２の駆動パターンを示す説明図。
【図１６】同じくモードＩのときの昇圧回路の等価回路。
【図１７】同じくモードＩのときの昇圧回路の等価回路。
【図１８】第７実施形態の力行状態のときのトランジスタＱ１，Ｑ２の駆動パターンを示す説明図。
【図１９】同じく力行状態のときのトランジスタＱ１，Ｑ２の駆動パターンを示す説明図。
【図２０】第１０実施形態の昇圧回路の電気回路図。
【図２１】第１１実施形態の昇圧時の制御装置の制御ブロックダイヤグラム。
【図２２】第１１実施形態のトランジスタＱ１，Ｑ２のデューティ比駆動信号の波形図。
【図２３】第１２実施形態の昇圧時の制御装置の制御ブロックダイヤグラム。
【図２４】第１３実施形態のＣＰＵにおける機能を示す制御ブロック図。
【図２５】第１４実施形態のＣＰＵにおける機能を示す制御ブロック図。
【図２６】第１５実施形態のＣＰＵにおける機能を示す制御ブロック図。
【図２７】第１６実施形態のＣＰＵが処理する制御フローチャート。
【図２８】第１７実施形態の電動パワーステアリング装置の制御ブロックダイヤグラム。
【図２９】第１７実施形態のＣＰＵが処理する制御フローチャート。
【図３０】第１８実施形態のＣＰＵが処理する制御フローチャート。
【図３１】第１９実施形態の昇圧回路の電気回路図。
【図３２】第１９実施形態のＣＰＵが処理する制御フローチャート。
【図３３】第２０実施形態のＣＰＵが処理する制御フローチャート。
【図３４】第２１実施形態のＣＰＵが処理する制御フローチャート。
【図３５】第２２実施形態の昇圧回路の電気回路図。
【図３６】同じくＣＰＵが処理する制御フローチャート。
【図３７】第２２実施形態の変形例においてＣＰＵが処理する制御フローチャート。
【図３８】第２３実施形態の電動パワーステアリング装置の制御ブロックダイヤグラム。
【図３９】第２３〜２５実施形態の昇圧回路の電気回路図。
【図４０】第２３実施形態のＣＰＵが処理する制御フローチャート。
【図４１】第２３実施形態の変形例においてＣＰＵが処理する制御フローチャート。
【図４２】第２４実施形態においてＣＰＵが処理する制御フローチャート。
【図４３】第２５実施形態においてＣＰＵが処理する制御フローチャート。
【図４４】第２６〜２９実施形態の昇圧回路の電気回路図。
【図４５】第２６実施形態のＣＰＵが処理する制御フローチャート。
【図４６】第２７実施形態のＣＰＵが処理する制御フローチャート。
【図４７】第２７実施形態の変形例のＣＰＵが処理する制御フローチャート。
【図４８】第２８実施形態のＣＰＵが処理する制御フローチャート。
【図４９】第２８実施形態の変形例のＣＰＵが処理する制御フローチャート。
【図５０】第２９実施形態のＣＰＵが処理する制御フローチャート。
【図５１】従来の昇圧回路の回路図。
【図５２】同じくトランジスタＱ１の駆動パルス波形を示す波形図。
【符号の説明】
４…トルクセンサ
６…モータ（電動機）
２０…制御装置（制御信号発生手段、昇圧回路制御手段、操舵状態判定手段、負荷状態判定手段、状態パラメータ検出手段、判定手段、第１故障判定手段、第１素子制御手段、ドレイン電圧検出手段、第２素子制御手段、第２故障判定手段）、
２１…ＣＰＵ
２４…プリドライバ（プリドライバ手段）
３５…モータ駆動装置（電動機駆動手段）
５４…指令電流設定部（特に制御信号発生手段に相当する）
１００…昇圧回路
１２０…ＰＩＤ制御部（制御演算手段）
１３０…ＰＷＭ演算部（操舵状態判定手段、ＰＷＭ演算手段）
１６０…目標出力電圧設定部（目標出力電圧設定手段）
２００…電源リレー（第１開閉手段）
２１０，２２０…相開放リレー（第２開閉手段）
Ｂ…バッテリ 、Ｌ…コイル（昇圧用コイル）
Ｃ２…コンデンサ（昇圧用コイルによる出力電圧を平滑するコンデンサ）
Ｃ３…コンデンサ（ブートストラップコンデンサ）
Ｑ１…トランジスタ（第１スイッチング素子）
Ｑ２…トランジスタ（第２スイッチング素子）
ＢＳ…ブートストラップ回路

Claims (12)

1. 少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、
   バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
   前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、
   目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、
   前記第１及び第２スイッチング素子は、ＦＥＴにて構成し、
   前記昇圧回路制御手段は、力行時及び回生時には、前記第１及び第２スイッチング素子を目標出力電圧と前記出力電圧との偏差に基づいて、交互にオンオフさせて電動機の供給電圧を昇圧し、又、電動機からの回生電流を回生することを特徴とする電動パワーステアリング装置。
2. 少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、
   バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
   前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、
   目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、
   前記第１及び第２スイッチング素子は、ＦＥＴにて構成し、
   前記偏差に基づいて、前記電動機の力行、回生状態を判定する操舵状態判定手段を設け、
   前記昇圧回路制御手段は、前記操舵状態判定手段の判定結果に応じて第１スイッチング素子及び／又は第２スイッチング素子をオンオフ制御することを特徴とする電動パワーステアリング装置。
3. 前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１スイッチング素子のみをオンオフして制御し、前記操舵状態判定手段が回生状態と判定すると、第１、第２スイッチング素子の両者を交互にオンオフ制御することを特徴とする請求項２に記載の電動パワーステアリング装置。
4. 前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１スイッチング素子のみをオンオフ制御し、前記操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御することを特徴とする請求項２に記載の電動パワーステアリング装置。
5. 前記昇圧回路制御手段は、前記操舵状態判定手段が、力行状態と判定すると、第１及び第２スイッチング素子を交互にオンオフ制御し、前記操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御することを特徴とする請求項２に記載の電動パワーステアリング装置。
6. 少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、
   バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
   前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、
   目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、
   前記偏差に基づいて、前記電動機の力行、回生状態を判定する操舵状態判定手段を設け、
   バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、
   前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子をオンオフ制御するとともに、第１スイッチング素子を一定周期毎に、可変デューティ比及び固定デューティ比のうち、少なくとも固定デューティ比にてオンオフ制御することを特徴とする電動パワーステアリング装置。
7. 少なくともステアリングホイールの操舵トルクに基づいて電動機制御信号を決定し、同信号を出力する制御信号発生手段と、前記電動機制御信号に基づいて電動機を駆動する電動機駆動手段とを備える電動パワーステアリング装置において、
   バッテリと前記電動機駆動手段間の電流供給回路に昇圧回路を設け、
   前記昇圧回路は、一端側がバッテリに接続されてバッテリ電圧が印加される昇圧用コイルと、同昇圧用コイルを地絡又は開放する第１スイッチング素子と、前記昇圧用コイルの他端側に接続され、オンオフする第２スイッチング素子と、前記第２スイッチング素子の出力側に接続され、前記昇圧用コイルによる昇圧電圧（以下、出力電圧という）を平滑するコンデンサとを含み、
   目標出力電圧と前記出力電圧との偏差に基づいて、第１及び第２スイッチング素子のうち、力行時には、少なくとも前記第１スイッチング素子をオンオフさせて電動機の供給電圧を昇圧するとともに、回生時には少なくとも第２スイッチング素子をオンオフさせる昇圧制御を実行する昇圧回路制御手段とを備え、
   前記偏差に基づいて、前記電動機の力行、回生状態を判定する操舵状態判定手段を設け、
   バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、
   前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１スイッチング素子及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御のためにＰＷＭ制御するとともに、同ＰＷＭ制御では所定デューティ比を越えてＰＷＭ制御しないように、デューティ制限することを特徴とする電動パワーステアリング装置。
8. 前記電動機の負荷状態を判定する負荷状態判定手段を設け、
   前記昇圧回路制御手段は、前記操舵状態判定手段の判定結果及び前記負荷状態判定手段 の判定結果に応じて第１スイッチング素子及び／又は第２スイッチング素子をオンオフ制御することを特徴とする請求項２に記載の電動パワーステアリング装置。
9. 前記昇圧回路制御手段は、操舵状態判定手段が力行状態と判定した際、負荷状態判定手段の判定が低負荷の場合には、
   第１スイッチング素子のみをオンオフ制御し、かつ第２スイッチング素子を全オフし、
   負荷状態判定手段の判定が高負荷の場合には、第１及び第２スイッチング素子を交互にオンオフ制御し、
   操舵状態判定手段が回生状態と判定した際には、第２スイッチング素子のみをオンオフ制御することを特徴とする請求項８に記載の電動パワーステアリング装置。
10. バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、
    前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定した際、負荷状態判定手段の判定が低負荷の場合、第１スイッチング素子のみをオンオフ制御し、かつ第２スイッチング素子を全オフし、負荷状態判定手段の判定が高負荷の場合、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子をオンオフ制御するとともに、第１スイッチング素子を一定周期毎に少なくとも固定デューティ比にてオンオフ制御することを特徴とする請求項８に記載の電動パワーステアリング装置。
11. バッテリと第１スイッチング素子のドレイン間にブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、
    前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定した際、負荷状態判定手段の判定が低負荷の場合、第１スイッチング素子のみをオンオフ制御し、かつ第２スイッチング素子を全オフし、負荷状態判定手段の判定が高負荷の場合、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御のためにＰＷＭ制御するとともに、同ＰＷＭ制御では所定デューティ比以上では、ＰＷＭ制御しないように、デューティ制限することを特徴とする請求項８に記載の電動パワーステアリング装置。
12. 第２スイッチング素子のドレインにブートストラップコンデンサを含むブートストラップ回路を接続し、同ブートストラップ回路を第２スイッチング素子の駆動電源として、前記ブートストラップコンデンサの電位を印加可能に同コンデンサを第２スイッチング素子のゲートに接続し、
    前記昇圧回路制御手段は、前記操舵状態判定手段が力行状態と判定すると、第１及び第２スイッチング素子を交互にオンオフ制御し、操舵状態判定手段が回生状態と判定すると、第２スイッチング素子のみをオンオフ制御することを特徴とする請求項２に記載の電動パワーステアリング装置。

Images