JP3789629B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3789629B2 JP3789629B2 JP01438898A JP1438898A JP3789629B2 JP 3789629 B2 JP3789629 B2 JP 3789629B2 JP 01438898 A JP01438898 A JP 01438898A JP 1438898 A JP1438898 A JP 1438898A JP 3789629 B2 JP3789629 B2 JP 3789629B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- clock signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 230000006641 stabilisation Effects 0.000 claims description 21
- 238000011105 stabilization Methods 0.000 claims description 21
- 238000004088 simulation Methods 0.000 claims description 8
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、詳しくはＤＬＬ（Delay Locked Loop ）回路等のタイミング安定化回路を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置に於いては、ＤＬＬ回路等によりクロック信号のタイミングを制御することが行われる。
図７は、ＤＬＬ回路をタイミング安定化回路としてデータ出力に用いた構成例を示す図である。図１の回路は、出力回路５０１、可変遅延回路５０２、ＥＳＤ（Electrical Static Discharge ）保護回路５０３、入力回路５０４、分周器５０５、位相比較回路５０６、遅延制御回路５０７、可変遅延回路５０８、ダミー入力回路５０９、ダミー出力回路５１０、ダミー出力負荷５１１、及びダミーＥＳＤ保護回路５１２を含む。
【０００３】
入力端子に供給された外部クロック信号ＣＬＫは、ＥＳＤ保護回路５０３を介して、カレントミラー回路等で構成される入力回路５０４に供給される。入力回路５０４は、供給された外部クロック信号ＣＬＫに基づいて、内部クロック信号ｉ−ｃｌｋを出力する。内部クロック信号ｉ−ｃｌｋは、可変遅延回路５０２によって適当な遅延量だけ遅延されて、出力回路５０１に供給される。出力回路５０１では、適当な遅延量だけ遅延された内部クロック信号ｉ−ｃｌｋを同期信号として用いて、データをラッチする。ラッチされたデータは、出力回路５０１から出力端子を介して半導体装置外部に出力される。
【０００４】
上記入力端子から出力端子までの経路には、回路固有の遅延が発生するため、出力回路５０１から装置外部に出力されるデータは、回路固有の遅延に応じたタイミングを有するものとなる。この出力回路５０１から装置外部に出力されるデータを、外部クロック信号ＣＬＫと所定のタイミング関係に合わせるために、位相比較回路５０６、遅延制御回路５０７、可変遅延回路５０８、及び可変遅延回路５０２からなるＤＬＬ回路が用いられる。
【０００５】
内部クロック信号ｉ−ｃｌｋは、分周器５０５で分周され、互いに同一の位相を有したダミークロック信号ｄ−ｃｌｋ及び参照クロック信号ｃ−ｃｌｋが生成される。ダミークロック信号ｄ−ｃｌｋは、可変遅延回路５０８に供給される。可変遅延回路５０８は、可変遅延回路５０２と同一の遅延量だけダミークロック信号ｄ−ｃｌｋを遅延するように制御される。可変遅延回路５０８から出力される遅延されたダミークロック信号ｄーｃｌｋは、出力回路５０１と同一の遅延特性を有するダミー出力回路５１０、出力負荷を模擬するダミー出力負荷５１１、ＥＳＤ保護回路５０３と同一の遅延特性を有するダミーＥＳＤ保護回路５１２、入力回路５０４と同一の遅延特性を有するダミー入力回路５０９を介して、位相比較回路５０６に入力される。
【０００６】
位相比較回路５０６は、参照クロック信号ｃ−ｃｌｋと、ダミー入力回路５０９から供給されるクロック信号とを比較する。両クロック信号が同一の位相となるように、位相比較回路５０６は、遅延制御回路５０７を介して可変遅延回路５０８の遅延量を制御する。これによって、ダミー出力回路５１０から出力されるクロック信号が、外部クロック信号ＣＬＫと所定のタイミング関係になるように制御される。
【０００７】
ＥＳＤ保護回路５０３、入力回路５０４、可変遅延回路５０２、及び出力回路５０１の総遅延量は、ダミーＥＳＤ保護回路５１２、ダミー入力回路５０９、可変遅延回路５０８、及びダミー出力回路５１０の総遅延量と同一であるので、出力回路５０１から装置外部に送出されるデータは、外部クロック信号ＣＬＫと所定のタイミング関係になるように制御されることになる。
【０００８】
このとき電源電圧の変動や温度変動等により、ＥＳＤ保護回路５０３、入力回路５０４、可変遅延回路５０２、及び出力回路５０１の特性が変化しても、ダミーＥＳＤ保護回路５１２、ダミー入力回路５０９、可変遅延回路５０８、及びダミー出力回路５１０の特性も同様に変化する。従って、出力回路５０１から装置外部に出力されるデータは、電源電圧変動や温度変動等に関わらず、常に外部クロック信号ＣＬＫと所定のタイミング関係になるように制御される。
【０００９】
【発明が解決しようとする課題】
分周器５０５は、内部クロック信号ｉ−ｃｌｋを１／Ｎに分周することで、ダミークロック信号ｄ−ｃｌｋ及び参照クロック信号を生成する。これによってＮサイクルに１回の頻度で、位相比較回路５０６が位相比較を行い、タイミング調整を行うことになる。図７の構成の半導体装置に於いては、ＤＬＬ回路は常時動作しているため、Ｎサイクルに１回のタイミング調整はデータの出力中であっても行われる。
【００１０】
一般に出力回路からデータが出力される際には、出力端子以降の外部負荷を駆動する必要がある。従ってデータ出力時に出力回路が大きな電流を瞬間的に消費し、半導体装置内部の電源に大きなノイズが生じる。内部電源に大きなノイズが生じると、可変遅延回路５０８や一連のダミー回路において、信号の通過時間が変動してしまう。これによって、ダミー入力回路５０９から位相比較回路５０６に入力される位相比較対象のクロック信号ｔ−ｃｌｋが、タイミングのずれたものとなってしまう。
【００１１】
図８は、データ出力時の電源ノイズによる問題を説明するためのタイミング図である。
図８は、内部クロック信号ｉ−ｃｌｋ、リードイネーブル信号、出力端子に現れるデータ信号、グランド電圧ＧＮＤ、ダミー入力回路５０９から出力されるクロック信号ｔ−ｃｌｋ、参照クロック信号ｃ−ｃｌｋ、及び図７のノードＮ１及びＮ２に於けるクロック信号を示す。
【００１２】
図８に示されるように、半導体装置にリードイネーブル信号が供給され出力端子からデータＤ１が出力されると、出力回路５０１に負荷がかかることによって、電源電圧（グランド電圧ＧＮＤ）にスパイク状のノイズＳ１がのる。この電源電圧のノイズの影響によって、クロック信号ｔ−ｃｌｋのクロックパルスＰ１の立ち上がりタイミングがずれる。このタイミングに一致して、参照クロック信号ｃ−ｃｌｋのＮサイクルに１回のパルスが供給されると、タイミングのずれたクロックパルスＰ１に応じて、ＤＬＬ回路の位相調整が行われ、可変遅延回路５０２及び５０８の遅延量が変化される。これによって、ノードＮ１及びＮ２に於けるクロック信号は、誤ったタイミングのクロックパルスＰ１に基づいた、誤ったタイミングのクロック信号となってしまう。この結果、出力端子に出力されるデータＤ２は、点線で示される正しいタイミングではなく、実線で示された誤ったタイミングを有することになる。
【００１３】
一般に電源電圧に変動があっても、ＤＬＬ回路によるタイミング調整で、電源電圧変動による影響はキャンセルされる。しかしこの調整機構が機能するのは、例えば電源電圧がある第１の電圧から別の第２の電圧に変動して第２の電圧にとどまるような場合であり、この場合には、ＤＬＬ回路によるタイミング調整によって、第２の電圧に於いて適切なタイミングが確保される。しかし図８に示される場合には、電源電圧の変動は一瞬のノイズであり、第１の電圧から第２の電圧に移行してその直後に第１の電圧に戻る。このような場合、図８に示される例においては、データＤ２は第１の電圧の条件で調整されたタイミングに基づいて出力されるべきであるが、上記のように誤ったタイミングで出力されることになる。
【００１４】
出力回路５０１は、出力データの各ビットに対して設けられ、半導体装置全体では複数の出力回路が設けられることになる。従って、これらの出力回路が同時に動作することによって生成される電源ノイズは大きなものとなり、出力データの無視できないタイミングのずれにつながる。
従って本発明は、データ出力動作によって大きな電源ノイズが発生する場合であっても、適切なタイミングでデータを出力可能な、タイミング安定化回路を備えた半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１の発明に於ては、内部回路から供給されるデータを装置外部に出力データとして出力する半導体装置は、外部から供給される外部クロック信号に対して該データを外部に出力する出力タイミングを調整するタイミング安定化回路と、該データの出力中は該タイミング安定化回路の出力タイミング調整動作を停止させる制御回路を含むことを特徴とする。
【００１６】
請求項２の発明に於ては、請求項１記載の半導体装置に於て、前記外部クロック信号から生成した同期用クロック信号に同期して前記データを外部に出力する出力回路を更に含み、前記タイミング安定化回路は該同期用クロック信号の位相を調整することを特徴とする。
請求項３の発明に於ては、請求項２記載の半導体装置に於て、前記タイミング安定化回路は、ＤＬＬ回路を含むことを特徴とする。
【００１７】
請求項４の発明に於ては、請求項２記載の半導体装置に於て、前記タイミング安定化回路は、前記同期用クロック信号の位相を調整する第１の可変遅延回路と、該第１の可変遅延回路と同一の遅延量に設定される第２の可変遅延回路を含み前記外部クロック信号と前記出力タイミングとの間の位相関係を模擬する模擬回路と、該模擬回路が模擬する該位相関係を判断する位相比較回路と、該位相比較回路の判断に基づいて該第１の可変遅延回路及び該第２の可変遅延回路の遅延量を調整する遅延制御回路を含むことを特徴とする。
【００１８】
請求項５の発明に於ては、請求項４記載の半導体装置に於て、前記制御回路は、前記データの出力中でない期間は前記模擬回路及び前記位相比較回路に前記外部クロック信号に基づいたクロック信号を供給することで前記出力タイミング調整動作を実行させ、該データの出力中の期間は該模擬回路及び該位相比較回路に対する該外部クロック信号に基づいたクロック信号の供給を停止することで該出力タイミング調整動作を停止させることを特徴とする。
【００１９】
請求項６の発明に於ては、請求項５記載の半導体装置に於て、前記制御回路は、前記データを外部に出力する動作を指令する信号に基づいて、前記データの出力中であるか否かを判断することを特徴とする。
請求項７の発明に於ては、請求項６記載の半導体装置に於て、前記データを外部に出力する動作を指令する信号は、外部からの信号入力に基づくことを特徴とする。
【００２０】
請求項８の発明に於ては、内部回路から供給されるデータを装置外部に出力データとして出力する半導体装置は、該データを出力する出力回路と、該データの出力タイミングを調整するタイミング安定化回路と、該出力回路が該データを出力している間は該出力タイミングの調整を停止させる制御回路を含むことを特徴とする。上記発明による半導体装置に於いては、データ出力期間中はタイミング安定化回路でのタイミング調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、タイミング安定化回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００２１】
従ってＤＲＡＭ等の半導体装置に於いて、データ読み出しの際のアクセスタイムのばらつきを防ぐことが出来る。
【００２２】
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて説明する。
図１は、タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体装置の実施例を示す図である。図１の半導体装置１０は、出力回路１１、可変遅延回路１２、ＥＳＤ保護回路１３、入力回路１４、分周器１５、位相比較回路１６、遅延制御回路１７、可変遅延回路１８、ダミー入力回路１９、ダミー出力回路２０、ダミー出力負荷２１、ダミーＥＳＤ保護回路２２、及び制御回路２３を含む。
【００２３】
入力端子に供給された外部クロック信号ＣＬＫは、ＥＳＤ保護回路１３を介して、カレントミラー回路等で構成される入力回路１４に供給される。入力回路１４は、供給された外部クロック信号ＣＬＫに基づいて、内部クロック信号ｉ−ｃｌｋを出力する。内部クロック信号ｉ−ｃｌｋは、可変遅延回路１２によって適当な遅延量だけ遅延されて、出力回路１１に供給される。出力回路１１では、適当な遅延量だけ遅延された内部クロック信号ｉ−ｃｌｋを同期信号として用いて、データをラッチする。ラッチされたデータは、出力回路１１から出力端子を介して半導体装置外部に出力される。
【００２４】
上記入力端子から出力端子までの経路には、回路固有の遅延が発生するため、出力回路１１から装置外部に出力されるデータは、回路固有の遅延に応じたタイミングを有するものとなる。この出力回路１１から装置外部に出力されるデータを、外部クロック信号ＣＬＫと所定のタイミング関係に合わせるために、位相比較回路１６、遅延制御回路１７、可変遅延回路１８、及び可変遅延回路１２からなるＤＬＬ回路が用いられる。
【００２５】
内部クロック信号ｉ−ｃｌｋは、分周器１５で分周され、互いに同一の位相を有したダミークロック信号ｄ−ｃｌｋ及び参照クロック信号ｃ−ｃｌｋが生成される。ダミークロック信号ｄ−ｃｌｋは、可変遅延回路１８に供給される。可変遅延回路１８は、可変遅延回路１２と同一の遅延量だけダミークロック信号ｄ−ｃｌｋを遅延するように制御される。可変遅延回路１８から出力される遅延されたダミークロック信号ｄーｃｌｋは、出力回路１１と同一の遅延特性を有するダミー出力回路２０、出力負荷を模擬するダミー出力負荷２１、ＥＳＤ保護回路１３と同一の遅延特性を有するダミーＥＳＤ保護回路２２、入力回路１４と同一の遅延特性を有するダミー入力回路１９を介して、位相比較回路１６に入力される。
【００２６】
位相比較回路１６は、参照クロック信号ｃ−ｃｌｋと、ダミー入力回路１９から供給されるクロック信号とを比較する。両クロック信号が同一の位相となるように、位相比較回路１６は、遅延制御回路１７を介して可変遅延回路１８の遅延量を制御する。この制御によって、ダミー出力回路２０から出力されるクロック信号が、外部クロック信号ＣＬＫと所定のタイミング関係になるように調整される。
【００２７】
ＥＳＤ保護回路１３、入力回路１４、可変遅延回路１２、及び出力回路１１の総遅延量は、ダミーＥＳＤ保護回路２２、ダミー入力回路１９、可変遅延回路１８、及びダミー出力回路２０の総遅延量と同一であるので、出力回路１１から装置外部に送出されるデータは、外部クロック信号ＣＬＫと所定のタイミング関係になるように制御されることになる。
【００２８】
このとき電源電圧の変動や温度変動等により、ＥＳＤ保護回路１３、入力回路１４、可変遅延回路１２、及び出力回路１１の特性が変化しても、ダミーＥＳＤ保護回路２２、ダミー入力回路１９、可変遅延回路１８、及びダミー出力回路２０の特性も同様に変化する。従って、出力回路１１から装置外部に出力されるデータは、電源電圧変動や温度変動等に関わらず、常に外部クロック信号ＣＬＫと所定のタイミング関係になるように制御される。
【００２９】
図１の本発明による半導体装置１０には、制御回路２３が設けられている。制御回路２３は、インバータ３１及びＮＯＲ回路３２を含む。制御回路２３には、半導体装置１０からデータを読み出すためのリードイネーブル信号が供給される。リードイネーブル信号がＬＯＷ（非活性）の時、ＮＯＲ回路３２は、インバータ３１の出力に対するインバータとして動作する。従ってこの場合には、内部クロック信号ｉ−ｃｌｋがそのまま、分周器１５に入力される。
【００３０】
リードイネーブル信号がＨＩＧＨ（活性）の時、ＮＯＲ回路３２の出力はＬＯＷ固定となる。従ってこの場合、分周器１５にはクロック信号は供給されない。即ち、半導体装置１０の出力回路１１からデータを出力する際には、ＤＬＬ回路による位相調整は行われないことになる。
図２は、データ出力時の位相比較動作停止を説明するためのタイミング図である。図２は、内部クロック信号ｉ−ｃｌｋ、リードイネーブル信号、及びＮＯＲ回路３２からの出力である図１のノードＮ３の信号を示す。
【００３１】
図２に示されるように、データ出力が行われるリードイネーブル信号がＨＩＧＨである間の期間は、ノードＮ３の信号はＬＯＷ固定となり、クロックパルスが分周器１５に供給されない。従ってデータ出力が行われる期間中は、位相比較回路１６による位相比較動作が中止される。
このように本発明による半導体装置に於いては、データ出力期間中はＤＬＬ回路での位相比較動作及び位相調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、ＤＬＬ回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００３２】
なおダミー出力回路２０は、リードイネーブル信号がＬＯＷである期間（データ出力中でない期間）に動作するため、電源電圧に若干のノイズがのることになる。しかしながらダミー出力回路２０は一つの半導体装置に一つだけしか設けられていないため、電源ノイズは比較的小さく、位相調整に与える影響は無視することが出来る。
【００３３】
図３は、可変遅延回路の回路構成を示す回路図である。図３の可変遅延回路が、図１の可変遅延回路１２及び１８として用いられる。
図３の可変遅延回路は、複数のインバータ１０１、複数のインバータ１０２、複数のインバータ１０３、複数のＮＡＮＤ回路１０４、及び複数のＮＡＮＤ回路１０５を含む。ある一つのインバータ１０３と対応する一つのＮＡＮＤ回路１０５とは、１段の遅延素子を構成し、複数のインバータ１０３と複数のＮＡＮＤ回路１０５とで複数段の遅延素子列を構成する。各ＮＡＮＤ回路１０４に供給される制御信号ＴＣ１乃至ＴＣ８は、遅延制御回路１７から供給される制御信号であり、詳しくは後ほど説明する。制御信号ＴＣ１乃至ＴＣ８は、隣接する２つのみがＨＩＧＨであり残りはＬＯＷである信号である。
【００３４】
入力として供給される入力信号ＳＩは、複数のインバータ１０１を介して、複数のＮＡＮＤ回路１０４に供給される。制御信号ＴＣ１乃至ＴＣ８のうちでＨＩＧＨである信号を受け取るＮＡＮＤ回路１０４を介して、入力信号ＳＩは、複数のインバータ１０３と複数のＮＡＮＤ回路１０５とで構成される遅延素子列に入力される。入力信号ＳＩは、遅延素子列を伝播して、更に複数のインバータ１０２を通過した後に、出力信号ＳＯとして出力される。従って、制御信号ＴＣ１乃至ＴＣ８のうちでＨＩＧＨである信号の位置に応じて、入力信号ＳＩが通過する遅延素子の段数が異なることになる。この位置によって、入力信号ＳＩをどの程度遅延させるのかを制御することが出来る。
【００３５】
図４は、遅延制御回路１７の回路構成を示す回路図である。この遅延制御回路１７によって、前述の制御信号ＴＣ１乃至ＴＣ８を生成する。
遅延制御回路１７は、ＮＯＲ回路１２１−１乃至１２１−８、インバータ１２２−１乃至１２２−８、ＮＡＮＤ回路１２３−１乃至１２３−８、ＮＭＯＳトランジスタ１２４−１乃至１２４−８、ＮＭＯＳトランジスタ１２５−１乃至１２５−８、ＮＭＯＳトランジスタ１２６−１乃至１２６−８、及びＮＭＯＳトランジスタ１２７−１乃至１２７−８を含む。リセット信号ＲがＬＯＷにされると、遅延制御回路１７はリセットされる。即ち、リセット信号ＲがＬＯＷになると、ＮＡＮＤ回路１２３−１乃至１２３−８の出力がＨＩＧＨになり、インバータ１２２−１乃至１２２−８の出力がＬＯＷになる。ＮＡＮＤ回路１２３−１乃至１２３−８とインバータ１２２−１乃至１２２−８との各ペアは、互いの出力を互いの入力とすることでラッチを形成する。従って、上記リセット信号Ｒで設定された初期状態は、リセット信号ＲがＨＩＧＨに戻っても保持される。
【００３６】
この初期状態では、図４に示されるように、ＮＯＲ回路１２１−１の出力ＴＣ１はＨＩＧＨであり、ＮＯＲ回路１２１−２乃至１２１−８の出力ＴＣ２乃至ＴＣ８はＬＯＷである。即ち出力ＴＣ１だけがＨＩＧＨである。
位相調整対象の信号に関して、遅延量を大きくする必要がある場合には、信号線Ａ及びＢに交互にＨＩＧＨパルスを供給する。まず信号線Ａに信号φSEのＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１２４−１がオンになる。このときＮＭＯＳトランジスタ１２６−１がオンであるので、ＮＡＮＤ回路１２３−１の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１２２−１の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１２３−１とインバータ１２２−１からなるラッチに保持される。またこの時出力ＴＣ２はＨＩＧＨからＬＯＷに変化する。従ってこの状態では、出力ＴＣ１及びＴＣ２がＨＩＧＨになる。
【００３７】
次に信号線Ｂに信号φSOのＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１２４−２がオンになる。このときＮＭＯＳトランジスタ１２６−２がオンになっているので、ＮＡＮＤ回路１２３−２の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１２２−２の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１２３−２とインバータ１２２−２からなるラッチに保持される。またこの時出力ＴＣ１はＨＩＧＨからＬＯＷに変化し、出力ＴＣ３はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力ＴＣ２及びＴＣ３がＨＩＧＨになる。
【００３８】
このように信号線Ａ及びＢに交互にＨＩＧＨパルスを供給することで、出力ＴＣ１乃至ＴＣ８のうちで、２つＨＩＧＨである隣接する出力を一つずつ右にずらしていくことが出来る。
遅延量を小さくする必要がある場合には、信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略する。このようにして生成された制御信号ＴＣ１乃至ＴＣ８を、可変遅延回路に供給することで、位相調整対象である信号の遅延量を自由に調整することが出来る。
【００３９】
信号線Ａ乃至Ｄに供給されるのは、信号φSE、φSO、φRE、及びφROである。これらの信号φSE、φSO、φRE、及びφROは、図１の位相比較回路１６によって生成される。
図５は、位相比較回路１６の回路構成を示す回路図である。
図５の位相比較回路１６は、エッジタイミング比較回路１３０、バイナリカウンタ１６０、及びパルス生成回路１８０を含む。
【００４０】
エッジタイミング比較回路１３０は、ＮＡＮＤ回路１３１乃至１４４、インバータ１４５乃至１４８、及びＮＯＲ回路１４９を含む。バイナリカウンタ１６０は、ＮＡＮＤ回路１６１乃至１６８及びインバータ１６９乃至１７１を含む。パルス生成回路１８０は、ＮＡＮＤ回路１８１乃至１８６、複数のインバータ１８７乃至１９２を含む。
【００４１】
エッジタイミング比較回路１３０は、入力信号Ｓ１及びＳ２を受け取り、入力信号Ｓ１及びＳ２の何れの立ち上がりエッジが先であるかを判断する。入力信号Ｓ１及びＳ２の一方が参照クロック信号ｃ−ｃｌｋに対応し、もう一方がダミー入力回路５０９から供給されるクロック信号ｔ−ｃｌｋに対応する。
例えば入力信号Ｓ１の立ち上がりエッジが先行する場合には、ＮＡＮＤ回路１３１及び１３２からなるラッチの出力Ｌ１及びＬ２は、それぞれＬＯＷ及びＨＩＧＨとなる。またＮＡＮＤ回路１３３及び１３４からなるラッチの出力Ｌ３及びＬ４もまた、それぞれＬＯＷ及びＨＩＧＨとなる。
【００４２】
その後、両方の入力信号Ｓ１及びＳ２がＨＩＧＨになると、ＮＡＮＤ回路１３６の出力がＬＯＷとなり、ＮＯＲ回路１４９の出力が所定の期間だけＨＩＧＨになる。このＮＯＲ回路１４９からの出力は、ＮＡＮＤ回路１３７乃至１４０からなるゲートを開き、ラッチ出力Ｌ１乃至Ｌ４が反転されてＮＡＮＤ回路１４１乃至１４４からなる２つのラッチに入力される。従って、ＮＡＮＤ回路１４１及び１４２からなるラッチの出力φｂ及びφｃは、それぞれＨＩＧＨ及びＬＯＷとなる。またＮＡＮＤ回路１４３及び１４４からなるラッチの出力φｄ及びφｅは、それぞれＨＩＧＨ及びＬＯＷとなる。
【００４３】
従って入力信号Ｓ１の立ち上がりエッジが先行する場合には、パルス生成回路１８０のＮＡＮＤ回路１８１が出力をＬＯＷに変化させることになる。
逆に入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジよりも十分に先行する場合には、ラッチ出力φｂ及びφｃはＬＯＷ及びＨＩＧＨとなり、またラッチ出力φｄ及びφｅもまたＬＯＷ及びＨＩＧＨとなる。従って、パルス生成回路１８０のＮＡＮＤ回路１８２が出力をＬＯＷに変化させることになる。
【００４４】
入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジより先行するが、その時間差が小さい場合、ＮＡＮＤ回路１３５及びインバータ１４８による信号遅延の影響で、ＮＡＮＤ回路１３３及び１３４からなるラッチの出力Ｌ３及びＬ４は、それぞれＬＯＷ及びＨＩＧＨとなる。この場合、ラッチ出力φｂ及びφｃはＬＯＷ及びＨＩＧＨであり、ラッチ出力φｄ及びφｅはＨＩＧＨ及びＬＯＷとなる。従って、パルス生成回路１８０のＮＡＮＤ回路１８１及び１８２は、出力をＨＩＧＨのまま変化させない。
【００４５】
このように、入力信号Ｓ１及びＳ２の立ち上がりエッジ間の時間差が小さく、両方の立ち上がりエッジが一致していると見なしてよい場合には、図５の位相比較回路１６は出力を生成しない構成となっている。
バイナリカウンタ１６０は、エッジタイミング比較回路１３０のＮＡＮＤ回路１３６からの信号を１／２分周して、分周信号Ｄ１をインバータ１７１から出力すると共に、この分周信号の反転信号Ｄ２をインバータ１７０から出力する。ＮＡＮＤ回路１３６からの信号は、入力信号Ｓ１及びＳ２と同一の周期の信号である。従ってバイナリカウンタ１６０から出力される分周信号Ｄ１が、例えば入力信号の偶数番目のサイクルでＨＩＧＨになるとすると、分周信号Ｄ２は奇数番目のサイクルでＨＩＧＨになる。
【００４６】
パルス信号生成回路１８０に於いては、上述のように、入力信号Ｓ１が先行する場合にはＮＡＮＤ回路１８１の出力がＬＯＷになり、入力信号Ｓ２が十分に先行する場合にはＮＡＮＤ回路１８２の出力がＬＯＷになる。
入力信号Ｓ１が先行する場合には、ＮＡＮＤ回路１８１の出力がインバータ１８７によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路１８３及び１８４に供給される。ＮＡＮＤ回路１８３には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路１８４には更に分周信号Ｄ２が供給される。従ってこの場合には、パルス信号生成回路１８０は、信号φSE及びφSOとして、交互にＨＩＧＨパルスを出力することになる。
【００４７】
入力信号Ｓ２が十分に先行する場合には、ＮＡＮＤ回路１８２の出力がインバータ１８８によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路１８５及び１８６に供給される。ＮＡＮＤ回路１８５には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路１８６には更に分周信号Ｄ２が供給される。従ってこの場合、パルス信号生成回路１８０は、信号φRO及びφREとして、交互にＨＩＧＨパルスを出力することになる。
【００４８】
これらの信号φSE、φSO、φRO、及びφREが、図４の遅延制御回路１７に供給される。従って、信号Ｓ１及びＳ２のどちらの立ち上がりエッジが先行しているかに応じて、図４の遅延制御回路１７を介して、図３の可変遅延回路の遅延量を制御することが出来る。
図６は、タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体記憶装置の実施例を示す図である。図６において、図１と同一の要素は同一の番号で参照され、その説明は省略される。
【００４９】
図６の半導体記憶装置は、アドレスバッファ４１、ローデコーダ４２、コラムデコーダ４３、コア回路４４、リードアンプ／ライトバッファ４５、入力回路４６、コマンドデコーダ４７を含む。これらの回路は通常のＤＲＡＭに搭載される回路であり、その回路構成については省略する。
コア回路４４は、データを記憶する縦横に配置されたメモリセル、指定されたローアドレスのメモリセルにアクセスするためのワード線、メモリセルからのデータを読み出すビット線、ビット線のデータを増幅するセンスアンプ、指定されたコラムアドレスのセンスアンプに対してデータ読み出し／書き込みをするためのコラムゲート等を含む。
【００５０】
アドレス信号がアドレスバッファ４１に入力され、ローアドレスはローデコーダ４２へ、コラムアドレスはコラムデコーダ４３へ供給される。ローデコーダ４２は、指定されたローアドレスのワード線が選択活性化されて、このローアドレスのメモリセルに対してローアドレスアクセスが行われる。
データ読み出しの場合には、メモリセルから読み出されたデータは、ビット線を介して、センスアンプに格納される。コラムデコーダ４３は、指定されたコラムアドレスのセンスアンプに対してコラムゲートを開くことで、センスアンプのデータをリードアンプ／ライトバッファ４５に読み出す。読み出されたデータは、出力回路１１を介して、半導体記憶装置外部に出力される。
【００５１】
データ書き込みの場合には、入出力端子に入力されたデータは、入力４６を介して、リードアンプ／ライトバッファ４５に供給される。このデータは、選択されたコラムアドレスに対応するコラムゲート、センスアンプ、及びビット線を介して、選択されたローアドレスに対応するメモリセルに格納される。
コマンドデコーダ４７は、コントロール信号として／ＲＡＳ（Row Address Strobe）、／ＣＡＳ（Column Address Strobe ）、／ＷＥ（Write Enable）、及び／ＣＳ（chip select ）が入力される。コマンドデコーダ４７は、これらのコントロール信号をデコードして、デコード結果を示す複数の信号を出力する。これらの信号は、半導体記憶装置の関連する内部回路に供給され、半導体記憶装置の動作を制御する。デコード結果を示すこれら複数の信号の一つがリードイネーブル信号であり、この信号によって、半導体記憶装置のデータ読み出し動作を実行すると共に、制御回路２３の制御を行う。
【００５２】
図１の場合と同様に、図６の半導体記憶装置に於いては、データ出力期間中はＤＬＬ回路での位相比較動作及び位相調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、ＤＬＬ回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００５３】
以上、本発明を実施例に基づいて説明したが、本発明は上述の実施例に限定されることなく、特許請求の範囲に記載の範囲内で、自由に変形・変更が可能である。
【００５４】
【発明の効果】
請求項１乃至８記載の発明による半導体装置に於いては、データ出力期間中はタイミング安定化回路でのタイミング調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、タイミング安定化回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００５５】
従ってＤＲＡＭ等の半導体装置に於いて、データ読み出しの際のアクセスタイムのばらつきを防ぐことが出来る。
【図面の簡単な説明】
【図１】タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体装置の実施例を示す図である。
【図２】データ出力時の位相比較動作停止を説明するためのタイミング図である。
【図３】可変遅延回路の回路構成を示す回路図である。
【図４】遅延制御回路の回路構成を示す回路図である。
【図５】位相比較回路の回路構成を示す回路図である。
【図６】タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体記憶装置の実施例を示す図である。
【図７】ＤＬＬ回路をタイミング安定化回路としてデータ出力に用いた構成例を示す図である。
【図８】データ出力時の電源ノイズによる問題を説明するためのタイミング図である。
【符号の説明】
１０ 半導体装置
１１ 出力回路
１２ 可変遅延回路
１３ ＥＳＤ保護回路
１４ 入力回路
１５ 分周器
１６ 位相比較回路
１７ 遅延制御回路
１８ 可変遅延回路
１９ ダミー入力回路
２０ ダミー出力回路
２１ ダミー出力負荷
２２ ダミーＥＳＤ保護回路
２３ 制御回路
【発明の属する技術分野】
本発明は半導体装置に関し、詳しくはＤＬＬ（Delay Locked Loop ）回路等のタイミング安定化回路を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置に於いては、ＤＬＬ回路等によりクロック信号のタイミングを制御することが行われる。
図７は、ＤＬＬ回路をタイミング安定化回路としてデータ出力に用いた構成例を示す図である。図１の回路は、出力回路５０１、可変遅延回路５０２、ＥＳＤ（Electrical Static Discharge ）保護回路５０３、入力回路５０４、分周器５０５、位相比較回路５０６、遅延制御回路５０７、可変遅延回路５０８、ダミー入力回路５０９、ダミー出力回路５１０、ダミー出力負荷５１１、及びダミーＥＳＤ保護回路５１２を含む。
【０００３】
入力端子に供給された外部クロック信号ＣＬＫは、ＥＳＤ保護回路５０３を介して、カレントミラー回路等で構成される入力回路５０４に供給される。入力回路５０４は、供給された外部クロック信号ＣＬＫに基づいて、内部クロック信号ｉ−ｃｌｋを出力する。内部クロック信号ｉ−ｃｌｋは、可変遅延回路５０２によって適当な遅延量だけ遅延されて、出力回路５０１に供給される。出力回路５０１では、適当な遅延量だけ遅延された内部クロック信号ｉ−ｃｌｋを同期信号として用いて、データをラッチする。ラッチされたデータは、出力回路５０１から出力端子を介して半導体装置外部に出力される。
【０００４】
上記入力端子から出力端子までの経路には、回路固有の遅延が発生するため、出力回路５０１から装置外部に出力されるデータは、回路固有の遅延に応じたタイミングを有するものとなる。この出力回路５０１から装置外部に出力されるデータを、外部クロック信号ＣＬＫと所定のタイミング関係に合わせるために、位相比較回路５０６、遅延制御回路５０７、可変遅延回路５０８、及び可変遅延回路５０２からなるＤＬＬ回路が用いられる。
【０００５】
内部クロック信号ｉ−ｃｌｋは、分周器５０５で分周され、互いに同一の位相を有したダミークロック信号ｄ−ｃｌｋ及び参照クロック信号ｃ−ｃｌｋが生成される。ダミークロック信号ｄ−ｃｌｋは、可変遅延回路５０８に供給される。可変遅延回路５０８は、可変遅延回路５０２と同一の遅延量だけダミークロック信号ｄ−ｃｌｋを遅延するように制御される。可変遅延回路５０８から出力される遅延されたダミークロック信号ｄーｃｌｋは、出力回路５０１と同一の遅延特性を有するダミー出力回路５１０、出力負荷を模擬するダミー出力負荷５１１、ＥＳＤ保護回路５０３と同一の遅延特性を有するダミーＥＳＤ保護回路５１２、入力回路５０４と同一の遅延特性を有するダミー入力回路５０９を介して、位相比較回路５０６に入力される。
【０００６】
位相比較回路５０６は、参照クロック信号ｃ−ｃｌｋと、ダミー入力回路５０９から供給されるクロック信号とを比較する。両クロック信号が同一の位相となるように、位相比較回路５０６は、遅延制御回路５０７を介して可変遅延回路５０８の遅延量を制御する。これによって、ダミー出力回路５１０から出力されるクロック信号が、外部クロック信号ＣＬＫと所定のタイミング関係になるように制御される。
【０００７】
ＥＳＤ保護回路５０３、入力回路５０４、可変遅延回路５０２、及び出力回路５０１の総遅延量は、ダミーＥＳＤ保護回路５１２、ダミー入力回路５０９、可変遅延回路５０８、及びダミー出力回路５１０の総遅延量と同一であるので、出力回路５０１から装置外部に送出されるデータは、外部クロック信号ＣＬＫと所定のタイミング関係になるように制御されることになる。
【０００８】
このとき電源電圧の変動や温度変動等により、ＥＳＤ保護回路５０３、入力回路５０４、可変遅延回路５０２、及び出力回路５０１の特性が変化しても、ダミーＥＳＤ保護回路５１２、ダミー入力回路５０９、可変遅延回路５０８、及びダミー出力回路５１０の特性も同様に変化する。従って、出力回路５０１から装置外部に出力されるデータは、電源電圧変動や温度変動等に関わらず、常に外部クロック信号ＣＬＫと所定のタイミング関係になるように制御される。
【０００９】
【発明が解決しようとする課題】
分周器５０５は、内部クロック信号ｉ−ｃｌｋを１／Ｎに分周することで、ダミークロック信号ｄ−ｃｌｋ及び参照クロック信号を生成する。これによってＮサイクルに１回の頻度で、位相比較回路５０６が位相比較を行い、タイミング調整を行うことになる。図７の構成の半導体装置に於いては、ＤＬＬ回路は常時動作しているため、Ｎサイクルに１回のタイミング調整はデータの出力中であっても行われる。
【００１０】
一般に出力回路からデータが出力される際には、出力端子以降の外部負荷を駆動する必要がある。従ってデータ出力時に出力回路が大きな電流を瞬間的に消費し、半導体装置内部の電源に大きなノイズが生じる。内部電源に大きなノイズが生じると、可変遅延回路５０８や一連のダミー回路において、信号の通過時間が変動してしまう。これによって、ダミー入力回路５０９から位相比較回路５０６に入力される位相比較対象のクロック信号ｔ−ｃｌｋが、タイミングのずれたものとなってしまう。
【００１１】
図８は、データ出力時の電源ノイズによる問題を説明するためのタイミング図である。
図８は、内部クロック信号ｉ−ｃｌｋ、リードイネーブル信号、出力端子に現れるデータ信号、グランド電圧ＧＮＤ、ダミー入力回路５０９から出力されるクロック信号ｔ−ｃｌｋ、参照クロック信号ｃ−ｃｌｋ、及び図７のノードＮ１及びＮ２に於けるクロック信号を示す。
【００１２】
図８に示されるように、半導体装置にリードイネーブル信号が供給され出力端子からデータＤ１が出力されると、出力回路５０１に負荷がかかることによって、電源電圧（グランド電圧ＧＮＤ）にスパイク状のノイズＳ１がのる。この電源電圧のノイズの影響によって、クロック信号ｔ−ｃｌｋのクロックパルスＰ１の立ち上がりタイミングがずれる。このタイミングに一致して、参照クロック信号ｃ−ｃｌｋのＮサイクルに１回のパルスが供給されると、タイミングのずれたクロックパルスＰ１に応じて、ＤＬＬ回路の位相調整が行われ、可変遅延回路５０２及び５０８の遅延量が変化される。これによって、ノードＮ１及びＮ２に於けるクロック信号は、誤ったタイミングのクロックパルスＰ１に基づいた、誤ったタイミングのクロック信号となってしまう。この結果、出力端子に出力されるデータＤ２は、点線で示される正しいタイミングではなく、実線で示された誤ったタイミングを有することになる。
【００１３】
一般に電源電圧に変動があっても、ＤＬＬ回路によるタイミング調整で、電源電圧変動による影響はキャンセルされる。しかしこの調整機構が機能するのは、例えば電源電圧がある第１の電圧から別の第２の電圧に変動して第２の電圧にとどまるような場合であり、この場合には、ＤＬＬ回路によるタイミング調整によって、第２の電圧に於いて適切なタイミングが確保される。しかし図８に示される場合には、電源電圧の変動は一瞬のノイズであり、第１の電圧から第２の電圧に移行してその直後に第１の電圧に戻る。このような場合、図８に示される例においては、データＤ２は第１の電圧の条件で調整されたタイミングに基づいて出力されるべきであるが、上記のように誤ったタイミングで出力されることになる。
【００１４】
出力回路５０１は、出力データの各ビットに対して設けられ、半導体装置全体では複数の出力回路が設けられることになる。従って、これらの出力回路が同時に動作することによって生成される電源ノイズは大きなものとなり、出力データの無視できないタイミングのずれにつながる。
従って本発明は、データ出力動作によって大きな電源ノイズが発生する場合であっても、適切なタイミングでデータを出力可能な、タイミング安定化回路を備えた半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１の発明に於ては、内部回路から供給されるデータを装置外部に出力データとして出力する半導体装置は、外部から供給される外部クロック信号に対して該データを外部に出力する出力タイミングを調整するタイミング安定化回路と、該データの出力中は該タイミング安定化回路の出力タイミング調整動作を停止させる制御回路を含むことを特徴とする。
【００１６】
請求項２の発明に於ては、請求項１記載の半導体装置に於て、前記外部クロック信号から生成した同期用クロック信号に同期して前記データを外部に出力する出力回路を更に含み、前記タイミング安定化回路は該同期用クロック信号の位相を調整することを特徴とする。
請求項３の発明に於ては、請求項２記載の半導体装置に於て、前記タイミング安定化回路は、ＤＬＬ回路を含むことを特徴とする。
【００１７】
請求項４の発明に於ては、請求項２記載の半導体装置に於て、前記タイミング安定化回路は、前記同期用クロック信号の位相を調整する第１の可変遅延回路と、該第１の可変遅延回路と同一の遅延量に設定される第２の可変遅延回路を含み前記外部クロック信号と前記出力タイミングとの間の位相関係を模擬する模擬回路と、該模擬回路が模擬する該位相関係を判断する位相比較回路と、該位相比較回路の判断に基づいて該第１の可変遅延回路及び該第２の可変遅延回路の遅延量を調整する遅延制御回路を含むことを特徴とする。
【００１８】
請求項５の発明に於ては、請求項４記載の半導体装置に於て、前記制御回路は、前記データの出力中でない期間は前記模擬回路及び前記位相比較回路に前記外部クロック信号に基づいたクロック信号を供給することで前記出力タイミング調整動作を実行させ、該データの出力中の期間は該模擬回路及び該位相比較回路に対する該外部クロック信号に基づいたクロック信号の供給を停止することで該出力タイミング調整動作を停止させることを特徴とする。
【００１９】
請求項６の発明に於ては、請求項５記載の半導体装置に於て、前記制御回路は、前記データを外部に出力する動作を指令する信号に基づいて、前記データの出力中であるか否かを判断することを特徴とする。
請求項７の発明に於ては、請求項６記載の半導体装置に於て、前記データを外部に出力する動作を指令する信号は、外部からの信号入力に基づくことを特徴とする。
【００２０】
請求項８の発明に於ては、内部回路から供給されるデータを装置外部に出力データとして出力する半導体装置は、該データを出力する出力回路と、該データの出力タイミングを調整するタイミング安定化回路と、該出力回路が該データを出力している間は該出力タイミングの調整を停止させる制御回路を含むことを特徴とする。上記発明による半導体装置に於いては、データ出力期間中はタイミング安定化回路でのタイミング調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、タイミング安定化回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００２１】
従ってＤＲＡＭ等の半導体装置に於いて、データ読み出しの際のアクセスタイムのばらつきを防ぐことが出来る。
【００２２】
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて説明する。
図１は、タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体装置の実施例を示す図である。図１の半導体装置１０は、出力回路１１、可変遅延回路１２、ＥＳＤ保護回路１３、入力回路１４、分周器１５、位相比較回路１６、遅延制御回路１７、可変遅延回路１８、ダミー入力回路１９、ダミー出力回路２０、ダミー出力負荷２１、ダミーＥＳＤ保護回路２２、及び制御回路２３を含む。
【００２３】
入力端子に供給された外部クロック信号ＣＬＫは、ＥＳＤ保護回路１３を介して、カレントミラー回路等で構成される入力回路１４に供給される。入力回路１４は、供給された外部クロック信号ＣＬＫに基づいて、内部クロック信号ｉ−ｃｌｋを出力する。内部クロック信号ｉ−ｃｌｋは、可変遅延回路１２によって適当な遅延量だけ遅延されて、出力回路１１に供給される。出力回路１１では、適当な遅延量だけ遅延された内部クロック信号ｉ−ｃｌｋを同期信号として用いて、データをラッチする。ラッチされたデータは、出力回路１１から出力端子を介して半導体装置外部に出力される。
【００２４】
上記入力端子から出力端子までの経路には、回路固有の遅延が発生するため、出力回路１１から装置外部に出力されるデータは、回路固有の遅延に応じたタイミングを有するものとなる。この出力回路１１から装置外部に出力されるデータを、外部クロック信号ＣＬＫと所定のタイミング関係に合わせるために、位相比較回路１６、遅延制御回路１７、可変遅延回路１８、及び可変遅延回路１２からなるＤＬＬ回路が用いられる。
【００２５】
内部クロック信号ｉ−ｃｌｋは、分周器１５で分周され、互いに同一の位相を有したダミークロック信号ｄ−ｃｌｋ及び参照クロック信号ｃ−ｃｌｋが生成される。ダミークロック信号ｄ−ｃｌｋは、可変遅延回路１８に供給される。可変遅延回路１８は、可変遅延回路１２と同一の遅延量だけダミークロック信号ｄ−ｃｌｋを遅延するように制御される。可変遅延回路１８から出力される遅延されたダミークロック信号ｄーｃｌｋは、出力回路１１と同一の遅延特性を有するダミー出力回路２０、出力負荷を模擬するダミー出力負荷２１、ＥＳＤ保護回路１３と同一の遅延特性を有するダミーＥＳＤ保護回路２２、入力回路１４と同一の遅延特性を有するダミー入力回路１９を介して、位相比較回路１６に入力される。
【００２６】
位相比較回路１６は、参照クロック信号ｃ−ｃｌｋと、ダミー入力回路１９から供給されるクロック信号とを比較する。両クロック信号が同一の位相となるように、位相比較回路１６は、遅延制御回路１７を介して可変遅延回路１８の遅延量を制御する。この制御によって、ダミー出力回路２０から出力されるクロック信号が、外部クロック信号ＣＬＫと所定のタイミング関係になるように調整される。
【００２７】
ＥＳＤ保護回路１３、入力回路１４、可変遅延回路１２、及び出力回路１１の総遅延量は、ダミーＥＳＤ保護回路２２、ダミー入力回路１９、可変遅延回路１８、及びダミー出力回路２０の総遅延量と同一であるので、出力回路１１から装置外部に送出されるデータは、外部クロック信号ＣＬＫと所定のタイミング関係になるように制御されることになる。
【００２８】
このとき電源電圧の変動や温度変動等により、ＥＳＤ保護回路１３、入力回路１４、可変遅延回路１２、及び出力回路１１の特性が変化しても、ダミーＥＳＤ保護回路２２、ダミー入力回路１９、可変遅延回路１８、及びダミー出力回路２０の特性も同様に変化する。従って、出力回路１１から装置外部に出力されるデータは、電源電圧変動や温度変動等に関わらず、常に外部クロック信号ＣＬＫと所定のタイミング関係になるように制御される。
【００２９】
図１の本発明による半導体装置１０には、制御回路２３が設けられている。制御回路２３は、インバータ３１及びＮＯＲ回路３２を含む。制御回路２３には、半導体装置１０からデータを読み出すためのリードイネーブル信号が供給される。リードイネーブル信号がＬＯＷ（非活性）の時、ＮＯＲ回路３２は、インバータ３１の出力に対するインバータとして動作する。従ってこの場合には、内部クロック信号ｉ−ｃｌｋがそのまま、分周器１５に入力される。
【００３０】
リードイネーブル信号がＨＩＧＨ（活性）の時、ＮＯＲ回路３２の出力はＬＯＷ固定となる。従ってこの場合、分周器１５にはクロック信号は供給されない。即ち、半導体装置１０の出力回路１１からデータを出力する際には、ＤＬＬ回路による位相調整は行われないことになる。
図２は、データ出力時の位相比較動作停止を説明するためのタイミング図である。図２は、内部クロック信号ｉ−ｃｌｋ、リードイネーブル信号、及びＮＯＲ回路３２からの出力である図１のノードＮ３の信号を示す。
【００３１】
図２に示されるように、データ出力が行われるリードイネーブル信号がＨＩＧＨである間の期間は、ノードＮ３の信号はＬＯＷ固定となり、クロックパルスが分周器１５に供給されない。従ってデータ出力が行われる期間中は、位相比較回路１６による位相比較動作が中止される。
このように本発明による半導体装置に於いては、データ出力期間中はＤＬＬ回路での位相比較動作及び位相調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、ＤＬＬ回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００３２】
なおダミー出力回路２０は、リードイネーブル信号がＬＯＷである期間（データ出力中でない期間）に動作するため、電源電圧に若干のノイズがのることになる。しかしながらダミー出力回路２０は一つの半導体装置に一つだけしか設けられていないため、電源ノイズは比較的小さく、位相調整に与える影響は無視することが出来る。
【００３３】
図３は、可変遅延回路の回路構成を示す回路図である。図３の可変遅延回路が、図１の可変遅延回路１２及び１８として用いられる。
図３の可変遅延回路は、複数のインバータ１０１、複数のインバータ１０２、複数のインバータ１０３、複数のＮＡＮＤ回路１０４、及び複数のＮＡＮＤ回路１０５を含む。ある一つのインバータ１０３と対応する一つのＮＡＮＤ回路１０５とは、１段の遅延素子を構成し、複数のインバータ１０３と複数のＮＡＮＤ回路１０５とで複数段の遅延素子列を構成する。各ＮＡＮＤ回路１０４に供給される制御信号ＴＣ１乃至ＴＣ８は、遅延制御回路１７から供給される制御信号であり、詳しくは後ほど説明する。制御信号ＴＣ１乃至ＴＣ８は、隣接する２つのみがＨＩＧＨであり残りはＬＯＷである信号である。
【００３４】
入力として供給される入力信号ＳＩは、複数のインバータ１０１を介して、複数のＮＡＮＤ回路１０４に供給される。制御信号ＴＣ１乃至ＴＣ８のうちでＨＩＧＨである信号を受け取るＮＡＮＤ回路１０４を介して、入力信号ＳＩは、複数のインバータ１０３と複数のＮＡＮＤ回路１０５とで構成される遅延素子列に入力される。入力信号ＳＩは、遅延素子列を伝播して、更に複数のインバータ１０２を通過した後に、出力信号ＳＯとして出力される。従って、制御信号ＴＣ１乃至ＴＣ８のうちでＨＩＧＨである信号の位置に応じて、入力信号ＳＩが通過する遅延素子の段数が異なることになる。この位置によって、入力信号ＳＩをどの程度遅延させるのかを制御することが出来る。
【００３５】
図４は、遅延制御回路１７の回路構成を示す回路図である。この遅延制御回路１７によって、前述の制御信号ＴＣ１乃至ＴＣ８を生成する。
遅延制御回路１７は、ＮＯＲ回路１２１−１乃至１２１−８、インバータ１２２−１乃至１２２−８、ＮＡＮＤ回路１２３−１乃至１２３−８、ＮＭＯＳトランジスタ１２４−１乃至１２４−８、ＮＭＯＳトランジスタ１２５−１乃至１２５−８、ＮＭＯＳトランジスタ１２６−１乃至１２６−８、及びＮＭＯＳトランジスタ１２７−１乃至１２７−８を含む。リセット信号ＲがＬＯＷにされると、遅延制御回路１７はリセットされる。即ち、リセット信号ＲがＬＯＷになると、ＮＡＮＤ回路１２３−１乃至１２３−８の出力がＨＩＧＨになり、インバータ１２２−１乃至１２２−８の出力がＬＯＷになる。ＮＡＮＤ回路１２３−１乃至１２３−８とインバータ１２２−１乃至１２２−８との各ペアは、互いの出力を互いの入力とすることでラッチを形成する。従って、上記リセット信号Ｒで設定された初期状態は、リセット信号ＲがＨＩＧＨに戻っても保持される。
【００３６】
この初期状態では、図４に示されるように、ＮＯＲ回路１２１−１の出力ＴＣ１はＨＩＧＨであり、ＮＯＲ回路１２１−２乃至１２１−８の出力ＴＣ２乃至ＴＣ８はＬＯＷである。即ち出力ＴＣ１だけがＨＩＧＨである。
位相調整対象の信号に関して、遅延量を大きくする必要がある場合には、信号線Ａ及びＢに交互にＨＩＧＨパルスを供給する。まず信号線Ａに信号φSEのＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１２４−１がオンになる。このときＮＭＯＳトランジスタ１２６−１がオンであるので、ＮＡＮＤ回路１２３−１の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１２２−１の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１２３−１とインバータ１２２−１からなるラッチに保持される。またこの時出力ＴＣ２はＨＩＧＨからＬＯＷに変化する。従ってこの状態では、出力ＴＣ１及びＴＣ２がＨＩＧＨになる。
【００３７】
次に信号線Ｂに信号φSOのＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１２４−２がオンになる。このときＮＭＯＳトランジスタ１２６−２がオンになっているので、ＮＡＮＤ回路１２３−２の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１２２−２の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１２３−２とインバータ１２２−２からなるラッチに保持される。またこの時出力ＴＣ１はＨＩＧＨからＬＯＷに変化し、出力ＴＣ３はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力ＴＣ２及びＴＣ３がＨＩＧＨになる。
【００３８】
このように信号線Ａ及びＢに交互にＨＩＧＨパルスを供給することで、出力ＴＣ１乃至ＴＣ８のうちで、２つＨＩＧＨである隣接する出力を一つずつ右にずらしていくことが出来る。
遅延量を小さくする必要がある場合には、信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略する。このようにして生成された制御信号ＴＣ１乃至ＴＣ８を、可変遅延回路に供給することで、位相調整対象である信号の遅延量を自由に調整することが出来る。
【００３９】
信号線Ａ乃至Ｄに供給されるのは、信号φSE、φSO、φRE、及びφROである。これらの信号φSE、φSO、φRE、及びφROは、図１の位相比較回路１６によって生成される。
図５は、位相比較回路１６の回路構成を示す回路図である。
図５の位相比較回路１６は、エッジタイミング比較回路１３０、バイナリカウンタ１６０、及びパルス生成回路１８０を含む。
【００４０】
エッジタイミング比較回路１３０は、ＮＡＮＤ回路１３１乃至１４４、インバータ１４５乃至１４８、及びＮＯＲ回路１４９を含む。バイナリカウンタ１６０は、ＮＡＮＤ回路１６１乃至１６８及びインバータ１６９乃至１７１を含む。パルス生成回路１８０は、ＮＡＮＤ回路１８１乃至１８６、複数のインバータ１８７乃至１９２を含む。
【００４１】
エッジタイミング比較回路１３０は、入力信号Ｓ１及びＳ２を受け取り、入力信号Ｓ１及びＳ２の何れの立ち上がりエッジが先であるかを判断する。入力信号Ｓ１及びＳ２の一方が参照クロック信号ｃ−ｃｌｋに対応し、もう一方がダミー入力回路５０９から供給されるクロック信号ｔ−ｃｌｋに対応する。
例えば入力信号Ｓ１の立ち上がりエッジが先行する場合には、ＮＡＮＤ回路１３１及び１３２からなるラッチの出力Ｌ１及びＬ２は、それぞれＬＯＷ及びＨＩＧＨとなる。またＮＡＮＤ回路１３３及び１３４からなるラッチの出力Ｌ３及びＬ４もまた、それぞれＬＯＷ及びＨＩＧＨとなる。
【００４２】
その後、両方の入力信号Ｓ１及びＳ２がＨＩＧＨになると、ＮＡＮＤ回路１３６の出力がＬＯＷとなり、ＮＯＲ回路１４９の出力が所定の期間だけＨＩＧＨになる。このＮＯＲ回路１４９からの出力は、ＮＡＮＤ回路１３７乃至１４０からなるゲートを開き、ラッチ出力Ｌ１乃至Ｌ４が反転されてＮＡＮＤ回路１４１乃至１４４からなる２つのラッチに入力される。従って、ＮＡＮＤ回路１４１及び１４２からなるラッチの出力φｂ及びφｃは、それぞれＨＩＧＨ及びＬＯＷとなる。またＮＡＮＤ回路１４３及び１４４からなるラッチの出力φｄ及びφｅは、それぞれＨＩＧＨ及びＬＯＷとなる。
【００４３】
従って入力信号Ｓ１の立ち上がりエッジが先行する場合には、パルス生成回路１８０のＮＡＮＤ回路１８１が出力をＬＯＷに変化させることになる。
逆に入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジよりも十分に先行する場合には、ラッチ出力φｂ及びφｃはＬＯＷ及びＨＩＧＨとなり、またラッチ出力φｄ及びφｅもまたＬＯＷ及びＨＩＧＨとなる。従って、パルス生成回路１８０のＮＡＮＤ回路１８２が出力をＬＯＷに変化させることになる。
【００４４】
入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジより先行するが、その時間差が小さい場合、ＮＡＮＤ回路１３５及びインバータ１４８による信号遅延の影響で、ＮＡＮＤ回路１３３及び１３４からなるラッチの出力Ｌ３及びＬ４は、それぞれＬＯＷ及びＨＩＧＨとなる。この場合、ラッチ出力φｂ及びφｃはＬＯＷ及びＨＩＧＨであり、ラッチ出力φｄ及びφｅはＨＩＧＨ及びＬＯＷとなる。従って、パルス生成回路１８０のＮＡＮＤ回路１８１及び１８２は、出力をＨＩＧＨのまま変化させない。
【００４５】
このように、入力信号Ｓ１及びＳ２の立ち上がりエッジ間の時間差が小さく、両方の立ち上がりエッジが一致していると見なしてよい場合には、図５の位相比較回路１６は出力を生成しない構成となっている。
バイナリカウンタ１６０は、エッジタイミング比較回路１３０のＮＡＮＤ回路１３６からの信号を１／２分周して、分周信号Ｄ１をインバータ１７１から出力すると共に、この分周信号の反転信号Ｄ２をインバータ１７０から出力する。ＮＡＮＤ回路１３６からの信号は、入力信号Ｓ１及びＳ２と同一の周期の信号である。従ってバイナリカウンタ１６０から出力される分周信号Ｄ１が、例えば入力信号の偶数番目のサイクルでＨＩＧＨになるとすると、分周信号Ｄ２は奇数番目のサイクルでＨＩＧＨになる。
【００４６】
パルス信号生成回路１８０に於いては、上述のように、入力信号Ｓ１が先行する場合にはＮＡＮＤ回路１８１の出力がＬＯＷになり、入力信号Ｓ２が十分に先行する場合にはＮＡＮＤ回路１８２の出力がＬＯＷになる。
入力信号Ｓ１が先行する場合には、ＮＡＮＤ回路１８１の出力がインバータ１８７によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路１８３及び１８４に供給される。ＮＡＮＤ回路１８３には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路１８４には更に分周信号Ｄ２が供給される。従ってこの場合には、パルス信号生成回路１８０は、信号φSE及びφSOとして、交互にＨＩＧＨパルスを出力することになる。
【００４７】
入力信号Ｓ２が十分に先行する場合には、ＮＡＮＤ回路１８２の出力がインバータ１８８によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路１８５及び１８６に供給される。ＮＡＮＤ回路１８５には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路１８６には更に分周信号Ｄ２が供給される。従ってこの場合、パルス信号生成回路１８０は、信号φRO及びφREとして、交互にＨＩＧＨパルスを出力することになる。
【００４８】
これらの信号φSE、φSO、φRO、及びφREが、図４の遅延制御回路１７に供給される。従って、信号Ｓ１及びＳ２のどちらの立ち上がりエッジが先行しているかに応じて、図４の遅延制御回路１７を介して、図３の可変遅延回路の遅延量を制御することが出来る。
図６は、タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体記憶装置の実施例を示す図である。図６において、図１と同一の要素は同一の番号で参照され、その説明は省略される。
【００４９】
図６の半導体記憶装置は、アドレスバッファ４１、ローデコーダ４２、コラムデコーダ４３、コア回路４４、リードアンプ／ライトバッファ４５、入力回路４６、コマンドデコーダ４７を含む。これらの回路は通常のＤＲＡＭに搭載される回路であり、その回路構成については省略する。
コア回路４４は、データを記憶する縦横に配置されたメモリセル、指定されたローアドレスのメモリセルにアクセスするためのワード線、メモリセルからのデータを読み出すビット線、ビット線のデータを増幅するセンスアンプ、指定されたコラムアドレスのセンスアンプに対してデータ読み出し／書き込みをするためのコラムゲート等を含む。
【００５０】
アドレス信号がアドレスバッファ４１に入力され、ローアドレスはローデコーダ４２へ、コラムアドレスはコラムデコーダ４３へ供給される。ローデコーダ４２は、指定されたローアドレスのワード線が選択活性化されて、このローアドレスのメモリセルに対してローアドレスアクセスが行われる。
データ読み出しの場合には、メモリセルから読み出されたデータは、ビット線を介して、センスアンプに格納される。コラムデコーダ４３は、指定されたコラムアドレスのセンスアンプに対してコラムゲートを開くことで、センスアンプのデータをリードアンプ／ライトバッファ４５に読み出す。読み出されたデータは、出力回路１１を介して、半導体記憶装置外部に出力される。
【００５１】
データ書き込みの場合には、入出力端子に入力されたデータは、入力４６を介して、リードアンプ／ライトバッファ４５に供給される。このデータは、選択されたコラムアドレスに対応するコラムゲート、センスアンプ、及びビット線を介して、選択されたローアドレスに対応するメモリセルに格納される。
コマンドデコーダ４７は、コントロール信号として／ＲＡＳ（Row Address Strobe）、／ＣＡＳ（Column Address Strobe ）、／ＷＥ（Write Enable）、及び／ＣＳ（chip select ）が入力される。コマンドデコーダ４７は、これらのコントロール信号をデコードして、デコード結果を示す複数の信号を出力する。これらの信号は、半導体記憶装置の関連する内部回路に供給され、半導体記憶装置の動作を制御する。デコード結果を示すこれら複数の信号の一つがリードイネーブル信号であり、この信号によって、半導体記憶装置のデータ読み出し動作を実行すると共に、制御回路２３の制御を行う。
【００５２】
図１の場合と同様に、図６の半導体記憶装置に於いては、データ出力期間中はＤＬＬ回路での位相比較動作及び位相調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、ＤＬＬ回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００５３】
以上、本発明を実施例に基づいて説明したが、本発明は上述の実施例に限定されることなく、特許請求の範囲に記載の範囲内で、自由に変形・変更が可能である。
【００５４】
【発明の効果】
請求項１乃至８記載の発明による半導体装置に於いては、データ出力期間中はタイミング安定化回路でのタイミング調整動作を停止する制御回路を設けることで、データ出力により電源電圧にノイズが生じても、タイミング安定化回路が誤ったタイミングを設定することがない。従って、電源ノイズに関わらず適切なタイミングでデータ出力を行うことが可能になる。
【００５５】
従ってＤＲＡＭ等の半導体装置に於いて、データ読み出しの際のアクセスタイムのばらつきを防ぐことが出来る。
【図面の簡単な説明】
【図１】タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体装置の実施例を示す図である。
【図２】データ出力時の位相比較動作停止を説明するためのタイミング図である。
【図３】可変遅延回路の回路構成を示す回路図である。
【図４】遅延制御回路の回路構成を示す回路図である。
【図５】位相比較回路の回路構成を示す回路図である。
【図６】タイミング安定化回路としてＤＬＬ回路を用いた本発明による半導体記憶装置の実施例を示す図である。
【図７】ＤＬＬ回路をタイミング安定化回路としてデータ出力に用いた構成例を示す図である。
【図８】データ出力時の電源ノイズによる問題を説明するためのタイミング図である。
【符号の説明】
１０ 半導体装置
１１ 出力回路
１２ 可変遅延回路
１３ ＥＳＤ保護回路
１４ 入力回路
１５ 分周器
１６ 位相比較回路
１７ 遅延制御回路
１８ 可変遅延回路
１９ ダミー入力回路
２０ ダミー出力回路
２１ ダミー出力負荷
２２ ダミーＥＳＤ保護回路
２３ 制御回路
Claims (8)
- 内部回路から供給されるデータを装置外部に出力データとして出力する半導体装置であって、
外部から供給される外部クロック信号に基づいて該データを外部に出力する出力タイミングを調整するタイミング安定化回路と、該データの出力中は該タイミング安定化回路の出力タイミング調整動作を停止させる制御回路を含むことを特徴とする半導体装置。 - 前記外部クロック信号から生成した同期用クロック信号に同期して前記データを外部に出力する出力回路を更に含み、前記タイミング安定化回路は該同期用クロック信号の位相を調整することを特徴とする請求項１記載の半導体装置。
- 前記タイミング安定化回路は、ＤＬＬ回路を含むことを特徴とする請求項２記載の半導体装置。
- 前記タイミング安定化回路は、
前記同期用クロック信号の位相を調整する第１の可変遅延回路と、
該第１の可変遅延回路と同一の遅延量に設定される第２の可変遅延回路を含み前記外部クロック信号と前記出力タイミングとの間の位相関係を模擬する模擬回路と、
該模擬回路が模擬する該位相関係を判断する位相比較回路と、
該位相比較回路の判断に基づいて該第１の可変遅延回路及び該第２の可変遅延回路の遅延量を調整する遅延制御回路
を含むことを特徴とする請求項２記載の半導体装置。 - 前記制御回路は、前記データの出力中でない期間は前記模擬回路及び前記位相比較回路に前記外部クロック信号に基づいたクロック信号を供給することで前記出力タイミング調整動作を実行させ、該データの出力中の期間は該模擬回路及び該位相比較回路に対する該外部クロック信号に基づいたクロック信号の供給を停止することで該出力タイミング調整動作を停止させることを特徴とする請求項４記載の半導体装置。
- 前記制御回路は、前記データを外部に出力する動作を指令する信号に基づいて、前記データの出力中であるか否かを判断することを特徴とする請求項５記載の半導体装置。
- 前記データを外部に出力する動作を指令する信号は、外部からの信号入力に基づくことを特徴とする請求項６記載の半導体装置。
- 内部回路から供給されるデータを装置外部に出力データとして出力する半導体装置であって、
該データを出力する出力回路と、該データの出力タイミングを調整するタイミング安定化回路と、該出力回路が該データを出力している間は該出力タイミングの調整を停止させる制御回路を含むことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01438898A JP3789629B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体装置 |
| US09/109,897 US6351166B2 (en) | 1998-01-27 | 1998-07-02 | Semiconductor device with stable and appropriate data output timing |
| KR1019980027570A KR100297440B1 (ko) | 1998-01-27 | 1998-07-09 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01438898A JP3789629B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214986A JPH11214986A (ja) | 1999-08-06 |
| JP3789629B2 true JP3789629B2 (ja) | 2006-06-28 |
Family
ID=11859685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01438898A Expired - Fee Related JP3789629B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6351166B2 (ja) |
| JP (1) | JP3789629B2 (ja) |
| KR (1) | KR100297440B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4190662B2 (ja) * | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
| KR100340863B1 (ko) | 1999-06-29 | 2002-06-15 | 박종섭 | 딜레이 록 루프 회로 |
| JP2001068650A (ja) | 1999-08-30 | 2001-03-16 | Hitachi Ltd | 半導体集積回路装置 |
| JP3488152B2 (ja) | 1999-10-19 | 2004-01-19 | 日本電気株式会社 | 遅延同期ループの同期方法、遅延同期ループ及び該遅延同期ループを備えた半導体装置 |
| JP4480855B2 (ja) * | 2000-06-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体デバイスを含むモジュール、及びモジュールを含むシステム |
| US7200769B1 (en) * | 2001-08-29 | 2007-04-03 | Altera Corporation | Self-compensating delay chain for multiple-date-rate interfaces |
| US7167023B1 (en) | 2001-08-29 | 2007-01-23 | Altera Corporation | Multiple data rate interface architecture |
| US6774686B2 (en) * | 2001-09-28 | 2004-08-10 | Intel Corporation | Method for minimizing jitter using matched, controlled-delay elements slaved to a closed-loop timing reference |
| US6680874B1 (en) * | 2002-08-29 | 2004-01-20 | Micron Technology, Inc. | Delay lock loop circuit useful in a synchronous system and associated methods |
| KR100500929B1 (ko) | 2002-11-27 | 2005-07-14 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로 |
| JP3942537B2 (ja) * | 2002-12-06 | 2007-07-11 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
| JP4527418B2 (ja) * | 2004-02-27 | 2010-08-18 | 凸版印刷株式会社 | Ｄｌｌ回路 |
| US7234069B1 (en) | 2004-03-12 | 2007-06-19 | Altera Corporation | Precise phase shifting using a DLL controlled, multi-stage delay chain |
| US7421606B2 (en) | 2004-05-18 | 2008-09-02 | Micron Technology, Inc. | DLL phase detection using advanced phase equalization |
| US7126399B1 (en) | 2004-05-27 | 2006-10-24 | Altera Corporation | Memory interface phase-shift circuitry to support multiple frequency ranges |
| US7123051B1 (en) | 2004-06-21 | 2006-10-17 | Altera Corporation | Soft core control of dedicated memory interface hardware in a programmable logic device |
| US7088156B2 (en) * | 2004-08-31 | 2006-08-08 | Micron Technology, Inc. | Delay-locked loop having a pre-shift phase detector |
| KR100713082B1 (ko) * | 2005-03-02 | 2007-05-02 | 주식회사 하이닉스반도체 | 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프 |
| JP4928097B2 (ja) * | 2005-07-29 | 2012-05-09 | 株式会社アドバンテスト | タイミング発生器及び半導体試験装置 |
| JP4764270B2 (ja) * | 2005-09-29 | 2011-08-31 | 株式会社ハイニックスセミコンダクター | ロックフェイル防止のための遅延固定ループクロックの生成方法及びその装置 |
| JP4915017B2 (ja) * | 2005-09-29 | 2012-04-11 | 株式会社ハイニックスセミコンダクター | 遅延固定ループ回路 |
| US7668524B2 (en) * | 2005-12-23 | 2010-02-23 | Intel Corporation | Clock deskewing method, apparatus, and system |
| JP2012195834A (ja) * | 2011-03-17 | 2012-10-11 | Elpida Memory Inc | 半導体装置 |
| CN106935267B (zh) * | 2015-12-31 | 2020-11-10 | 硅存储技术公司 | 用于闪速存储器系统的低功率感测放大器 |
| JP7239373B2 (ja) * | 2019-03-28 | 2023-03-14 | ラピスセミコンダクタ株式会社 | 高電圧クロック生成回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4270206A (en) * | 1980-02-25 | 1981-05-26 | General Electric Company | Transceiver for phase-shift modulated carrier signals |
| JPH0681041B2 (ja) | 1985-04-03 | 1994-10-12 | 日本電気株式会社 | 集積回路装置 |
| JPH03518A (ja) | 1989-05-30 | 1991-01-07 | Nissan Motor Co Ltd | 車両用暖房装置 |
| JPH0330518A (ja) * | 1989-06-28 | 1991-02-08 | Hitachi Ltd | 位相同期発振器 |
| JPH1069769A (ja) * | 1996-08-29 | 1998-03-10 | Fujitsu Ltd | 半導体集積回路 |
| JP3840731B2 (ja) * | 1997-03-21 | 2006-11-01 | 富士通株式会社 | 半導体集積回路 |
| JP3729600B2 (ja) * | 1997-05-16 | 2005-12-21 | 株式会社ルネサステクノロジ | 遅延制御回路 |
| JP3674244B2 (ja) * | 1997-06-05 | 2005-07-20 | 富士通株式会社 | 電子装置 |
| JP3901297B2 (ja) * | 1997-09-09 | 2007-04-04 | 富士通株式会社 | Ｄｌｌ回路及びそれを利用した半導体記憶装置 |
-
1998
- 1998-01-27 JP JP01438898A patent/JP3789629B2/ja not_active Expired - Fee Related
- 1998-07-02 US US09/109,897 patent/US6351166B2/en not_active Expired - Lifetime
- 1998-07-09 KR KR1019980027570A patent/KR100297440B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100297440B1 (ko) | 2001-09-06 |
| US6351166B2 (en) | 2002-02-26 |
| JPH11214986A (ja) | 1999-08-06 |
| KR19990066713A (ko) | 1999-08-16 |
| US20020000854A1 (en) | 2002-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3789629B2 (ja) | 半導体装置 | |
| US6847582B2 (en) | Low skew clock input buffer and method | |
| JP3888603B2 (ja) | クロック生成回路および制御方法並びに半導体記憶装置 | |
| US7345937B2 (en) | Open digit line array architecture for a memory array | |
| JP4031859B2 (ja) | 半導体装置 | |
| KR100321222B1 (ko) | 신속한타이밍안정화기능을가진반도체장치 | |
| US6260128B1 (en) | Semiconductor memory device which operates in synchronism with a clock signal | |
| US8134877B2 (en) | Semiconductor device having delay control circuit | |
| JPH08130449A (ja) | 電圧制御型遅延回路およびそれを用いた内部クロック発生回路 | |
| US6813197B2 (en) | DLL driving circuit for use in semiconductor memory device | |
| JP2012252733A (ja) | 半導体装置 | |
| US20120155212A1 (en) | Semiconductor device generating a clock signal when required | |
| JP4036531B2 (ja) | 半導体集積回路 | |
| JP2001344972A (ja) | 半導体集積回路 | |
| US7280410B2 (en) | System and method for mode register control of data bus operating mode and impedance | |
| US6318707B1 (en) | Semiconductor integrated circuit device | |
| US20030133527A1 (en) | Method and circuit for adjusting the timing of output data based on the current and future states of the output data | |
| JP4044663B2 (ja) | 半導体装置 | |
| US6597630B1 (en) | Synchronous semiconductor memory device with NOEMI output buffer circuit | |
| JP2001014896A (ja) | 半導体記憶装置 | |
| KR100543199B1 (ko) | 반도체 기억 장치에서 출력 인에이블을 제어하기 위한 회로 | |
| KR100652367B1 (ko) | Ｄｌｌ을 구비하는 반도체 메모리장치의 출력 핀을 통하여테스트 신호를 입력할 수 있는 클락 발생회로를 구비하는반도체 메모리장치 | |
| JP2015159407A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |