[go: up one dir, main page]

JP3770192B2 - チップ型led用リードフレーム - Google Patents

チップ型led用リードフレーム Download PDF

Info

Publication number
JP3770192B2
JP3770192B2 JP2002110187A JP2002110187A JP3770192B2 JP 3770192 B2 JP3770192 B2 JP 3770192B2 JP 2002110187 A JP2002110187 A JP 2002110187A JP 2002110187 A JP2002110187 A JP 2002110187A JP 3770192 B2 JP3770192 B2 JP 3770192B2
Authority
JP
Japan
Prior art keywords
chip
lead frame
metal block
lead
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002110187A
Other languages
English (en)
Other versions
JP2003303936A (ja
Inventor
郁夫 丹羽
孝治 嶋村
実 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002110187A priority Critical patent/JP3770192B2/ja
Publication of JP2003303936A publication Critical patent/JP2003303936A/ja
Application granted granted Critical
Publication of JP3770192B2 publication Critical patent/JP3770192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はリードフレームとそれを用いたチップ型LEDに関し、特に放熱性に優れる高密度、高効率で表面実装化も可能なパッケージと、リードフレーム及びその製造方法に関する。
【0002】
【従来の技術】
従来から、発光ダイオード(以下、LEDと呼ぶ)は、砲弾型や表面実装型など様々な形態にパッケージングされ、テレビやエアコンなどリモート・コントロール用の送信部や、LCDディスプレイやプロジェクションディスプレイなどの光源、あるいは一般照明機器の補助照明に用いられるなど、広範囲な分野に利用されている。
【0003】
図4は従来のチップ型LEDの断面図であり、101はLEDチップ、102はLEDチップ101を載置するダイパッド部、103はリード電極、104はLEDチップとリード電極103とを導通する導電性ワイヤ、105a、105bはダイパッド部102とリード電極103から、それぞれ外側に延出する様に設けたリード端子、106は支持体となる凹部が形成された支持基板、107はLEDチップを保護する透光封止樹脂である。
【0004】
詳細の構成を以下に説明する。支持基板106に形成されたダイパッド部102に、GaP、InGaAlPなどの半導体発光層からなるLEDチップ101が導電性接着剤(図示せず)を介して載置され、LEDチップ101はAuなどからなる導電性ワイヤ104でリード電極103と導通されている。支持基板106の凹部に透光性と絶縁性を有したエポキシ樹脂やシリコン樹脂などからなる透光封止樹脂107が注入されLEDチップ101を保護し、チップ型LEDが形成されている。
【0005】
【発明が解決しようとする課題】
上記従来の構成では、LEDチップ101は、支持基板106と透光封止樹脂107で被覆されており放熱効率が低い。そのため、LEDチップ101の温度が上昇し、発光効率が低下するという問題がある。なお、発光効率とは入力エネルギーの可視光への変換などを光度測定から導き出されるLEDの性能評価の一つである。
【0006】
本発明は上記問題を解決するためのものであり、LEDチップ101から発生する熱を効率良く放熱することで、高輝度、高出力特性を有し、かつ小型化、薄型化を実現でき、表面実装化も可能な放熱性に優れた高密度、高効率のチップ型LEDを提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明のチップ型LED用リードフレームは、ダイパッド部、リード端子、フレーム、ダイパッド部をフレームに支持する支持リードからなるリードフレームにおいて、ダイパッド部に貫通孔を設けたアイランド部が形成され、光反射凹部と放熱面部が形成された銅等から成る金属ブロックが、アイランド部に装着され、金属ブロックの少なくとも前記反射凹部にAgめっき皮膜を有するものであるこれによれば、LED素子のダイパッドと放熱面部とが一体化している為、LED素子の発熱を迅速に吸収し、放熱面部から吸収した熱を効率よく放熱するものであり、リード端子温度上昇による、電気伝導性の低下を防ぐ。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する。図1(a)は本発明に係るリードフレームを示した上面図、図1(b)は図1(a)のX−X′線に沿った断面図である。1はダイパッドに貫通孔が設けられたアイランド部、2はリード端子、3はアイランド部1とリード端子2を支持するフレーム、4はアイランド部1とフレーム3を接続している支持リード、5は熱伝導に優れた、例えばCu材からなる金属ブロック、6は金属ブロック5に形成されたLED素子を搭載する光反射凹部、7は金属ブロック6に形成された放熱面部である。
【0011】
図1(b)に示したように、リードフレームのアイランド部1には、金属ブロック5の放熱面部7がアイランド部1の貫通孔から露出する様に設けられている。これはLED素子の動作時に発生する熱をリードフレームや封止樹脂を出来る限り介さずに外部に放熱出来るものである。また、金属ブロック5の光反射凹部には光反射効率の高い被膜として、例えばAgめっきが施され、アイランド部1ならびにリード端子には導電性被膜として、例えばAuめっきが施されている。
【0012】
次に、図2を用いてリードフレームの製造工程を説明する。電気伝導性、熱伝導性などの特性が良好で、プレス加工が容易な帯条材に順送金型等を用いてアイランド部1、リード端子2、フレーム3、支持リード4をプレス加工によって形成する(図2(a))。次に、アイランド部1に貫通孔を形成する(図2(b))。これにより、金属ブロック5の放熱面部7をアイランド部1の貫通孔から露出するものである。次に、貫通孔が形成されたアイランド部1に導電性接着剤(図示せず)を塗布し、金属ブロック5をダイスボンダー等により挿入し接着剤を硬化する(図2(c))。これにより、金属ブロック5の放熱面部7をアイランド部1の貫通孔から露出したリードフレームとなる。これはLED素子の動作時に発生する熱をリードフレームや封止樹脂を出来る限り介さずに外部に放熱出来るものである。続いて金属ブロック5に形成されている光反射凹部6にダイスボンダーでLEDチップを搭載し、ボンディングワイヤを張る等、従来品と同様の工程で製造することが出来る(図示せず)。また、金属ブロック5の光反射凹部には光反射効率の高い被膜として、例えばAgめっきが施され、アイランド部1ならびにリード端子には導電性被膜として、例えばAuめっきが施されている。
【0013】
次に、前記リードフレームを用いたチップ型LEDの斜視図である図3(a)と、図3(a)のY−Y′線に沿った断面図である図3(b)を用いて説明する。8はLED素子、9はLED素子とリード端子2を導通接続するワイヤ、10はLEDチップ8の前面には光学レンズを形成し、リード端子2の内方部を一体成形してパッケージングし、アイランド部1及びリード端子2の下方にはパッケージ基体を形成している透光封止樹脂である。
【0014】
詳細な構成を以下に説明する。リードフレームにはアイランド部1及び多数のリード端子2を配置している。アイランド部1には多数の光反射凹部を形成した金属ブロック5を挿通する貫通孔が形成されている。金属ブロック5はアイランド部1の貫通孔に挿通され、段付部分またはブロック自体を支持する機構を有する部分で固定され、Agろう(図示せず)で接着されている。金属ブロック5の各光反射凹部にはLED素子8を搭載し、リード端子2の内方部とそれぞれワイヤ9により導通接続されている。そしてアイランド部1、金属ブロック5、LED素子8、ワイヤ9、リード端子2の内方部を透光封止樹脂10により一体成形してパッケージングしている。透光封止樹脂10は、LED素子8の前面には光学レンズとなる様に形成している。アイランド部1の貫通孔に挿通された金属ブロック5の放熱面部7を透光封止樹脂パッケージ基体裏面に露出する。これによれば、LED素子8の発熱を迅速に吸収し、放熱面部7から吸収した熱を効率よく放熱する。金属ブロック5は熱伝導率の高い、例えば銅で形成することにより放熱性を向上することができる。
【0015】
(表1)にLED素子4個実装状態での発光効率を確認したデータを示す。従来の砲弾型LEDでは発光3分で発光効率が79%まで低下する。本願発明のチップ型LED単体では発光3分経過後に91%まで低下するが、裏面放熱面部にヒートシンクを接着すると、3分経過以後は91%以下の発光効率低下は確認されない。
【0016】
【表1】
Figure 0003770192
【0017】
透光封止樹脂10は、LED素子8の前面には光学レンズとなる様に形成している。各LED素子8からの出力光は光学レンズを通過して合成出力光として外部に出射されるため、高出力の出射光を指向性よく出射することができる。パッケージ基体の側面からはリード端子2の外方部が突出し、適宜フォーミングすることで表面実装化できる。
【0018】
アイランド部1及びリード端子2には、例えば厚さ0.25mm程度の鉄、銅またはこれらの合金などの金属材料を用いている。4個実装でのLEDパッケージの外形寸法は、縦8.0mm、横4.8mm、高さ2.0mmと小型化を実現している。
【0019】
本実施の形態では、一般補助照明用のLED装置を用いた例を挙げて説明したが、表示用やリモートコントロール用など他の用途のLED装置などにも用いることができる。LEDチップについても、可視光LEDチップに限らず赤外線LEDチップなどを用いてもよい。
【0020】
【発明の効果】
以上のように本発明によれば、高輝度、高出力特性を有し、かつ小型化、薄型化を実現でき、表面実装化も可能な放熱性に優れた高密度、高効率のチップ型LEDを提供することができる。
【図面の簡単な説明】
【図1】(a)は本発明の一実施形態によるリードフレームの上面図
(b)は(a)のX−X′線に沿った断面図
【図2】本発明の一実施形態によるリードフレームの製造工程断面図
【図3】(a)は本発明の一実施形態によるチップ型LEDの斜視図
(b)は(a)のY−Y′線に沿った断面図
【図4】従来のチップ型LEDの断面図
【符号の説明】
1 アイランド部
2 リード端子
3 フレーム
4 支持リード
5 金属ブロック
6 光反射凹部
7 放熱面部
8 LED素子
9 ワイヤ
10 透光封止樹脂
101 LED素子
102 ダイパッド部
103 リード電極
104 導電性ワイヤ
105a リード端子
105b リード端子
106 支持基板
107 透光封止樹脂

Claims (2)

  1. ダイパッド部、リード端子、フレーム、前記ダイパッド部を前記フレームに支持する支持リードからなるリードフレームにおいて、
    前記ダイパッド部に貫通孔を設けたアイランド部が形成され、
    光反射凹部と放熱面部が形成された金属ブロックが、前記アイランド部に装着され、
    前記金属ブロックの少なくとも前記反射凹部にAgめっき皮膜を有することを特徴とするチップ型LED用リードフレーム。
  2. 前記金属ブロックが銅から成ることを特徴とする請求項1に記載のチップ型LED用リードフレーム。
JP2002110187A 2002-04-12 2002-04-12 チップ型led用リードフレーム Expired - Fee Related JP3770192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002110187A JP3770192B2 (ja) 2002-04-12 2002-04-12 チップ型led用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002110187A JP3770192B2 (ja) 2002-04-12 2002-04-12 チップ型led用リードフレーム

Publications (2)

Publication Number Publication Date
JP2003303936A JP2003303936A (ja) 2003-10-24
JP3770192B2 true JP3770192B2 (ja) 2006-04-26

Family

ID=29393412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002110187A Expired - Fee Related JP3770192B2 (ja) 2002-04-12 2002-04-12 チップ型led用リードフレーム

Country Status (1)

Country Link
JP (1) JP3770192B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847620B (zh) * 2009-03-23 2012-11-14 三菱电机株式会社 功率模块

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192811B2 (ja) * 2004-09-10 2013-05-08 ソウル セミコンダクター カンパニー リミテッド 多重モールド樹脂を有する発光ダイオードパッケージ
TWI405349B (zh) 2004-10-07 2013-08-11 Seoul Semiconductor Co Ltd 側照明透鏡以及使用此透鏡的發光元件
JP2006114854A (ja) 2004-10-18 2006-04-27 Sharp Corp 半導体発光装置、液晶表示装置用のバックライト装置
GB2420221B (en) * 2004-11-12 2009-09-09 Unity Opto Technology Co Ltd Solid-state semiconductor light emitting device
EP1825524A4 (en) * 2004-12-16 2010-06-16 Seoul Semiconductor Co Ltd CONNECTING COMBUSTION WITH A REFRIGERATOR BODY HOLDERING, METHOD OF MANUFACTURING LIGHT DIODE SEALING THEREFOR AND BY THE PROCESS MANUFACTURED LIGHT DIODE SEALING
KR100665117B1 (ko) 2005-02-17 2007-01-09 삼성전기주식회사 Led 하우징 및 그 제조 방법
KR100631903B1 (ko) 2005-02-17 2006-10-11 삼성전기주식회사 고출력 led 하우징 및 그 제조 방법
US20070200133A1 (en) * 2005-04-01 2007-08-30 Akira Hashimoto Led assembly and manufacturing method
KR100616684B1 (ko) 2005-06-03 2006-08-28 삼성전기주식회사 고출력 led 패키지 및 그 제조방법
JP2007123777A (ja) * 2005-10-31 2007-05-17 Sharp Corp 半導体発光装置
EP1816688B1 (en) * 2006-02-02 2016-11-02 LG Electronics Inc. Light emitting diode package
WO2007135707A1 (ja) 2006-05-18 2007-11-29 Nichia Corporation 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP2008091161A (ja) * 2006-09-29 2008-04-17 Matsushita Electric Works Ltd Led照明装置
JP4506743B2 (ja) * 2006-11-08 2010-07-21 パナソニック電工株式会社 光照射装置
KR101297404B1 (ko) * 2006-12-29 2013-08-19 서울반도체 주식회사 Led 패키지용 히트싱크 및 이를 구비하는 led 패키지
JP5233170B2 (ja) 2007-05-31 2013-07-10 日亜化学工業株式会社 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法
JP5465898B2 (ja) * 2009-03-11 2014-04-09 日本航空電子工業株式会社 光半導体デバイス、ソケットおよび光半導体ユニット
EP2854187B1 (en) * 2010-01-29 2018-03-07 Japan Aviation Electronics Industry, Ltd. LED device, method of manufacturing the same, and light-emitting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847620B (zh) * 2009-03-23 2012-11-14 三菱电机株式会社 功率模块

Also Published As

Publication number Publication date
JP2003303936A (ja) 2003-10-24

Similar Documents

Publication Publication Date Title
JP3770192B2 (ja) チップ型led用リードフレーム
KR101386846B1 (ko) 파워 표면 마운트 발광 다이 패키지
US7615799B2 (en) Light-emitting diode package structure
CN1992362B (zh) 光半导体器件
CN100452448C (zh) 发光二极管及其制造方法和发光二极管设备
CN100407453C (zh) 表面安装型led及使用它的发光装置
CN1832212B (zh) Led组件及构造led组件的方法
CN204391155U (zh) Led模块
JP4841836B2 (ja) フリップチップ式発光ダイオードの発光装置製造方法
JP2006049442A (ja) 半導体発光装置およびその製造方法
TW200818536A (en) Light emitting diode package structure
KR101088910B1 (ko) Led 패키지 및 그 제조방법
JP2002252373A (ja) 表面実装型発光素子およびそれを用いた発光装置
JP2003168829A (ja) 発光装置
JP2000031546A (ja) Led集合体モジュール
JP2004207367A (ja) 発光ダイオード及び発光ダイオード配列板
US20100084673A1 (en) Light-emitting semiconductor packaging structure without wire bonding
TW201205901A (en) LED light module and manufacturing method thereof
JP3938100B2 (ja) Ledランプおよびled照明具
US20100044727A1 (en) Led package structure
JP2004311857A (ja) 半導体発光装置およびその製造方法
JP5209969B2 (ja) 照明システム
KR100838498B1 (ko) 측면 발광형 발광 다이오드 패키지
CN101090144A (zh) 高功率发光元件封装的工艺及其结构
JP2011159951A (ja) Ledモジュール装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees