JP3760077B2 - 放電灯点灯回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、放電灯の点灯前の電圧供給制御について放電灯への供給電圧極性を一時的に固定する制御により始動性能の安定化を図るように構成された放電灯点灯回路において、コスト削減及び放電灯の劣化防止のための技術に関する。
【０００２】
【従来の技術】
放電灯（メタルハライドランプ等）の点灯回路については、直流電源回路、直流−交流変換回路、起動回路（所謂スタータ回路）を備えた構成が知られている。例えば、直流電源回路にＤＣ−ＤＣコンバータの構成を用い、直流−交流変換回路にはフルブリッジ型回路（４つの半導体スイッチ素子をそれぞれ２組にしてスイッチング制御を行うように構成された回路）及びそのドライバ回路を使用した構成では、ＤＣ−ＤＣコンバータの出力する正極性（又は負極性）電圧がフルブリッジ型回路において矩形波状電圧に変換された後、放電灯に供給される。
【０００３】
【発明が解決しようとする課題】
ところで、放電灯の点灯性を良好にするには、点灯前に一時的な高電圧（オープンサーキット電圧あるいは開放電圧）を放電灯に供給することが知られており、その際には放電灯への供給電圧極性を一時的に固定することが好ましいが、起動回路によって発生される高電圧信号（所謂スタータパルス）を放電灯に印加しても直ぐには点灯状態に移行しない状況下では、供給電圧の極性を固定している期間が長くなる。よって、例えば、直流−交流変換回路を構成する半導体スイッチ素子の駆動方式にブートストラップ方式を採用している場合には、電源からコンデンサに蓄積される電荷量を確保する必要性からコンデンサの容量を大きな値に設定しておかなければならないという問題があり、コストアップの原因になる。
【０００４】
また、複数の放電灯に係る点灯制御を共通の回路で行うことができるように構成された点灯回路において、ある放電灯については既に点灯しており、他の放電灯を点灯させたい場合に、当該他の放電灯について点灯状態に移行しない症状が起きると、既に点灯している放電灯にとってはその供給電圧の極性が固定されたままの状態が長時間に亘って継続することになるので、放電灯の電極に対して熱的ストレスが加わることに起因する短寿命化や劣化等が問題となってくる。
【０００５】
そこで、本発明は、放電灯の点灯前の電圧供給制御において供給電圧の極性を一時的に固定しておく期間の長さに対して時間制限を課すことにより、コスト削減及び短寿命化、劣化の防止を実現することを課題とする。
【０００６】
【課題を解決するための手段】
本発明は上記した課題を解決するために、直流電圧を出力する直流電源回路と、該直流電源回路の出力電圧を交流電圧に変換した後にこれを放電灯に供給するための直流−交流変換回路とを備えた放電灯点灯回路において、放電灯を点灯させる場合には、当該放電灯の点灯前に上記直流−交流変換回路から放電灯に供給される電圧の極性が正極性又は負極性のいずれか一方に規定される期間を設けるとともに、当該期間の長さが予め規定されている時間を越えているか否かを判断した上で当該電圧の極性を強制的に反転させるための極性反転手段を設け、放電灯の点灯後に当該放電灯への供給電圧の極性が交番するように構成したものである。
【０００７】
従って、本発明によれば、放電灯の点灯前に当該放電灯に供給される電圧の極性を一方の極性に固定しておく時間が必要以上に長く続かないように、その極性が極性反転手段によって強制的に反転される。
【０００８】
【発明の実施の形態】
図１は本発明に係る放電灯点灯回路の基本構成を示すものであり、１つの放電灯に関する回路構成例を示している。
【０００９】
放電灯点灯回路１は、電源２、直流電源回路３、直流−交流変換回路４、起動回路５を備えている。
【００１０】
直流電源回路３は、電源２からの直流入力電圧（これを「Ｖin」と記す。）を受けて所望の直流電圧を出力するものであり、制御回路７からの制御信号に応じてその出力電圧が可変制御される。この直流電源回路３には、スイッチングレギュレータの構成を有するＤＣ−ＤＣコンバータ（チョッパー式、フライバック式等。）が用いられるが、例えば、正極性の電圧出力（正電圧出力）を得るための第１の回路部（ＤＣ−ＤＣコンバータ３Ａ）と負極性の電圧出力（負電圧出力）を得るための第２の回路部（ＤＣ−ＤＣコンバータ３Ｂ）とが互いに並列の関係をもって配置された構成が挙げられる。
【００１１】
図２及び図３は直流電源回路の構成例を示したものである。
【００１２】
図２に示す例では、トランスＴの１次巻線Ｔｐの一端が直流入力端子「ｔａ」に接続されることで電圧Ｖinが入力されるようになっており、１次巻線Ｔｐの他端は半導体スイッチ素子ＳＷ（図には単にスイッチの記号で示すが、ＦＥＴ（電界効果トランジスタ）等が用いられる。）及び電流検出用抵抗Ｒｓを介して接地されている（この抵抗Ｒｓについては任意であり、特に設けなくても良い）。尚、半導体スイッチ素子ＳＷの制御端子（ＦＥＴの場合にはゲート）には制御回路７からの信号「Ｓｃ」が供給されてそのスイッチング制御が行われる。
【００１３】
トランスＴの２次巻線Ｔｓについては、その一端がダイオードＤ１のアノードに接続され、該ダイオードＤ１のカソードがコンデンサＣ１の一端に接続されるとともに端子「ｔｏ１」に接続され、当該端子から出力電圧（これを「Ｖdcp」と記す。）が得られる。そして、コンデンサＣ１の他端は２次巻線Ｔｓの中間タップに接続されるとともに、抵抗Ｒｉを介して接地されている。
【００１４】
２次巻線Ｔｓの他端はダイオードＤ２のカソードに接続されており、該ダイオードＤ２のアノードがコンデンサＣ２と端子「ｔｏ２」に接続され、当該端子を介して出力電圧（これを「Ｖdcn」と記す。）が得られる。
【００１５】
抵抗Ｒｉは、放電灯６に流れる電流に関する検出信号を得るための電流検出用素子であり、当該抵抗に流れる電流を電圧変換することで電流検出を行うものである。尚、抵抗Ｒｉと、コンデンサＣ１やＣ２との接続点には検出端子「ｔｏｉ」が接続されており、ここから検出信号「Ｖｉ」が得られる。
【００１６】
以上のように直流電源回路３は、正極性及び負極性の電圧Ｖdcp、Ｖdcnを２つの出力端子「ｔｏ１」、「ｔｏ２」から各別に出力する構成となっている。
【００１７】
尚、トランスＴの巻線に付した「・」印は巻き始めを示しており、例えば、２次巻線ＴｓについてはダイオードＤ２との接続端及び中間タップにおける巻き始端にそれぞれ「・」印が付されている。
【００１８】
また、図３に示す直流電源回路３′では、２つのトランスＴ１（１次巻線Ｔ１ｐ、２次巻線Ｔ１ｓ）、Ｔ２（１次巻線Ｔ２ｐ、２次巻線Ｔ２ｓ）を有する構成とされる。
【００１９】
各トランスの１次巻線Ｔ１ｐ、Ｔ２ｐの一方の端子が直流入力端子ｔａに接続され、他方の端子がスイッチ素子ＳＷ１、ＳＷ２（これらには半導体スイッチ素子が用いられるが、図には単にスイッチの記号で示す。）をそれぞれ介して接地されており、これらのスイッチ素子ＳＷ１、ＳＷ２を、制御回路（７）からの制御信号Ｓｃ１、Ｓｃ２によって各別にオン／オフ制御することで、各２次出力を独立に可変制御することができる。
【００２０】
尚、１次巻線Ｔ１ｐ、Ｔ２ｐに対して並列に設けられたコンデンサＣ０は、その一端が直流入力端子ｔａに接続されるとともに他端が接地されている。
【００２１】
ＤＣ−ＤＣコンバータ３′Ａは、トランスＴ１及びスイッチ素子ＳＷ１、そして２次巻線Ｔ１ｓに接続された整流用ダイオードＤ１や平滑用コンデンサＣ１、電流検出用抵抗Ｒｉ１を含む構成とされる。つまり、２次巻線Ｔ１ｓの一端がダイオードＤ１のアノードに接続され、該ダイオードのカソードが出力端子ｔｏ１に接続されるとともにコンデンサＣ１の一端に接続されている。そして、該コンデンサＣ１の他端が２次巻線Ｔ１ｓの巻き始端側端子に接続されるとともに、電流検出用抵抗Ｒｉ１を介して接地されている。
【００２２】
よって、この回路部では、制御信号Ｓｃ１に基づくスイッチ素子ＳＷ１のオン／オフ制御によってトランスＴ１の１次巻線Ｔ１ｐに流れる電流が制御され、２次巻線Ｔ１ｓからダイオードＤ１、コンデンサＣ１を経て出力端子ｔｏ１に正極性電圧Ｖdcpが得られる。尚、端子「ｔｏｉ１」は、コンデンサＣ１と電流検出用抵抗Ｒｉ１との接続点に接続された電流検出端子であり、当該端子から検出信号「Ｖｉ１」が得られる。
【００２３】
他方、ＤＣ−ＤＣコンバータ３′Ｂは、トランスＴ２及びスイッチ素子ＳＷ２、そして２次巻線Ｔ２ｓに接続された整流用ダイオードＤ２や平滑用コンデンサＣ２、電流検出用抵抗Ｒｉ２を含む構成とされる。つまり、２次巻線Ｔ２ｓの一端（巻き始端側の端子）がダイオードＤ２のカソードに接続され、該ダイオードのアノードが出力端子ｔｏ２に接続されるとともにコンデンサＣ２の一端に接続されている。そして、該コンデンサＣ２の他端が２次巻線Ｔ２ｓの終端側端子に接続されるとともに、電流検出用抵抗Ｒｉ２を介して接地されている。
【００２４】
よって、この回路部では、制御信号Ｓｃ２に基づくスイッチ素子ＳＷ２のオン／オフ制御によってトランスＴ２の１次巻線Ｔ２ｐに流れる電流が制御され、２次巻線Ｔ２ｓ、ダイオードＤ２、コンデンサＣ２により出力端子ｔｏ２に電圧Ｖdcnが得られる。尚、端子「ｔｏｉ２」は、コンデンサＣ２と電流検出用抵抗Ｒｉ２との接続点に接続された電流検出端子であり、当該端子から検出信号「Ｖｉ２」が得られる。
【００２５】
尚、本発明に係る直流電源回路については、上記したような正負両極性出力が得られるものに限らず、正極性の電圧出力を得ることができるＤＣ−ＤＣコンバータ３Ａ（あるいは３Ａ′）のみを有する構成、又は負極性の電圧出力を得ることができるＤＣ−ＤＣコンバータ３Ｂ（あるいは３Ｂ′）のみを有する構成のように、単一極性の出力電圧が得られるものであっても何等構わない。
【００２６】
直流電源回路３の後段に配置された直流−交流変換回路４（図１参照。）は、該直流電源回路３の出力電圧を交流電圧に変換した後でこれを放電灯６に供給するために設けられており、直流電源回路３の２つの出力端子からそれぞれ各別に出力される正極性及び負極性の電圧が送出されてくる。そして、ＤＣ−ＤＣコンバータ３Ａの出力電圧Ｖdcpと、ＤＣ−ＤＣコンバータ３Ｂの出力電圧Ｖdcnとを切り換えるために、直流−交流変換回路４内に設けられた１対の半導体スイッチ素子ｓｗ１、ｓｗ２（これらの素子には電界効果トランジスタ等が用いられるが、図には単にスイッチの記号で示す。）がそれらの駆動回路ＤＲＶによって交番動作され、これによって生成される交流電圧が放電灯６に供給される。
【００２７】
つまり、直流電源回路３の出力段において直列に接続された２つのスイッチ素子ｓｗ１、ｓｗ２については、その一方の素子ｓｗ１がＤＣ−ＤＣコンバータ３Ａの出力端子に接続されるとともに、素子ｓｗ２を介してＤＣ−ＤＣコンバータ３Ｂの出力端子に接続されている。そして、これらのスイッチ素子をそれぞれ相反的にスイッチング制御する駆動回路ＤＲＶについては、例えば、ハーフブリッジドライバとして既知のＩＣ（集積回路）が使用される。つまり、駆動回路ＤＲＶからの各スイッチ素子の制御端子にそれぞれ供給される信号により、素子ｓｗ１がオン状態のとき、素子ｓｗ２がオフ状態となり、逆に素子ｓｗ１がオフ状態のとき、素子ｓｗ２がオン状態となるようにハーフブリッジの交番動作が行われて直流電圧が交流電圧に変換される。
【００２８】
尚、素子ｓｗ１、ｓｗ２として電界効果トランジスタを使用した場合における駆動回路としてブートストラップ式の構成例を図４に示す。
【００２９】
本図においてドライブ用ＩＣ内部のスイッチング素子を等価的にスイッチの記号で示すように、２つの素子Ｑ１、Ｑ２による直列回路及び２つの素子Ｑ３、Ｑ４による直列回路を備えている。
【００３０】
これらの素子Ｑ１乃至Ｑ４への電源については、電源端子Ｖｃから供給されるようになっており、素子Ｑ１及びＱ２には当該電源端子ＶｃからダイオードＤ３を介して電源供給が行われ、また、素子Ｑ３及びＱ４には電源端子Ｖｃからそのまま電源供給が行われる。つまり、ダイオードＤ３のカソードがコンデンサＣ３を介してＮチャンネルＦＥＴｓｗ１とｓｗ２との接続点に接続されるとともに、当該カソードが素子Ｑ１に接続されている。そして、素子Ｑ１とＱ２との接続点がＦＥＴｓｗ１のゲートに接続され、素子Ｑ２のうち素子Ｑ１との接続点とは反対側の端子がＦＥＴｓｗ１とｓｗ２との接続点に接続されている。
【００３１】
他方、素子Ｑ３及びＱ４については、素子Ｑ３の一端が電源端子Ｖｃに接続され、両素子の接続点がＦＥＴｓｗ２のゲートに接続されており、素子Ｑ４のうち素子Ｑ３との接続点とは反対側の端子がＦＥＴｓｗ２（のソース）に接続されている。
【００３２】
尚、これらの素子Ｑ１乃至Ｑ４に関して、制御回路７からＤＲＶ用のＩＣに供給される制御信号によって各素子がそれぞれ制御されることは勿論である。
【００３３】
本回路において、例えば、２つのＦＥＴのうち図の上方に位置したＦＥＴｓｗ１をオン状態にするにあたっては、一旦、電源端子ＶｃからダイオードＤ３を介してコンデンサＣ３を充電して電荷を蓄えておき、その電荷を用いて当該ＦＥＴをオンさせる必要がある（素子Ｑ１をオン状態にし、素子Ｑ２をオフ状態にする。尚、このとき下方のＦＥＴをオフ状態とするためには、素子Ｑ３をオフ状態にし、素子Ｑ４をオン状態にすれば良い。）。
【００３４】
起動回路５（図１参照。）は、放電灯６の点灯初期に起動用高電圧信号（起動パルス）を発生させて放電灯６に起動をかけるために設けられており、当該起動信号は直流−交流変換回路４の出力する交流電圧「Ｖout」に重畳されて放電灯６に印加される。つまり、起動回路５内には誘導性負荷（トリガートランスの２次巻線等のインダクタンス成分）が含まれており、放電灯６の一方の電極端子が誘導性負荷を介して２つのスイッチ素子ｓｗ１、ｓｗ２同士の接続点Ａに接続され、他方の電極端子がグランド（ＧＮＤ）に接地されるか又は電流検出用抵抗「ｒｉ」（図２や図３に示した電流検出用抵抗を設けない場合）を介して接地される。
【００３５】
放電灯６に係る電圧又は電流を検出するための検出回路としては、電流検出用抵抗「Ｒｉ」又は「ｒｉ」を用いて放電灯に流れる電流値を検出する電流検出回路８（図１参照。）の他に、放電灯の管電圧又はその相当電圧を検出するための電圧検出回路が挙げられる。尚、例えば、後者の例としては、直流電源回路３を構成する各ＤＣ−ＤＣコンバータ３Ａ、３Ｂの直後に電圧検出手段（例えば、分圧抵抗等を使って出力電圧を検出する回路）をそれぞれ設け、当該手段によって検出される出力電圧（Ｖdcp、Ｖdcn）の検出信号を放電灯６にかかる電圧の検出信号の代替信号として用いることができる。
【００３６】
図５は、電流検出回路８の構成例を示すものであり、電流検出用抵抗Ｒｉによる電圧降下に対して非反転増幅回路及び反転増幅回路を互いに並列に設け、両者の出力電圧を選択的に出力する構成とされる。
【００３７】
同図において、演算増幅器ＯＰ１は非反転増幅回路を構成しており、その非反転入力端子が抵抗Ｒ１ａを介して上記検出端子「ｔｏｉ」（電流検出用抵抗Ｒｉと平滑用コンデンサＣ１、Ｃ２との接続点）に接続されている。尚、ダイオードＤ１ａはそのカソードが演算増幅器ＯＰ１の非反転入力端子に接続され、そのアノードが接地されている（当該ダイオードＤ１ａや後述するダイオードＤ２ａは演算増幅器への入力電圧が負値に反転したときに当該演算増幅器を保護する目的で付設される。）。
【００３８】
演算増幅器ＯＰ１の出力端子はダイオードＤ１ｂのアノードに接続され、該ダイオードＤ１ｂのカソードが電流検出出力端子「ｔDET」に接続されるとともに抵抗Ｒ２ｃを介して接地されている。そして、演算増幅器ＯＰ１の反転入力端子は抵抗Ｒ１ｂを介して接地されるとともに抵抗Ｒ１ｃを介してダイオードＤ１ｂのカソードに接続されている。尚、抵抗Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃの抵抗値は同じ値に設定されている。
【００３９】
演算増幅器ＯＰ２は反転増幅回路を構成しており、その反転入力端子が抵抗Ｒ２ａを介して検出端子「ｔｏｉ」に接続されている。尚、ダイオードＤ２ａはそのカソードが演算増幅器ＯＰ２の反転入力端子に接続され、そのアノードが接地されている。
【００４０】
演算増幅器ＯＰ２の出力端子はダイオードＤ２ｂのアノードに接続され、該ダイオードＤ２ｂのカソードが電流検出出力端子「ｔDET」に接続されるとともに抵抗Ｒ２ｃを介して接地されている。尚、演算増幅器ＯＰ２の反転入力端子は抵抗Ｒ２ｂ（その抵抗値は抵抗Ｒ２ａの抵抗値の２倍に設定されている。）を介してダイオードＤ２ｂのカソードに接続されており、また、演算増幅器ＯＰ２の非反転入力端子は接地されている。
【００４１】
しかして、本回路では電流検出用抵抗Ｒｉにおける電圧降下分が、演算増幅器ＯＰ１による非反転増幅回路によって２倍の電圧に増幅され、他方、演算増幅器ＯＰ２による反転増幅回路によって「−２」倍の電圧に増幅される。そして、各演算増幅器の出力端子に設けられたダイオードＤ１ｂ、Ｄ２ｂによって両者のうち高い方の電圧が選択されて、これが電流検出出力端子「ｔDET」から取り出される。即ち、放電灯６への供給電圧について、その極性が負極性の時には、演算増幅器ＯＰ１による非反転増幅回路の出力電圧が電流検出出力端子「ｔDET」に得られ、また、放電灯６への供給電圧の極性が正極性の時には、演算増幅器ＯＰ２による反転増幅回路の出力電圧が電流検出出力端子「ｔDET」に得られることになる。尚、こうして得られる検出電圧は放電灯６が点灯したか否かを判断するための信号や、放電灯６の点灯状態を判別して供給電力を規定するための信号等に用いられる。
【００４２】
制御回路７（図１参照。）は電流検出回路８からの検出信号を含む放電灯６の状態検出信号に応じて当該放電灯の電圧若しくは電流又は供給電力を制御するために設けられており、直流電源回路３に対して制御信号（Ｓｃ）を送出することでこれらの出力電圧を制御したり、あるいは上記駆動回路ＤＲＶに制御信号（ＳＤ）を送出してブリッジの極性切換についての制御を行う。尚、放電灯６の点灯前には当該放電灯への供給電圧をあるレベルまで高めておくことで、放電灯６の点灯を確実にするための出力制御を行うことも制御回路７の役目である。
【００４３】
また、放電灯６の点灯前には制御回路７から駆動回路ＤＲＶに送出される制御信号により上記スイッチ素子ｓｗ１、ｓｗ２のオン／オフ状態が規定され、放電灯６の点灯前に直流−交流変換回路４から放電灯６に供給される電圧の極性が正極性又は負極性のいずれか一方に規定される。そして、その期間（放電灯への供給電圧の極性が正極性又は負極性のいずれか一方に規定されている期間であり、以下、「極性固定期間」という。）の長さが予め規定されている時間を越えたか否かを判断した上で当該電圧の極性を強制的に反転させるための極性反転手段（具体的な回路例については後述する。）が制御回路７内に設けられている。
【００４４】
つまり、上記極性固定期間に対する制限時間を予め決定しておけば、当該時間を超えて放電灯への電圧極性が長時間に亘って継続することに起因する前記の不都合が解消され、当該制限時間の経過後であって放電灯の点灯後には上記スイッチ素子（ｓｗ１、ｓｗ２）の交番動作が許可されることになる。
【００４５】
ところで、図１の回路を、２つの放電灯に係る点灯制御が可能な回路に拡張するために、例えば、直流電源回路として図３に示した構成を用いるとともに、図６に示す点灯回路１Ａのように、４つの半導体スイッチ素子を使用したフルブリッジ型回路構成の直流−交流変換回路４Ａを採用した場合において、２つの放電灯のうち、その一方の放電灯が既に点灯しており、他方の放電灯をこれから点灯させようとするに際して、点灯済みの放電灯にかかる熱ストレスが問題となる。
【００４６】
図６において、４つのスイッチ素子のうち、互いに直列接続とされることにより第１の組をなすスイッチ素子ｓｗ１、ｓｗ２については、その一方ｓｗ１の一端がＤＣ−ＤＣコンバータ３′Ａの出力端子に接続され、当該スイッチ素子ｓｗ１の他端がスイッチ素子ｓｗ２を介してＤＣ−ＤＣコンバータ３′Ｂの出力端子に接続されている。そして両スイッチ素子同士の接続点αに対して第１の放電灯６＿１が起動回路５＿１（内の誘導性負荷）を介して接続されている。
【００４７】
また、互いに直列接続されることで第２の組をなすスイッチ素子ｓｗ３、ｓｗ４については、その一方ｓｗ３の一端がＤＣ−ＤＣコンバータ３′Ａの出力端子に接続され、当該スイッチ素子ｓｗ３の他端がスイッチ素子ｓｗ４を介してＤＣ−ＤＣコンバータ３′Ｂの出力端子に接続されている。そして、両スイッチ素子同士の接続点βに対して第２の放電灯６＿２が起動回路５＿２（内の誘導性負荷）を介して接続されている。
【００４８】
各放電灯６＿１、６＿２におけるそれぞれの電極端子のうち、上記接続点αやβに接続されない方の端子についてはいずれも接地されている。尚、上記した電流検出用抵抗Ｒｉ１、Ｒｉ２を用いない場合には、これに代わる検出用抵抗をそれぞれ介して各放電灯の一端を接地した構成を採れば良い。
【００４９】
駆動回路ＤＲＶ１、ＤＲＶ２についてはともにハーフブリッジドライバ用ＩＣが使用され、制御回路（７Ａ）からの信号をそれぞれ受けてブリッジの極性を規定する。
【００５０】
直流−交流変換回路４Ａにおいて、一方の駆動回路ＤＲＶ１がスイッチ素子ｓｗ１、ｓｗ２のオン／オフ制御を担当し、他方の駆動回路ＤＲＶ２がスイッチ素子ｓｗ３、ｓｗ４のオン／オフ制御を担当している。即ち、ある時刻において、駆動回路ＤＲＶ１によりスイッチ素子ｓｗ１がオン状態、スイッチ素子ｓｗ２がオフ状態となるように各素子の状態が規定されたとすると、このとき、駆動回路ＤＲＶ２によりスイッチ素子ｓｗ３がオフ状態、スイッチ素子ｓｗ４がオン状態となるように各素子の状態が規定される。また、別の時刻において、駆動回路ＤＲＶ１によりスイッチ素子ｓｗ１がオフ状態、スイッチ素子ｓｗ２がオン状態となるように各素子の状態が規定されたとすると、このとき、駆動回路ＤＲＶ２によりスイッチ素子ｓｗ３がオン状態、スイッチ素子ｓｗ４がオフ状態となるように各素子の状態が規定される。このようにしてスイッチ素子ｓｗ１とｓｗ４とが同じ状態、スイッチ素子ｓｗ２とｓｗ３とが同じ状態となって、これらが相反的に交番動作する。
【００５１】
従って、２組のスイッチ素子のオン／オフ動作によって、例えば、第１の放電灯６＿１に正極性の電圧が供給される間、第２の放電灯６＿２には負極性の電圧が供給される（逆に、第１の放電灯６＿１に負極性の電圧が供給される間、第２の放電灯６＿２には正極性の電圧が供給される。）。
【００５２】
尚、制御回路７Ａからの制御信号（これらを「ＳＤ１」、「ＳＤ２」と記すが、その詳細については後述する。）は、アイソレータ９＿１、９＿２をそれぞれ経た上で各駆動回路ＤＲＶ１、ＤＲＶ２に送られる。つまり、図６に示す例では、各駆動回路における低電位側電圧（グランド電位）が負極性出力用ＤＣ−ＤＣコンバータ３′Ｂからの出力電圧とされているので、この電圧に対してＨ（ハイ）レベルやＬ（ロー）レベルを規定するとともに、上記制御信号（２値状態信号）を受けて各スイッチ素子ｓｗ１乃至ｓｗ４のオン／オフ制御を行うのにアイソレーションが必要となる。勿論、アイソレート機能を具備したブリッジドライバ用ＩＣを各駆動回路に使用するのであれば、上記制御信号をそれぞれの駆動回路に直接的に入力してやれば良い。
【００５３】
上記した点灯回路１Ａにおいて、２つの放電灯のうち、その一方の放電灯に供給される電圧の極性が正極性であるときに、他方の放電灯に供給される電圧の極性が負極性となるように素子ｓｗ１乃至ｓｗ４のスイッチング制御が行われる。従って、一方の放電灯が既に点灯している場合に、他方の放電灯が点灯したとすると、当該放電灯に対する上記した極性固定期間中の制御が、既に点灯済みの放電灯に対しても同様に行われてしまうことになる。よって、後者の放電灯にとってみれば、安定した状態で点灯しているにもかかわらず、この状態から長い期間に亘って電圧極性が固定されることになると、電極への負担（熱ストレス）が増加してしまう。
【００５４】
そこで、上記のような不都合を解消するためには、極性固定期間の長さがその許容上限値を越えて継続しないように制限することが好ましく、例えば、図７に示す回路構成例が挙げられる。
【００５５】
図７は制御回路７Ａのうち駆動回路（ＤＲＶ１、ＤＲＶ２）への制御信号を生成部分についてその要部の構成例１０を示したものであり、本図において使用される各信号の意味は下記の通りである。
【００５６】
・信号「ＬＴ１」＝放電灯６＿１に対する点灯指示信号
・信号「ＬＴ２」＝放電灯６＿２に対する点灯指示信号
・信号「ＳＬ１」＝放電灯６＿１の点消灯状態に係る判別信号
・信号「ＳＬ２」＝放電灯６＿２の点消灯状態に係る判別信号
・信号「ＳＫ１」＝基準クロック信号（例えば、周波数１ｋＨｚの矩形波信号）
・信号「ＳＫ２」＝基準クロック信号（例えば、周波数５００Ｈｚの矩形波信号）
・信号「ＳＫ３」＝基準クロック信号（例えば、周波数２ｋＨｚの矩形波信号）
・信号「ＳＲ」 ＝強制反転指示信号（該信号がＨレベルのときに放電灯への電圧極性が一時的に反転される。）。
【００５７】
上記の信号ＬＴ１、ＬＴ２については、そのレベルがＨレベルのときに放電灯の点灯が指示され、Ｌレベルのときに放電灯の消灯が指示されるものとし、また、信号ＳＬ１、ＳＬ２については、そのレベルがＨレベルのときに放電灯の点灯状態が判別され、Ｌレベルのときに放電灯の消灯状態が判別されるものとする。尚、点消灯状態の判別回路としては、例えば、図５に示す回路の後段にコンパレータを設けて検出電流値を所定の基準値と比較することで放電灯の点消灯を判断する回路や、放電灯の発光量を検出してこれを基準値と比較して点消灯の如何を判断する回路等が挙げられるが、本発明においてその構成の如何は問わないので説明を省略する。
【００５８】
信号「ＳＫ１」は、図示しないクロック信号生成回路により発生された後、Ｄフリップフロップ１１のクロック信号入力端子（ＣＫ）に送出される。尚、Ｄフリップフロップ１１は、ローアクティブ入力のプリセット端子（「ＰＲ」の上にバー記号「￣」を付して示す。）及びリセット端子（「Ｒ」の上にバー記号「￣」を付して示す。）を備えており、そのＤ入力端子がＱバー出力端子（「Ｑ」の上にバー記号「￣」を付して示す。）に接続されている。そして、Ｑ出力信号及びＱバー出力信号が駆動回路ＤＲＶ１、ＤＲＶ２への制御信号ＳＤ１、ＳＤ２となる。
【００５９】
点灯指示信号ＬＴ１は、２入力ＡＮＤ（論理積）ゲート１２の一方の入力端子に供給され、当該ゲートの他方の入力端子には、第１の放電灯６＿１に係る判別信号ＳＬ１がＮＯＴ（論理否定）ゲート１３を介して供給される。
【００６０】
ＡＮＤゲート１２の出力信号は、ＮＯＴゲート１４を介して２入力ＯＲ（論理和）ゲート１５の一方の入力端子に送出される。尚、ＯＲゲート１５の他方の入力端子には、後述するカウンタ（２４）の出力信号がＮＯＴゲート（２６）を介して供給されるようになっている。
【００６１】
そして、ＯＲゲート１５の出力信号はＤフリップフロップ１１のプリセット端子に供給される。
【００６２】
放電灯６＿２に係る点灯指示信号ＬＴ２は、２入力ＡＮＤゲート１６の一方の入力端子に供給され、当該ゲートの他方の入力端子には、第２の放電灯６＿２に係る判別信号ＳＬ２がＮＯＴゲート１７を介して供給される。
【００６３】
ＡＮＤゲート１６の出力信号はＮＯＴゲート１８を介して２入力ＯＲゲート１９の一方の入力端子に送出される。尚、ＯＲゲート１９の他方の入力端子には、上記ＡＮＤゲート１２の出力信号が供給されるようになっている。
【００６４】
ＯＲゲート１９の出力信号は、後段に位置する２入力ＯＲゲート２０の一方の入力端子に供給され、当該ゲート２０の他方の入力端子には、後述するカウンタ（２４）の出力信号がＮＯＴゲート（２６）を介して供給されるようになっている。
【００６５】
そして、ＯＲゲート２０の出力信号はＤフリップフロップ１１のリセット端子に供給される。
【００６６】
上記ＯＲゲート１５、２０の各出力信号は、２入力ＡＮＤゲート２１にそれぞれ送出され、当該ゲートの出力信号は、カウンタ（バイナリ・カウンタ）２２のリセット端子（ＲＳＴ）に供給される。
【００６７】
カウンタ２２のクロック信号入力端子（図にはローアクティブ入力の端子として、「ＣＫ」の上にバー記号「￣」を付して示す。）には、図示しないクロック信号発生回路からの信号ＳＫ２が供給されるようになっており、当該カウンタの出力端子「Ｑ４」（段位を示す整数指標を「ｉ」とするとき、「Ｑｉ」はｉ段目の出力端子を示す。）から得られる分周信号が後段の２入力ＯＲゲート２３の一方の入力端子に送出される。
【００６８】
この２入力ＯＲゲート２３の他方の入力端子には、フルブリッジ型回路の構成素子（スイッチ素子ｓｗ１乃至ｓｗ４）に対する強制反転指示信号ＳＲが供給されるようになっており、当該ゲートの出力信号が後段のカウンタ（バイナリ・カウンタ）２４のリセット端子（ＲＳＴ）に供給される。尚、強制反転指示信号ＳＲの生成回路に係る構成例については後で詳述する。
【００６９】
カウンタ２４のクロック信号入力端子（図にはローアクティブ入力の端子として、「ＣＫ」の上にバー記号「￣」を付して示す。）には、図示しないクロック信号発生回路からの信号ＳＫ３が２入力ＯＲゲート２５を介して供給されるようになっており、当該ゲート２５の他方の入力端子にはカウンタ２４の出力端子Ｑ４からの信号が供給される。また、当該出力端子Ｑ４から出力される信号はＮＯＴゲート２６を介して上記したＯＲゲート１５や２０の入力端子にそれぞれ供給される。
【００７０】
図８、図９は本回路の動作説明に必要な信号を示すタイミングチャート図であり、以下では、２つの放電灯のうちの一方６＿１が既に点灯しているものとし、他方の放電灯６＿２をこれから点灯しようとする状況を想定して説明する。尚、これらの図において、各信号の意味は以下の通りである。
【００７１】
・「Ｓ１１ＰＲ」＝Ｄフリップフロップ１１のプリセット端子への入力信号
・「Ｓ１１Ｒ」 ＝Ｄフリップフロップ１１のリセット端子への入力信号
・「Ｓ２１」 ＝ＡＮＤゲート２１の出力信号
・「Ｓ２３」 ＝ＯＲゲート２３の出力信号
・「Ｓ２６」 ＝ＮＯＴゲート２６の出力信号
・「Ｓ１１」 ＝Ｄフリップフロップ１１の出力信号（「Ｑ」がＱ出力信号を示し、「Ｑ」の上にバー記号「￣」を付して示す信号がＱバー出力信号である。）。
【００７２】
尚、信号「ＬＴ２」、「ＳＬ２」については既述の通りであり、図中に示す信号「Ｈ」はハイレベル、「Ｌ」はローレベルをそれぞれ示す。
【００７３】
図８は放電灯６＿２の点灯前の時点及び放電灯が問題なく点灯した後の時点を含む期間について回路動作を説明するための図である。
【００７４】
点灯前には、放電灯６＿２への点灯指示が出されているので信号ＬＴ２はＨレベルとされ、また、放電灯６＿２は消灯しているので信号ＳＬ２がＬレベルである。よって、ＡＮＤゲート１６の出力信号はＨレベルであって、これがＮＯＴゲート１８を経ることで反転（論理否定）されてＯＲゲート１９に送られる。尚、放電灯６＿１については上記の通り点灯中であるため、信号ＬＴ１、ＳＬ１ともにＨレベル信号とされ、よってＡＮＤゲート１２の出力がＬレベルとなり、これがＮＯＴゲート１４を経て反転されてからＯＲゲート１５を介してＤフリップフロップ１１のプリセット端子に供給される。また、ＯＲゲート１９の出力信号がＬレベルであり、カウンタ２４からＮＯＴゲート２６、ＯＲゲート２０を介してＤフリップフロップ１１のリセット端子に供給される信号Ｓ２６がＨレベルである期間中（図の「Ｔｈ」を参照。）は当該フリップフロップ１１がリセットされないので、そのＱ出力端子及びＱバー出力端子に交番出力（信号ＳＫ１に関する２分の１分周信号）が得られるが、当該期間が経過すると信号Ｓ２６がＬレベルとなってＤフリップフロップ１１がリセット状態になる。
【００７５】
そして、放電灯６＿２が点灯するまでの間（点灯時点を図８に矢印「Ｕ」で示す。）、信号Ｓ２１については信号Ｓ１１ＰＲとＳ１１Ｒとの論理積演算によりＬレベルである。
【００７６】
カウンタ２２による計時動作は、信号Ｓ２１がＨレベルからＬレベルに変化した時点から開始されるが、そのＱ４出力がＬレベルである期間中（本例では１６ミリ秒の間）は信号Ｓ２３がＬレベルであるため後段のカウンタ２４はリセットされない（但し、信号ＳＲについてはＬレベルであるものとする。）。
【００７７】
カウンタ２４については信号Ｓ２３がＬレベルとなり、Ｑ４出力がＬレベルである間、信号ＳＫ３に基づく計時動作を行うが、所定時間（本例では４ミリ秒）が経過するとＱ４出力がＨレベルとなるので信号ＳＫ３を受け付けなくなる。
【００７８】
こうして、信号Ｓ２６がＯＲゲート２０を経てＤフリップフロップ１１のリセット端子にＬレベル信号として供給されて当該フリップフロップがリセットされたままの状態が点灯時点まで続く。
【００７９】
放電灯６＿２が点灯すると、信号ＳＬ２がＨレベルになるのでＡＮＤゲート１６の出力信号がＬレベルに変化し、その論理否定信号（Ｈレベル信号）がＯＲゲート１９、２０を介してＤフリップフロップ１１のリセット端子に供給されるので、当該フリップフロップのリセットが解除される。
【００８０】
そして、点灯時点から信号Ｓ２１がＨレベルに変化し、これがカウンタ２２のリセット端子に供給されることで当該カウンタにリセットがかかる。尚、カウンタ２４については信号Ｓ２３がＬレベルであるのでカウントアップしたままの状態とされて、Ｑ４出力の論理否定信号Ｓ２６はＬレベルである。
【００８１】
Ｄフリップフロップ１１のリセット解除により、信号ＳＫ１に対する分周信号がＱ出力端子及びＱバー出力端子から得られるようになって、これらが信号ＳＤ１、ＳＤ２として駆動回路ＤＲＶ１、ＤＲＶ２にそれぞれ送出される。
【００８２】
図９は放電灯６＿２の点灯前の時点から所定の時間が経過しても放電灯が点灯しない状況について回路動作を説明するための図である。
【００８３】
この場合には、信号Ｓ１１ＲやＳ２１、Ｓ２６がＨレベルからＬレベルに変化した時点から規定時間が経過するまでの期間（図には「Ｔｆ」で示す。）が過ぎてもいっこうに放電灯６＿２が点灯しないので、Ｈレベルであり続ける信号ＬＴ２に対して、信号ＳＬ２はＬレベルのままとなる。
【００８４】
従って、カウンタ２２のＱ４出力がＨレベルとなり、後段のカウンタ２４にリセットがかかって信号Ｓ２６がＨレベルとなった時点で信号Ｓ１１Ｒ、Ｓ２１がＬレベルからＨレベルに変化するので、これによってカウンタ２４にもリセットがかかる結果、信号Ｓ２３としてはパルス幅の狭いＨレベル信号が得られる。
【００８５】
信号Ｓ２３がＨレベルからＬレベルに変化した時点からカウンタ２４のリセットが解除され、そのＱ４出力がＨレベルになるまでの間、信号Ｓ１１Ｒ、Ｓ２１、Ｓ２６がＨレベルとなるので、Ｄフリップフロップ１１のＱ出力端子及びＱバー出力端子から得られる交番出力が駆動回路ＤＲＶ１、ＤＲＶ２にそれぞれ送出される。
【００８６】
その後に、信号Ｓ１１Ｒ、Ｓ２１、Ｓ２６がＬレベルとなったときには、再びＤフリップフロップ１１がリセット状態になる。
【００８７】
尚、上記の例では説明を簡単化するために、放電灯が点灯した直後から規定周波数の電圧を放電灯に供給する構成を示したが、規定周波数の電圧を点灯直後にいきなり供給するのではなく、一時的に低周波の電圧を供給する期間（所謂直流点灯期間）を設ける方法、あるいは周波数を徐々に上げながら規定周波数へと移行させる方法を採用することで放電灯の点灯性能を向上させることが可能である。
【００８８】
また、放電灯が点灯状態から消灯状態に移行したことを検出し、そのときに、放電灯への供給電圧の極性を反転させることが好ましい。その理由は、例えば、放電灯の点灯直後に直流点灯を行う期間を設けた場合において、当該期間の前半期に放電灯が消灯したとすると、点灯前の極性が固定された状態のままになるため、場合によっては永遠に極性反転が行われない状況に陥ってしまう虞が生じるからである。
【００８９】
このような不都合を回避するためには、例えば、図１０及び図１２に示す回路例から得られる出力信号を上記強制反転指示信号ＳＲとして利用すれば良い。
【００９０】
尚、回路構成の前に信号について説明する。
【００９１】
図１１は放電灯の点消灯状態の判別信号（これを「ＳＬ」と記す。）及び当該信号に基づいて生成される信号（これを「ＳＦ」と記す。）を示すものである。
【００９２】
両信号については、Ｈレベルが放電灯の点灯状態を示し、Ｌレベルが放電灯の消灯状態を示している点で共通性がある。しかし、信号ＳＬでは、ＬレベルからＨレベルへの変化時点が「ｔ１」とされ、信号ＳＦでは当該時点「ｔ１」よりもやや遅れた時点「ｔ２」でＬレベルからＨレベルに変化しており、また、両者にはＨレベル期間の長さにも相違がある。つまり、信号ＳＦの方が信号ＳＬよりも図に「Ｔｄ」で示す期間（「ｔ３」に示す信号ＳＬの立ち下がり時点から「ｔ４」の時点に亘る期間）だけ信号幅が長くなっている。これは、放電灯の点灯状態から消灯状態への移行に対する検出感度を故意に落とすためであり（例えば、放電灯に流れる電流が瞬間的に低下しただけで放電灯の消灯状態が判断されてしまうと、一過性の判別信号が頻繁に発生することによる誤動作や過敏な応答制御等が問題となるので、このような事態を避ける必要がある。）、信号ＳＦは信号ＳＬに比べて反応が鈍感になっている。
【００９３】
図１０は信号ＳＦの生成回路例２７を示すものであり、ローアクティブ入力とされるプリセット端子及びリセット端子を備えたＤフリップフロップを３つ縦列接続して各フリップフロップのＱ出力信号について論理和信号を得る構成とされる。
【００９４】
即ち、信号ＳＬが初段のＤフリップフロップ２８のＤ入力端子に供給されるとともに、当該信号がＮＯＴゲート２９を介してプリセット端子（「ＰＲ」の上にバー記号「￣」を付して示す。）に供給されるようになっており、クロック信号入力端子（ＣＫ）には図示しない信号発生回路からのクロック信号（これを「ＳＫ」と記す。）が入力される。
【００９５】
そして、Ｄフリップフロップ２８のＱ出力信号が次段のＤフリップフロップ３０のＤ入力端子に送出されるとともに３入力ＯＲゲート３１に送出される。
【００９６】
Ｄフリップフロップ３０のクロック信号入力端子（ＣＫ）にはクロック信号ＳＫが供給され、そのＱ出力信号が最終段に位置するＤフリップフロップ３２のＤ入力端子に送出されるとともに、３入力ＯＲゲート３１に送出される。
【００９７】
Ｄフリップフロップ３２についても、そのクロック信号入力端子（ＣＫ）にクロック信号ＳＫが供給され、そのＱ出力信号が３入力ＯＲゲート３１に送出される。
【００９８】
この回路２７では、信号ＳＬの反転信号によって初段のＤフリップフロップ２８がプリセットされるので、この間にＨレベルとなるＱ出力が得られ、これが次段以降のＤフリップフロップ３０、３２により信号ＳＫの立ち上がり時点に同期して順次に遅れた信号となり、各ＤフリップフロップのＱ出力信号の論理和信号として信号ＳＦが得られる結果、図１１に示したように信号ＳＬに対して遅延時間Ｔｄが付加される。
【００９９】
図１２は強制反転指示信号ＳＲの生成回路部について構成例３３を示したものである。
【０１００】
信号ＳＦはＮＯＴゲート３４を介してＤフリップフロップ３５のＤ入力端子に供給されるとともに、２入力ＡＮＤゲート３６の一方の入力端子に供給される。そして、Ｄフリップフロップ３５のクロック信号入力端子（ＣＫ）には、図示しない信号発生回路からのクロック信号（これを「Ｓｃｋ」と記す。）が入力されるようになっており、Ｄフリップフロップ３５のＱバー出力信号がＡＮＤゲート３６の残りの入力端子に供給される。
【０１０１】
そして、ＡＮＤゲート３６の出力信号が上記信号ＳＲとなって、これが図７のＯＲゲート２３に送られる。つまり、当該信号がＨレベルの期間において、カウンタ２４がリセットされるので信号Ｓ２６がＨレベルとなり、所定時間（４ミリ秒）の間５００Ｈｚの周波数をもってＤフリップフロップ１１の反転動作が行われることが分かる。
【０１０２】
尚、本回路の動作については、信号ＳＦの反転信号がＤフリップフロップ３５のＤ入力信号とされるので、当該信号の立ち下がり時点以後における最初のクロック信号Ｓｃｋの立ち上がり時点に同期してＱバー出力信号がＨレベルに変化するとともに、信号ＳＦの反転信号が立ち上がった時点以後における最初のクロック信号Ｓｃｋの立ち上がり時点に同期してＱバー出力信号がＬレベルに変化する。従って、Ｑバー出力信号と、信号ＳＦの反転信号との論理積信号である信号ＳＲは信号ＳＦの立ち下がり時点に同期してＨレベルとなった後に、Ｑバー出力信号の立ち下がり時点に同期してＬレベルに変化するパルス信号である。
【０１０３】
この他、放電灯がブレークダウンした後に安定した点灯状態へと移行しなかった場合に、上記した信号ＳＬ及びＳＦの双方の信号を利用して強制反転指示信号ＳＲを生成するための回路として、図１３に示すような構成例３７が挙げられる。
【０１０４】
本例と図１２の構成との相違点は下記に示す通りである。
【０１０５】
・ＮＯＴゲート３８への入力信号が信号ＳＦではなく、放電灯に係る点消灯状態の判別信号ＳＬとされており、当該ゲートの出力信号がＤフリップフロップ３９のＤ入力端子に供給されること。
【０１０６】
・Ｄフリップフロップ３９のＱバー出力信号及び上記ＮＯＴゲート３８の出力信号が入力されるＡＮＤゲート４０の後段に、さらに別の２入力ＡＮＤゲート４１が配置されており、当該ゲートの入力端子の一方にはＡＮＤゲート４０の出力信号が供給され、他の入力端子には信号ＳＦがＮＯＴゲート４２を介して供給され、ＡＮＤゲート４１の出力信号が強制反転指示信号ＳＲとなること。
【０１０７】
尚、本回路は、信号ＳＦが応答できないような短時間の点灯時において信号ＳＲが発生されるように動作する。即ち、上記したように信号ＳＦは放電灯の点消灯状態の検出感度において信号ＳＬよりも反応が鈍感であるため、例えば、放電灯のブレークダウン時等において、信号ＳＬが短い幅でＨレベルのパルス信号となっても信号ＳＦについては依然Ｌレベル信号のままといった状況が生じる。この場合には、幅狭のＨレベル信号ＳＬが反転されてＤフリップフロップ３９のＤ入力端子に供給されるとともにクロック信号ＳｃｋがＤフリップフロップ３９のクロック信号入力端子に供給されるため、クロック信号Ｓｃｋの前縁に同期してＤフリップフロップ３９のＱバー出力端子には幅狭のＨレベル信号が得られ、これと信号ＳＬの論理否定信号との論理積演算結果及び信号ＳＦの反転信号（Ｈレベル信号）との論理積演算出力がパルス状信号となって、図７のＯＲゲート２３に送られる。よって、当該信号がＨレベルの期間において、カウンタ２４がリセットされるので信号Ｓ２６がＨレベルとなり、所定時間（４ミリ秒）の間５００Ｈｚの周波数をもってＤフリップフロップ１１の反転動作が行われる。
【０１０８】
しかして、図７に示す回路構成において、放電灯への供給電圧極性を直接的に決めているのはＤフリップフロップ１１の各出力であるが、第１の放電灯６＿１に関する各論理ゲート１２乃至１５を経てＤフリップフロップ１１のプリセット端子にＬレベル信号が供給された時にはそのＱ出力信号が強制的にＨレベルとなり、また、第２の放電灯６＿２に関する各論理ゲート１６乃至２０を経てＤフリップフロップ１１のリセット端子にＬレベル信号が供給された時にはそのＱ出力信号が強制的にＬレベルとなるので、これらの回路素子によって極性規定手段が構成されていることが分かる。
【０１０９】
そして、Ｄフリップフロップ１１が信号ＳＫ１に応じて反転動作するのは、プリセット端子及びリセット端子にＨレベル信号が供給されている場合である。即ち、計時手段であるカウンタ２２のＱ４出力信号がＨレベルとなったときの瞬間的なパルス信号又は図１２や図１３に示した回路（３３、３７）からのパルス信号ＳＲがＯＲゲート２３を介してカウンタ２４に送出されることで当該カウンタがリセットされるので、そのＱ４出力信号の論理否定信号がＨレベルとなってこれがＯＲゲート１５、１６を介してＤフリップフロップ１１のプリセット端子及びリセット端子に供給される結果、カウンタ２４の設定時間で決まる期間中、Ｄフリップフロップ１１はその反転動作が許可される。つまり、これらの回路素子（２１乃至２６）によって極性反転手段が構成されていることが分かる。
【０１１０】
このようにして、放電灯への供給電圧極性を固定している期間の継続時間が規定時間を超えないように制限されるので、例えば、図４に示すようなブートストラップ方式の回路において、スイッチ素子のオン状態を維持する時間についても時間制限がかかり、よってコンデンサの容量を大きくする必要がなくなる。
【０１１１】
また、２つの放電灯に係る点灯回路において、一方の放電灯が既に点灯している場合に、他方の放電灯を点灯させるときには、既に点灯済みである放電灯への供給電圧の極性固定期間についても時間制限がかかって強制的に極性反転が行われるので、当該放電灯の電極に過大な熱的ストレスが加わらないようにすることができる。
【０１１２】
【発明の効果】
以上に記載したところから明らかなように、請求項１に係る発明によれば、放電灯の点灯前に当該放電灯への供給電圧極性を一方の極性に固定することで放電灯の点灯性を良好なものにすることができるとともに、供給電圧の極性を一方の極性に固定しておく時間が必要以上に長く続かないように、その極性が極性反転手段によって強制的に反転されるので、放電灯の電極にかかる熱的ストレスを軽減して短寿命化や劣化を防ぐことができ、極性固定の維持に必要な回路についてコスト低減を図ることができる。
【０１１３】
請求項２に係る発明によれば、複数の放電灯を共通の点灯回路により点灯させる場合において、放電灯の点灯前にその供給電圧極性を一時的に固定する時間長に対して制限を設けることにより、ある放電灯が点灯している状態で他の放電灯を点灯させる際には、前者についての極性固定状態が必要以上の長時間に亘って継続されることがないので、放電灯電極に対して過度の熱的ストレスを与える虞がなくなる。
【０１１４】
請求項３に係る発明によれば、放電灯が点灯状態から消灯状態に移行した場合に、放電灯に供給される電圧極性を反転させることにより、極性固定の状態が永続するのを回避できる。
【図面の簡単な説明】
【図１】本発明に係る放電灯点灯回路の基本構成を示す回路ブロック図である。
【図２】直流電源回路の構成例を示す回路図である。
【図３】直流電源回路の構成例について別例を示す回路図である。
【図４】ブートストラップ式駆動回路の構成について説明するための図である。
【図５】電流検出回路の構成例を示す回路図である。
【図６】２つの放電灯を点灯させる場合の回路構成例を示す図である。
【図７】制御回路の要部について構成例を示す回路図である。
【図８】図９とともに図７に示す回路の動作について説明するためのタイミングチャート図であり、本図は放電灯が正常に点灯した場合の状況を示す。
【図９】所定時間が経過しても放電灯が点灯しない場合の回路動作を説明するための図である。
【図１０】放電灯の点消灯状態に係る判別信号ＳＬに基づいて故意に検出感度を下げた信号ＳＦを得るための回路例を示す図である。
【図１１】図１０の信号ＳＬ、ＳＦを示すタイミングチャート図である。
【図１２】強制反転指示信号の生成回路について一例を示す回路図である。
【図１３】強制反転指示信号の生成回路について別例を示す回路図である。
【符号の説明】
１、１Ａ…放電灯点灯回路、３、３′…直流電源回路、４、４Ａ…直流−交流変換回路、６、６＿１、６＿２…放電灯、２１乃至２６…極性反転手段、ｓｗ１、ｓｗ２、ｓｗ３、ｓｗ４…スイッチ素子、ＤＲＶ、ＤＲＶ1、ＤＲＶ2…駆動回路

Claims (3)

1. 直流電圧を出力する直流電源回路と、該直流電源回路の出力電圧を交流電圧に変換した後にこれを放電灯に供給するための直流−交流変換回路とを備えた放電灯点灯回路において、
   放電灯を点灯させる場合には、当該放電灯の点灯前に上記直流−交流変換回路から放電灯に供給される電圧の極性が正極性又は負極性のいずれか一方に規定される期間を設けるとともに、当該期間の長さが予め規定されている時間を越えているか否かを判断した上で当該電圧の極性を強制的に反転させるための極性反転手段を設け、放電灯の点灯後に当該放電灯への供給電圧の極性が交番するようにした
   ことを特徴とする放電灯点灯回路。
2. 直流電圧を出力する直流電源回路と、該直流電源回路の出力電圧を交流電圧に変換した後にこれを複数の放電灯にそれぞれ供給するための直流−交流変換回路とを備えた放電灯点灯回路において、
   （イ）上記直流電源回路の２つの出力端子からそれぞれ各別に出力される正極性及び負極性の電圧が上記直流−交流変換回路に送出されること、
   （ロ）上記直流電源回路の出力電圧を切り換えるために直流−交流変換回路内に設けられた２対のスイッチ素子がフルブリッジ型の回路構成をしており、各スイッチ素子がそれらの駆動回路によって対をなして交番動作されることで生成される交流電圧が各放電灯に供給されるようにしたこと、
   （ハ）上記複数の放電灯のうち、ある放電灯を点灯させる場合には、当該放電灯の点灯前に上記直流−交流変換回路から放電灯に供給される電圧の極性が正極性又は負極性のいずれか一方に規定されるように上記スイッチ素子の状態が固定され、当該放電灯の点灯後に当該スイッチ素子の交番動作が行われること、
   （ニ）放電灯の点灯前に該放電灯に供給される電圧の極性が正極性又は負極性のいずれか一方に規定されている期間の長さが予め規定されている時間を越えているか否かを判断した上で当該電圧の極性を強制的に反転させるための極性反転手段を設けたこと、
   を特徴とする放電灯点灯回路。
3. 請求項１又は請求項２に記載の放電灯点灯回路において、
   放電灯が点灯状態から消灯状態に移行した場合に、放電灯に供給される電圧の極性を反転させるようにした
   ことを特徴とする放電灯点灯回路。

Images