JP3755474B2

JP3755474B2 - Electron source and manufacturing method thereof

Info

Publication number: JP3755474B2
Application number: JP2002083927A
Authority: JP
Inventors: 宜志竹川; 浩一相澤; 卓哉菰田; 崇幡井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2002-03-25
Filing date: 2002-03-25
Publication date: 2006-03-15
Anticipated expiration: 2022-03-25
Also published as: JP2003281992A

Description

【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来からこの種の電子源の一例として、下部電極と、下部電極に対向する金属薄膜よりなる表面電極（上部電極）と、下部電極と表面電極との間に介在し下部電極と表面電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により下部電極から表面電極へ向かう向きへ電子がドリフトする強電界ドリフト層とを備えた構成のものが知られている（例えば、特許第２９８７１４０号公報など参照）。この電子源は、表面電極を真空中に配置するとともに表面電極に対向してコレクタ電極を配置し、表面電極と下部電極との間に表面電極を高電位側として直流電圧を印加するとともに、コレクタ電極と表面電極との間にコレクタ電極を高電位側として直流電圧を印加することにより、下部電極から注入され強電界ドリフト層をドリフトした電子が表面電極を通して放出される。したがって、強電界ドリフト層は電子の通過する電子通過層を構成することになる。なお、表面電極の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には化学的に安定な貴金属薄膜（例えば、金薄膜）が採用されている。また、表面電極７の厚さ寸法は例えば１０ｎｍ程度に設定されている。
【０００３】
ところで、上述の電子源において、表面電極と下部電極との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極と表面電極との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなるが、上述の電子源では、表面電極と下部電極との間に印加する直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００４】
また、電界放射により電子線を放射する電子源としては、上述の構成のもの以外にも種々の構成のものが提案されており、例えば、電子通過層を絶縁体層としたＭＩＭ（Metal−Insulator−Metal）構造の電子源や、電子通過層を絶縁体層とし電子通過層と下部電極との間に半導体層を介在させたＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源などが提案されている。
【０００５】
ところで、上記各種構成の電子源においては工業的な利用を考えた場合にエミッション電流の大電流化および低消費電力化を図るために電子放出効率を高めることが望まれている。ここにおいて、上記各種構成の電子源においては、電子が表面電極を通して放出されるので、表面電極中での電子の散乱によるエネルギ損失を低減することにより電子放出効率を高めることができるから、表面電極を素子特性に悪影響を及ぼさない範囲で薄膜化することが考えられる。そこで、電子放出効率を向上させた電子源として、例えば特開２００１−２４３９０１号公報には、表面電極を、表面が平坦な金属薄膜部と、金属薄膜部の表面から連続一体に突出した複数の島状の金属突起部とで構成した電子源が提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、表面電極を、表面が平坦な金属薄膜部と、金属薄膜部の表面から連続一体に突出した複数の島状の金属突起部とで構成した電子源では、金属突起部間が金属薄膜部により繋がっており表面電極の抵抗値の下限が金属薄膜部の膜厚により制限されるので、素子特性から要求される表面電極の抵抗値を実現しようとした場合、金属薄膜部の薄膜化を十分に図れず、電子放出効率の高効率化が不十分になってしまうという不具合があった。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、下部電極と、表面電極と、下部電極と表面電極との間に介在し電子が通過する電子通過層とを備え、電子通過層を通過した電子が表面電極を通して放出される電子源であって、表面電極は、電子通過層に積層された金属間化合物層と、金属間化合物層に積層された貴金属層との積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部が当該積層膜の表面に形成され、凹部は積層膜に対して熱処理を行うことにより形成されてなることを特徴とするものであり、表面電極において凹部が形成されている部位では他の部位に比べて当該表面電極中での電子の散乱によるエネルギ損失を低減することができ、かつ、表面電極の抵抗値は金属間化合物層と貴金属層との積層膜の膜厚によりほぼ決まるので、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる。
【０００９】
請求項２の発明は、請求項１の発明において、前記金属間化合物層は、炭化物若しくは窒化物からなるので、前記金属間化合物層の化学的安定性および物理的安定性を高めることができる。
【００１０】
請求項３の発明は、請求項１の発明において、前記金属間化合物層は、炭化チタン、炭化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選択される金属間化合物により形成されているので、前記金属間化合物層の熱的安定性および前記金属間化合物層の成膜工程における再現性を高めることができる。
【００１１】
請求項４の発明は、請求項１ないし請求項３の発明において、前記貴金属層は、白金、金、イリジウムから選択される貴金属材料により形成されているので、前記貴金属層の成膜工程における再現性を高めることができる。
【００１２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部電極から前記電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができる。
【００１３】
請求項６の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、絶縁体層よりなるので、ＭＩＭ（Metal−Insulator−Metal）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になる。
【００１４】
請求項７の発明は、請求項１ないし請求項４の発明において、前記電子通過層と前記下部電極との間に半導体層が介在し、前記電子通過層が絶縁体層よりなるので、ＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になる。
【００１５】
請求項８の発明は、請求項１ないし請求項７のいずれかに記載の電子源の製造方法であって、前記表面電極を形成するにあたって、前記電子通過層に前記金属間化合物層を積層した後、前記金属化合物層に前記貴金属層を積層し、前記金属間化合物層と前記貴金属層との積層膜に前記凹部を形成する熱処理工程を行うことを特徴とし、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源を容易に製造することができる。
【００１６】
請求項９の発明は、請求項８の発明において、前記熱処理工程では、窒素雰囲気中にて３００℃〜４５０℃の温度範囲で熱処理を行うので、前記凹部を比較的低いプロセス温度で形成することができる。
【００１７】
【発明の実施の形態】
本実施形態の電子源１０は、図１に示すように、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）よりなる基板１の一表面側に電子源素子１０ａが形成されている。ここにおいて、電子源素子１０ａは、基板１の上記一表面側に形成された下部電極２と、下部電極２上に形成された半導体層としてノンドープの多結晶シリコン層３と、多結晶シリコン層３上に形成された後述の電子通過層６と、電子通過層６上に形成された表面電極７とで構成されている。つまり、電子源素子１０ａは、表面電極７と下部電極２とが対向しており、表面電極７と下部電極２との間に電子通過層６が介在している。ここに、下部電極２の厚さは３００ｎｍ程度の厚さに設定してあり、表面電極７の厚さは１０ｎｍを超えないように設定してある。なお、本実施形態では、基板１として絶縁性基板を用いているが、基板１としてシリコン基板などの半導体基板を用い、半導体基板と当該半導体基板に積層した導電性層（例えば、オーミック電極）とで下部電極２を構成するようにしてもよい。また、電子通過層６と下部電極２との間に多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずに下部電極２上に電子通過層６を形成した構成を採用してもよい。
【００１８】
ところで、下部電極２は金属材料からなる単層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の薄膜により構成されているが、多層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜により構成してもよいし、不純物をドープした多結晶シリコンなどの半導体材料により形成してもよい。
【００１９】
また、上述の電子通過層６は、多結晶シリコン層に対して後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図３に示すように、多結晶シリコンの複数のグレイン（半導体結晶）５１と、各グレイン５１それぞれの表面に形成された薄いシリコン酸化膜５２と、隣り合うグレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）よりなるナノ結晶シリコン６３と、各ナノ結晶シリコン６３の表面に形成され当該ナノ結晶シリコン６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とを含んでおり、グレイン５１、ナノ結晶シリコン６３、各シリコン酸化膜５２，６４以外の領域はアモルファスシリコン若しくは一部が酸化したアモルファスシリコンよりなるアモルファス領域６５により構成されていると考えられる。すなわち、電子通過層６は、多結晶シリコンおよび多結晶シリコンの粒界付近に存在する多数のナノ結晶シリコン６３が混在している。なお、各グレイン５１は、基板１の厚み方向に沿って延びている（つまり、各グレイン５１は下部電極２の厚み方向に延びている）。
【００２０】
また、表面電極７は、電子通過層６に積層された金属間化合物層７ａと、金属間化合物層７ａに積層された貴金属層７ｂとの積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部８が当該積層膜の表面に形成されている。ここにおいて、金属間化合物層７ａを形成する金属間化合物としては、化学的安定性および物理的安定性の観点から、炭化物若しくは窒化物が適しており、熱的安定性および成膜工程の再現性の観点から、炭化チタン、炭化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタルなどの金属間化合物を採用することが好ましい。
【００２１】
また、貴金属層７ｂは、貴金属材料である白金により形成されているが、白金に限らず、例えば金、イリジウムなどの他の貴金属材料により形成してもよい。ただし、成膜工程における再現性の観点からは白金を採用することが好ましい。
【００２２】
ところで、表面電極７は、後述のエミッション電流を増加させて電子放出効率を高めるために薄膜化する必要があり、金属間化合物層７ａの厚さが４ｎｍを超えないように設定してあり、金属間化合物層７ａと貴金属層７ｂとを合わせた厚さが１０ｎｍを超えないように設定してある。ただし、表面電極７は、上述のように、表面に多数の凹部８が形成されており、凹部８が形成された部位では、金属間化合物層７ａの表面が露出している。すなわち、凹部８の深さ寸法は貴金属層７ｂの厚さ寸法と略等しくなっている。なお、凹部８の深さ寸法は、貴金属層７ｂの厚さ寸法よりも小さくてもよく、例えば、貴金属層７ｂの厚さ寸法の半分程度の寸法でもよい。
【００２３】
図１に示す構成の電子源素子１０ａから電子を放出させるには、例えば、図２に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極２に対して高電位側となるように表面電極７と下部電極２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極２から注入された電子が電子通過層６をドリフトし表面電極７を通して放出される（図２中の一点鎖線は表面電極７を通して放出された電子ｅ^-の流れを示す）。なお、電子通過層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。つまり、電子通過層６では、下部電極２に対して表面電極７を高電位側としたときに作用する電界により下部電極２から表面電極７へ向かう向きへ電子がドリフトする（通過する）ことになる。
【００２４】
電子源素子１０ａでは、表面電極７と下部電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極９と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図２参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなるが、表面電極７と下部電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、電子放出特性の真空度依存性が小さくポッピング現象が発生せず安定して電子を放出することができる。
【００２５】
上述の電子源素子１０ａでは、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極２から電子通過層６へ熱的励起された電子ｅ^-が注入される。一方、電子通過層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ^-はシリコン酸化膜６４にかかっている強電界により加速され、電子通過層６におけるグレイン５１の間の領域を表面に向かって図３中の矢印の向き（図３における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。したがって、電子通過層６では下部電極２から注入された電子がナノ結晶シリコン６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、電子通過層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、電子通過層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。以上説明した動作原理の電子源素子は、弾道電子面放出型電子源（Ballistic electron Surface-emitting Device）と呼ばれている。
【００２６】
しかして、本実施形態の電子源１０では、表面電極７が電子通過層６に積層された金属間化合物からなる金属間化合物層７ａと金属間化合物層７ａに積層された貴金属層７ｂとの積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部８が当該積層膜の表面に形成されているので、表面電極７において凹部８が形成されている部位では他の部位に比べて当該表面電極７中での電子の散乱によるエネルギ損失を低減することができ、かつ、表面電極７の抵抗値は金属間化合物層７ａと貴金属層７ｂとの積層膜の膜厚によりほぼ決まるので、表面電極７の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる。
【００２７】
ところで、本実施形態では、上述の基板１としてガラス基板を用いているが、プロセス温度に応じて、石英ガラス基板、無アルカリガラス基板、低アルカリガラス基板、ソーダライムガラス基板などから適宜選択すればよく、セラミック基板を用いる場合には、例えばアルミナ基板などを用いればよい。なお、本実施形態の電子源１０をディスプレイの電子源として利用する場合には下部電極２、表面電極７、電子通過層６などを適宜にパターニングして多数の電子源素子１０ａを基板１の上記一表面側にマトリクス状に配列すればよい。
【００２８】
以下、本実施形態の電子源１０の製造方法について図４を参照しながら説明する。
【００２９】
まず、石英ガラス基板からなる基板１の一表面上に所定膜厚（例えば、３００ｎｍ程度）の金属膜（例えば、モリブデン膜）からなる下部電極２を形成した後、下部電極２上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を形成することにより、図４（ａ）に示すような構造が得られる。なお、下部電極２の形成方法としては、例えば、スパッタ法やＣＶＤ法などを採用すればよい。また、下部電極２の形成方法としては、例えば、ノンドープの多結晶シリコン層を形成した後に熱拡散法によって多結晶シリコン層へｎ形不純物をドーピングする方法を採用してもよいし、多結晶シリコン層の成膜と同時にｎ形不純物をドーピングする方法を採用してもよい（つまり、イオン注入法や熱拡散法などを用いることなく導電性を有する多結晶シリコン層を基板１上に直接形成するようにしてもよい）。ここに、下部電極２の形成方法として成膜時に同時にドーピングする方法を採用すれば、下部電極２とノンドープの多結晶シリコン層３とを同一の成膜装置で連続的に形成する（出し入れすることなく連続して形成する）ようにすることも可能である。下部電極２はｎ形多結晶シリコン層に限らず、ｐ形多結晶シリコン層により構成してもよく、後者の場合には、ｐ形不純物をドーピングすればよい。また、ノンドープの多結晶シリコン層３の形成方法としては、例えば、ＣＶＤ法（ＬＰＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ（Continuous Grain Silicon）法、アモルファスシリコンを堆積させた後にレーザアニールする方法などを採用すればよい。
【００３０】
ノンドープの多結晶シリコン層３を形成した後、上述のナノ結晶化プロセスを行うことにより、多結晶シリコンのグレイン５１（図３参照）とナノ結晶シリコン６３（図３参照）とアモルファスシリコンとが混在する複合ナノ結晶層４が形成され、図４（ｂ）に示すような構造が得られる。ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを１：０．８〜１：１．５の比で混合した混合液よりなる電解液の入った処理槽を利用し、白金電極（図示せず）と下部電極２との間に電圧を印加して、多結晶シリコン層３に光照射を行いながら所定の電流（例えば、電流密度が３０ｍＡ／ｃｍ²の電流）を所定時間（例えば、１０秒）だけ流すことによって複合ナノ結晶層４が形成される。なお、ナノ結晶化プロセスでは、多結晶シリコン層３のうち所望の領域のみが電解液に触れ他の部分は電解液に触れないようにシールして行えばよい。
【００３１】
上述のナノ結晶化プロセスの終了した後に、酸化プロセスを行うことによって上述の図３のような構成の複合ナノ結晶層からなる電子通過層６が形成され、図４（ｃ）に示すような構造が得られる。酸化プロセスでは、例えば、急速加熱法により複合ナノ結晶層４を酸化することによって上述のグレイン５１、ナノ結晶シリコン６３、各シリコン酸化膜５２，６４を含む電子通過層６（図３参照）が形成される。ここにおいて、急速加熱法による酸化プロセスでは、ランプアニール装置を用い、炉内をＯ₂ガス雰囲気（標準状態での酸素ガス流量を０．２〜０．４Ｌ／ｍｉｎ）として基板温度を室温から所定の酸化温度（例えば、９００℃）まで規定の昇温速度（例えば、８０℃／ｓｅｃ）で上昇させて基板温度を所定の酸化時間（例えば、１時間）だけ維持することで急速熱酸化（Rapid Thermal Oxidation：ＲＴＯ）を行い、その後、基板温度を室温まで下降させている。なお、酸化プロセスは、急速加熱法に限らず、例えば、電解質溶液（例えば、１ｍｏｌ／ｌのＨ₂ＳＯ₄、１ｍｏｌ／ｌのＨＮＯ₃、王水など）の入った酸化処理槽を利用し、白金電極（図示せず）と下部電極２との間に定電流を流し複合ナノ結晶層４を電気化学的に酸化することによって上述のグレイン５１、ナノ結晶シリコン６３、各シリコン酸化膜５２，６４を含む電子通過層６を形成するようにしてもよいし、プラズマによる酸化方法を採用するようにしてもよい。
【００３２】
電子通過層６を形成した後は、例えばスパッタ法などによって所定膜厚（１ｎｍ〜４ｎｍの範囲で適宜設定すればよい）の金属間化合物層７ａ、所定膜厚（例えば、３ｎｍ）の貴金属層７ｂを順次形成するで金属間化合物層７ａと貴金属層７ｂとの積層膜が構成され、図４（ｄ）に示す構造が得られる。ここに、金属間化合物層７ａの形成方法としては、スパッタ法（ＲＦスパッタ法、ＲＦマグネトロンスパッタ法、ＤＣスパッタ法、ＤＣマグネトロンスパッタ法、反応性スパッタ法など）、蒸着法、ＣＶＤ法などの薄膜形成方法を採用すればよい。また、スパッタ法や蒸着法などにより電子通過層６に金属膜を積層し当該金属膜を炭素ないし窒素を含むガス雰囲気中でアニールすることで金属間化合物層７ａを形成する方法や、スパッタ法や蒸着法などにより電子通過層６に金属膜を積層し当該金属膜へ炭素イオンないし窒素イオンを注入して金属間化合物層７ａを形成する方法などを採用してもよい。また、貴金属層７ｂの形成方法としても、スパッタ法（ＲＦスパッタ法、ＲＦマグネトロンスパッタ法、ＤＣスパッタ法、ＤＣマグネトロンスパッタ法、反応性スパッタ法など）、蒸着法、ＣＶＤ法などの薄膜形成方法を採用すればよい。
【００３３】
次に、金属間化合物層７ａと貴金属層７ｂとの積層膜の表面に多数の凹部８を形成する熱処理工程を行うことにより、図４（ｅ）に示す構造の電子源１０が得られる。ここにおいて、熱処理工程では、窒素雰囲気中にて３００℃〜４５０℃の温度範囲で所定時間（例えば、１５分〜１２０分）の熱処理を行っているので、凹部８を比較的低いプロセス温度で形成することができる。なお、本実施形態における熱処理工程では窒素雰囲気中にて熱処理を行っているが、他の不活性ガス中や真空中にて熱処理を行うようにしてもよい。また、熱処理としては、電気炉を用いたアニール、光照射によるアニール（例えば、ランプアニール）、レーザアニールなどを採用可能である。
【００３４】
しかして、本実施形態の電子源１０の製造方法によれば、表面電極７の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源１０を容易に製造することができる。
【００３５】
ところで、本実施形態では、上述のナノ結晶化プロセスにより形成した複合ナノ結晶層４に酸化プロセスを施すことによって電子通過層６を形成しているが、酸化プロセスの代わりに窒化プロセスや酸窒化プロセスを採用してもよく、窒化プロセス（例えば、急速熱窒化する窒化プロセス）を採用した場合には、図３にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセス（例えば、急速熱酸窒化する酸窒化プロセス）を採用した場合には、図３にて説明した各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００３６】
また、上述の実施形態では、図３に示す構成の複合ナノ結晶層が電子通過層６を構成しているが、電子通過層６として例えばＡｌ₂Ｏ₃，ＳｉＯ₂などからなる絶縁体層を採用することで、上述の半導体層を設けている場合にはＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源と同様に動作し、上述の半導体層を設けていない場合にはＭＩＭ（Metal−Insulator−Metal）構造の電子源と同様に動作し、両者とも電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。しかも、電子通過層を容易に形成することが可能になる。
【００３７】
【発明の効果】
請求項１の発明は、下部電極と、表面電極と、下部電極と表面電極との間に介在し電子が通過する電子通過層とを備え、電子通過層を通過した電子が表面電極を通して放出される電子源であって、表面電極は、電子通過層に積層された金属間化合物層と、金属間化合物層に積層された貴金属層との積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部が当該積層膜の表面に形成され、凹部は積層膜に対して熱処理を行うことにより形成されてなるものであり、表面電極において凹部が形成されている部位では他の部位に比べて当該表面電極中での電子の散乱によるエネルギ損失を低減することができ、かつ、表面電極の抵抗値は金属間化合物層と貴金属層との積層膜の膜厚によりほぼ決まるので、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れるという効果がある。
【００３８】
請求項２の発明は、請求項１の発明において、前記金属間化合物層は、炭化物若しくは窒化物からなるので、前記金属間化合物層の化学的安定性および物理的安定性を高めることができるという効果がある。
【００３９】
請求項３の発明は、請求項１の発明において、前記金属間化合物層は、炭化チタン、炭化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選択される金属間化合物により形成されているので、前記金属間化合物層の熱的安定性および前記金属間化合物層の成膜工程における再現性を高めることができるという効果がある。
【００４０】
請求項４の発明は、請求項１ないし請求項３の発明において、前記貴金属層は、白金、金、イリジウムから選択される貴金属材料により形成されているので、前記貴金属層の成膜工程における再現性を高めることができるという効果がある。
【００４１】
請求項５の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部電極から前記電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができるという効果がある。
【００４２】
請求項６の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、絶縁体層よりなるので、ＭＩＭ（Metal−Insulator−Metal）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができるという効果がある。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になるという利点がある。
【００４３】
請求項７の発明は、請求項１ないし請求項４の発明において、前記電子通過層と前記下部電極との間に半導体層が介在し、前記電子通過層が絶縁体層よりなるので、ＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができるという効果がある。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になるという利点がある。
【００４４】
請求項８の発明は、請求項１ないし請求項７のいずれかに記載の電子源の製造方法であって、前記表面電極を形成するにあたって、前記電子通過層に前記金属間化合物層を積層した後、前記金属化合物層に前記貴金属層を積層し、前記金属間化合物層と前記貴金属層との積層膜に前記凹部を形成する熱処理工程を行うので、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源を容易に製造することができるという効果がある。
【００４５】
請求項９の発明は、請求項８の発明において、前記熱処理工程では、窒素雰囲気中にて３００℃〜４５０℃の温度範囲で熱処理を行うので、前記凹部を比較的低いプロセス温度で形成することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態の電子源を示し、（ａ）は概略断面図、（ｂ）は概略平面図である。
【図２】同上の電子源の動作説明図である。
【図３】同上の電子源の動作説明図である。
【図４】同上の電子源の製造方法を説明するための主要工程断面図である。
【符号の説明】
１基板
２下部電極
３多結晶シリコン層
６電子通過層
７表面電極
７ａ金属間化合物層
７ｂ貴金属層
８凹部
１０電子源
１０ａ電子源素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electron source which emits an electron beam by field emission and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, as an example of this type of electron source, a lower electrode, a surface electrode (upper electrode) made of a metal thin film facing the lower electrode, and the lower electrode and the surface electrode are interposed between the lower electrode and the surface electrode. A structure having a strong electric field drift layer in which electrons drift in a direction from the lower electrode to the surface electrode due to an electric field acting when a voltage is applied with the surface electrode at the high potential side (for example, is known) And Japanese Patent No. 2987140). In this electron source, a surface electrode is disposed in a vacuum, a collector electrode is disposed opposite to the surface electrode, a DC voltage is applied between the surface electrode and the lower electrode with the surface electrode being a high potential side, and a collector By applying a DC voltage between the electrode and the surface electrode with the collector electrode at the high potential side, electrons injected from the lower electrode and drifting through the strong electric field drift layer are emitted through the surface electrode. Therefore, the strong electric field drift layer constitutes an electron passage layer through which electrons pass. In addition, since the electron emission efficiency decreases when the surface of the surface electrode undergoes alteration such as oxidation, a chemically stable noble metal thin film (for example, a gold thin film) is employed for the surface electrode 7. The thickness dimension of the surface electrode 7 is set to about 10 nm, for example.
[0003]
In the electron source described above, the current flowing between the surface electrode and the lower electrode is called a diode current Ips, and the current flowing between the collector electrode and the surface electrode is called an emission current (emission electron current) Ie. Then, the larger the ratio of the emission current Ie to the diode current Ips (= Ie / Ips), the higher the electron emission efficiency (= (Ie / Ips) × 100 [%]). Electrons can be emitted even when the DC voltage applied between the electrode and the lower electrode is set to a low voltage of about 10 to 20V.
[0004]
Further, various electron source sources that emit an electron beam by field emission have been proposed in addition to those described above. For example, an MIM (Metal-Insulator) in which an electron passage layer is an insulator layer is proposed. -Metal) electron sources, and MIS (Metal-Insulator-Semiconductor) electron sources with an electron-passing layer as an insulator layer and a semiconductor layer interposed between the electron-passing layer and the lower electrode have been proposed. Yes.
[0005]
By the way, in the electron sources having the various configurations described above, it is desired to increase the electron emission efficiency in order to increase the emission current and reduce the power consumption when considering industrial use. Here, in the electron sources having the various configurations described above, since electrons are emitted through the surface electrode, the electron emission efficiency can be increased by reducing energy loss due to electron scattering in the surface electrode. It is conceivable to reduce the film thickness within a range that does not adversely affect the device characteristics. Therefore, as an electron source with improved electron emission efficiency, for example, in Japanese Patent Laid-Open No. 2001-243901, a surface electrode includes a plurality of metal thin film portions having a flat surface and a plurality of protrusions that are continuously and integrally projected from the surface of the metal thin film portion. An electron source composed of island-shaped metal protrusions has been proposed.
[0006]
[Problems to be solved by the invention]
However, in an electron source in which the surface electrode is composed of a metal thin film portion having a flat surface and a plurality of island-shaped metal protrusion portions that protrude continuously and integrally from the surface of the metal thin film portion, the metal thin film portion is between the metal protrusion portions. Since the lower limit of the resistance value of the surface electrode is limited by the film thickness of the metal thin film part, if the resistance value of the surface electrode required from the element characteristics is to be realized, the metal thin film part is sufficiently thin However, there is a problem that the electron emission efficiency is not sufficiently improved.
[0007]
The present invention has been made in view of the above reasons, and an object of the present invention is to provide an electron source capable of increasing the efficiency of electron emission while suppressing an increase in the resistance value of the surface electrode, and a method for manufacturing the same. is there.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the invention of claim 1 includes a lower electrode, a surface electrode, and an electron passage layer that is interposed between the lower electrode and the surface electrode, and passes through the electron passage layer. An electron source from which the emitted electrons are emitted through the surface electrode, the surface electrode comprising a laminated film of an intermetallic compound layer laminated on the electron passage layer and a noble metal layer laminated on the intermetallic compound layer, Numerous recesses that locally reduce the thickness of the laminated film are formed on the surface of the laminated film. The recess is formed by performing heat treatment on the laminated film. In the portion where the concave portion is formed in the surface electrode, energy loss due to electron scattering in the surface electrode can be reduced compared to other portions, and the surface electrode Since the resistance value is substantially determined by the thickness of the laminated film of the intermetallic compound layer and the noble metal layer, the electron emission efficiency can be increased while suppressing an increase in the resistance value of the surface electrode.
[0009]
In the invention of claim 2, in the invention of claim 1, since the intermetallic compound layer is made of carbide or nitride, the chemical stability and physical stability of the intermetallic compound layer can be enhanced.
[0010]
According to a third aspect of the present invention, in the first aspect of the invention, the intermetallic compound layer is an intermetallic compound selected from titanium carbide, zirconium carbide, hafnium carbide, titanium nitride, zirconium nitride, hafnium nitride, niobium nitride, and tantalum nitride. Since it is formed of the compound, the thermal stability of the intermetallic compound layer and the reproducibility in the film forming process of the intermetallic compound layer can be enhanced.
[0011]
According to a fourth aspect of the present invention, in the first to third aspects of the invention, since the noble metal layer is formed of a noble metal material selected from platinum, gold, and iridium, reproduction in the film forming process of the noble metal layer is performed. Can increase the sex.
[0012]
According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, the electron passage layer is formed on a plurality of semiconductor microcrystals on the order of nanometers and the surface of each semiconductor microcrystal. A large number of insulating films having a thickness smaller than the diameter, so that most of the electric field applied to the electron passage layer is concentrated on the insulating film, and electrons injected from the lower electrode into the electron passage layer Is accelerated by a strong electric field applied to the insulating film and drifts toward the surface electrode, so that the electron emission efficiency can be improved.
[0013]
According to a sixth aspect of the present invention, in the first to fourth aspects of the invention, the electron passage layer is made of an insulator layer, and therefore operates in the same manner as an electron source having an MIM (Metal-Insulator-Metal) structure, The electron emission characteristics can be improved by appropriately setting the thickness of the electron passage layer. Further, the electron passage layer can be easily formed as compared with the invention of claim 5.
[0014]
According to a seventh aspect of the invention, in the first to fourth aspects of the invention, a semiconductor layer is interposed between the electron passage layer and the lower electrode, and the electron passage layer is made of an insulator layer. The electron emission characteristics can be improved by operating similarly to an electron source having a (Metal-Insulator-Semiconductor) structure and appropriately setting the thickness of the electron passage layer. Further, the electron passage layer can be easily formed as compared with the invention of claim 5.
[0015]
The invention of claim 8 is the method of manufacturing an electron source according to any one of claims 1 to 7, wherein the intermetallic compound layer is laminated on the electron passage layer when the surface electrode is formed. Thereafter, a heat treatment step is performed in which the noble metal layer is laminated on the metal compound layer, and the recess is formed in a laminated film of the intermetallic compound layer and the noble metal layer, and the resistance value of the surface electrode is increased. It is possible to easily manufacture an electron source that can increase the efficiency of electron emission while suppressing the emission.
[0016]
The invention of claim 9 is the invention of claim 8, wherein in the heat treatment step, heat treatment is performed in a temperature range of 300 ° C. to 450 ° C. in a nitrogen atmosphere, so that the recess is formed at a relatively low process temperature. Can do.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
As shown in FIG. 1, the electron source 10 of the present embodiment has an electron source element 10a on one surface side of a substrate 1 made of an insulating substrate (for example, an insulating glass substrate, an insulating ceramic substrate, etc.). Is formed. Here, the electron source element 10 a includes a lower electrode 2 formed on the one surface side of the substrate 1, a non-doped polycrystalline silicon layer 3 as a semiconductor layer formed on the lower electrode 2, and a polycrystalline silicon layer 3. It is comprised by the below-mentioned electron passage layer 6 formed on the upper surface, and the surface electrode 7 formed on the electron passage layer 6. That is, in the electron source element 10 a, the surface electrode 7 and the lower electrode 2 are opposed to each other, and the electron passage layer 6 is interposed between the surface electrode 7 and the lower electrode 2. Here, the thickness of the lower electrode 2 is set to about 300 nm, and the thickness of the surface electrode 7 is set not to exceed 10 nm. In this embodiment, an insulating substrate is used as the substrate 1, but a semiconductor substrate such as a silicon substrate is used as the substrate 1, and a semiconductor substrate and a conductive layer (for example, an ohmic electrode) stacked on the semiconductor substrate are used. Alternatively, the lower electrode 2 may be configured. Further, although the polycrystalline silicon layer 3 is interposed between the electron passage layer 6 and the lower electrode 2, a configuration in which the electron passage layer 6 is formed on the lower electrode 2 without the polycrystalline silicon layer 3 being interposed. It may be adopted.
[0018]
By the way, the lower electrode 2 is a single layer made of a metal material (for example, a single layer made of a metal such as Mo, Cr, W, Ti, Ta, Ni, Al, Cu, Au, Pt, or an intermetallic compound such as silicide). The thin film is composed of a multilayer (for example, a multilayer composed of a metal or alloy such as Mo, Cr, W, Ti, Ta, Ni, Al, Cu, Au, Pt, or an intermetallic compound such as silicide). You may comprise, and you may form with semiconductor materials, such as a polycrystalline silicon doped with the impurity.
[0019]
Further, the above-described electron passage layer 6 is formed by performing a nanocrystallization process and an oxidation process, which will be described later, on the polycrystalline silicon layer, and as shown in FIG. (Semiconductor crystal) 51, a thin silicon oxide film 52 formed on the surface of each grain 51, and a nanocrystalline silicon 63 comprising a number of nanometer-order silicon microcrystals (semiconductor microcrystals) interposed between adjacent grains 51. And a number of silicon oxide films 64 that are formed on the surface of each nanocrystalline silicon 63 and have an insulating film thickness smaller than the crystal grain size of the nanocrystalline silicon 63, including grains 51 and nanocrystalline silicon 63. The regions other than the silicon oxide films 52 and 64 are made of amorphous silicon or partially oxidized amorphous silicon. It considered as being constituted by Amorphous region 65. That is, the electron passage layer 6 is a mixture of polycrystalline silicon and a large number of nanocrystalline silicon 63 existing in the vicinity of the grain boundaries of the polycrystalline silicon. Each grain 51 extends along the thickness direction of the substrate 1 (that is, each grain 51 extends in the thickness direction of the lower electrode 2).
[0020]
The surface electrode 7 is composed of a laminated film of an intermetallic compound layer 7a laminated on the electron passage layer 6 and a noble metal layer 7b laminated on the intermetallic compound layer 7a, and the thickness of the laminated film is locally determined. A large number of recesses 8 are formed on the surface of the laminated film. Here, as the intermetallic compound forming the intermetallic compound layer 7a, carbide or nitride is suitable from the viewpoint of chemical stability and physical stability, and thermal stability and reproducibility of the film formation process are suitable. From this viewpoint, it is preferable to employ an intermetallic compound such as titanium carbide, zirconium carbide, hafnium carbide, titanium nitride, zirconium nitride, hafnium nitride, niobium nitride, and tantalum nitride.
[0021]
The noble metal layer 7b is formed of platinum which is a noble metal material, but is not limited to platinum, and may be formed of other noble metal materials such as gold and iridium. However, it is preferable to employ platinum from the viewpoint of reproducibility in the film forming process.
[0022]
By the way, the surface electrode 7 needs to be thinned in order to increase the emission current to be described later and increase the electron emission efficiency, and the thickness of the intermetallic compound layer 7a is set so as not to exceed 4 nm. The total thickness of the intermetallic compound layer 7a and the noble metal layer 7b is set so as not to exceed 10 nm. However, as described above, the surface electrode 7 has a large number of recesses 8 formed on the surface, and the surface of the intermetallic compound layer 7a is exposed at the site where the recesses 8 are formed. That is, the depth dimension of the recess 8 is substantially equal to the thickness dimension of the noble metal layer 7b. In addition, the depth dimension of the recessed part 8 may be smaller than the thickness dimension of the noble metal layer 7b, for example, may be a dimension about half of the thickness dimension of the noble metal layer 7b.
[0023]
In order to emit electrons from the electron source element 10 a having the configuration shown in FIG. 1, for example, as shown in FIG. 2, a collector electrode 21 disposed opposite to the surface electrode 7 is provided, and the surface electrode 7 and the collector electrode 21 are A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 2 so that the surface electrode 7 is on the high potential side with respect to the lower electrode 2 in a vacuum state, and the collector electrode 21 is A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so as to be on the high potential side with respect to 7. If the DC voltages Vps and Vc are appropriately set, electrons injected from the lower electrode 2 drift through the electron passage layer 6 and are emitted through the surface electrode 7 (the chain line in FIG. 2 is emitted through the surface electrode 7). E ^- Shows the flow). The electrons that reach the surface of the electron passage layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum. That is, in the electron passing layer 6, electrons drift (pass) in the direction from the lower electrode 2 toward the surface electrode 7 due to an electric field that acts when the surface electrode 7 is set to the high potential side with respect to the lower electrode 2. Become.
[0024]
In the electron source element 10a, the current flowing between the surface electrode 7 and the lower electrode 2 is called a diode current Ips, and the current flowing between the collector electrode 9 and the surface electrode 7 is called an emission current (emitted electron current) Ie. If it is assumed (see FIG. 2), the electron emission efficiency (= (Ie / Ips) × 100 [%]) increases as the ratio of the emission current Ie to the diode current Ips (= Ie / Ips) increases. Electrons can be emitted even when the DC voltage Vps applied between the electrode 7 and the lower electrode 2 is set to a low voltage of about 10 to 20 V, and the electron emission characteristics are less dependent on the degree of vacuum and stable without causing a popping phenomenon. Thus, electrons can be emitted.
[0025]
In the above-described electron source element 10a, it is considered that electron emission occurs in the following model. That is, a DC voltage Vps is applied between the surface electrode 7 and the lower electrode 2 with the surface electrode 7 set to the high potential side, and a DC voltage is applied between the collector electrode 21 and the surface electrode 7 with the collector electrode 21 set to the high potential side. When the DC voltage Vps reaches a predetermined value (critical value) by applying Vc, the electrons e thermally excited from the lower electrode 2 to the electron passage layer 6 are obtained. ^- Is injected. On the other hand, since most of the electric field applied to the electron passage layer 6 is applied to the silicon oxide film 64, the injected electrons e ^- Is accelerated by a strong electric field applied to the silicon oxide film 64, and drifts in the region between the grains 51 in the electron passage layer 6 toward the surface in the direction of the arrow in FIG. 3 (upward in FIG. 3). 7 is tunneled and released into the vacuum. Therefore, in the electron passage layer 6, electrons injected from the lower electrode 2 are accelerated and drifted by the electric field applied to the silicon oxide film 64 without being scattered by the nanocrystalline silicon 63, and are emitted through the surface electrode 7. Since the heat generated in the electron passage layer 6 is dissipated through the grains 51, a popping phenomenon does not occur when electrons are emitted, and electrons can be stably emitted. The electrons that reach the surface of the electron passage layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum. The electron source element having the operation principle described above is called a ballistic electron surface-emitting device.
[0026]
Thus, in the electron source 10 of the present embodiment, the surface electrode 7 is a laminate of an intermetallic compound layer 7a made of an intermetallic compound laminated on the electron passage layer 6 and a noble metal layer 7b laminated on the intermetallic compound layer 7a. Since many concave portions 8 made of a film and locally reducing the thickness of the laminated film are formed on the surface of the laminated film, in the portion where the concave portion 8 is formed in the surface electrode 7, In comparison, the energy loss due to electron scattering in the surface electrode 7 can be reduced, and the resistance value of the surface electrode 7 is substantially determined by the film thickness of the laminated film of the intermetallic compound layer 7a and the noble metal layer 7b. Therefore, the electron emission efficiency can be increased while suppressing an increase in the resistance value of the surface electrode 7.
[0027]
By the way, in this embodiment, although the glass substrate is used as the above-mentioned substrate 1, depending on the process temperature, it may be appropriately selected from a quartz glass substrate, a non-alkali glass substrate, a low alkali glass substrate, a soda lime glass substrate, and the like. In the case of using a ceramic substrate, for example, an alumina substrate may be used. When the electron source 10 of the present embodiment is used as an electron source for a display, the lower electrode 2, the surface electrode 7, the electron passage layer 6 and the like are appropriately patterned so that a large number of electron source elements 10a are formed on the substrate 1 described above. What is necessary is just to arrange in a matrix form on one surface side.
[0028]
Hereinafter, a method for manufacturing the electron source 10 of the present embodiment will be described with reference to FIG.
[0029]
First, after a lower electrode 2 made of a metal film (eg, molybdenum film) having a predetermined film thickness (eg, about 300 nm) is formed on one surface of a substrate 1 made of a quartz glass substrate, the predetermined film thickness is formed on the lower electrode 2. By forming the non-doped polycrystalline silicon layer 3 (for example, 1.5 μm), a structure as shown in FIG. 4A is obtained. As a method for forming the lower electrode 2, for example, a sputtering method or a CVD method may be employed. Further, as a method for forming the lower electrode 2, for example, a method of doping an n-type impurity into the polycrystalline silicon layer by a thermal diffusion method after forming a non-doped polycrystalline silicon layer may be adopted. A method of doping an n-type impurity simultaneously with the formation of the layer may be adopted (that is, a conductive polycrystalline silicon layer is directly formed on the substrate 1 without using an ion implantation method, a thermal diffusion method, or the like. You may do it). Here, if a method of simultaneously doping at the time of film formation is adopted as a method of forming the lower electrode 2, the lower electrode 2 and the non-doped polycrystalline silicon layer 3 are continuously formed (in and out) by the same film forming apparatus. It is also possible to form them continuously. The lower electrode 2 is not limited to the n-type polycrystalline silicon layer, but may be composed of a p-type polycrystalline silicon layer. In the latter case, the p-type impurity may be doped. As a method for forming the non-doped polycrystalline silicon layer 3, for example, a CVD method (LPCVD method, plasma CVD method, catalytic CVD method, etc.), a sputtering method, a CGS (Continuous Grain Silicon) method, or amorphous silicon is deposited. A laser annealing method or the like may be employed later.
[0030]
After the non-doped polycrystalline silicon layer 3 is formed, the above-described nanocrystallization process is performed to mix the polycrystalline silicon grains 51 (see FIG. 3), the nanocrystalline silicon 63 (see FIG. 3), and amorphous silicon. The composite nanocrystal layer 4 is formed, and a structure as shown in FIG. 4B is obtained. Here, in the nanocrystallization process, a treatment tank containing an electrolytic solution made of a mixed solution in which a 55 wt% hydrogen fluoride aqueous solution and ethanol are mixed at a ratio of 1: 0.8 to 1: 1.5 is used. A voltage is applied between the platinum electrode (not shown) and the lower electrode 2 to irradiate the polycrystalline silicon layer 3 with light, and a predetermined current (for example, current density is 30 mA / cm). ² ) Is allowed to flow for a predetermined time (for example, 10 seconds), whereby the composite nanocrystal layer 4 is formed. In the nanocrystallization process, only a desired region of the polycrystalline silicon layer 3 may be sealed so as to touch the electrolytic solution, and other portions may be sealed so as not to touch the electrolytic solution.
[0031]
After the above-described nanocrystallization process is completed, an oxidation process is performed to form the electron-passing layer 6 composed of the composite nanocrystal layer having the structure shown in FIG. 3, and the structure as shown in FIG. 4C. Is obtained. In the oxidation process, for example, the electron passage layer 6 (see FIG. 3) including the grain 51, the nanocrystalline silicon 63, and the silicon oxide films 52 and 64 is formed by oxidizing the composite nanocrystal layer 4 by a rapid heating method. Is done. Here, in the oxidation process by the rapid heating method, a lamp annealing apparatus is used and the inside of the furnace is filled with O 2. ₂ In a gas atmosphere (the oxygen gas flow rate in a standard state is 0.2 to 0.4 L / min), the substrate temperature is a specified temperature increase rate (for example, 80 ° C./sec) from room temperature to a predetermined oxidation temperature (for example, 900 ° C.). ) To maintain the substrate temperature for a predetermined oxidation time (for example, 1 hour) to perform rapid thermal oxidation (RTO), and then lower the substrate temperature to room temperature. The oxidation process is not limited to the rapid heating method, and for example, an electrolyte solution (for example, 1 mol / l H 2 ₂ SO _Four 1 mol / l HNO _Three , Aqua regia, etc.) are used to oxidize the composite nanocrystal layer 4 electrochemically by passing a constant current between a platinum electrode (not shown) and the lower electrode 2. The electron passage layer 6 including the grain 51, the nanocrystalline silicon 63, and the silicon oxide films 52 and 64 may be formed, or an oxidation method using plasma may be employed.
[0032]
After the electron passage layer 6 is formed, an intermetallic compound layer 7a having a predetermined film thickness (which may be appropriately set within a range of 1 nm to 4 nm), a noble metal layer 7b having a predetermined film thickness (for example, 3 nm), for example, by sputtering. Are sequentially formed to form a laminated film of the intermetallic compound layer 7a and the noble metal layer 7b, and the structure shown in FIG. 4D is obtained. Here, as a method for forming the intermetallic compound layer 7a, thin films such as sputtering (RF sputtering, RF magnetron sputtering, DC sputtering, DC magnetron sputtering, reactive sputtering, etc.), vapor deposition, CVD, etc. A formation method may be employed. Also, a method of forming an intermetallic compound layer 7a by laminating a metal film on the electron passage layer 6 by sputtering or vapor deposition and annealing the metal film in a gas atmosphere containing carbon or nitrogen, A method of forming a metal film on the electron passage layer 6 by vapor deposition or the like and injecting carbon ions or nitrogen ions into the metal film to form the intermetallic compound layer 7a may be employed. Further, as a method for forming the noble metal layer 7b, thin film forming methods such as sputtering (RF sputtering, RF magnetron sputtering, DC sputtering, DC magnetron sputtering, reactive sputtering, etc.), vapor deposition, and CVD are used. Adopt it.
[0033]
Next, an electron source 10 having a structure shown in FIG. 4E is obtained by performing a heat treatment step for forming a large number of recesses 8 on the surface of the laminated film of the intermetallic compound layer 7a and the noble metal layer 7b. Here, in the heat treatment step, since the heat treatment is performed for a predetermined time (for example, 15 minutes to 120 minutes) in a temperature range of 300 ° C. to 450 ° C. in a nitrogen atmosphere, the recess 8 is formed at a relatively low process temperature. can do. In the heat treatment step in this embodiment, the heat treatment is performed in a nitrogen atmosphere. However, the heat treatment may be performed in another inert gas or in a vacuum. As the heat treatment, annealing using an electric furnace, annealing by light irradiation (for example, lamp annealing), laser annealing, or the like can be employed.
[0034]
Therefore, according to the method for manufacturing the electron source 10 of the present embodiment, the electron source 10 that can increase the electron emission efficiency while suppressing an increase in the resistance value of the surface electrode 7 can be easily manufactured.
[0035]
By the way, in this embodiment, the electron passage layer 6 is formed by subjecting the composite nanocrystal layer 4 formed by the above-described nanocrystallization process to an oxidation process, but a nitriding process or an oxynitriding process is used instead of the oxidation process. When a nitridation process (for example, a nitridation process for rapid thermal nitridation) is employed, each of the silicon oxide films 52 and 64 described with reference to FIG. When (for example, an oxynitriding process for rapid thermal oxynitriding) is employed, each of the silicon oxide films 52 and 64 described with reference to FIG. 3 becomes a silicon oxynitride film.
[0036]
In the above embodiment, the composite nanocrystal layer having the configuration shown in FIG. 3 forms the electron passage layer 6. ₂ O _Three , SiO ₂ When the above-described semiconductor layer is provided by using an insulator layer made of, for example, the same operation as an electron source having a MIS (Metal-Insulator-Semiconductor) structure is performed, and the above-described semiconductor layer is not provided. Operates in the same manner as an electron source having a MIM (Metal-Insulator-Metal) structure, and both can improve the electron emission characteristics by appropriately setting the thickness of the electron passage layer. In addition, the electron passage layer can be easily formed.
[0037]
【The invention's effect】
The invention of claim 1 includes a lower electrode, a surface electrode, and an electron passage layer that is interposed between the lower electrode and the surface electrode, and electrons pass through the electron passage layer. The surface electrode is composed of a laminated film of an intermetallic compound layer laminated on the electron passage layer and a noble metal layer laminated on the intermetallic compound layer, and the thickness of the laminated film is locally determined. Many concave parts to be thinned on the surface of the laminated film The recess is formed by performing heat treatment on the laminated film. The energy loss due to the scattering of electrons in the surface electrode can be reduced in the portion where the concave portion is formed in the surface electrode, and the resistance value of the surface electrode is between the metals. Since it is almost determined by the film thickness of the laminated film of the compound layer and the noble metal layer, there is an effect that the efficiency of electron emission can be increased while suppressing an increase in the resistance value of the surface electrode.
[0038]
The invention according to claim 2 is that, in the invention according to claim 1, since the intermetallic compound layer is made of carbide or nitride, the chemical stability and physical stability of the intermetallic compound layer can be improved. effective.
[0039]
According to a third aspect of the present invention, in the first aspect of the invention, the intermetallic compound layer is an intermetallic compound selected from titanium carbide, zirconium carbide, hafnium carbide, titanium nitride, zirconium nitride, hafnium nitride, niobium nitride, and tantalum nitride. Since it is formed of a compound, there is an effect that the thermal stability of the intermetallic compound layer and the reproducibility in the film forming process of the intermetallic compound layer can be improved.
[0040]
According to a fourth aspect of the present invention, in the first to third aspects of the invention, since the noble metal layer is formed of a noble metal material selected from platinum, gold, and iridium, reproduction in the film forming process of the noble metal layer is performed. There is an effect that can improve the nature.
[0041]
According to a fifth aspect of the present invention, in the first to fourth aspects of the invention, the electron passage layer is formed on a plurality of nanometer-order semiconductor microcrystals and the surface of each semiconductor microcrystal, and the crystal grains of the semiconductor microcrystals. A large number of insulating films having a film thickness smaller than the diameter, most of the electric field applied to the electron passage layer is concentrated on the insulating film, and electrons injected from the lower electrode into the electron passage layer Is accelerated by a strong electric field applied to the insulating film and drifts toward the surface electrode, so that the electron emission efficiency can be improved.
[0042]
According to a sixth aspect of the present invention, in the first to fourth aspects of the invention, the electron passage layer is made of an insulator layer, and therefore operates in the same manner as an electron source having an MIM (Metal-Insulator-Metal) structure, There is an effect that the electron emission characteristics can be improved by appropriately setting the thickness of the electron passage layer. Further, there is an advantage that the electron passage layer can be easily formed as compared with the invention of claim 5.
[0043]
According to a seventh aspect of the invention, in the first to fourth aspects of the invention, a semiconductor layer is interposed between the electron passage layer and the lower electrode, and the electron passage layer is made of an insulator layer. It operates in the same manner as an electron source having a (Metal-Insulator-Semiconductor) structure, and the electron emission characteristics can be improved by appropriately setting the thickness of the electron passage layer. Further, there is an advantage that the electron passage layer can be easily formed as compared with the invention of claim 5.
[0044]
The invention of claim 8 is the method of manufacturing an electron source according to any one of claims 1 to 7, wherein the intermetallic compound layer is laminated on the electron passage layer when the surface electrode is formed. Thereafter, a heat treatment step is performed in which the noble metal layer is laminated on the metal compound layer and the concave portion is formed in the laminated film of the intermetallic compound layer and the noble metal layer, thereby suppressing an increase in the resistance value of the surface electrode. There is an effect that an electron source capable of increasing the electron emission efficiency can be easily manufactured.
[0045]
The invention of claim 9 is the invention of claim 8, wherein in the heat treatment step, heat treatment is performed in a temperature range of 300 ° C. to 450 ° C. in a nitrogen atmosphere, so that the recess is formed at a relatively low process temperature. There is an effect that can be.
[Brief description of the drawings]
1A and 1B show an electron source according to an embodiment, in which FIG. 1A is a schematic cross-sectional view, and FIG. 1B is a schematic plan view;
FIG. 2 is an explanatory diagram of the operation of the electron source.
FIG. 3 is a diagram for explaining the operation of the electron source.
FIG. 4 is a main process sectional view for explaining the manufacturing method of the electron source;
[Explanation of symbols]
1 Substrate
2 Lower electrode
3 Polycrystalline silicon layer
6 Electron passage layer
7 Surface electrode
7a Intermetallic compound layer
7b Noble metal layer
8 recess
10 electron source
10a Electron source element

Claims

An electron source comprising a lower electrode, a surface electrode, and an electron passage layer through which electrons pass between the lower electrode and the surface electrode, and electrons passing through the electron passage layer are emitted through the surface electrode, The surface electrode is composed of a laminated film of an intermetallic compound layer laminated on the electron passage layer and a noble metal layer laminated on the intermetallic compound layer, and has a large number of recesses that locally reduce the thickness of the laminated film. An electron source formed on the surface of the laminated film, wherein the recess is formed by performing a heat treatment on the laminated film .

The electron source according to claim 1, wherein the intermetallic compound layer is made of carbide or nitride.

2. The intermetallic compound layer is formed of an intermetallic compound selected from titanium carbide, zirconium carbide, hafnium carbide, titanium nitride, zirconium nitride, hafnium nitride, niobium nitride, and tantalum nitride. The electron source described.

The electron source according to any one of claims 1 to 3, wherein the noble metal layer is formed of a noble metal material selected from platinum, gold, and iridium.

The electron passage layer has a large number of semiconductor microcrystals on the order of nanometers and a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal. The electron source according to any one of claims 1 to 4.

5. The electron source according to claim 1, wherein the electron passage layer is made of an insulator layer.

The electron source according to any one of claims 1 to 4, wherein a semiconductor layer is interposed between the electron passage layer and the lower electrode, and the electron passage layer is formed of an insulator layer.

8. The method of manufacturing an electron source according to claim 1, wherein, in forming the surface electrode, the intermetallic compound layer is laminated on the electron passage layer, and then the metal compound layer is formed. A method of manufacturing an electron source, comprising performing a heat treatment step of laminating the noble metal layer and forming the recess in a laminated film of the intermetallic compound layer and the noble metal layer.

The method of manufacturing an electron source according to claim 8, wherein in the heat treatment step, heat treatment is performed in a temperature range of 300 ° C to 450 ° C in a nitrogen atmosphere.