JP3741899B2 - データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 - Google Patents
データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 Download PDFInfo
- Publication number
- JP3741899B2 JP3741899B2 JP11539899A JP11539899A JP3741899B2 JP 3741899 B2 JP3741899 B2 JP 3741899B2 JP 11539899 A JP11539899 A JP 11539899A JP 11539899 A JP11539899 A JP 11539899A JP 3741899 B2 JP3741899 B2 JP 3741899B2
- Authority
- JP
- Japan
- Prior art keywords
- duty cycle
- reference voltage
- clock signal
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000000872 buffer Substances 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000003068 static effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Casings For Electric Apparatus (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はメモリ集積回路に係り、特に不完全なデューティサイクルを有するデータを入力して完全な（例えば５０％の）デューティサイクルを有するデータとして補正して出力するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路に関する。
【０００２】
【従来の技術】
最近のメモリ集積回路は短時間に多くのデータを処理するために数百ＭＨｚの高周波数で動作し、クロック信号の２つの変換点でデータを処理する。前記動作を遂行するためには、外部から入力されるクロック信号のデューティサイクルを５０％に回復する回路が使われ、前記回路から出力されるクロック信号を利用してデータを入力する必要がある。
【０００３】
図１は、従来の技術によるラムバス（Ｒａｍｂｕｓ）ＤＲＡＭの入力受信器のブロック図である。図１を参照すれば、従来の技術による入力受信器１０１は、クロック信号ＰＣＬＫとデータＤＢ及び基準電圧Ｖｒｅｆを入力し、前記データＤＢの電圧レベルを変換して出力する。外部からラムバスＤＲＡＭに入力されるデータは一般的にＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）レベルで、ラムバスＤＲＡＭの内部で動作する信号は全てＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）レベルである。従って、入力受信器１０１は、入力されるデータＤＢと基準電圧Ｖｒｅｆとの差を増幅して、データＤＢをＴＴＬレベルからＣＭＯＳレベルに変換して出力する。クロック信号ＰＣＬＫはデューティサイクルが補正された信号である。
【０００４】
データＤＢとクロック信号ＰＣＬＫのデューティサイクルが全て５０％の場合、図２Ａに示されるように、データＤＢのセットアップタイム（ｔｓ）及びホールドタイム（ｔｈ）の合計は５０％である。この場合に、ラムバスＤＲＡＭはセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）の最大のマージンを有することができる。しかし、データＤＢとクロック信号ＰＣＬＫのデューティサイクルが許容範囲である４０％になれば、図２Ｂに示されるように、クロック信号ＰＣＬＫのデューティサイクルはラムバスＤＲＡＭの内部で５０％に回復されて動作するが、データＤＢはそのまま入力受信器１０１に入力される。この場合、デューティサイクルが４０％に縮まった区間のセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）は、５０％デューティサイクルを有するデータに比べて減少する。データＤＢとクロック信号ＰＣＬＫのデューティサイクルが許容範囲である６０％になれば、セットアップタイム（ｔｓ）とホールドタイム（ｔｈ）は、５０％のデューティサイクルを有するデータに比べて増加する。
【０００５】
前述したように、データのデューティサイクルが５０％より短くなったり長くなったりすると、データの片エッジのセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）が減少したり増加して、マージンがそれだけ減少する。
【０００６】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、不完全なデューティサイクルを有するデータのデューティサイクルを実質的に５０％に補正するデューティサイクル補正回路を提供することにある。
【０００７】
本発明が達成しようとする他の技術的課題は、前記デューティサイクル補正回路を具備するメモリ集積回路を提供することにある。
【０００８】
本発明が達成しようとするさらに他の技術的課題は、データのデューティサイクルを補正する方法を提供することにある。
【０００９】
【課題を解決するための手段】
前記の技術的課題を達成するために、本発明は、クロック信号が入力されて、前記クロック信号のデューティサイクルエラーに各々比例するが、その比率が異なる第１及び第２デューティサイクル制御信号と前記クロック信号のデューティサイクルが補正された内部クロック信号とを発生するクロックデューティサイクル補正器と、第１基準電圧を発生する第１基準電圧発生器と、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号が入力されて、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号を加算及び増幅して、第２基準電圧を発生する第２基準電圧発生器と、データと前記第２基準電圧及び前記内部クロック信号が入力されて、前記内部クロック信号に同期して前記データと前記第２基準電圧とを比較及び増幅して、前記データのデューティサイクルを補正するデータ受信器とを具備するデューティサイクル補正回路を提供する。
【００１０】
前記他の技術的課題を達成するために、本発明は、多数個のパッドと、前記多数個のパッドの中の第１パッドを通じて外部クロック信号が入力されて、前記外部クロック信号のデューティサイクルエラーに各々比例するが、その比率が異なる第１及び第２デューティサイクル制御信号及び前記外部クロック信号のデューティサイクルが補正された内部クロック信号を発生するクロックデューティサイクル補正器を含む遅延同期ループと、第１基準電圧を発生する第１基準電圧発生器と、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号とが入力されて、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号とを加算及び増幅して、第２基準電圧を発生する第２基準電圧発生器と、前記多数個のパッドの中の他の１つのパッドを通じて外部から入力されるデータと前記内部クロック信号及び前記第２基準電圧とが入力されて、前記内部クロック信号に応答して前記データと前記第２基準電圧とを比較及び増幅して、前記データのデューティサイクルを補正する入力受信器とを具備するメモリ集積回路を提供する。
【００１１】
前記さらに他の技術的課題を達成するために、本発明は、入力データのデューティサイクルを補正するデューティサイクル補正方法において、クロック信号のデューティサイクルエラーに各々比例するが、その比率が異なる第１及び第２デューティサイクル制御信号と第１基準電圧とを各々発生させ、前記第１基準電圧、前記第１及び第２デューティサイクル制御信号を加算及び増幅して、第２基準電圧を発生し、前記入力データと前記第２基準電圧とを比較及び増幅して前記データのデューティサイクルを補正するデューティサイクルの補正方法を提供する。
【００１２】
本発明によって、入力されるデータのデューティサイクルが不完全な場合、そのデューティサイクルを補正してセットアップタイムとホールドタイムの最大マージンを有することができる。
【００１３】
【発明の実施の形態】
以下、添付した図面を参照して、本発明の実施の形態をより詳細に説明する。
【００１４】
図３は、本実施の形態に係るデューティサイクル補正回路のブロック図である。
【００１５】
図３を参照すれば、本実施の形態によるデューティサイクル補正回路は、第１基準電圧発生器３１１、クロックデューティサイクル補正器３３１、第２基準電圧発生器３２１を含み、発生信号をデータ受信器３４１に入力する。
【００１６】
第１基準電圧発生器３１１は、所定レベルの第１基準電圧Ｖｒｅｆ１を発生する。第１基準電圧Ｖｒｅｆ１は直流電圧である。
【００１７】
クロックデューティサイクル補正器３３１は、外部クロック信号ＣＬＫが入力されて、第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂ及び内部クロック信号ＰＣＬＫを発生する。第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂは、外部クロック信号ＣＬＫのデューティサイクルエラーに各々比例するが、その比率は違う。即ち、外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂはその値が同一である。しかし、外部クロック信号ＣＬＫのデューティサイクルが５０％より長ければ、第１デューティサイクル制御信号ｄｃｃは第２デューティサイクル制御信号ｄｃｃｂより大きく、外部クロック信号ＣＬＫのデューティサイクルが５０％より短ければ、第１デューティサイクル制御信号ｄｃｃは第２デューティサイクル制御信号ｄｃｃｂより小さい。
【００１８】
例えば、外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂはどちらも１．２Ｖで、外部クロック信号ＣＬＫのデューティサイクルが６０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂは各々１．４Ｖと１．０Ｖであり、外部クロック信号ＣＬＫのデューティサイクルが４０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂは各々１．０Ｖと１．４Ｖである。従って、第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂの差は、外部クロック信号ＣＬＫのデューティサイクルが５０％より短くなれば負の値（−）を有し、外部クロック信号ＣＬＫのデューティサイクルが５０％より長くなれば正の値（＋）を有する。
【００１９】
また、クロックデューティサイクル補正器３３１は、外部クロック信号ＣＬＫのデューティサイクルが不完全な場合、クロック信号ＣＬＫのデューティサイクルを５０％に補正して内部クロック信号ＰＣＬＫとして出力する。
【００２０】
第２基準電圧発生器３２１は、第１基準電圧Ｖｒｅｆ１と第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂが入力されて、第１基準電圧Ｖｒｅｆ１と第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂを加算及び増幅して、第２基準電圧Ｖｒｅｆ２を発生する。第２基準電圧Ｖｒｅｆ２は、図４Ａに示したように、外部クロック信号ＣＬＫのデューティサイクルが５０％より短い、例えば４０％であれば、前記第１基準電圧Ｖｒｅｆ１より低くなる。また、図４Ｂに示したように、外部クロック信号ＣＬＫのデューティサイクルが５０％より長く、例えば６０％であれば、第１基準電圧Ｖｒｅｆ１より高くなる。外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、第２基準電圧Ｖｒｅｆ２は外部クロック信号ＣＬＫのデューティサイクルに影響を受けない。第２基準電圧発生器３２１の詳細回路に関しては、図５に基づいて説明する。
【００２１】
データ受信器３４１は、データＤＢ、第２基準電圧Ｖｒｅｆ２及び内部クロック信号ＰＣＬＫが入力される。データ受信器３４１は、データＤＢのデューティサイクルが不完全な場合、即ち、５０％でない場合に、内部クロック信号ＰＣＬＫに同期して、データＤＢと第２基準電圧Ｖｒｅｆ２とを比較及び増幅することによって、データＤＢのデューティサイクルを５０％に補正して出力する。また、データ受信器３４１は、外部から入力されるデータＤＢの電圧レベルをＣＭＯＳレベルに変換する。データ受信器３４１は、外部クロック信号ＣＬＫの上昇エッジと下降エッジの中の１つに同期して動作する。データ受信器３４１に対しては、図６に基づいてより詳細に説明する。
【００２２】
図５は、前記図３に示した第２基準電圧発生器３２１の回路図である。
【００２３】
図５を参照すれば、第２基準電圧発生器３２１は、バッファ５１１，５１５及び演算増幅部５１３を具備する。
【００２４】
バッファ５１１は、第２デューティサイクル制御信号ｄｃｃｂが入力されて、これを反転させる。バッファ５１１は、第２デューティサイクル制御信号ｄｃｃｂが反転入力端（−）に入力され、非反転入力端（＋）が接地された演算増幅器５２１と、抵抗５２３、５２５とを具備する。抵抗５２３、５２５は同じ抵抗値を有する。従って、バッファ５１１の出力端、即ち、ノードｎ１から発生する電圧Ｖｎ１は、下記式（１）の通りである。
【００２５】
Ｖｎ１＝−ｄｃｃｂ …（１）
演算増幅部５１３は、演算増幅器５３１及び抵抗５４１〜５４４を具備する。第１基準電圧Ｖｒｅｆ１と第１デューティサイクル制御信号ｄｃｃ及びバッファ５１１の出力電圧Ｖｎ１は、各々抵抗５４１，５４２，５４３を通じて演算増幅器５３１の反転入力端（−）に入力され、演算増幅器５３１の非反転入力端（＋）は接地される。抵抗５４１，５４４は同じ抵抗値を有し、抵抗５４２，５４３は同じ抵抗値を有する。演算増幅器５３１は、第１基準電圧Ｖｒｅｆ１、第１デューティサイクル制御信号ｄｃｃ及びバッファ５１１の出力電圧Ｖｎ１を加算及び増幅する。演算増幅器５１３の出力端、即ちノードｎ２から発生する電圧Ｖｎ２は、次の式（２）の通りである。
【００２６】
Ｖｎ２＝−Ｖｒｅｆ１−ａ×（ｄｃｃ−ｄｃｃｂ） …（２）
ここで、ａはクロックデューティサイクル補正器３３１の出力とデータＤＢのエッジ傾斜とによって決まる定数である。
【００２７】
バッファ５１５は、演算増幅器５５１と抵抗５５３，５５５とを具備する。演算増幅器５１３の出力電圧Ｖｎ２は、抵抗５５３を通じて演算増幅器５５１の反転入力端（−）に印加され、演算増幅器５５１の非反転入力端（＋）は接地される。抵抗５５３、５５５は相互に同じ抵抗値を有する。演算増幅器５５１は、演算増幅部５１３の出力電圧Ｖｎ２を反転させる。従って、演算増幅器５５１の出力端、即ちノードｎ３に発生する電圧Ｖｎ３は、次の式（３）の通りである。
【００２８】
Ｖｎ３＝Ｖｒｅｆ１＋ａ×（ｄｃｃ−ｄｃｃｂ） …（３）
前記図５を通じて説明したように、本実施の形態による第２基準電圧発生器３２１は、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂの大きさによって第２基準電圧Ｖｒｅｆ２の大きさを変化させる。即ち、第２基準電圧Ｖｒｅｆ２は、第１デューティサイクル制御信号ｄｃｃが第２デューティサイクル制御信号ｄｃｃｂより大きければ高くなり、第１デューティサイクル制御信号ｄｃｃが第２デューティサイクル制御信号ｄｃｃｂより小さければ低くなる。第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂが同一であれば、第２基準電圧Ｖｒｅｆ２は第１基準電圧Ｖｒｅｆ１と同一になる。
【００２９】
図６は、前記図３に示したデータ受信器３４１の回路図である。
【００３０】
図６を参照すれば、データ受信器３４１は、レベル変換器６２０、主増幅器６２２、キャパシタンス固定回路６２４及びスタティックセル６２６を具備する。
【００３１】
レベル変換器６２０は、小さなスイング幅を有する入力データＤＢを受け入れ、第２基準電圧Ｖｒｅｆ２と比較して、ＣＭＯＳレベルの入力信号ＩＮ１，ＩＮ２を出力する。前記入力信号ＩＮ１，ＩＮ２は相補的な値を有する。レベル変換器６２０は典型的な差動比較器の形態になっている。トランジスタＱ５は差動比較器の能動負荷として動作して、一定の大きさの電流を作動比較器に流す。入力データＤＢが第２基準電圧Ｖｒｅｆ２より大きい時には、トランジスタＱ３に流れる電流がトランジスタＱ４に流れる電流より多い。従って、入力信号ＩＮ１が入力信号ＩＮ２より小さくなる。一方、入力データＤＢが第２基準電圧Ｖｒｅｆ２より小さい時には、トランジスタＱ３に流れる電流がトランジスタＱ４に流れる電流より小さい。従って、入力信号ＩＮ１が入力信号ＩＮ２より大きくなる。
【００３２】
主増幅器６２２は、内部クロック信号ＰＣＬＫの上昇エッジで前記レベル変換器６２０からの入力信号ＩＮ１，ＩＮ２を受け入れ、受入れられた信号を増幅して信号ＯＵＴ１，ＯＵＴ２を出力する。主増幅器６２２は、内部クロック信号ＰＣＬＫに同期して動作する差動増幅器の構造を有する。内部クロック信号ＰＣＬＫが”ロー”レベルである場合、トランジスタＱ６−Ｑ１２が全部ターンオンされて、信号ＯＵＴ１，ＯＵＴ２を”ハイ”レベルにプレチャージさせる。内部クロック信号ＰＣＬＫが”ハイ”レベルに遷移する時、トランジスタＱ１５，Ｑ１６がターンオンする。そして、入力信号ＩＮ１，ＩＮ２の状態に応じてトランジスタＱ１３，Ｑ１４中の何れか１つがターンオンされる。これにより、トランジスタＱ１１，Ｑ１２中の何れか１つのドレイン電圧がプルダウンされて、増幅された信号ＯＵＴ１，ＯＵＴ２の論理レベルが変わる。
【００３３】
例えば、もし入力信号ＩＮ１が入力信号ＩＮ２より大きいと仮定すれば、トランジスタＱ１３がトランジスタＱ１４より速くターンオンされ、これによりトランジスタＱ１１のドレイン電圧がトランジスタＱ１２のドレイン電圧より速くプルダウンする。そして、トランジスタＱ８−Ｑ１０の作用により、トランジスタＱ１１，Ｑ１２のドレインにおける電圧レベルは安定化する。トランジスタＱ１１，Ｑ１２のドレイン電圧レベルは、増幅された信号ＯＵＴ１，ＯＵＴ２として出力される。入力データＤＢが”ロー”レベルの時、信号ＯＵＴ１，ＯＵＴ２は各々”ロー”及び”ハイ”レベルを有する。また、入力データＤＢが”ハイ”レベルの時、信号ＯＵＴ１，ＯＵＴ２は各々”ハイ”及び”ロー”レベルを有する。
【００３４】
キャパシタンス固定化回路６２４は、スタティックセル６２６を前記主増幅器６２２の出力端に安定的に整合させるためのものである。キャパシタンス固定化回路６２４は、インバータＩ１，Ｉ２を含む。インバータＩ１は信号ＯＵＴ１を反転して出力し、インバータＩ２は信号ＯＵＴ２を反転して出力する。
【００３５】
スタティックセル６２６は、前記主増幅器６２２により増幅された信号ＯＵＴ１，ＯＵＴ２の論理状態を貯蔵し、その信号を出力する。スタティックセル６２６は、前記主増幅器６２２から信号ＯＵＴ１，ＯＵＴ２を受け入れ、受入れた信号を貯蔵し、その信号を出力データＤＯ，／ＤＯ（以下、／Ｘは信号Ｘの反転信号を現わす）として出力する。信号ＯＵＴ１，ＯＵＴ２が”ハイ”レベルでプレチャージされている時、トランジスタＱ１７−Ｑ２０は全てターンオフ状態にあるようになる。内部クロック信号ＰＣＬＫが”ハイ”レベルに遷移した後に信号ＯＵＴ１，ＯＵＴ２中の何れか１つが”ロー”に変われば、これによりトランジスタＱ１７，Ｑ１８中の何れか１つと、トランジスタＱ１９，Ｑ２０中の何れか１つがターンオンして、データがトランジスタＱ２１−Ｑ２４よりなるメモリセルに貯蔵される。スタティックセル６２６の出力データＤＯは、入力データＤＢと相反した論理レベルを有する。
【００３６】
図７は、前記図３に示したデューティサイクル補正回路を用いたラムバスＤＲＡＭを示す図面である。
【００３７】
図７を参照すれば、ラムバスＤＲＡＭ７０１は、メモリセルアレイ７５１、ロジックインタフェース７４１、入力受信器７２１、第１パッド７１１、第２パッド７１２及びデューティサイクル補正回路を具備する。デューティサイクル補正回路は第１基準電圧発生器７１５と第２基準電圧発生器７１７及び遅延同期ループ７３１を含む。
【００３８】
遅延同期ループ７３１はクロックデューティサイクル補正器７３１ａを含み、該クロックデューティサイクル補正器７３１ａは、第２パッド７１２を通じて外部クロック信号ＣＬＫを入力し、各々外部クロック信号ＣＬＫのデューティサイクルエラーに比例するが、その比率の異なる第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂと内部クロック信号ＰＣＬＫとを発生する。クロックデューティサイクル補正器７３１ａは、外部クロック信号ＣＬＫのデューティサイクルが５０％より長い場合や短い場合に、これを５０％に補正して内部クロック信号ＰＣＬＫとして発生する。外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、外部クロック信号ＣＬＫはそのまま内部クロック信号ＰＣＬＫとして出力される。
【００３９】
第１基準電圧発生器７１５は、直流レベルの第１基準電圧Ｖｒｅｆ１を発生する。
【００４０】
第２基準電圧発生器７１７は、第１基準電圧Ｖｒｅｆ１と前記第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂが入力されて、第２基準電圧Ｖｒｅｆ２を発生する。第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１と第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂを加算及び増幅することによって発生する。
【００４１】
入力受信器７２１は、第１パッド７１１を通じて外部から入力されるデータＤＢ、内部クロック信号ＰＣＬＫ及び第２基準電圧Ｖｒｅｆ２が入力される。入力受信器７２１は、内部クロック信号ＰＣＬＫに応答してデータＤＢと第２基準電圧Ｖｒｅｆ２とを比較及び増幅して、データＤＢのデューティサイクルを補正する。即ち、データＤＢのデューティサイクルが５０％より長い場合や短い場合に、５０％に補正される。データＤＢのデューティサイクルが５０％であれば、補正されずにそのまま出力される。入力受信器７２１は、データＤＢの電圧レベルをＣＭＯＳレベルに変換する。入力受信器７２１は、第１パッド７１１に接続された２つの入力受信部よりなり、１つの入力受信部は、内部クロック信号ＰＣＬＫの上昇エッジでデータＤＢを受け入れ、他の１つの入力受信部は、内部クロック信号ＰＣＬＫの下降エッジでデータＤＢを入力する。
【００４２】
ロジックインタフェース７４１は、入力受信器７２１から出力されるデータをメモリセルアレイ７５１に貯蔵し、メモリセルアレイ７５１に貯蔵されたデータを遅延同期ループ７３１に伝達することをインタフェースする。
【００４３】
図７には第１及び第２パッド７１１、７１２のみ示されているが、ラムバスＤＲＡＭはデータＤＢが入出力される多数個のパッドと多数個の入力受信器を具備できる。また、入力受信器７２１、第１及び第２基準電圧発生器７１５、７１７及び遅延同期ループ７３１は、ラムバスＤＲＡＭ７０１だけでなくクロック信号に同期して動作する全てのメモリ集積回路に同様に適用でき、その効果を奏する。
【００４４】
図７を通じて説明したように、本実施の形態のラムバスＤＲＡＭ７０１は、外部から入力されるデータＤＢのデューティサイクルが５０％より長い場合や短い場合に、前記データＤＢのデューティサイクルを５０％に補正することによって、データＤＯのセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）のマージンを最大にすることができる。
【００４５】
図８は、本実施の形態によるデューティサイクル補正方法を示すフローチャートである。本実施の形態によるデューティサイクル補正方法は、ステップ８１１〜８３１を具備する。図３乃至図６を参照して図８に示したデューティサイクル補正方法を説明する。
【００４６】
ステップ８１１では、外部クロック信号ＣＬＫのデューティサイクルエラーに各々比例するが、その比率の異なる第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂと第１基準電圧Ｖｒｅｆ１を各々発生する。第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂの差は、外部クロック信号ＣＬＫのデューティサイクルが５０％より短いと負の値（−）を有し、外部クロック信号ＣＬＫのデューティサイクルが５０％より長いと正の値（＋）を有する。
【００４７】
ステップ８２１では、第１基準電圧ｖｒｅｆ１と第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂを加算及び増幅して、第２基準電圧Ｖｒｅｆ２を発生する。第２基準電圧Ｖｒｅｆ２は、外部クロック信号ＣＬＫのデューティサイクルが５０％より短いと第１基準電圧Ｖｒｅｆ１より低くなり、外部クロック信号ＣＬＫのデューティサイクルが５０％より長いと第１基準電圧Ｖｒｅｆ１より高くなる。
【００４８】
ステップ８３１では、外部から入力されるデータＤＢと第２基準電圧Ｖｒｅｆ２とを比較及び増幅して、デューティサイクルが５０％に補正されたデータＤＯを出力する。その結果、データＤＯのセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）のマージンが最大になる。
【００４９】
本技術分野の通常の知識を有する者ならば、これにより多様な変形及び均等な他実施例が可能であることを理解できる。従って、本発明の真の技術的保護範囲は、添付された特許請求範囲の技術的思想により決まるべきである。
【００５０】
【発明の効果】
前述したように、本発明によれば、外部から入力されるデータＤＢのデューティサイクルが５０％より長い場合や短い場合には、実質的に５０％に補正されて出力されるため、出力されるデータＤＯのセットアップタイムい（ｔｓ）とホールドタイム（ｔｈ）のマージンが最大に保障される。
【図面の簡単な説明】
【図１】従来の技術に係るラムバスＤＲＡＭの入力受信器のブロック図である。
【図２Ａ】前記図１に示した入力受信器に入力されるデータのデューティサイクルが各々５０％と４０％の時を示す図面である。
【図２Ｂ】前記図１に示した入力受信器に入力されるデータのデューティサイクルが各々５０％と４０％の時を示す図面である。
【図３】本実施の形態によるデューティサイクル補正回路のブロック図である。
【図４Ａ】前記図３に示した入力データのデューティサイクルが各々４０％と６０％の時に、出力データのデューティサイクルが５０％に補正される方法を説明するための信号の波形図である。
【図４Ｂ】前記図３に示した入力データのデューティサイクルが各々４０％と６０％の時に、出力データのデューティサイクルが５０％に補正される方法を説明するための信号の波形図である。
【図５】前記図３に示した第２基準電圧発生器の回路図である。
【図６】前記図３に示したデータ入力受信器の回路図である。
【図７】前記図３に示したデューティサイクル補正回路を用いたラムバスＤＲＡＭを示す図面である。
【図８】本実施の形態によるデューティサイクル補正方法を示すフローチャートである。
【発明の属する技術分野】
本発明はメモリ集積回路に係り、特に不完全なデューティサイクルを有するデータを入力して完全な（例えば５０％の）デューティサイクルを有するデータとして補正して出力するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路に関する。
【０００２】
【従来の技術】
最近のメモリ集積回路は短時間に多くのデータを処理するために数百ＭＨｚの高周波数で動作し、クロック信号の２つの変換点でデータを処理する。前記動作を遂行するためには、外部から入力されるクロック信号のデューティサイクルを５０％に回復する回路が使われ、前記回路から出力されるクロック信号を利用してデータを入力する必要がある。
【０００３】
図１は、従来の技術によるラムバス（Ｒａｍｂｕｓ）ＤＲＡＭの入力受信器のブロック図である。図１を参照すれば、従来の技術による入力受信器１０１は、クロック信号ＰＣＬＫとデータＤＢ及び基準電圧Ｖｒｅｆを入力し、前記データＤＢの電圧レベルを変換して出力する。外部からラムバスＤＲＡＭに入力されるデータは一般的にＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）レベルで、ラムバスＤＲＡＭの内部で動作する信号は全てＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）レベルである。従って、入力受信器１０１は、入力されるデータＤＢと基準電圧Ｖｒｅｆとの差を増幅して、データＤＢをＴＴＬレベルからＣＭＯＳレベルに変換して出力する。クロック信号ＰＣＬＫはデューティサイクルが補正された信号である。
【０００４】
データＤＢとクロック信号ＰＣＬＫのデューティサイクルが全て５０％の場合、図２Ａに示されるように、データＤＢのセットアップタイム（ｔｓ）及びホールドタイム（ｔｈ）の合計は５０％である。この場合に、ラムバスＤＲＡＭはセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）の最大のマージンを有することができる。しかし、データＤＢとクロック信号ＰＣＬＫのデューティサイクルが許容範囲である４０％になれば、図２Ｂに示されるように、クロック信号ＰＣＬＫのデューティサイクルはラムバスＤＲＡＭの内部で５０％に回復されて動作するが、データＤＢはそのまま入力受信器１０１に入力される。この場合、デューティサイクルが４０％に縮まった区間のセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）は、５０％デューティサイクルを有するデータに比べて減少する。データＤＢとクロック信号ＰＣＬＫのデューティサイクルが許容範囲である６０％になれば、セットアップタイム（ｔｓ）とホールドタイム（ｔｈ）は、５０％のデューティサイクルを有するデータに比べて増加する。
【０００５】
前述したように、データのデューティサイクルが５０％より短くなったり長くなったりすると、データの片エッジのセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）が減少したり増加して、マージンがそれだけ減少する。
【０００６】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、不完全なデューティサイクルを有するデータのデューティサイクルを実質的に５０％に補正するデューティサイクル補正回路を提供することにある。
【０００７】
本発明が達成しようとする他の技術的課題は、前記デューティサイクル補正回路を具備するメモリ集積回路を提供することにある。
【０００８】
本発明が達成しようとするさらに他の技術的課題は、データのデューティサイクルを補正する方法を提供することにある。
【０００９】
【課題を解決するための手段】
前記の技術的課題を達成するために、本発明は、クロック信号が入力されて、前記クロック信号のデューティサイクルエラーに各々比例するが、その比率が異なる第１及び第２デューティサイクル制御信号と前記クロック信号のデューティサイクルが補正された内部クロック信号とを発生するクロックデューティサイクル補正器と、第１基準電圧を発生する第１基準電圧発生器と、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号が入力されて、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号を加算及び増幅して、第２基準電圧を発生する第２基準電圧発生器と、データと前記第２基準電圧及び前記内部クロック信号が入力されて、前記内部クロック信号に同期して前記データと前記第２基準電圧とを比較及び増幅して、前記データのデューティサイクルを補正するデータ受信器とを具備するデューティサイクル補正回路を提供する。
【００１０】
前記他の技術的課題を達成するために、本発明は、多数個のパッドと、前記多数個のパッドの中の第１パッドを通じて外部クロック信号が入力されて、前記外部クロック信号のデューティサイクルエラーに各々比例するが、その比率が異なる第１及び第２デューティサイクル制御信号及び前記外部クロック信号のデューティサイクルが補正された内部クロック信号を発生するクロックデューティサイクル補正器を含む遅延同期ループと、第１基準電圧を発生する第１基準電圧発生器と、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号とが入力されて、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号とを加算及び増幅して、第２基準電圧を発生する第２基準電圧発生器と、前記多数個のパッドの中の他の１つのパッドを通じて外部から入力されるデータと前記内部クロック信号及び前記第２基準電圧とが入力されて、前記内部クロック信号に応答して前記データと前記第２基準電圧とを比較及び増幅して、前記データのデューティサイクルを補正する入力受信器とを具備するメモリ集積回路を提供する。
【００１１】
前記さらに他の技術的課題を達成するために、本発明は、入力データのデューティサイクルを補正するデューティサイクル補正方法において、クロック信号のデューティサイクルエラーに各々比例するが、その比率が異なる第１及び第２デューティサイクル制御信号と第１基準電圧とを各々発生させ、前記第１基準電圧、前記第１及び第２デューティサイクル制御信号を加算及び増幅して、第２基準電圧を発生し、前記入力データと前記第２基準電圧とを比較及び増幅して前記データのデューティサイクルを補正するデューティサイクルの補正方法を提供する。
【００１２】
本発明によって、入力されるデータのデューティサイクルが不完全な場合、そのデューティサイクルを補正してセットアップタイムとホールドタイムの最大マージンを有することができる。
【００１３】
【発明の実施の形態】
以下、添付した図面を参照して、本発明の実施の形態をより詳細に説明する。
【００１４】
図３は、本実施の形態に係るデューティサイクル補正回路のブロック図である。
【００１５】
図３を参照すれば、本実施の形態によるデューティサイクル補正回路は、第１基準電圧発生器３１１、クロックデューティサイクル補正器３３１、第２基準電圧発生器３２１を含み、発生信号をデータ受信器３４１に入力する。
【００１６】
第１基準電圧発生器３１１は、所定レベルの第１基準電圧Ｖｒｅｆ１を発生する。第１基準電圧Ｖｒｅｆ１は直流電圧である。
【００１７】
クロックデューティサイクル補正器３３１は、外部クロック信号ＣＬＫが入力されて、第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂ及び内部クロック信号ＰＣＬＫを発生する。第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂは、外部クロック信号ＣＬＫのデューティサイクルエラーに各々比例するが、その比率は違う。即ち、外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂはその値が同一である。しかし、外部クロック信号ＣＬＫのデューティサイクルが５０％より長ければ、第１デューティサイクル制御信号ｄｃｃは第２デューティサイクル制御信号ｄｃｃｂより大きく、外部クロック信号ＣＬＫのデューティサイクルが５０％より短ければ、第１デューティサイクル制御信号ｄｃｃは第２デューティサイクル制御信号ｄｃｃｂより小さい。
【００１８】
例えば、外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂはどちらも１．２Ｖで、外部クロック信号ＣＬＫのデューティサイクルが６０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂは各々１．４Ｖと１．０Ｖであり、外部クロック信号ＣＬＫのデューティサイクルが４０％であれば、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂは各々１．０Ｖと１．４Ｖである。従って、第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂの差は、外部クロック信号ＣＬＫのデューティサイクルが５０％より短くなれば負の値（−）を有し、外部クロック信号ＣＬＫのデューティサイクルが５０％より長くなれば正の値（＋）を有する。
【００１９】
また、クロックデューティサイクル補正器３３１は、外部クロック信号ＣＬＫのデューティサイクルが不完全な場合、クロック信号ＣＬＫのデューティサイクルを５０％に補正して内部クロック信号ＰＣＬＫとして出力する。
【００２０】
第２基準電圧発生器３２１は、第１基準電圧Ｖｒｅｆ１と第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂが入力されて、第１基準電圧Ｖｒｅｆ１と第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂを加算及び増幅して、第２基準電圧Ｖｒｅｆ２を発生する。第２基準電圧Ｖｒｅｆ２は、図４Ａに示したように、外部クロック信号ＣＬＫのデューティサイクルが５０％より短い、例えば４０％であれば、前記第１基準電圧Ｖｒｅｆ１より低くなる。また、図４Ｂに示したように、外部クロック信号ＣＬＫのデューティサイクルが５０％より長く、例えば６０％であれば、第１基準電圧Ｖｒｅｆ１より高くなる。外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、第２基準電圧Ｖｒｅｆ２は外部クロック信号ＣＬＫのデューティサイクルに影響を受けない。第２基準電圧発生器３２１の詳細回路に関しては、図５に基づいて説明する。
【００２１】
データ受信器３４１は、データＤＢ、第２基準電圧Ｖｒｅｆ２及び内部クロック信号ＰＣＬＫが入力される。データ受信器３４１は、データＤＢのデューティサイクルが不完全な場合、即ち、５０％でない場合に、内部クロック信号ＰＣＬＫに同期して、データＤＢと第２基準電圧Ｖｒｅｆ２とを比較及び増幅することによって、データＤＢのデューティサイクルを５０％に補正して出力する。また、データ受信器３４１は、外部から入力されるデータＤＢの電圧レベルをＣＭＯＳレベルに変換する。データ受信器３４１は、外部クロック信号ＣＬＫの上昇エッジと下降エッジの中の１つに同期して動作する。データ受信器３４１に対しては、図６に基づいてより詳細に説明する。
【００２２】
図５は、前記図３に示した第２基準電圧発生器３２１の回路図である。
【００２３】
図５を参照すれば、第２基準電圧発生器３２１は、バッファ５１１，５１５及び演算増幅部５１３を具備する。
【００２４】
バッファ５１１は、第２デューティサイクル制御信号ｄｃｃｂが入力されて、これを反転させる。バッファ５１１は、第２デューティサイクル制御信号ｄｃｃｂが反転入力端（−）に入力され、非反転入力端（＋）が接地された演算増幅器５２１と、抵抗５２３、５２５とを具備する。抵抗５２３、５２５は同じ抵抗値を有する。従って、バッファ５１１の出力端、即ち、ノードｎ１から発生する電圧Ｖｎ１は、下記式（１）の通りである。
【００２５】
Ｖｎ１＝−ｄｃｃｂ …（１）
演算増幅部５１３は、演算増幅器５３１及び抵抗５４１〜５４４を具備する。第１基準電圧Ｖｒｅｆ１と第１デューティサイクル制御信号ｄｃｃ及びバッファ５１１の出力電圧Ｖｎ１は、各々抵抗５４１，５４２，５４３を通じて演算増幅器５３１の反転入力端（−）に入力され、演算増幅器５３１の非反転入力端（＋）は接地される。抵抗５４１，５４４は同じ抵抗値を有し、抵抗５４２，５４３は同じ抵抗値を有する。演算増幅器５３１は、第１基準電圧Ｖｒｅｆ１、第１デューティサイクル制御信号ｄｃｃ及びバッファ５１１の出力電圧Ｖｎ１を加算及び増幅する。演算増幅器５１３の出力端、即ちノードｎ２から発生する電圧Ｖｎ２は、次の式（２）の通りである。
【００２６】
Ｖｎ２＝−Ｖｒｅｆ１−ａ×（ｄｃｃ−ｄｃｃｂ） …（２）
ここで、ａはクロックデューティサイクル補正器３３１の出力とデータＤＢのエッジ傾斜とによって決まる定数である。
【００２７】
バッファ５１５は、演算増幅器５５１と抵抗５５３，５５５とを具備する。演算増幅器５１３の出力電圧Ｖｎ２は、抵抗５５３を通じて演算増幅器５５１の反転入力端（−）に印加され、演算増幅器５５１の非反転入力端（＋）は接地される。抵抗５５３、５５５は相互に同じ抵抗値を有する。演算増幅器５５１は、演算増幅部５１３の出力電圧Ｖｎ２を反転させる。従って、演算増幅器５５１の出力端、即ちノードｎ３に発生する電圧Ｖｎ３は、次の式（３）の通りである。
【００２８】
Ｖｎ３＝Ｖｒｅｆ１＋ａ×（ｄｃｃ−ｄｃｃｂ） …（３）
前記図５を通じて説明したように、本実施の形態による第２基準電圧発生器３２１は、第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂの大きさによって第２基準電圧Ｖｒｅｆ２の大きさを変化させる。即ち、第２基準電圧Ｖｒｅｆ２は、第１デューティサイクル制御信号ｄｃｃが第２デューティサイクル制御信号ｄｃｃｂより大きければ高くなり、第１デューティサイクル制御信号ｄｃｃが第２デューティサイクル制御信号ｄｃｃｂより小さければ低くなる。第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂが同一であれば、第２基準電圧Ｖｒｅｆ２は第１基準電圧Ｖｒｅｆ１と同一になる。
【００２９】
図６は、前記図３に示したデータ受信器３４１の回路図である。
【００３０】
図６を参照すれば、データ受信器３４１は、レベル変換器６２０、主増幅器６２２、キャパシタンス固定回路６２４及びスタティックセル６２６を具備する。
【００３１】
レベル変換器６２０は、小さなスイング幅を有する入力データＤＢを受け入れ、第２基準電圧Ｖｒｅｆ２と比較して、ＣＭＯＳレベルの入力信号ＩＮ１，ＩＮ２を出力する。前記入力信号ＩＮ１，ＩＮ２は相補的な値を有する。レベル変換器６２０は典型的な差動比較器の形態になっている。トランジスタＱ５は差動比較器の能動負荷として動作して、一定の大きさの電流を作動比較器に流す。入力データＤＢが第２基準電圧Ｖｒｅｆ２より大きい時には、トランジスタＱ３に流れる電流がトランジスタＱ４に流れる電流より多い。従って、入力信号ＩＮ１が入力信号ＩＮ２より小さくなる。一方、入力データＤＢが第２基準電圧Ｖｒｅｆ２より小さい時には、トランジスタＱ３に流れる電流がトランジスタＱ４に流れる電流より小さい。従って、入力信号ＩＮ１が入力信号ＩＮ２より大きくなる。
【００３２】
主増幅器６２２は、内部クロック信号ＰＣＬＫの上昇エッジで前記レベル変換器６２０からの入力信号ＩＮ１，ＩＮ２を受け入れ、受入れられた信号を増幅して信号ＯＵＴ１，ＯＵＴ２を出力する。主増幅器６２２は、内部クロック信号ＰＣＬＫに同期して動作する差動増幅器の構造を有する。内部クロック信号ＰＣＬＫが”ロー”レベルである場合、トランジスタＱ６−Ｑ１２が全部ターンオンされて、信号ＯＵＴ１，ＯＵＴ２を”ハイ”レベルにプレチャージさせる。内部クロック信号ＰＣＬＫが”ハイ”レベルに遷移する時、トランジスタＱ１５，Ｑ１６がターンオンする。そして、入力信号ＩＮ１，ＩＮ２の状態に応じてトランジスタＱ１３，Ｑ１４中の何れか１つがターンオンされる。これにより、トランジスタＱ１１，Ｑ１２中の何れか１つのドレイン電圧がプルダウンされて、増幅された信号ＯＵＴ１，ＯＵＴ２の論理レベルが変わる。
【００３３】
例えば、もし入力信号ＩＮ１が入力信号ＩＮ２より大きいと仮定すれば、トランジスタＱ１３がトランジスタＱ１４より速くターンオンされ、これによりトランジスタＱ１１のドレイン電圧がトランジスタＱ１２のドレイン電圧より速くプルダウンする。そして、トランジスタＱ８−Ｑ１０の作用により、トランジスタＱ１１，Ｑ１２のドレインにおける電圧レベルは安定化する。トランジスタＱ１１，Ｑ１２のドレイン電圧レベルは、増幅された信号ＯＵＴ１，ＯＵＴ２として出力される。入力データＤＢが”ロー”レベルの時、信号ＯＵＴ１，ＯＵＴ２は各々”ロー”及び”ハイ”レベルを有する。また、入力データＤＢが”ハイ”レベルの時、信号ＯＵＴ１，ＯＵＴ２は各々”ハイ”及び”ロー”レベルを有する。
【００３４】
キャパシタンス固定化回路６２４は、スタティックセル６２６を前記主増幅器６２２の出力端に安定的に整合させるためのものである。キャパシタンス固定化回路６２４は、インバータＩ１，Ｉ２を含む。インバータＩ１は信号ＯＵＴ１を反転して出力し、インバータＩ２は信号ＯＵＴ２を反転して出力する。
【００３５】
スタティックセル６２６は、前記主増幅器６２２により増幅された信号ＯＵＴ１，ＯＵＴ２の論理状態を貯蔵し、その信号を出力する。スタティックセル６２６は、前記主増幅器６２２から信号ＯＵＴ１，ＯＵＴ２を受け入れ、受入れた信号を貯蔵し、その信号を出力データＤＯ，／ＤＯ（以下、／Ｘは信号Ｘの反転信号を現わす）として出力する。信号ＯＵＴ１，ＯＵＴ２が”ハイ”レベルでプレチャージされている時、トランジスタＱ１７−Ｑ２０は全てターンオフ状態にあるようになる。内部クロック信号ＰＣＬＫが”ハイ”レベルに遷移した後に信号ＯＵＴ１，ＯＵＴ２中の何れか１つが”ロー”に変われば、これによりトランジスタＱ１７，Ｑ１８中の何れか１つと、トランジスタＱ１９，Ｑ２０中の何れか１つがターンオンして、データがトランジスタＱ２１−Ｑ２４よりなるメモリセルに貯蔵される。スタティックセル６２６の出力データＤＯは、入力データＤＢと相反した論理レベルを有する。
【００３６】
図７は、前記図３に示したデューティサイクル補正回路を用いたラムバスＤＲＡＭを示す図面である。
【００３７】
図７を参照すれば、ラムバスＤＲＡＭ７０１は、メモリセルアレイ７５１、ロジックインタフェース７４１、入力受信器７２１、第１パッド７１１、第２パッド７１２及びデューティサイクル補正回路を具備する。デューティサイクル補正回路は第１基準電圧発生器７１５と第２基準電圧発生器７１７及び遅延同期ループ７３１を含む。
【００３８】
遅延同期ループ７３１はクロックデューティサイクル補正器７３１ａを含み、該クロックデューティサイクル補正器７３１ａは、第２パッド７１２を通じて外部クロック信号ＣＬＫを入力し、各々外部クロック信号ＣＬＫのデューティサイクルエラーに比例するが、その比率の異なる第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂと内部クロック信号ＰＣＬＫとを発生する。クロックデューティサイクル補正器７３１ａは、外部クロック信号ＣＬＫのデューティサイクルが５０％より長い場合や短い場合に、これを５０％に補正して内部クロック信号ＰＣＬＫとして発生する。外部クロック信号ＣＬＫのデューティサイクルが５０％であれば、外部クロック信号ＣＬＫはそのまま内部クロック信号ＰＣＬＫとして出力される。
【００３９】
第１基準電圧発生器７１５は、直流レベルの第１基準電圧Ｖｒｅｆ１を発生する。
【００４０】
第２基準電圧発生器７１７は、第１基準電圧Ｖｒｅｆ１と前記第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂが入力されて、第２基準電圧Ｖｒｅｆ２を発生する。第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１と第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂを加算及び増幅することによって発生する。
【００４１】
入力受信器７２１は、第１パッド７１１を通じて外部から入力されるデータＤＢ、内部クロック信号ＰＣＬＫ及び第２基準電圧Ｖｒｅｆ２が入力される。入力受信器７２１は、内部クロック信号ＰＣＬＫに応答してデータＤＢと第２基準電圧Ｖｒｅｆ２とを比較及び増幅して、データＤＢのデューティサイクルを補正する。即ち、データＤＢのデューティサイクルが５０％より長い場合や短い場合に、５０％に補正される。データＤＢのデューティサイクルが５０％であれば、補正されずにそのまま出力される。入力受信器７２１は、データＤＢの電圧レベルをＣＭＯＳレベルに変換する。入力受信器７２１は、第１パッド７１１に接続された２つの入力受信部よりなり、１つの入力受信部は、内部クロック信号ＰＣＬＫの上昇エッジでデータＤＢを受け入れ、他の１つの入力受信部は、内部クロック信号ＰＣＬＫの下降エッジでデータＤＢを入力する。
【００４２】
ロジックインタフェース７４１は、入力受信器７２１から出力されるデータをメモリセルアレイ７５１に貯蔵し、メモリセルアレイ７５１に貯蔵されたデータを遅延同期ループ７３１に伝達することをインタフェースする。
【００４３】
図７には第１及び第２パッド７１１、７１２のみ示されているが、ラムバスＤＲＡＭはデータＤＢが入出力される多数個のパッドと多数個の入力受信器を具備できる。また、入力受信器７２１、第１及び第２基準電圧発生器７１５、７１７及び遅延同期ループ７３１は、ラムバスＤＲＡＭ７０１だけでなくクロック信号に同期して動作する全てのメモリ集積回路に同様に適用でき、その効果を奏する。
【００４４】
図７を通じて説明したように、本実施の形態のラムバスＤＲＡＭ７０１は、外部から入力されるデータＤＢのデューティサイクルが５０％より長い場合や短い場合に、前記データＤＢのデューティサイクルを５０％に補正することによって、データＤＯのセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）のマージンを最大にすることができる。
【００４５】
図８は、本実施の形態によるデューティサイクル補正方法を示すフローチャートである。本実施の形態によるデューティサイクル補正方法は、ステップ８１１〜８３１を具備する。図３乃至図６を参照して図８に示したデューティサイクル補正方法を説明する。
【００４６】
ステップ８１１では、外部クロック信号ＣＬＫのデューティサイクルエラーに各々比例するが、その比率の異なる第１及び第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂと第１基準電圧Ｖｒｅｆ１を各々発生する。第１デューティサイクル制御信号ｄｃｃと第２デューティサイクル制御信号ｄｃｃｂの差は、外部クロック信号ＣＬＫのデューティサイクルが５０％より短いと負の値（−）を有し、外部クロック信号ＣＬＫのデューティサイクルが５０％より長いと正の値（＋）を有する。
【００４７】
ステップ８２１では、第１基準電圧ｖｒｅｆ１と第２デューティサイクル制御信号ｄｃｃ、ｄｃｃｂを加算及び増幅して、第２基準電圧Ｖｒｅｆ２を発生する。第２基準電圧Ｖｒｅｆ２は、外部クロック信号ＣＬＫのデューティサイクルが５０％より短いと第１基準電圧Ｖｒｅｆ１より低くなり、外部クロック信号ＣＬＫのデューティサイクルが５０％より長いと第１基準電圧Ｖｒｅｆ１より高くなる。
【００４８】
ステップ８３１では、外部から入力されるデータＤＢと第２基準電圧Ｖｒｅｆ２とを比較及び増幅して、デューティサイクルが５０％に補正されたデータＤＯを出力する。その結果、データＤＯのセットアップタイム（ｔｓ）とホールドタイム（ｔｈ）のマージンが最大になる。
【００４９】
本技術分野の通常の知識を有する者ならば、これにより多様な変形及び均等な他実施例が可能であることを理解できる。従って、本発明の真の技術的保護範囲は、添付された特許請求範囲の技術的思想により決まるべきである。
【００５０】
【発明の効果】
前述したように、本発明によれば、外部から入力されるデータＤＢのデューティサイクルが５０％より長い場合や短い場合には、実質的に５０％に補正されて出力されるため、出力されるデータＤＯのセットアップタイムい（ｔｓ）とホールドタイム（ｔｈ）のマージンが最大に保障される。
【図面の簡単な説明】
【図１】従来の技術に係るラムバスＤＲＡＭの入力受信器のブロック図である。
【図２Ａ】前記図１に示した入力受信器に入力されるデータのデューティサイクルが各々５０％と４０％の時を示す図面である。
【図２Ｂ】前記図１に示した入力受信器に入力されるデータのデューティサイクルが各々５０％と４０％の時を示す図面である。
【図３】本実施の形態によるデューティサイクル補正回路のブロック図である。
【図４Ａ】前記図３に示した入力データのデューティサイクルが各々４０％と６０％の時に、出力データのデューティサイクルが５０％に補正される方法を説明するための信号の波形図である。
【図４Ｂ】前記図３に示した入力データのデューティサイクルが各々４０％と６０％の時に、出力データのデューティサイクルが５０％に補正される方法を説明するための信号の波形図である。
【図５】前記図３に示した第２基準電圧発生器の回路図である。
【図６】前記図３に示したデータ入力受信器の回路図である。
【図７】前記図３に示したデューティサイクル補正回路を用いたラムバスＤＲＡＭを示す図面である。
【図８】本実施の形態によるデューティサイクル補正方法を示すフローチャートである。
Claims (15)
- データを入力するデータ受信器の前記データのデューティサイクルを実質的に５０％に補正するデューティサイクル補正回路において、
外部クロック信号が入力されて、前記外部クロック信号のデューティサイクルエラーに各々比例するが、その比率の異なる少なくとも２つのデューティサイクル制御信号と、内部クロック信号とを発生するクロックデューティサイクル補正器と、
第１基準電圧を発生する第１基準電圧発生器と、
前記第１基準電圧と前記少なくとも２つのデューティサイクル制御信号とを組合せて第２基準電圧を発生し、該第２基準電圧を、前記データのデューティサイクルと前記内部クロック信号によってデューティサイクルを実質的に５０％に調整する前記データ受信器に入力する第２基準電圧発生器とを具備することを特徴とするデューティサイクル補正回路。 - 前記第２基準電圧発生器は、前記第１基準電圧と前記少なくとも２つのデューティサイクル制御信号とを加算及び増幅することを特徴とする請求項１に記載のデューティサイクル補正回路。
- 前記第２基準電圧は、前記外部クロック信号のデューティサイクルが５０％より短いと前記第１基準電圧より低く、前記外部クロック信号のデューティサイクルが５０％より長いと前記第１基準電圧より高いことを特徴とする請求項１に記載のデューティサイクル補正回路。
- 前記第２基準電圧発生器は、
前記第２デューティサイクル制御信号を反転させる第１バッファと、
前記第１基準電圧、前記第１デューティサイクル制御信号及び前記バッファの出力を加算する演算増幅部と、
前記演算増幅部の出力を反転させて、前記第２基準電圧として発生する第２バッファとを具備することを特徴とする請求項１に記載のデューティサイクル補正回路。 - 前記第１バッファは、前記第２デューティサイクル制御信号を反転入力とし、非反転入力は接地された演算増幅器を具備することを特徴とする請求項４に記載のデューティサイクル補正回路。
- 前記演算増幅部は、前記第１基準電圧、前記第１デューティサイクル制御信号及び前記バッファの出力を反転入力とし、非反転入力は接地された演算増幅器を具備することを特徴とする請求項４に記載のデューティサイクル補正回路。
- 前記第２バッファは、前記演算増幅器の出力を反転入力とし、非反転入力は接地された演算増幅器を具備することを特徴とする請求項４に記載のデューティサイクル補正回路。
- 前記第１デューティサイクル制御信号は、前記外部クロック信号のデューティサイクルが５０％より長ければ前記第２デューティサイクル制御信号より大きく、前記外部クロック信号のデューティサイクルが５０％より短ければ前記第２デューティサイクル制御信号より小さいことを特徴とする請求項３に記載のデューティサイクル補正回路。
- 多数個のパッドと、
前記多数個のパッドの中の第１パッドを通じて外部クロック信号が入力されて、前記外部クロック信号のデューティサイクルエラーに各々比例するが、その比率の異なる第１及び第２デューティサイクル制御信号及び前記外部クロック信号のデューティサイクルが補正された内部クロック信号を発生するクロックデューティサイクル補正器を含む遅延同期ループと、
第１基準電圧を発生する第１基準電圧発生器と、
前記第１基準電圧と前記第１及び第２デューティサイクル制御信号が入力されて、前記第１基準電圧と前記第１及び第２デューティサイクル制御信号を加算及び増幅して、第２基準電圧を発生する第２基準電圧発生器と、
前記多数個のパッドの中の第２パッドを通じて外部から入力されるデータと前記内部クロック信号及び前記第２基準電圧とが入力されて、前記内部クロック信号に応答して前記データと前記第２基準電圧とを比較及び増幅して、前記データのデューティサイクルを補正する入力受信器とを具備することを特徴とするメモリ集積回路。 - 前記メモリ集積回路はラムバスＤＲＡＭであることを特徴とする請求項９に記載のメモリ集積回路。
- 前記入力受信器は、前記データの電圧レベルをＣＭＯＳレベルに変換することを特徴とする請求項９に記載のメモリ集積回路。
- 前記第１パッドに２つの入力受信器を連結し、１つの入力受信器は前記内部クロック信号の上昇エッジに同期して前記データを受け入れ、他の１つの入力受信器は前記内部クロック信号の下降エッジに同期して前記データを入力することを特徴とする請求項９に記載のメモリ集積回路。
- 入力データのデューティサイクルを補正するデューティサイクル補正方法において、
外部クロック信号のデューティサイクルエラーに各々比例するが、その比率の異なる第１及び第２デューティサイクル制御信号と、内部クロック信号と、第１基準電圧とを各々発生させ、
前記第１基準電圧、前記第１及び第２デューティサイクル制御信号を加算及び増幅して、第２基準電圧を発生し、
前記入力データと前記第２基準電圧とを比較及び増幅して、前記内部クロック信号によって前記入力データのデューティサイクルを補正することを特徴とするデューティサイクルの補正方法。 - 前記第１デューティサイクル制御信号と前記第２デューティサイクル制御信号との差は、前記第２デューティサイクルが５０％より短いと負の値を有し、前記外部クロック信号のデューティサイクルが５０％より長いと正の値を有することを特徴とする請求項１３に記載のデューティサイクルの補正方法。
- デューティサイクル補正回路を有するメモリ集積回路において、
前記デューティサイクル補正回路が、
外部クロック信号が入力されて、前記外部クロック信号のデューティサイクルエラーに各々比例するが、その比率の異なる少なくとも２つのデューティサイクル制御信号と、内部クロック信号とを発生するクロックデューティサイクル補正器と、
第１基準電圧を発生する第１基準電圧発生器と、
前記第１基準電圧と前記少なくとも２つのデューティサイクル制御信号とを組合せて第２基準電圧を発生し、該第２基準電圧を、前記データのデューティサイクルと前記内部クロック信号によってデューティサイクルを実質的に５０％に調整する前記データ受信器に入力する第２基準電圧発生器とを具備することを特徴とするメモリ集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980029291A KR100281898B1 (ko) | 1998-07-21 | 1998-07-21 | 데이터의 듀티 사이클을 보정하는 듀티 사이클 보정회로 및 그방법 |
| KR98-29291 | 1998-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188529A JP2000188529A (ja) | 2000-07-04 |
| JP3741899B2 true JP3741899B2 (ja) | 2006-02-01 |
Family
ID=19544735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11539899A Expired - Fee Related JP3741899B2 (ja) | 1998-07-21 | 1999-04-22 | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6181178B1 (ja) |
| JP (1) | JP3741899B2 (ja) |
| KR (1) | KR100281898B1 (ja) |
| TW (1) | TW420903B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| US6643790B1 (en) * | 2000-03-06 | 2003-11-04 | Rambus Inc. | Duty cycle correction circuit with frequency-dependent bias generator |
| US6687844B1 (en) * | 2000-09-28 | 2004-02-03 | Intel Corporation | Method for correcting clock duty cycle skew by adjusting a delayed clock signal according to measured differences in time intervals between phases of original clock signal |
| KR100384781B1 (ko) * | 2000-12-29 | 2003-05-22 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
| US6518809B1 (en) | 2001-08-01 | 2003-02-11 | Cypress Semiconductor Corp. | Clock circuit with self correcting duty cycle |
| KR100401522B1 (ko) | 2001-09-20 | 2003-10-17 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
| US6603339B2 (en) * | 2001-12-14 | 2003-08-05 | International Business Machines Corporation | Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator |
| US6642760B1 (en) | 2002-03-29 | 2003-11-04 | Rambus, Inc. | Apparatus and method for a digital delay locked loop |
| US6690218B2 (en) * | 2002-04-18 | 2004-02-10 | Qualcomm Inc. | Method of performing duty cycle correction |
| KR100434501B1 (ko) * | 2002-04-25 | 2004-06-05 | 삼성전자주식회사 | 듀티 정정을 기반으로 하는 주파수 체배기 |
| KR100477808B1 (ko) | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
| KR100477809B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
| KR100499305B1 (ko) * | 2002-10-18 | 2005-07-04 | 엘지전자 주식회사 | 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로 |
| KR100510522B1 (ko) * | 2003-03-13 | 2005-08-26 | 삼성전자주식회사 | 지연동기루프의 듀티 사이클 보정회로 및 이를 구비하는지연동기루프 |
| DE10320794B3 (de) * | 2003-04-30 | 2004-11-04 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Korrektur des Tastverhältnisses eines Taktsignals |
| KR100518575B1 (ko) * | 2003-05-22 | 2005-10-04 | 삼성전자주식회사 | 지연동기루프의 듀티 사이클 보정회로 및 이를 구비하는지연동기루프 |
| TWI242718B (en) * | 2003-05-29 | 2005-11-01 | Mediatek Inc | Method for dynamically arranging an operating speed of a microprocessor |
| US7005904B2 (en) * | 2004-04-30 | 2006-02-28 | Infineon Technologies Ag | Duty cycle correction |
| US7230464B2 (en) * | 2004-06-29 | 2007-06-12 | Intel Corporation | Closed-loop delay compensation for driver |
| KR100645461B1 (ko) * | 2004-06-30 | 2006-11-15 | 주식회사 하이닉스반도체 | 듀티 싸이클 교정이 가능한 디지털 지연 고정 루프 및그의 제어 방법 |
| US20060181320A1 (en) * | 2005-02-11 | 2006-08-17 | International Business Machines Corporation | Circuit for optimizing the duty cycle of a received clock transmitted over a transmission line |
| KR100709475B1 (ko) | 2005-05-30 | 2007-04-18 | 주식회사 하이닉스반도체 | Ｄｌｌ 회로의 듀티 사이클 보정회로 |
| KR100639230B1 (ko) * | 2005-06-30 | 2006-10-30 | 주식회사 하이닉스반도체 | 출력 드라이버 제어 장치를 갖는 동기식 메모리 장치 |
| US7227809B2 (en) * | 2005-10-14 | 2007-06-05 | Micron Technology, Inc. | Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration |
| KR100746611B1 (ko) * | 2005-12-29 | 2007-08-06 | 주식회사 하이닉스반도체 | 듀티사이클 보정기능을 갖는 클럭 버퍼회로 |
| US7423465B2 (en) * | 2006-01-27 | 2008-09-09 | Micron Technology, Inc. | Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit |
| US8073890B2 (en) * | 2006-02-22 | 2011-12-06 | Micron Technology, Inc. | Continuous high-frequency event filter |
| US7463075B2 (en) * | 2006-06-23 | 2008-12-09 | Texas Instruments Incorporated | Method and delay circuit with accurately controlled duty cycle |
| US7667534B2 (en) * | 2007-03-15 | 2010-02-23 | Fairchild Semiconductor Corporation | Control interface and protocol |
| KR100918263B1 (ko) * | 2008-11-04 | 2009-09-21 | 주식회사 파이칩스 | 듀티 사이클 보정장치 |
| JP5231289B2 (ja) * | 2009-03-02 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | デューティ比補正回路及びデューティ比補正方法 |
| US8432207B1 (en) | 2011-12-30 | 2013-04-30 | Advanced Micro Devices, Inc. | Method and apparatus for correcting the duty cycle of a high speed clock |
| US8536917B2 (en) * | 2012-02-07 | 2013-09-17 | International Business Machines Corporation | Duty cycle adjustment circuit |
| KR20230006325A (ko) | 2021-07-02 | 2023-01-10 | 삼성전자주식회사 | 클록 트레이닝 시간을 줄이기 위한 장치, 메모리 장치 및 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4527075A (en) | 1983-07-11 | 1985-07-02 | Sperry Corporation | Clock source with automatic duty cycle correction |
| AU1726795A (en) | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
| KR100393317B1 (ko) | 1994-02-15 | 2003-10-23 | 람버스 인코포레이티드 | 지연동기루프 |
| JP3379209B2 (ja) | 1994-03-16 | 2003-02-24 | 安藤電気株式会社 | クロックデューティ比自動調整回路 |
| US5907254A (en) * | 1996-02-05 | 1999-05-25 | Chang; Theodore H. | Reshaping periodic waveforms to a selected duty cycle |
| US5757218A (en) | 1996-03-12 | 1998-05-26 | International Business Machines Corporation | Clock signal duty cycle correction circuit and method |
-
1998
- 1998-07-21 KR KR1019980029291A patent/KR100281898B1/ko not_active IP Right Cessation
- 1998-11-27 TW TW087119738A patent/TW420903B/zh not_active IP Right Cessation
-
1999
- 1999-04-22 JP JP11539899A patent/JP3741899B2/ja not_active Expired - Fee Related
- 1999-07-21 US US09/358,068 patent/US6181178B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100281898B1 (ko) | 2001-02-15 |
| JP2000188529A (ja) | 2000-07-04 |
| TW420903B (en) | 2001-02-01 |
| US6181178B1 (en) | 2001-01-30 |
| KR20000009099A (ko) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741899B2 (ja) | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 | |
| US7154289B2 (en) | Input buffer with automatic switching point adjustment circuitry, and synchronous dram device including same | |
| JP3113596B2 (ja) | パルス受信機 | |
| US7642828B2 (en) | Level conversion circuit with duty correction | |
| US6717448B2 (en) | Data output method and data output circuit for applying reduced precharge level | |
| US10855265B2 (en) | Comparison circuit | |
| US10574221B2 (en) | Comparator, integrated circuit, and method | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| JPH02260915A (ja) | トランジスタ回路 | |
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| US6583647B2 (en) | Signal converting system having level converter for use in high speed semiconductor device and method therefor | |
| US6414517B1 (en) | Input buffer circuits with input signal boost capability and methods of operation thereof | |
| US20090273373A1 (en) | Semiconductor device having receiving circuit using internal reference voltage | |
| US20240097685A1 (en) | Buffer circuit capable of reducing noise | |
| US11552656B2 (en) | Current mode logic driver and transmission driver including the same | |
| US20010050582A1 (en) | Input circuit having current regulating transistor | |
| JPH08307240A (ja) | 低電源電圧半導体装置の入力バッファー | |
| JPH07273637A (ja) | 同期回路とそれを用いたレベル変換方法 | |
| US6304107B1 (en) | Comparator metastability performance from an enhanced comparator detection circuit | |
| US20240305307A1 (en) | Comparator circuit with speed control element | |
| KR20010055881A (ko) | 입력 데이터의 듀티 사이클을 보정하는 램버스 디램반도체 장치 | |
| US5748540A (en) | Prevention of erroneous operation in equalizing operation in semiconductor memory device | |
| TWI273772B (en) | Data-sampling strobe signal generator and input buffer using the same | |
| JPH1141073A (ja) | 信号入力回路 | |
| JP3057780B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |