[go: up one dir, main page]

JP3688691B2 - Resistors and circuit boards - Google Patents

Resistors and circuit boards Download PDF

Info

Publication number
JP3688691B2
JP3688691B2 JP2003148232A JP2003148232A JP3688691B2 JP 3688691 B2 JP3688691 B2 JP 3688691B2 JP 2003148232 A JP2003148232 A JP 2003148232A JP 2003148232 A JP2003148232 A JP 2003148232A JP 3688691 B2 JP3688691 B2 JP 3688691B2
Authority
JP
Japan
Prior art keywords
pattern
resistor
chip resistor
current
rectangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003148232A
Other languages
Japanese (ja)
Other versions
JP2004356110A (en
Inventor
雄介 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003148232A priority Critical patent/JP3688691B2/en
Priority to TW093107789A priority patent/TW200502996A/en
Priority to CN 200410032939 priority patent/CN1574114A/en
Publication of JP2004356110A publication Critical patent/JP2004356110A/en
Application granted granted Critical
Publication of JP3688691B2 publication Critical patent/JP3688691B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子機器に用いられる抵抗器および回路基板に関する。
【0002】
【従来の技術】
電子回路に用いられる角形チップ抵抗器に於いて、抵抗体の形状を長方形ではなく、半円状若しくは半楕円状に形成して、抵抗値ばらつきの低減化を図る技術が存在する(例えば、特許文献1参照)。
【0003】
しかしながら従来のこの種技術は、抵抗器に於ける抵抗体自体の抵抗値ばらつきを低減するための抵抗体製造技術に係るもので、回路実装に対しての抵抗値ばらつきに対しては配慮がなされていない。
【0004】
【特許文献1】
特開平8−102401号公報
【0005】
【発明が解決しようとする課題】
上述したように、従来では、電子回路に用いられる抵抗器に於いて、抵抗体自体の抵抗値ばらつきを低減化する抵抗体製造技術は存在しても、回路実装上に於ける抵抗値ばらつきの低減化について有効な技術が存在しないという問題があった。
【0006】
本発明は上記実情に鑑みなされたもので、抵抗値誤差の少ない抵抗器、および回路実装上に於ける抵抗値ばらつきを低減できる回路基板を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、矩形状の電極を設けた抵抗器に於いて、電極の形状、若しくは電極を含めた抵抗体の形状を特定することで、回路実装上に於ける抵抗値ばらつきを低減化したことを特徴とする。
【0008】
即ち、本発明は、素子本体に矩形状の電極を設けた抵抗器に於いて、前記電極の少なくとも電流が流れ込む側の先端角部をR面取りした(即ち円弧状にカットした)ことを特徴とする。具体例を挙げると、角形チップ抵抗体の同一面両端に矩形状の一対の電極を設けた角形チップ抵抗器に於いて、電極の角部、若しくは電極および抵抗体の角部をR面取りして、抵抗器に流れる電流が抵抗器の角部に局部的に集中することによる抵抗値の誤差を抑制したことを特徴とする。
【0009】
また、本発明は、電圧が印加されるパターンと、その印加電圧による電流が流れるパターンとの間に抵抗器が介挿される回路基板に於いて、電流路を形成する上記各パターンと抵抗器との接合部に於ける電流分布が一様になるように、抵抗器に角部をR面取りした矩形状の電極を設け、この電極を介して抵抗器と各パターンとをはんだにより接合し実装したことを特徴とする。これにより、抵抗器とパターンとの接合部に於ける電流分布を均一化し、抵抗器とパターンとの接合部に於ける電流の局部的な集中による電流分布の偏りをなくして、電流の局所集中による抵抗値誤差を低く抑えることができる。
【0010】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
先ず本発明の第1実施形態に於ける抵抗器とその実装例を図1(a)および(b)と図2を参照して説明する。
【0011】
図1(a),(b)および図2はそれぞれ本発明の第1実施形態に於ける角形チップ抵抗器の構成を示したもので、図1(a)は平面図、同図(b)は側面図、図2は外観斜視図である。
【0012】
本発明の第1実施形態に於ける抵抗器10は、略直方体形状をなす角形チップ抵抗体11(R)と、抵抗体11(R)の下面両端に設けられた矩形状の一対の電極12a,12bとにより構成される。
【0013】
本発明の第1実施形態に於いては、抵抗器10を構成する角形チップ抵抗体11(R)、および抵抗体11(R)の下面両端に設けられた一対の電極12a,12bの各角部を図に示すようにそれぞれR面取り(円弧状に面取り)している。
【0014】
上記角形チップ抵抗体11(R)および一対の電極12a,12bの各角部をR面取りした抵抗器10は、図1(b)に示すように、角形チップ抵抗体11(R)の下面に設けられた一対の電極12a,12bが回路基板30に設けられたパターンPa,Pbに、例えばはんだにより接合されることにより、回路基板30上に実装される。尚、この際、抵抗器10の電極12a,12bが接合される回路基板30のパターンPa,Pbは、電極12a,12bよりも幅広形状であり、電極12a,12bが全幅に亘ってパターンPa,Pbに接合される。
【0015】
このように、角形チップ抵抗体11(R)および一対の電極12a,12bの各角部をそれぞれR面取りした構成により、抵抗器10に流れる電流が抵抗器10の角部に局部的に集中することによる抵抗値の誤差を抑制することができる。
【0016】
特に、従来の角形チップ抵抗体のように、電極および抵抗体を矩形状のままとした場合は、例えば矩形状の電圧印加による電流が抵抗体に流れ込む際、当該電流が流れ込む側(Source側)の電極部分に於いて、電極の角部に電流が集中する、電流の局部的な集中による電流分布の偏りが著しく、抵抗体に一様に電流が流れ込まないことから、電流分布の偏りによる抵抗値誤差が生ずる。
【0017】
この際、上記した実施形態のように、角形チップ抵抗体11(R)および一対の電極12a,12bの各角部をそれぞれR面取りした構成とすることにより、上記した電流分布の偏りをなくして抵抗体に一様に電流が流れ、電流分布の偏りによる抵抗値誤差を低減できる。
【0018】
従って、Source側の電極(例えば12a)のみについて、電流が流れ込む側の角部をR面取りすることによっても上記した効果を期待できる。
【0019】
また、電流の流れ出る側(Sink側)に於いても、上記したSource側と同様に電流分布の偏りによる抵抗値誤差が生じるが、角形チップ抵抗体11(R)に設けられた電極12a,12bの各角部をそれぞれR面取りした構成とすることで、Sink側に於いても上記した電流分布の偏りをなくして、電流分布の偏りによる抵抗値誤差を低減できる。
【0020】
尚、この際の電極接合部分に於ける電流分布は、抵抗器とパターンとの向きによっても変化が生じる。これを踏まえた従来構成に於ける角形チップ抵抗器と本発明の実施形態による角形チップ抵抗器とのシミュレーションによる電流分布の違いについては、図5乃至図25を参照して後述する。
【0021】
次に本発明の第2実施形態に於ける抵抗器とその実装例を図3(a)および(b)と図4を参照して説明する。
【0022】
図3(a),(b)および図4はそれぞれ本発明の第2実施形態に於ける角形チップ抵抗器の構成を示したもので、図3(a)は平面図、同図(b)は側面図、図4は外観斜視図である。
【0023】
本発明の第2実施形態に於ける抵抗器20は、略直方体形状をなす角形チップ抵抗体21(R)と、抵抗体21(R)の下面両端に設けられた矩形状の一対の電極22a,22bとにより構成される。
【0024】
本発明の第2実施形態に於いては、抵抗器20を構成する角形チップ抵抗体21(R)は従来と同様に矩形状のままとし、抵抗器20を構成する角形チップ抵抗体21(R)の下面両端に設けられた一対の電極22a,22bの各角部を図に示すようにそれぞれR面取りしている。
【0025】
上記角形チップ抵抗体21(R)下面両端に設けた一対の電極22a,22bの各角部をR面取りした抵抗器20は、図3(b)に示すように、角形チップ抵抗体21(R)の下面に設けられた一対の電極22a,22bが回路基板30に設けられたパターンPa,Pbに、例えばはんだにより接合されることにより、回路基板30上に実装される。尚、この際、抵抗器10の電極22a,22bが接合される回路基板30のパターンPa,Pbは、電極22a,22bよりも幅広形状であり、電極22a,22bが全幅に亘ってパターンPa,Pbに接合される。
【0026】
このように、角形チップ抵抗体21(R)に設けられた一対の電極22a,22bの各角部をそれぞれR面取りした構成により、電極22a,22bのパターンPa,Pbとの接合部に於いて、電流が電極22a,22bの角部に局部的に集中することによる抵抗値の誤差を抑制することができる。特に、従来の角形チップ抵抗体のように、電極を矩形状のままとした場合は、例えば矩形状の電圧印加による電流が抵抗体に流れ込む際、当該電流が流れ込むSource側の電極部分に於いて、電極の角部に電流が集中し、角形チップ抵抗体21(R)の電極22a,22bに一様に電流が流れ込まないことから、電流分布の偏りによる抵抗値誤差が生ずる。この際、上記した実施形態のように、角形チップ抵抗体11(R)に設けた一対の電極22a,22bの各角部をそれぞれR面取りした構成とすることにより、上記した電流分布の偏りをなくして抵抗体に一様に電流が流れ、電流分布の偏りによる抵抗値誤差を低減できる。更にSink側に於いても、上記したSource側と同様に電流分布の偏りによる抵抗値誤差が生じるが、電極22a,22bの各角部をそれぞれR面取りした構成とすることにより、上記した電流分布の偏りをなくして、電流分布の偏りによる抵抗値誤差を低減できる。尚、この際、抵抗器とパターンとの向きによっても電流分布に変化が生じる。
【0027】
上記した本発明の実施形態による角部をR面取りした角形チップ抵抗器と、従来構成に於ける角形チップ抵抗器を含んだ各種電極形状の角形チップ抵抗器との各種条件下に於ける電流分布の相違について、そのシミュレーション結果を図5乃至図25に示す。
【0028】
ここでは、測定条件として、角形チップ抵抗体の基本形状を6.35mm(L)×3.18mm(W)×4.7mm(T)、角形チップ抵抗体の下面両端に設けられる電極の基本形状を2.20mm(d)×3.18mm(W)×0.15mm(T)とした、抵抗値0.001Ω、定格電力1.0W、定格電流31.6Aの角形チップ抵抗器を測定対象とする。この角形チップ抵抗器を図5乃至図25に於いて符号Rで示し、その電極を符号Ta(Source側)、符号Tb(Sink側)で示している。また、測定周囲温度を25±5℃、測定電流をDC 1A以下、測定分解能を0.1μΩとする。
【0029】
測定を行う、角形チップ抵抗器(R)と角形チップ抵抗器(R)を含んで電流路を形成するパターン(Pa,Pb)との配置条件を図5乃至図8に示している。ここでは、角部をR面取りしていない既存の角形チップ抵抗器(R)をパターン(Pa,Pb)上に配置(回路接続)した例を併せて示している。
【0030】
図5乃至図7はそれぞれ角形チップ抵抗器(R)を回路基板に実装して測定を行う際の角形チップ抵抗器(R)に対する代表的なパターン(Pa,Pb)の配置例(パターン1〜パターン4)を示している。
【0031】
図5に示すパターン配置例は、電流が流れる向きに沿って直線上に幅狭のパターン(Pa,Pb)および角形チップ抵抗器(R)を配置したもので、パターン(Pa)の電圧印加に伴う電流がストレートに角形チップ抵抗器(R)の電極Ta(Source側)の先端側より流れ込み易い配置パターンとなっている。ここではこの図5に示す配置パターンを「パターン1」と称す。
【0032】
図6に示すパターン配置例は、電極Ta,Tbに対しパターン(Pa,Pb)を幅広形状としたもので、パターン(Pa)の電圧印加に伴う電流が角形チップ抵抗器(R)の電極Ta(Source側)の先端およびその周囲より流れ込み易い配置パターンとなっている。ここではこの図6に示す配置パターンを「パターン2」と称す。
【0033】
図7に示すパターン配置例は、並置されたパターン(Pa,Pb)の各先端部に角形チップ抵抗器(R)を配置したもので、パターン(Pa)の電圧印加に伴う電流が角形チップ抵抗器(R)を介してパターン(Pb)にUターンするような配置パターンとなっている。ここではこの図7に示す配置パターンを「パターン3」と称す。
【0034】
図8に示すパターン配置例は、延出方向を異にするパターン(Pa,Pb)に角形チップ抵抗器(R)を掛け渡したもので、パターン(Pa)の電圧印加に伴う電流がパターン(Pb)にZ方向に流れるような配置パターンとなっている。ここではこの図8に示す配置パターンを「パターン4」と称す。
【0035】
図9乃至図12はそれぞれ角部をR面取りしていない既存形状の角形チップ抵抗器(R)を上記図5乃至図7に示したパターン配置(パターン1〜パターン4)で測定した電流分布の状態を示したもので、電流密度の最も高い部分をd1、比較的高い部分をd2で示している。
【0036】
図9(a)は、角部をR面取りしていない既存形状の角形チップ抵抗器(R)を図5に示す「パターン1」で配置した際のSource側電極接合部分の電流分布を示している。この例では、角形チップ抵抗器(R)に流れ込む電流が1カ所に局部的に集中している。
【0037】
図9(b)は、既存形状の角形チップ抵抗器(R)を図5に示す「パターン1」で配置した際のSink側電極接合部分の電流分布を示している。この例では、パターン(Pb)に流れる電流が1カ所に局部的に集中している。
【0038】
図10(a)は、上記既存形状の角形チップ抵抗器(R)を図6に示す「パターン2」で配置した際のSource側電極接合部分の電流分布を示している。この例では、角形チップ抵抗器(R)に流れ込む電流が数カ所に局部的に集中している。
【0039】
図10(b)は、上記既存形状の角形チップ抵抗器(R)を図6に示す「パターン2」で配置した際のSink側電極接合部分の電流分布を示している。この例では、パターン(Pb)に流れる電流が数カ所に局部的に集中している。
【0040】
図11(a)は、上記既存形状の角形チップ抵抗器(R)を図7に示す「パターン3」で配置した際のSource側電極接合部分の電流分布を示している。この例では、角形チップ抵抗器(R)に流れ込む電流が1カ所に局部的に集中している。
【0041】
図11(b)は、上記既存形状の角形チップ抵抗器(R)を図7に示す「パターン3」で配置した際のSink側電極接合部分の電流分布を示している。この例では、パターン(Pb)に流れる電流が数カ所に局部的に集中している。
【0042】
図12(a)は、上記既存形状の角形チップ抵抗器(R)を図8に示す「パターン4」で配置した際のSource側電極接合部分の電流分布を示している。この例では、角形チップ抵抗器(R)に流れ込む電流が1カ所に局部的に集中している。
【0043】
図12(b)は、上記既存形状の角形チップ抵抗器(R)を図8に示す「パターン4」で配置した際のSink側電極接合部分の電流分布を示している。この例では、パターン(Pb)に流れる電流が1カ所に局部的に集中している。
【0044】
このように既存形状の角形チップ抵抗器(R)に於いては、図9乃至図12に示すように、何れのパターン配置(パターン1〜パターン4)に於いても、電流が1カ所若しくは数カ所に局部的に集中する電流分布となり、電流が抵抗体を介して一様に流れないことから、抵抗値に誤差が生じる。
【0045】
図13乃至図16はそれぞれ測定対象となる抵抗器の形状例を示したもので、ここでは、チップ抵抗体と電極の双方を併せて形状変化させた例(抵抗モデル1〜抵抗モデル4)を示している。図13は長円状に形成したチップ抵抗器、図14は角部を緩やかな曲形にした(半径600μmでR面取りした)チップ抵抗器、図15は本発明の第1実施形態によるR面取り(半径300μm)した角形チップ抵抗器、図16は両端を半円状に形成したチップ抵抗器である。ここでは、図13に示す長円状に形成したチップ抵抗器を「抵抗モデル1」、図14に示す角部を緩やかな曲形にしたチップ抵抗器を「抵抗モデル2」、図15に示す本発明の第1実施形態によるR面取りした角形チップ抵抗器(即ち図1および図2に示した角形チップ抵抗器10)を「抵抗モデル3」、図16に示す両端を半円状に形成したチップ抵抗器を「抵抗モデル4」と称す。
【0046】
図17乃至図24はそれぞれ上記各抵抗モデル(抵抗モデル1〜抵抗モデル4)の抵抗器を上記図5乃至図7に示したパターン配置(パターン1〜パターン4)で測定した電流分布の状態を示したもので、電流密度の最も高い部分をd1、比較的高い部分をd2で示している。
【0047】
図17は、図13に示す「抵抗モデル1」のチップ抵抗器(R)を図5に示す「パターン1」で配置した際のSource側電極接合部分の電流分布を示している。この例では「抵抗モデル1」のチップ抵抗器(R)に流れ込む電流が1カ所に局部的に集中している。
【0048】
図18は、図13に示す「抵抗モデル1」のチップ抵抗器(R)を図6に示す「パターン2」で配置した際のSource側電極接合部分の電流分布を示している。この例では、「抵抗モデル1」のチップ抵抗器(R)に比較的一様に電流が流れ込んでいる。
【0049】
図19は、図14に示す「抵抗モデル2」のチップ抵抗器(R)を図5に示す「パターン1」で配置した際のSource側電極接合部分の電流分布を示している。この例では、「抵抗モデル2」のチップ抵抗器(R)に流れ込む電流が僅かであるが1カ所に局部的に集中している。
【0050】
図20は、図14に示す「抵抗モデル2」のチップ抵抗器(R)を図6に示す「パターン2」で配置した際のSource側電極接合部分の電流分布を示している。この例では、「抵抗モデル2」のチップ抵抗器(R)に流れ込む電流が僅かであるが数カ所に局部的に集中している。
【0051】
図21は、図1および図2に示す本発明の第1実施形態による角形チップ抵抗器10、即ちここでは図15に示す「抵抗モデル3」のチップ抵抗器(R)を図5に示す「パターン1」で配置した際のSource側電極接合部分の電流分布を示している。この例では、「抵抗モデル3」のチップ抵抗器(R)に比較的一様に電流が流れ込んでいる。
【0052】
図22は、上記図15に示す「抵抗モデル3」のチップ抵抗器(R)を図6に示す「パターン2」で配置した際のSource側電極接合部分の電流分布を示している。この例では、「抵抗モデル3」のチップ抵抗器(R)に比較的一様に電流が流れ込んでいる。
【0053】
図23は、図16に示す「抵抗モデル4」のチップ抵抗器(R)を図5に示す「パターン1」で配置した際のSource側電極接合部分の電流分布を示している。この例では、「抵抗モデル4」のチップ抵抗器(R)に流れ込む電流が1カ所に局部的に集中している。
【0054】
図24は、図16に示す「抵抗モデル4」のチップ抵抗器(R)を図6に示す「パターン2」で配置した際のSource側電極接合部分の電流分布を示している。この例では、「抵抗モデル4」のチップ抵抗器(R)に流れ込む電流が1カ所に局部的に集中している。
【0055】
上記した図17乃至図24に示す各抵抗モデル(抵抗モデル1〜抵抗モデル4)の電流分布から以下の結果が得られた。
即ち、図13に示す「抵抗モデル1」では、図6に示す「パターン2」の場合、図18に示すように「抵抗モデル1」のチップ抵抗器(R)に比較的一様に電流が流れ込んでいるが、図5に示す「パターン1」の場合、図17に示すように局部的に電流が集中することから「抵抗モデル1」のチップ抵抗器(R)に一様に電流が流れない。従って、図13に示す「抵抗モデル1」のチップ抵抗器(R)は、図5に示す「パターン1」に於いて抵抗値誤差が大きい。
【0056】
図14に示す「抵抗モデル2」では、図5に示す「パターン1」、図6に示す「パターン2」の各々に於いて、図19、図20に示すように、数カ所に局部的に若干の電流の集中がみられる。この結果から、電極の角部を円弧状に面取りする場合、その半径が大きいと、「抵抗モデル1」と同様に局部的に電流が集中することがわかった。
【0057】
図16に示す「抵抗モデル4」では、図23、図24に示すように、図5に示す「パターン1」、図6に示す「パターン2」の各々に於いて、図13に示す「抵抗モデル1」と同様に、1カ所に局部的に電流の集中がみられる。この結果から、電極端を半円状にしても「抵抗モデル1」と同様に局部的に電流が集中することがわかった。
【0058】
図15に示す「抵抗モデル3」では、図5に示す「パターン1」、図6に示す「パターン2」の何れに於いても、図21、図22に示すように、局部的な電流の集中がみられず、上記した各形状の抵抗モデルの中で、最も電流分布が一様となっている。
【0059】
この「抵抗モデル3」の電流分布を更に詳しく調べるため、配線を図7に示す「パターン3」とした際の電流分布のシミュレーションを行った。この結果を図25に示している。ここでは図11に示したような電流の局部的な集中が全くみられず、電極接合部分の電流分布が一様となっていることが確認できた。
【0060】
以上の測定結果により、電極Ta,Tbの形状を「抵抗モデル3」とすることが電流の偏りによる抵抗値誤差の少なくする上で最も効果的であることがわかった。
【0061】
尚、上記した本発明に係る電極形状は、角形チップ抵抗器に限らず、高精度が要求される回路基板上の各種実装インピーダンス素子に適用可能である。
【0062】
【発明の効果】
以上詳記したように本発明によれば、抵抗器とパターンとの接合部に於ける電流分布を均一化し、抵抗器とパターンとの接合部に於ける電流の局部的な集中による電流分布の偏りをなくして、電流の局所集中による抵抗値誤差を低く抑えることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に於ける抵抗器とその抵抗器の回路基板上への実装例を示す図。
【図2】上記第1実施形態に於ける抵抗器の外観形状を示す斜視図。
【図3】本発明の第1実施形態に於ける抵抗器とその抵抗器の回路基板上への実装例を示す図。
【図4】上記第2実施形態に於ける抵抗器の外観形状を示す斜視図。
【図5】本発明の抵抗器を含んだ各種形状の抵抗器に於ける電極接合部分の電流分布をシミュレーションする際のパターン配置(パターン1)を示す図。
【図6】上記図5に関連するパターン配置(パターン2)を示す図。
【図7】上記図5に関連するパターン配置(パターン3)を示す図。
【図8】上記図5に関連するパターン配置(パターン4)を示す図。
【図9】既存の角形チップ抵抗器に於けるパターン1の電極接合部分の電流分布を示す図。
【図10】既存の角形チップ抵抗器に於けるパターン2の電極接合部分の電流分布を示す図。
【図11】既存の角形チップ抵抗器に於けるパターン3の電極接合部分の電流分布を示す図。
【図12】既存の角形チップ抵抗器に於けるパターン4の電極接合部分の電流分布を示す図。
【図13】測定対象となる抵抗器(抵抗モデル1)の外観形状を示す斜視図。
【図14】測定対象となる抵抗器(抵抗モデル2)の外観形状を示す斜視図。
【図15】測定対象となる抵抗器(抵抗モデル3)の外観形状を示す斜視図。
【図16】測定対象となる抵抗器(抵抗モデル4)の外観形状を示す斜視図。
【図17】抵抗モデル1に於けるパターン1の電極接合部分の電流分布を示す図。
【図18】抵抗モデル1に於けるパターン2の電極接合部分の電流分布を示す図。
【図19】抵抗モデル2に於けるパターン1の電極接合部分の電流分布を示す図。
【図20】抵抗モデル2に於けるパターン2の電極接合部分の電流分布を示す図。
【図21】抵抗モデル3に於けるパターン1の電極接合部分の電流分布を示す図。
【図22】抵抗モデル3に於けるパターン2の電極接合部分の電流分布を示す図。
【図23】抵抗モデル4に於けるパターン1の電極接合部分の電流分布を示す図。
【図24】抵抗モデル4に於けるパターン2の電極接合部分の電流分布を示す図。
【図25】抵抗モデル3に於けるパターン3の電極接合部分の電流分布を示す図。
【符号の説明】
10,20…抵抗器、11,21…角形チップ抵抗体(R)、12a,12b,22a,22b…電極、30…回路基板。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resistor and a circuit board used for electronic equipment.
[0002]
[Prior art]
In a rectangular chip resistor used in an electronic circuit, there is a technique for reducing resistance variation by forming a resistor in a semicircular or semi-elliptical shape instead of a rectangular shape (for example, a patent) Reference 1).
[0003]
However, this conventional technology relates to a resistor manufacturing technique for reducing the resistance value variation of the resistor itself in the resistor, and consideration is given to the resistance value variation for circuit mounting. Not.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 8-102401
[Problems to be solved by the invention]
As described above, conventionally, in a resistor used in an electronic circuit, even though there is a resistor manufacturing technique for reducing the resistance value variation of the resistor itself, the resistance value variation in the circuit mounting is reduced. There is a problem that there is no effective technique for reduction.
[0006]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a resistor with a small resistance error and a circuit board that can reduce variations in resistance on circuit mounting.
[0007]
[Means for Solving the Problems]
In the present invention, in a resistor provided with a rectangular electrode, by specifying the shape of the electrode or the shape of the resistor including the electrode, variation in resistance value in circuit mounting is reduced. It is characterized by.
[0008]
That is, the present invention is characterized in that in a resistor provided with a rectangular electrode in the element body, at least a tip corner portion of the electrode on the side where current flows is rounded (that is, cut into an arc shape). To do. As a specific example, in a rectangular chip resistor in which a pair of rectangular electrodes are provided at both ends of the same surface of the rectangular chip resistor, the corners of the electrodes or the corners of the electrodes and the resistors are rounded off. Further, the present invention is characterized in that an error in resistance value due to local concentration of the current flowing through the resistor locally at the corner of the resistor is suppressed.
[0009]
Also, the present invention provides each of the patterns and resistors that form a current path in a circuit board in which a resistor is interposed between a pattern to which a voltage is applied and a pattern in which a current flows according to the applied voltage. In order to make the current distribution in the joint portion uniform, the resistor is provided with a rectangular electrode with a rounded chamfered corner, and the resistor and each pattern are joined and soldered via this electrode. It is characterized by that. This makes the current distribution at the junction between the resistor and the pattern uniform, eliminates the bias of the current distribution due to the local concentration of the current at the junction between the resistor and the pattern, and localizes the current. The resistance value error due to can be kept low.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, a resistor and its mounting example in the first embodiment of the present invention will be described with reference to FIGS. 1 (a) and 1 (b) and FIG.
[0011]
FIGS. 1A, 1B and 2 show the configuration of the rectangular chip resistor in the first embodiment of the present invention, respectively. FIG. 1A is a plan view and FIG. Is a side view, and FIG. 2 is an external perspective view.
[0012]
The resistor 10 according to the first embodiment of the present invention includes a rectangular chip resistor 11 (R) having a substantially rectangular parallelepiped shape and a pair of rectangular electrodes 12 a provided at both ends of the lower surface of the resistor 11 (R). , 12b.
[0013]
In the first embodiment of the present invention, each corner of a rectangular chip resistor 11 (R) constituting the resistor 10 and a pair of electrodes 12 a and 12 b provided at both ends of the lower surface of the resistor 11 (R). As shown in the figure, each part is R chamfered (arc chamfered).
[0014]
As shown in FIG. 1B, the resistor 10 having the corners of the rectangular chip resistor 11 (R) and the pair of electrodes 12a and 12b having an R chamfer is formed on the lower surface of the rectangular chip resistor 11 (R). The pair of electrodes 12 a and 12 b provided are mounted on the circuit board 30 by being joined to the patterns Pa and Pb provided on the circuit board 30 by, for example, solder. At this time, the patterns Pa and Pb of the circuit board 30 to which the electrodes 12a and 12b of the resistor 10 are joined are wider than the electrodes 12a and 12b, and the electrodes 12a and 12b have a pattern Pa, Bonded to Pb.
[0015]
Thus, the current flowing through the resistor 10 is locally concentrated on the corners of the resistor 10 by the configuration in which the corners of the rectangular chip resistor 11 (R) and the pair of electrodes 12 a and 12 b are chamfered. The error of the resistance value due to this can be suppressed.
[0016]
In particular, when the electrodes and the resistor are left in a rectangular shape as in a conventional rectangular chip resistor, for example, when a current due to a rectangular voltage application flows into the resistor, the current flows in (source side). In the electrode portion of the electrode, the current is concentrated at the corners of the electrode, and the current distribution due to the local concentration of the current is significantly biased, and the current does not flow uniformly into the resistor. A value error occurs.
[0017]
At this time, as in the above-described embodiment, the corners of the rectangular chip resistor 11 (R) and the pair of electrodes 12a and 12b are configured to be chamfered, thereby eliminating the above-described current distribution bias. Current flows uniformly through the resistor, and a resistance value error due to current distribution bias can be reduced.
[0018]
Therefore, the above-described effect can be expected by chamfering the corner on the side where current flows only for the source side electrode (for example, 12a).
[0019]
On the current flow side (sink side), a resistance value error due to current distribution deviation occurs as in the source side, but the electrodes 12a and 12b provided on the rectangular chip resistor 11 (R). By adopting a configuration in which each corner portion is chamfered, the above-described current distribution bias is eliminated even on the sink side, and a resistance value error due to the current distribution bias can be reduced.
[0020]
Note that the current distribution at the electrode junction at this time varies depending on the direction of the resistor and the pattern. A difference in current distribution by simulation between the rectangular chip resistor in the conventional configuration based on this and the rectangular chip resistor according to the embodiment of the present invention will be described later with reference to FIGS.
[0021]
Next, a resistor and a mounting example thereof according to the second embodiment of the present invention will be described with reference to FIGS. 3 (a) and 3 (b) and FIG.
[0022]
FIGS. 3 (a), 3 (b) and 4 show the configuration of the rectangular chip resistor in the second embodiment of the present invention. FIG. 3 (a) is a plan view and FIG. 3 (b). Is a side view, and FIG. 4 is an external perspective view.
[0023]
The resistor 20 according to the second embodiment of the present invention includes a rectangular chip resistor 21 (R) having a substantially rectangular parallelepiped shape, and a pair of rectangular electrodes 22 a provided at both ends of the lower surface of the resistor 21 (R). , 22b.
[0024]
In the second embodiment of the present invention, the rectangular chip resistor 21 (R) constituting the resistor 20 remains rectangular as in the prior art, and the rectangular chip resistor 21 (R) constituting the resistor 20 is used. The corners of the pair of electrodes 22a and 22b provided at both ends of the lower surface of FIG.
[0025]
As shown in FIG. 3 (b), the resistor 20 in which the corners of the pair of electrodes 22a and 22b provided at both ends of the lower surface of the rectangular chip resistor 21 (R) are chamfered has a rectangular chip resistor 21 (R The pair of electrodes 22a and 22b provided on the lower surface of () is joined to the patterns Pa and Pb provided on the circuit board 30 by, for example, soldering, thereby mounting on the circuit board 30. At this time, the patterns Pa and Pb of the circuit board 30 to which the electrodes 22a and 22b of the resistor 10 are joined are wider than the electrodes 22a and 22b, and the electrodes 22a and 22b Bonded to Pb.
[0026]
As described above, the corners of the pair of electrodes 22a and 22b provided on the rectangular chip resistor 21 (R) are chamfered so that the corners of the electrodes 22a and 22b are joined to the patterns Pa and Pb. The error of the resistance value due to the current concentrated locally on the corners of the electrodes 22a and 22b can be suppressed. In particular, when the electrodes are left in a rectangular shape as in a conventional rectangular chip resistor, for example, when current due to rectangular voltage application flows into the resistor, the source side electrode portion into which the current flows flows. Since the current concentrates on the corners of the electrodes and the current does not flow uniformly into the electrodes 22a and 22b of the rectangular chip resistor 21 (R), a resistance value error occurs due to the bias of the current distribution. At this time, as in the above-described embodiment, each corner portion of the pair of electrodes 22a and 22b provided on the rectangular chip resistor 11 (R) is configured to have a chamfered shape so that the current distribution is biased. As a result, current flows uniformly through the resistor, and a resistance value error due to current distribution bias can be reduced. Further, on the sink side, as in the above-mentioned source side, a resistance value error occurs due to the bias of the current distribution. However, the current distribution described above can be obtained by making each corner of the electrodes 22a and 22b R-chamfered. The resistance value error due to the current distribution bias can be reduced. At this time, the current distribution also changes depending on the direction of the resistor and the pattern.
[0027]
Current distribution under various conditions of the above-described rectangular chip resistor having a rounded chamfered portion according to the embodiment of the present invention and various chip shapes including the rectangular chip resistor in the conventional configuration. The simulation results of these differences are shown in FIGS.
[0028]
Here, as a measurement condition, the basic shape of the square chip resistor is 6.35 mm (L) × 3.18 mm (W) × 4.7 mm (T), and the basic shape of the electrodes provided at both ends of the lower surface of the square chip resistor. Is a square chip resistor having a resistance value of 0.001Ω, a rated power of 1.0 W, and a rated current of 31.6 A, and 2.20 mm (d) × 3.18 mm (W) × 0.15 mm (T). To do. This rectangular chip resistor is indicated by a symbol R in FIGS. 5 to 25, and its electrode is indicated by a symbol Ta (Source side) and a symbol Tb (Sink side). The measurement ambient temperature is 25 ± 5 ° C., the measurement current is DC 1 A or less, and the measurement resolution is 0.1 μΩ.
[0029]
FIG. 5 to FIG. 8 show the arrangement conditions of the rectangular chip resistor (R) and the pattern (Pa, Pb) that includes the rectangular chip resistor (R) and forms the current path for measurement. Here, an example is shown in which an existing square chip resistor (R) whose corners are not rounded is arranged (circuit connected) on the pattern (Pa, Pb).
[0030]
FIGS. 5 to 7 are examples of arrangement of representative patterns (Pa, Pb) with respect to the rectangular chip resistor (R) when the rectangular chip resistor (R) is mounted on a circuit board for measurement (Pattern 1 to Pattern 2). Pattern 4) is shown.
[0031]
In the pattern arrangement example shown in FIG. 5, narrow patterns (Pa, Pb) and square chip resistors (R) are arranged on a straight line along the direction of current flow. The arrangement pattern is such that the accompanying current easily flows straight from the tip side of the electrode Ta (Source side) of the square chip resistor (R). Here, the arrangement pattern shown in FIG. 5 is referred to as “pattern 1”.
[0032]
In the pattern arrangement example shown in FIG. 6, the pattern (Pa, Pb) has a wide shape with respect to the electrodes Ta, Tb, and the current accompanying the voltage application of the pattern (Pa) is the electrode Ta of the rectangular chip resistor (R). The arrangement pattern is easier to flow from the tip of the (Source side) and its surroundings. Here, the arrangement pattern shown in FIG. 6 is referred to as “pattern 2”.
[0033]
In the pattern arrangement example shown in FIG. 7, a square chip resistor (R) is arranged at each tip portion of the juxtaposed patterns (Pa, Pb), and the current accompanying the voltage application of the pattern (Pa) is a square chip resistance. The arrangement pattern makes a U-turn to the pattern (Pb) through the vessel (R). Here, the arrangement pattern shown in FIG. 7 is referred to as “pattern 3”.
[0034]
The pattern arrangement example shown in FIG. 8 is a pattern in which square chip resistors (R) are crossed over patterns (Pa, Pb) having different extending directions, and the current accompanying the voltage application of the pattern (Pa) is the pattern ( Pb) is an arrangement pattern that flows in the Z direction. Here, the arrangement pattern shown in FIG. 8 is referred to as “pattern 4”.
[0035]
FIGS. 9 to 12 show current distributions measured by the pattern arrangements (pattern 1 to pattern 4) shown in FIGS. 5 to 7 with respect to a square chip resistor (R) having an existing shape whose corners are not chamfered. The state is shown, and the portion having the highest current density is indicated by d1, and the relatively high portion is indicated by d2.
[0036]
FIG. 9A shows the current distribution in the source-side electrode joint portion when the existing-shaped square chip resistor (R) whose corners are not rounded on the chamfer is arranged in the “pattern 1” shown in FIG. Yes. In this example, the current flowing into the rectangular chip resistor (R) is concentrated locally in one place.
[0037]
FIG. 9B shows the current distribution in the sink-side electrode junction portion when the existing-shaped square chip resistor (R) is arranged in the “pattern 1” shown in FIG. In this example, the current flowing through the pattern (Pb) is concentrated locally in one place.
[0038]
FIG. 10A shows the current distribution in the source-side electrode junction portion when the above-explained rectangular chip resistor (R) is arranged in the “pattern 2” shown in FIG. In this example, the current flowing into the square chip resistor (R) is concentrated locally at several locations.
[0039]
FIG. 10B shows the current distribution in the sink-side electrode junction portion when the above-explained rectangular chip resistor (R) is arranged in the “pattern 2” shown in FIG. In this example, the current flowing through the pattern (Pb) is concentrated locally in several places.
[0040]
FIG. 11A shows the current distribution in the source-side electrode junction portion when the above-described existing rectangular chip resistor (R) is arranged in the “pattern 3” shown in FIG. In this example, the current flowing into the rectangular chip resistor (R) is concentrated locally in one place.
[0041]
FIG. 11B shows the current distribution in the sink-side electrode junction portion when the above-explained rectangular chip resistor (R) is arranged in the “pattern 3” shown in FIG. In this example, the current flowing through the pattern (Pb) is concentrated locally in several places.
[0042]
FIG. 12A shows the current distribution in the source-side electrode junction portion when the above-explained rectangular chip resistor (R) is arranged in the “pattern 4” shown in FIG. In this example, the current flowing into the rectangular chip resistor (R) is concentrated locally in one place.
[0043]
FIG. 12B shows a current distribution in the sink side electrode junction portion when the above-explained rectangular chip resistor (R) is arranged in the “pattern 4” shown in FIG. In this example, the current flowing through the pattern (Pb) is concentrated locally in one place.
[0044]
As described above, in the square chip resistor (R) having the existing shape, as shown in FIGS. 9 to 12, in any pattern arrangement (Pattern 1 to Pattern 4), the current is at one place or several places. Since the current distribution is locally concentrated on the current and the current does not flow uniformly through the resistor, an error occurs in the resistance value.
[0045]
FIG. 13 to FIG. 16 show examples of the shape of the resistor to be measured. Here, examples of changing the shape of both the chip resistor and the electrode (resistance model 1 to resistance model 4) are shown. Show. 13 is a chip resistor formed in an oval shape, FIG. 14 is a chip resistor whose corners are gently curved (R chamfered at a radius of 600 μm), and FIG. 15 is an R chamfer according to the first embodiment of the present invention. FIG. 16 shows a chip resistor having a semicircular shape at both ends. Here, the chip resistor formed in the shape of an ellipse shown in FIG. 13 is “Resistance Model 1”, the chip resistor shown in FIG. 14 having a gently curved corner is “Resistance Model 2”, and FIG. The R-chamfered rectangular chip resistor (that is, the rectangular chip resistor 10 shown in FIGS. 1 and 2) according to the first embodiment of the present invention is formed as “resistance model 3”, and both ends shown in FIG. The chip resistor is referred to as “resistance model 4”.
[0046]
FIG. 17 to FIG. 24 show the state of current distribution when the resistors of the respective resistance models (resistance model 1 to resistance model 4) are measured by the pattern arrangements (pattern 1 to pattern 4) shown in FIG. 5 to FIG. In the figure, a portion with the highest current density is indicated by d1, and a relatively high portion is indicated by d2.
[0047]
FIG. 17 shows a current distribution in the source-side electrode junction portion when the chip resistor (R) of “resistance model 1” shown in FIG. 13 is arranged in “pattern 1” shown in FIG. In this example, the current flowing into the chip resistor (R) of “resistance model 1” is concentrated locally in one place.
[0048]
FIG. 18 shows the current distribution in the source-side electrode junction when the chip resistor (R) of “resistance model 1” shown in FIG. 13 is arranged in “pattern 2” shown in FIG. In this example, current flows relatively uniformly into the chip resistor (R) of “resistance model 1”.
[0049]
FIG. 19 shows a current distribution in the source-side electrode junction portion when the chip resistor (R) of “resistance model 2” shown in FIG. 14 is arranged in “pattern 1” shown in FIG. In this example, the current flowing into the chip resistor (R) of “Resistance Model 2” is small but concentrated locally in one place.
[0050]
FIG. 20 shows a current distribution in the source-side electrode junction portion when the chip resistor (R) of “resistance model 2” shown in FIG. 14 is arranged in “pattern 2” shown in FIG. In this example, a small amount of current flows into the chip resistor (R) of “resistance model 2”, but it is concentrated locally in several places.
[0051]
21 shows the rectangular chip resistor 10 according to the first embodiment of the present invention shown in FIGS. 1 and 2, ie, the chip resistor (R) of the “resistance model 3” shown in FIG. The current distribution of the source side electrode joint portion when arranged in the “pattern 1” is shown. In this example, current flows relatively uniformly into the chip resistor (R) of “resistance model 3”.
[0052]
FIG. 22 shows a current distribution in the source-side electrode junction portion when the chip resistor (R) of “resistance model 3” shown in FIG. 15 is arranged in “pattern 2” shown in FIG. In this example, current flows relatively uniformly into the chip resistor (R) of “resistance model 3”.
[0053]
FIG. 23 shows a current distribution in the source-side electrode junction portion when the chip resistor (R) of “resistance model 4” shown in FIG. 16 is arranged in “pattern 1” shown in FIG. In this example, the current flowing into the chip resistor (R) of “resistance model 4” is concentrated locally in one place.
[0054]
FIG. 24 shows the current distribution of the source-side electrode junction when the chip resistor (R) of “resistance model 4” shown in FIG. 16 is arranged in “pattern 2” shown in FIG. In this example, the current flowing into the chip resistor (R) of “resistance model 4” is concentrated locally in one place.
[0055]
The following results were obtained from the current distribution of each resistance model (resistance model 1 to resistance model 4) shown in FIGS.
That is, in the “resistance model 1” shown in FIG. 13, in the case of the “pattern 2” shown in FIG. 6, as shown in FIG. 18, a current is relatively uniformly applied to the chip resistor (R) of the “resistance model 1”. In the case of “Pattern 1” shown in FIG. 5, the current is concentrated locally as shown in FIG. 17, so that the current flows uniformly to the chip resistor (R) of “Resistance Model 1”. Absent. Therefore, the chip resistor (R) of “resistance model 1” shown in FIG. 13 has a large resistance value error in “pattern 1” shown in FIG.
[0056]
In “Resistance Model 2” shown in FIG. 14, in each of “Pattern 1” shown in FIG. 5 and “Pattern 2” shown in FIG. 6, as shown in FIG. 19 and FIG. Current concentration. From this result, it was found that when the corner of the electrode is chamfered in an arc shape, if the radius is large, the current is concentrated locally as in the “resistance model 1”.
[0057]
In the “resistance model 4” shown in FIG. 16, as shown in FIGS. 23 and 24, in each of the “pattern 1” shown in FIG. 5 and the “pattern 2” shown in FIG. Similar to “Model 1”, current concentration is observed locally at one location. From this result, it was found that even if the electrode ends were semicircular, the current was concentrated locally as in the “resistance model 1”.
[0058]
In the “resistance model 3” shown in FIG. 15, in both “pattern 1” shown in FIG. 5 and “pattern 2” shown in FIG. 6, as shown in FIGS. Concentration is not observed, and the current distribution is the most uniform among the resistance models of each shape described above.
[0059]
In order to investigate the current distribution of the “resistance model 3” in more detail, a simulation of the current distribution was performed when the wiring was “pattern 3” shown in FIG. The result is shown in FIG. Here, no local concentration of current as shown in FIG. 11 was observed, and it was confirmed that the current distribution in the electrode junction portion was uniform.
[0060]
From the above measurement results, it was found that the shape of the electrodes Ta and Tb being “resistance model 3” is most effective in reducing the resistance value error due to the current bias.
[0061]
The above-described electrode shape according to the present invention is not limited to a square chip resistor, but can be applied to various mounting impedance elements on a circuit board where high accuracy is required.
[0062]
【The invention's effect】
As described above in detail, according to the present invention, the current distribution at the junction between the resistor and the pattern is made uniform, and the current distribution due to the local concentration of the current at the junction between the resistor and the pattern is reduced. The bias can be eliminated, and the resistance value error due to the local concentration of current can be kept low.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of mounting a resistor and a resistor on a circuit board in the first embodiment of the present invention.
FIG. 2 is a perspective view showing an external shape of a resistor in the first embodiment.
FIG. 3 is a diagram showing an example of mounting the resistor and the resistor on the circuit board in the first embodiment of the present invention.
FIG. 4 is a perspective view showing an external shape of a resistor in the second embodiment.
FIG. 5 is a diagram showing a pattern arrangement (Pattern 1) when simulating the current distribution at the electrode joint portion in resistors of various shapes including the resistor of the present invention.
6 is a diagram showing a pattern arrangement (pattern 2) related to FIG.
7 is a diagram showing a pattern arrangement (pattern 3) related to FIG.
8 is a diagram showing a pattern arrangement (pattern 4) related to FIG.
FIG. 9 is a diagram showing a current distribution in an electrode junction portion of a pattern 1 in an existing square chip resistor.
FIG. 10 is a diagram showing a current distribution in an electrode junction portion of a pattern 2 in an existing square chip resistor.
FIG. 11 is a diagram showing a current distribution in an electrode junction portion of a pattern 3 in an existing square chip resistor.
FIG. 12 is a diagram showing a current distribution in an electrode junction portion of a pattern 4 in an existing square chip resistor.
FIG. 13 is a perspective view showing the external shape of a resistor (resistance model 1) to be measured.
FIG. 14 is a perspective view showing an external shape of a resistor (resistance model 2) to be measured.
FIG. 15 is a perspective view showing an external shape of a resistor (resistance model 3) to be measured.
FIG. 16 is a perspective view showing an external shape of a resistor (resistance model 4) to be measured.
FIG. 17 is a diagram showing a current distribution at an electrode junction portion of pattern 1 in resistance model 1;
FIG. 18 is a diagram showing a current distribution in an electrode junction portion of a pattern 2 in the resistance model 1;
FIG. 19 is a diagram showing a current distribution at an electrode junction portion of pattern 1 in resistance model 2;
20 is a diagram showing a current distribution at an electrode junction portion of a pattern 2 in the resistance model 2. FIG.
FIG. 21 is a diagram showing a current distribution in an electrode junction portion of a pattern 1 in a resistance model 3;
FIG. 22 is a diagram showing a current distribution in an electrode junction portion of a pattern 2 in the resistance model 3;
FIG. 23 is a diagram showing a current distribution at an electrode junction portion of a pattern 1 in the resistance model 4;
FIG. 24 is a diagram showing a current distribution in an electrode junction portion of a pattern 2 in the resistance model 4;
FIG. 25 is a diagram showing a current distribution at an electrode junction portion of a pattern 3 in the resistance model 3;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10,20 ... Resistor, 11, 21 ... Rectangular chip resistor (R), 12a, 12b, 22a, 22b ... Electrode, 30 ... Circuit board.

Claims (7)

素子本体に矩形状の電極を設けた抵抗器に於いて、前記電極の少なくとも電流が流れ込む側の先端角部をR面取りしたことを特徴とする抵抗器。A resistor in which a rectangular electrode is provided on an element body, wherein at least a tip corner portion of the electrode on the side where current flows is rounded. 前記素子本体は角形チップ抵抗体であり、当該角形チップ抵抗体の同一面両端に一対の電極を設けた請求項1記載の抵抗器。The resistor according to claim 1, wherein the element body is a rectangular chip resistor, and a pair of electrodes are provided at both ends of the same surface of the rectangular chip resistor. 前記電極すべての角部をR面取りした請求項1または2記載の抵抗器。The resistor according to claim 1 or 2, wherein corners of all the electrodes are rounded. 前記角形チップ抵抗体の角部をR面取りした請求項2記載の抵抗器。The resistor according to claim 2, wherein a corner portion of the square chip resistor is rounded. 電圧が印加される第1のパターンと、
前記第1の回路パターンの印加電圧による電流が流れる第2のパターンと、
角部がR面取りされた矩形状の一対の電極を有し、前記電極の一方を前記第1のパターンに接合し、前記電極の他方を前記第2のパターンに接合した抵抗器とを具備したことを特徴とする回路基板。
A first pattern to which a voltage is applied;
A second pattern in which a current by an applied voltage of the first circuit pattern flows;
A pair of rectangular electrodes whose corners are rounded, and one of the electrodes is joined to the first pattern, and the other of the electrodes is joined to the second pattern. A circuit board characterized by that.
前記抵抗器は、角形チップ抵抗体の同一面両端に一対の電極を設けて構成される請求項5記載の回路基板。The circuit board according to claim 5, wherein the resistor is configured by providing a pair of electrodes at both ends of the same surface of the rectangular chip resistor. 前記角形チップ抵抗体は角部がR面取りされたことを特徴とする請求項6記載の回路基板。The circuit board according to claim 6, wherein the square chip resistor has a rounded chamfer.
JP2003148232A 2003-05-26 2003-05-26 Resistors and circuit boards Expired - Fee Related JP3688691B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003148232A JP3688691B2 (en) 2003-05-26 2003-05-26 Resistors and circuit boards
TW093107789A TW200502996A (en) 2003-05-26 2004-03-23 Resistor and circuit board
CN 200410032939 CN1574114A (en) 2003-05-26 2004-04-16 Resistor and circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003148232A JP3688691B2 (en) 2003-05-26 2003-05-26 Resistors and circuit boards

Publications (2)

Publication Number Publication Date
JP2004356110A JP2004356110A (en) 2004-12-16
JP3688691B2 true JP3688691B2 (en) 2005-08-31

Family

ID=34044721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003148232A Expired - Fee Related JP3688691B2 (en) 2003-05-26 2003-05-26 Resistors and circuit boards

Country Status (3)

Country Link
JP (1) JP3688691B2 (en)
CN (1) CN1574114A (en)
TW (1) TW200502996A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5685411B2 (en) * 2010-10-01 2015-03-18 京セラディスプレイ株式会社 Touch panel
JP6892339B2 (en) * 2012-01-06 2021-06-23 ローム株式会社 Resistor
JP2013157596A (en) * 2012-01-06 2013-08-15 Rohm Co Ltd Chip resistor, and method for manufacturing chip resistor

Also Published As

Publication number Publication date
JP2004356110A (en) 2004-12-16
TW200502996A (en) 2005-01-16
CN1574114A (en) 2005-02-02

Similar Documents

Publication Publication Date Title
CN109313218B (en) Mounting structure and mounting substrate for shunt resistor
TW202029228A (en) Resistor having low temperature coefficient of resistance
WO2016035256A1 (en) Shunt resistor
WO2021220895A1 (en) Current detection device
JP4403428B2 (en) Printed wiring board
JPH06186254A (en) Chip-type resistor for current detection
JP3688691B2 (en) Resistors and circuit boards
JP4056445B2 (en) Metal resistor
CN104376938B (en) Resistance device
JP2005072268A5 (en)
JP2006112868A (en) Resistor for current detection
JPH0325994A (en) Hybrid integrated circuit
JP6724459B2 (en) Magnetic sensor
KR20090000596U (en) Shunt Resistor Structures Used for Current Measurement
JP2005164469A (en) Resistance apparatus for detecting electric current and its manufacturing method
JP2002237401A (en) Resistor
JP2001358283A (en) Current shunt and composite semiconductor device comprising it
JP2008187159A (en) Pad pattern for printed wiring board, and method for detecting current or voltage
JP2009008548A (en) Printed circuit board and electronic apparatus
JP4529597B2 (en) Detection resistor mounting board
WO2022070623A1 (en) Jumper element, shunt resistor device and method for adjusting charateristics of shunt resistor device for current detection
JPH06350159A (en) Magnetic sensor
JPS595937Y2 (en) Composite parts network
JPH02148801A (en) 3-terminal type thick film resistor and trimming method therefor
JP2004247506A (en) Resistor circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050608

LAPS Cancellation because of no payment of annual fees