JP3649877B2

JP3649877B2 - 時分割多重システムにおけるハイブリッドタイムスロット及びサブタイムスロット動作

Info

Publication number: JP3649877B2
Application number: JP27633397A
Authority: JP
Inventors: ダブリュ．ペティノーマン; エー．スミスマイケル; エー．スペンサーダグラス
Original assignee: ルーセントテクノロジーズインコーポレーテッド
Priority date: 1996-10-10
Filing date: 1997-10-09
Publication date: 2005-05-18
Anticipated expiration: 2017-10-09
Also published as: EP0836358A3; EP0836358B1; CA2210841A1; CA2210841C; JPH10136477A; DE69734864D1; US5862131A; EP0836358A2; DE69734864T2

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に時分割多重（ＴＤＭ）システムに関し、特にＴＤＭ通信交換システムに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
時分割多重化は、一般に、最新の通信交換システムの交換機に使用されている。その一例は、ルーセントテクノロジーズインクのＤｅｆｉｎｉｔｙＲ構内交換機（ＰＢＸ）のＴＤＭバスである。最新のアプリケーションやテクノロジーは、このような既存のＴＤＭシステムのバス容量を急速に使い尽くしてしまう。例えば、マルチメディア通信は、ラインポートまたは中継線ポート当たり多数のタイムスロットを使用するが、最新のハードウェアテクノロジーは、ポートが各ポート回路パックを介して実行されるのを絶えず可能にする。したがって、ＴＤＭシステムのバス容量を増加させることが必要である。
【０００３】
ＴＤＭバス容量を増加させる方法の１つは、バスをより早く、すなわちより高いクロック速度で、走らせることである。この方法は、ＴＤＭバスに接続してそれを使用する全ての回路パックの最新設計を必要とする。これは大規模な開発とコスト増加になる。したがって、この方法は、既存のシステムによる互換性が必要とされない新しいシステム設計においてのみ、使用に適している。
【０００４】
ＴＤＭバス容量を増加させる第２の方法は、より高速のマルチフェーズクロック分配を既存のＴＤＭバスに追加することである。この方法は、既存の回路パックが従来の動作のために既存のクロックを使用するのを可能にすると共に、新しい回路パックが、多数のサブタイムスロット転送が１タイムスロットにおいて生じるサブタイムスロット動作のために新しい多相クロックを使用するのを可能にする。このような方法の一例は、米国特許第４，６５６，６２７号に開示されている。この方法は、新しいバスバックプレーン及びクロック発生回路を必要とし、既存システムのグレードアップを難しくかつ高価にさせる。したがって、技術があまりない者には、既存のシステムに容易に再適合すると共に、既存のポート回路パック及びバスバックプレーンの動作と干渉せずかつそれらの変更を要しない、ＴＤＭシステムのバス容量を増加させる方法である。
【０００５】
【課題を解決するための手段】
本発明は、従来技術の欠点を解決してその要求を満足させることに向けられている。本発明によれば、ポート回路は、従来のタイムスロット動作を遂行するばかりでなく、外部の支援なしにサブタイムスロット動作を遂行するように設計される。例えば、周波数乗算されたフェーズロックループ（ＰＬＬ）等のクロック周波数乗算器と、ＰＬＬ駆動式有限状態装置等の乗算器駆動式サブタイムスロット動作回路が、新しいポート回路パックに組み込まれる。クロック周波数乗算機及びサブタイムスロット動作回路は、１タイムスロットにおける多数のＴＤＭバス転送を遂行するのに必要な追加の制御信号の全てを発生する。サブタイムスロット動作は、過タイムスロットを基礎として機能付与され、それにより、サブタイムスロット動作は同一ＴＤＭバス上の標準動作と共存することができる。また、それは、新しいポート回路パックが従来のポート回路パックと共に標準的なタイムスロット動作に従事するのを可能にする。新しいポート回路パックは、既存のポート回路パック及びＴＤＭバスバックプレーンと干渉することなくまたはそれらのいかなる変更も必要とすることなく動作する。したがって、既存のＴＤＭシステムへの再適合とそのアップグレードは、簡単であり、遂行が比較的安価である。
【０００６】
一般に本発明の一態様によれば、交換システムは、各々が予め決められた持続時間を有する複数のタイムスロットを定義するＴＤＭ交換機と、前記交換機に接続され、各々がいずれかの１タイムスロットの間前記交換機を介して１つだけの情報転送を遂行する複数の第１の（従来の）ポート回路と、前記交換機に接続され、各々が、（ａ）いずれかの１タイムスロットの間前記交換機を介して１つだけの情報転送か、または（ｂ）１タイムスロットの間前記交換機を介して複数回の情報転送を遂行するように、いずれかの１サブタイムスロットの間前記交換構造を介して１つの情報転送かのどちらかを選択的に遂行するために、各々の前記タイムスロットの間複数のサブタイムスロットを定義する複数の第２のポート回路とからなる。したがって、サブタイムスロット機能付与されたポート回路は、好適に、ＴＤＭ交換システムにおけるハイブリッドタイムスロット及びサブタイムスロット動作が可能である。サブタイムスロット機能付与されたポート回路は、第１のポート回路と共に１タイムスロットの間交換機を介して１つの転送を遂行し、それにより、第１のポート回路と互換性があり、また、他のサブタイムスロット機能付与されたポート回路と共に１サブタイムスロットの間交換機を介して１つの転送を遂行し、それにより、ＴＤＭ交換機の転送処理量を増加させる。
【０００７】
好適には、交換システムは、全ポート回路へのタイムスロットを定義する第１のクロック信号を運び、サブタイムスロット機能付与されたポート回路は、受信した第１のクロック信号を乗算して、それからサブタイムスロットを定義する第２のクロック信号を発生する。したがって、サブタイムスロット機能付与されたポート回路は、交換システムが従来のポート回路に従来提供している支援以外の交換システムからのどんな支援もなしに、サブタイムスロット動作を遂行する。また、好適には、サブタイムスロット機能付与されたポート回路は、あるタイムスロットの複数のサブタイムスロットをそのタイムスロットと同期させ、それにより、タイムスロットの時間境界がサブタイムスロット転送により邪魔されないことを確実にする装置を含む。さらに、好適には、サブタイムスロット機能付与されたポート回路は、有限状態装置を使用して、サブタイムスロット同作用の制御信号を発生させる。有限状態装置は、制御メカニズムのリソース効率的な比較的安価な実行となる。好適には、有限状態装置は、その状態の一部として同期化装置を実行し、それにより、この機能を実行するための別個の回路の必要性をなくしている。
【０００８】
本発明のこれら及び他の利点及び特徴は、図面と共に行われる本発明の実施例の以下の説明からより明らかになるだろう。
【０００９】
【発明の実施の形態】
図１は、本発明の一実施例１０８を組み込んだ例示的なＴＤＭ通信交換システム１００を示す。交換システム１００は、例えば、ルーセントテクノロジーズインクのＤｅｆｉｎｉｔｙ（登録商標）ＰＢＸである。交換システム１００は制御プロセッサ１０１、メモリ１０２及び網インターフェース１０３からなり、これらはメモリバスで相互接続されている。網インターフェース１０３は、プロセッサ１０１に時分割多重化（ＴＤＭ）バス１０５へのアクセスを提供する。ＴＤＭバス１０５は交換システム１００の通信交換媒体−−交換機−−として役立つ。ＤｅｆｉｎｉｔｙＰＢＸでは、ＴＤＭバス１０５は、並列に動作すると共に、各々がＴＤＭバス１０５の半分の容量（タイムスロット）を有する２つのＴＤＭバス（Ａ＋Ｂ）からなる。制御プロセッサ１０１は、交換システム１００の動作を制御すると共に通信機能を実行する。通信機能には、呼処理や、ＴＤＭバス１０５に接続された個々のポート回路１０６及び１０８で使用されるＴＤＭバス１０５のタイムスロットの割り当てが含まれる。その機能を実行するために、プロセッサ１０１は、ＴＤＭバス１０５を介して、ポート回路１０６及び１０８と、それに接続された通信線及び中継線１０７と通信する。ポート回路１０６及び１０８は、従来のポート回路１０６及びサブタイムスロットポート回路１０８を含む。サブタイムスロットポート回路１０８は本発明の原理に従って構成される。
【００１０】
ＤｅｆｉｎｉｔｙＰＢＸの従来のポート回路１０６は、サニティアンドコントロールインターフェース（ＳＡＫＩ）と、ＴＤＭバス用スイッチカンファレンサー及び集中ハイウェイ（ＳＣＯＴＣＨ）と、一対の集中ハイウェイとによってＴＤＭバス１０５に接続され、インターフェースされている。ＳＡＫＩは、ＴＤＭバス１０５を介して制御プロセッサ１０１と制御メッセージをやり取りする。ＳＡＫＩは、標準システム１００制御メッセージをＴＤＭバス１０５の通信プロトコルに変換したり、ＴＤＭバス１０５の通信プロトコルから標準システム１００制御メッセージを変換したりする。ＳＡＫＩは、ＴＤＭバス１０５からのメッセージの受信に基づいて中断を生じ、中断の受信に応答してＴＤＭバス１０５への出力用のメッセージを受け入れる。ＳＣＯＴＣＨは、集中ハイウェイとＴＤＭバス１０５の間で多数の音声及び／またはデータ通信チャンネルを接続する集中／集中解除装置である。ＳＣＯＴＣＨは、第１の集中ハイウェイを介して集中のための多数のチャンネルを受信し、集中解除されたチャンネルを第２の集中ハイウェイ上に出力する。各集中ハイウェイは、各々の反復フレームにおいて６４チャンネルまで適応する従来の受動シリアルＴＤＭバスである。
【００１１】
サブタイムスロットポート回路１０８では、従来のポート回路１０６のＳＣＯＴＣＨと集中ハイウェイは図２に示される回路で置換される。ポート回路１０８は、ＴＤＭＡバッファ２００及びＴＤＭＢバッファ２０１でＴＤＭバスのデータ線２０９に接続される。バッファ２００及び２０１は、ＴＤＭバス１０５のタイムスロットへ／からデータ及び制御情報のバイトを送信／受信する。ＤｅｆｉｎｉｔｙＰＢＸでは、ＴＤＭＡバッファ２００は、ＴＤＭバス１０５を構成する２つのバスのうちの一方のデータ線に接続し、ＴＤＭＢバッファ２０１は、ＴＤＭバス１０５を構成する２つのバスのうちの他方のデータ線に接続する。回路１０８の内部で、バッファ２００及び２０１は、それぞれ一対のバスＴＤＭＡ２１０及びＴＤＭＢ２１１に接続し、これらを介して、ＴＤＭバス１０５から受信したバイトを送信すると共に、これらから、ＴＤＭバス１０５への送信のためのバイトを受信する。
【００１２】
バス２１０及び２１１は、それぞれ、ＴＤＭＡ読み取り（ＡＲ）バッファ２０５及びＴＤＭＡ書き込み（ＡＷ）ラッチ２０６と、ＴＤＭＢ読み取り（ＢＲ）バッファ２０７及びＴＤＭＢ書き込み（ＢＷ）ラッチ２０８とによってＭＵＸＡ＋Ｂバス２１２にインターフェースされる。ＡＲバッファ２０５は、ＴＤＭＡバス２１０からの情報がＭＵＸＡ＋Ｂバス２１２で読み取られるのを可能にし、ＡＷラッチ２０６は、ＭＵＸＡ＋Ｂバス２１２からの情報がＴＤＭＡバス２１０上に書き込まれるのを可能にする。同様に、ＢＲバッファ２０７は、ＴＤＭＡバス２１１からの情報がＭＵＸＡ＋Ｂバス２１２で読み取られるのを可能にし、ＢＷラッチ２０８は、ＭＵＸＡ＋Ｂバス２１２からの情報がＴＤＭＡバス２１１上に書き込まれるのを可能にする。同時に、構成要素２０５〜２０８は、バス２１２とバス２１０〜２１１間のマルチプレクサ／デマルチプレクサとして機能する。ＭＵＸＡ＋Ｂバス２１２は、ポート回路１０８の他の（従来の）回路とデータ及び制御情報をやり取りする。
【００１３】
また、ＴＤＭバス１０５のＴＤＭＣＬＫ線２１３及びＦＲＡＭＥＣＬＫ線２１４も回路１０８に接続される。ＴＤＭＣＬＫ線２１３は、ＴＤＭバス１０５上の全タイムスロットに時間が合ったクロック信号を交換システム１００中に分配する。これらは例えば２．０４８ＭＨｚ信号である。ＦＲＡＭＥＣＬＫ線２１４は、ＴＤＭバス１０５上のタイムスロットのフレームに時間が合ったクロック信号を分配する。これらは例えば８ＫＨｚ信号である。ＴＤＭＣＬＫ線２１３は従来の周波数多重化ＰＬＬ２０２に接続される。周波数多重化ＰＬＬ２０２は、ＴＤＭタイムスロットクロック信号を３２倍だけ周波数乗算し、乗算した信号をＴＤＭタイムスロットクロック信号と同期させる。ＰＬＬ２０２は、乗算したクロック信号をＴＤＭＣＬＫｘ３２線２１５に出力する。
【００１４】
クロック信号線２１３及び２１５は、ポート回路１０８の他の回路ばかりでなく有限状態装置２０３にも接続される。状態装置２０３は、線２１３及び２１５より受信したクロック信号を使用して、ポート回路１０８の動作を制御するためのサブタイムスロット制御信号を発生する回路である。クロック信号のほかにも、状態装置２０３は、ＡＲＥＡＤ信号線２１８及びＢＲＥＡＤ信号線２１９も入力として持っている。状態装置２０３は、ＡＲＥＡＤ信号線２１８及びＢＲＥＡＤ信号線２１９より、それぞれ、ＴＤＭＡバス２１０及びＴＤＭＢバス２１１を読み取るかまたは書き込むべきかどうかに関するポート回路１０８の他の回路からの命令を受け取る。状態装置２０３は、さらに、ＴＤＭＳＵＢＡ信号線２２０及びＴＤＭＳＵＢＢ信号線２２１も入力として持っている。状態装置２０３は、ＴＤＭＳＵＢＡ信号線２２０及びＴＤＭＳＵＢＢ信号線２２１より、ＴＤＭバス１０５のそれぞれ一部Ａ及びＢにおいて従来のタイムスロット動作またはサブタイムスロット動作に従事させるべきかどうかに関するポート回路１０８の他の回路からの命令を受け取る。状態装置２０３は、例えばプログラマブルロジックアレイ（ＰＬＡ）で実行される。状態装置２０３は、図３に示される３２状態とそれらの対応する制御信号を実行する。
【００１５】
図４に示されるように、ＴＤＭバス１０５上の各々の従来のタイムスロット４００〜４０２は、ＴＤＭＣＬＫ線２１３上のクロック信号の１サイクル全体で定義され、そのクロック信号の立ち下がりエッジで終わる。状態装置２０３は、デジタルＰＬＬ２０４よりのタイムスロットクロック信号の立ち下がりエッジ４０３に同期される。デジタルＰＬＬ２０４は、好適には状態装置２０３の最後の２状態３０及び３１として実行される。状態装置２０３は図３の状態３０でスタートし、ここで、タイムスロットクロック信号の立ち下がりエッジ４０３の間ＴＤＭＣＬＫ信号線２１３を監視する。図４の時間ｔ（３１）で起こるタイムスロットクロック信号立ち下がりエッジ４０３はタイムスロットの終わりを合図し、状態装置２０３は図３の状態３１に進み、ここで、図２のＢＵＦＡＲ／Ｗ及びＢＵＦＢＲ／Ｗ制御線２２２及び２２３上に“読み取り”信号を発し、ＴＤＭＡバッファ２００及びＴＤＭＢバッファ２０１にＴＤＭバス１０５から１バイトの情報（データまたは制御）を読み取らせる。（これは、従来のポート回路１０６がＴＤＭバス１０５の１タイムスロットを読み取る時間である。）
【００１６】
ＴＤＭＣＬＫｘ３２線２１５上の乗算された信号の次の瞬間は次のタイムスロット４００〜４０２の始まりを合図し、状態装置２０３は図３の状態０に進む。状態０では、状態装置２０３へのＡＲＥＡＤ入力信号線２１８が、ＴＤＭＡバス２１０が読み取られるべきであることを示す“読み取り”状態にある場合は、状態装置２０３は、ＡＲ制御線２２２上に“読み取り”信号を発し、ＡＲバッファ２０５にＭＵＸＡ＋Ｂバス２１２上にその内容を出力させる。次いで、状態装置２０３は、次の３状態の間ＡＲ制御線２２２の“読み取り”信号を維持し、ＭＵＸＡ＋Ｂバス２１２に取り付けられた装置にバス２１２を読み取るのに十分な時間を与える。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態１に進む。状態１では、ＡＲＥＡＤ線２１８が“書き込み”状態にある場合は、状態装置２０３は、ＭＵＸＡ＋ＢＲ／Ｗ制御線２２６に“書き込み”信号を発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路１０８の装置（例えばＤＳＰ、図示しない）にバス２１２を書き込ませる。ＴＤＭＣＬＫｘ３２線２１５上の乗算された制御信号の次の瞬間に、状態装置２０３は状態２に進む。状態２では、ＡＲＥＡＤ線２１８が“読み取り”状態にある場合は、状態装置２０３は、ＭＵＸＡ＋ＢＲ／Ｗ線２２６上に“読み取り”信号を発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路１０８の装置にバス２１２を読み取らせる。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態３に進む。状態３では、ＡＲＥＡＤ線２１８が“書き込み”状態にある場合は、状態装置２０３は、ＡＷ線２２３上に“書き込み”信号を発し、ＡＷラッチ２０６にＭＵＸＡ＋Ｂバス２１２からのデータをラッチさせる。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態４に進む。状態４では、状態装置２０３へのＢＲＥＡＤ入力信号線２１９が“読み取り”状態にある場合は、状態装置２０３は、ＢＲ制御線２２４上に“読み取り”信号を発し、ＢＲバッファ２０７にＭＵＸＡ＋Ｂバス２１２上にその内容を出力させる。次いで、状態装置２０３は、次の３状態の間ＢＲ制御線２２４の“読み取り”信号を維持する。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態５に進む。
【００１７】
状態５では、ＢＲＥＡＤ線２１９が“書き込み”状態にある場合は、状態装置２０３は、ＭＵＸＡ＋ＢＲ／Ｗ制御線２２６に“書き込み”信号を発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路１０８の装置にバス２１２を読み取らせる。乗算された制御信号の次の瞬間に、状態装置２０３は状態６に進む。状態６では、ＢＲＥＡＤ線２１８が“読み取り”状態にある場合は、状態装置２０３は、ＭＵＸＡ＋ＢＲ／Ｗ線２２６上に“読み取り”信号を発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路１０８の装置にバス２１２を読み取らせる。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態７に進む。状態７では、ＢＲＥＡＤ線２１８が“書き込み”状態にある場合は、状態装置２０３は、ＢＷ制御線２２５上に“書き込み”信号を発し、ＢＷラッチ２０８にＭＵＸＡ＋Ｂバス２１２からのデータをラッチさせる。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態８に進む。
【００１８】
状態８では、ＡＲＥＡＤ線２１８が“読み取り”状態にある場合は、状態装置２０３は、ＡＲ線２２２上に“読み取り”信号を発し、ＡＲバッファ２０５にＭＵＸＡ＋Ｂバス２１２上にその内容を出力させる。次いで、状態装置２０３は、次の３状態の間ＡＲ制御線２２３の“読み取り”信号を維持する。また状態８で、ＡＲＥＡＤ線２１８またはＢＲＥＡＤ線２１９が“書き込み”状態にある場合は、状態装置２０３は、ＢＵＦＡＲ／Ｗ線２１６及びＢＵＦＢＲ／Ｗ線２１７に“書き込み”信号を発し、バッファ２００及び２０１にそれらの内容をＴＤＭバス１０５上に書き込ませる。（これは、ほぼ、従来のポート回路１０６がＴＤＭバス１０５の１タイムスロットを書き込む時間である。）乗算された制御信号の次の瞬間に、状態装置２０３は状態９〜１４に進み、ここでは、それぞれ状態１〜６の作業を繰り返す。さらに状態１４では、状態装置２０３は同様にＢＵＦＡＲ／Ｗ線２１６及びＢＵＦＢＲ／Ｗ線２１７に“読み取り”信号を発し、ＴＤＭＡ及びＴＤＭＢバッファ２００及び２０１にＴＤＭバス１０５からのデータを読み取らせる。図４に示されるように、ＴＤＭバス１０５の１タイムスロットの第１のサブタイムスロットはこの時点で終わり、第２のサブタイムスロットが始まる。
【００１９】
図３に示される状態１５〜３０の動作は、ＴＤＭＳＵＢＡ及びＴＤＭＳＵＢＢ入力信号線２２０及び２２１が、ポート回路１０８がサブタイムスロット動作に従事すべきであることを示している場合のみ実行され、さもなければ、これらの状態は状態装置２０３により“不動作”になる。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態１５に進む。状態１５では、状態装置２０３へのＴＤＭＳＵＢＢ入力信号線２２１が、サブタイムスロット動作がＴＤＭバス１０５の一部Ｂで遂行されるべきであることを示す“イエス”状態にあり、かつ、ＢＲＥＡＤ線２１９が、ＴＤＭＢバス２１１が書き込まれるべきであることを示す“書き込み”状態にある場合は、状態装置２０３はＢＷ線２２５に“書き込み”信号を発し、ＢＷラッチ２０８にＭＵＸＡ＋Ｂバス２１２からのデータをラッチさせる。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態１６に進む。
【００２０】
状態１６では、状態装置２０３へのＴＤＭＳＵＢＡ入力信号線２２０が、サブタイムスロット動作がＴＤＭバス１０５の一部Ａで遂行されるべきであることを示す“イエス”状態にあり、かつ、ＡＲＥＡＤ線２１９が、ＴＤＭＢバス２１１が読み取られるべきであることを示す“読み取り”状態にある場合は、状態装置２０３はＡＲ線２２２に“読み取り”信号を発し、ＡＲバッファ２０５にその内容をＭＵＸＡ＋Ｂバス２１２に出力させる。次いで、状態装置２０３は次の３状態の間ＡＲ線２２２の“読み取り”信号を維持する。また状態１６において、ＴＤＭＳＵＢＡ線２２０またはＴＤＭＳＵＢＢ線２２１−−あるいはその両方−−が“イエス”状態にあり、かつ、対応するＡＲＥＡＤ線２１８またはＢＲＥＡＤ線２１９−−あるいはその両方−−が“書き込み”状態にある場合は、状態装置２０３は、ＢＵＦＡＲ／Ｗ線２１６またはＢＵＦＢＲ／Ｗ線２１７−−あるいはその両方−−にそれぞれ“書き込み”を発し、それぞれＴＤＭＡバッファ２００またはＴＤＭＢバッファ２０１−−あるいはその両方−−にそれらの内容をＴＤＭバス１０５に書き込ませる。乗算されたクロック信号の次の３回の瞬間に、状態装置２０３は状態１７〜１９に進み、ここで、ＴＤＭＳＵＢＡ線２２０が“イエス”状態にある場合に、それぞれ状態１〜３の作業を繰り返す。乗算されたクロック信号の次の２回の瞬間に、状態装置２０３は状態２０〜２１に進み、ここで、ＴＤＭＳＵＢＢが“イエス”状態にある場合に、それぞれ状態４〜５の作業を繰り返す。
【００２１】
乗算されたクロック信号の次の瞬間に、状態装置２０３は状態２２に進む。状態２２では、ＴＤＭＳＵＢＢ線２２１が“イエス”状態にあり、ＢＲＥＡＤ線２１９が“読み取り”状態にある場合は、状態装置２０３は、ＭＵＸＡ＋ＢＲ／Ｗ線２２６に“読み取り”信号を発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路１０８の装置にバス２１２を読み取らせる。また状態２２では、ＴＤＭＳＵＢＡ線２２０またはＴＤＭＳＵＢＢ線２２１−−あるいはその両方−−が“イエス”状態にあり、同様に、対応するＡＲＥＡＤ線２１８またはＢＲＥＡＤ線２１９−−あるいはその両方−−が“読み取り”状態にある場合は、状態装置２０３は、ＢＵＦＡＲ／Ｗ線２１６またはＢＵＦＢＲ／Ｗ線２１７−−あるいはその両方−−にそれぞれ“読み取り”信号を発し、それぞれのＴＤＭＡバッファ２００またはＴＤＭＢバッファ２０１−−あるいはその両方−−にＴＤＭバス１０５からのデータを読み取らせる。この時点で、図３に示されるように、ＴＤＭバス１０５の１タイムスロットの第２のサブタイムスロットは終わりになり、次いで、第３のサブタイムスロットが始まる。
【００２２】
乗算されたクロック信号の次の７回の瞬間では、状態装置２０３は状態２３〜２９に進み、ここでは、それぞれ状態１５〜２１の作業を繰り返す。乗算されたクロック信号の次の瞬間に、状態装置２０３は状態３０に進む。状態３０では、ＴＤＭＳＵＢＢ線２２１が“イエス”状態にあり、ＢＲＥＡＤ線２１９が“読み取り”状態にある場合は、状態装置２０３は、ＭＵＸＡ＋ＢＲ／Ｗ線２２６に“読み取り”信号を発し、ＭＵＸＡ＋Ｂバス２１２に接続されたポート回路１０８の装置にバス２１２を読み取らせる。状態装置２０３は、タイムスロットクロック信号の立ち下がりエッジ４０３が生じたことを示すローレベルを検出するまで、状態３０に留まる。その時点−−通常、乗算されたクロック信号の次の瞬間に実質的に起こる−−で、状態装置２０３は状態３１に進む。状態３１では、状態措置２０３は、ＢＵＦＡＲ／Ｗ線２１６及びＢＵＦＢＲ／Ｗ線２１７に“読み取り”コマンドを発し、バッファ２００及び２０１にＴＤＭバス１０５からのデータを読み取らせて記憶させる。図３に示されるように、この時点で、ＴＤＭバス１０５の１タイムスロットと第３のサブタイムスロットは共に終わりになり、次いで、新しいＴＤＭバス１０５の１タイムスロットとその第１のサブタイムスロットが始まる。
【００２３】
図示され上記に説明されたように、ポート回路１０８は、ＴＤＭバスの１タイムスロット中にＴＤＭバス１０５を介して従来の１つの転送か、またはＴＤＭバス１０５の１タイムスロットの時間の間に、３回の転送すなわち３回のサブタイムスロット動作のどちらかを実行するように選択的に機能付与される。したがって、ポート回路１０８は、前の転送により従来のポート回路１０６との通信かまたは後の転送により他のサブタイムスロットポート回路１０８との通信のどちらかに従事することができる。後の転送は、ＴＤＭバス１０５の標準転送容量の３倍になる。その結果、従来及びサブタイムスロットポート回路１０６及び１０８は、同一交換システム１００において“調子を合わせる”ことができ、既存の交換システムへの再適合が可能になると共に実行も容易になる。さらに、従来の交換システムを修正する必要もない。
【００２４】
もちろん、上記に説明された実施例の種々の変更や修正は当業者に明らかだろう。例えば、ＴＤＭバス１０５は二重バスである必要はなく単一バスでも良く、またはかけがえとして、バス２１２は多重化する必要がない。また、小分割されたタイムスロットにおいて複数の“話者”及び／または“聴取者”がいても良く、例えば、異なる装置が１タイムスロットの異なるサブタイムスロットにおいて送信及び／または受信することができる。このような変更や修正は、本発明の精神及び範囲を逸脱することなくかつ付随の利点をなくすことなく実行することができる。したがって、このような変更や修正は付随の請求の範囲で保護されるべきものである。
【図面の簡単な説明】
【図１】ＴＤＭ通信交換システムの一例のブロック図である。
【図２】本発明に従って構成された図１のシステムのサブタイムスロットポート回路の一部の一実施例のブロック図である。
【図３Ａ】図２のポート回路の有限状態装置の状態図である。
【図３Ｂ】図２のポート回路の有限状態装置の状態図である。
【図３Ｃ】図２のポート回路の有限状態装置の状態図である。
【図３Ｄ】図２のポート回路の有限状態装置の状態図である。
【図４】図２のポート回路の動作のタイミング図である。

Claims

各々が予め決められた持続時間を有する複数のタイムスロットを定義する時分割多重交換機と、前記交換機に接続され、各々がいずれかのタイムスロットの間前記交換機を介して１つだけの情報転送を遂行するためだけの複数の第１のポート回路とを備えた交換システム用のポート回路であって、
各タイムスロットの間に複数のサブタイムスロットを定義する装置と、
前記サブタイムスロット定義装置に接続され、（ａ）第１のポート回路を使用した、いずれかのタイムスロットの間に前記交換機を介する１つだけの情報転送と、（ｂ）別の第２のポート回路を使用して１タイムスロットの間に前記交換機を介して複数の情報転送を遂行するために、いずれかの１サブタイムスロットの間に前記交換機を介する１つの情報転送とのうちのいずれか一方の情報転送を、または両方を選択的に遂行する装置と、からなるポート回路。
請求項１記載のポート回路において、転送遂行装置は、１タイムスロットの間に交換機を介して１つだけの情報転送を第１のポート回路で遂行すると共に、１サブタイムスロットの間に交換機を介して１つの情報転送を、同様にサブタイムスロット定義装置と転送遂行装置とからなる他のポート回路で遂行するためのものであるポート回路。
さらに、全ポート回路に対してタイムスロットを定義する第１のクロック信号を搬送する交換システム用の請求項１記載のポート回路において、サブタイムスロット定義装置は、受信した前記第１のクロック信号を乗算して、前記第１のクロック信号からサブタイムスロットを定義する第２のクロック信号を発生する装置を含むポート回路。
請求項１記載のポート回路において、サブタイムスロット定義装置は、複数のサブタイムスロットを１タイムスロットと同期させる装置を含むポート回路。
請求項１記載のポート回路において、転送遂行装置は、ポート回路用の制御信号を発生して、前記いずれかの１サブタイムスロットの間に交換機を介して１つの情報転送を遂行する有限状態装置を含むポート回路。
請求項５記載のポート回路において、有限状態装置は、複数のサブタイムスロットを１タイムスロットと同期させる手段を実行するポート回路。
各々が予め決められた持続時間を有する複数のタイムスロットを定義する時分割多重交換機と、
前記交換機に接続され、各々がいずれかのタイムスロットの間に交換機を介して１つだけの情報転送を遂行するためだけの複数の第１のポート回路と、
前記交換機に接続される複数の第２のポート回路とからなり、各々の複数の第２のポート回路は前記の各タイムスロットの間に複数のサブタイムスロットを定義し、（ａ）第１のポート回路を使用した、いずれかのタイムスロットの間に前記交換機を介する１つだけの情報転送と、（ｂ）別の第２のポート回路を使用して１タイムスロットの間に前記交換機を介して複数の情報転送を遂行するために、いずれかの１サブタイムスロットの間に前記交換機を介する１つの情報転送とのうちのいずれか一方の情報転送を、または両方を選択的に遂行する交換システム。
請求項７記載の交換システムにおいて、各々の第２のポート回路は、１タイムスロットの間に区間構成を介して１つだけの情報転送を第１のポート回路で遂行すると共に、１サブタイムスロットの間に交換機を介して１つの情報転送を他の第２のポート回路で遂行する交換システム。
請求項７記載の交換システムにおいて、交換機は、タイムスロットを定義する第１のクロック信号をポート回路に運ぶ信号リンクを含み、
各々の第２のポート回路は、前記信号リンクに接続され、受信した前記第１のクロック信号を乗算して、前記第１のクロック信号からサブタイムスロットを定義する第２のクロック信号を発生する装置を含む交換システム。
請求項７記載の交換システムにおいて、各々の第２のポート回路は、複数のサブタイムスロットを１タイムスロットと同期させる装置を含む交換システム。