JP3637680B2

JP3637680B2 - Exposure equipment

Info

Publication number: JP3637680B2
Application number: JP10621796A
Authority: JP
Inventors: 宗毅杉本; 康明田中
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1996-04-02
Filing date: 1996-04-02
Publication date: 2005-04-13
Anticipated expiration: 2016-04-02
Also published as: JPH09275066A

Description

【０００１】
【発明の属する技術分野】
本発明は露光装置に関し、例えば半導体チツプの回路パターンに応じてレチクル上に形成されたパターン（以下、これをレチクルパターンと呼ぶ）をウエハ上に投影露光する露光装置に適用して好適なものである。
【０００２】
【従来の技術】
従来、この種の露光装置として、ウエハ上に設けられたレジスト膜の所定領域をレチクルのレチクルパターンに応じて露光した後、当該ウエハを一定距離だけステツピングさせ、再びウエハ上のレジスト膜をレチクルのレチクルパターンに応じて露光することを繰り返す、いわゆるステツプアンドリピート方式が適用されたものがある。
【０００３】
ところで、近年、半導体チツプの高密度化に伴い、このような露光装置（ステツパ）を用いてレチクルのレチクルパターンをウエハ上に投影露光する場合、ウエハ上にすでに形成された複数の回路パターンとレチクルのレチクルパターンのパターン像とを重ね合わせるように、当該ウエハ上のレジスト膜をレチクルのレチクルパターンに応じて露光するようになされている。この場合、この露光装置においては、ウエハ上の回路パターンの所定位置に形成されたアライメントマークの位置を、露光毎に所定のセンサ（以下、これをアライメントセンサと呼ぶ）を用いて検出し、当該検出結果に基づいて回路パターンとレチクルパターンのパターン像との位置ずれ量が例えば 0.1〔μm 〕以内となるようにウエハ（すなわち、ウエハ上の回路パターン）を位置合わせして露光（以下、これを重ね合わせ露光と呼ぶ）するようになされていた。
【０００４】
【発明が解決しようとする課題】
ところでかかる構成の露光装置においては、１回目の露光時、ウエハのステツピングにより当該ウエハの位置がずれた状態で露光することがある。また、ウエハは重ね合わせ露光が繰り返されるうち、露光の前後のウエハ上へのレジストの塗布工程やレチクルパターンに応じて露光されたレジスト膜の現像工程（以下、これらを処理工程と呼ぶ）等において形状が変形することがある。このため、ウエハ上に形成された回路パターンの位置が設計値に対して大きくずれることがある。
【０００５】
従つて、この露光装置においては、アライメントセンサのアライメントマークの検出範囲が狭いと、上述したような位置ずれが生じたウエハの回路パターンのアライメントマークが検出範囲以外に位置する等して、このアライメントセンサではアライメントマークを検出し難くなり、作業者による位置ずれ補正（以下、これをマニユアルアシストと呼ぶ）が必要になる。また、この露光装置においては、マニユアルアシストした際のアシスト量をウエハ上の回路パターンと重ね合わせて形成された回路パターンの重ね合わせ精度の良否の判定に用い、露光終了と供に消去していた。従つて、このように回路パターンの位置がずれたウエハにおいては、重ね合わせ露光毎に、作業者によるマニユアルアシストが必要となり、露光工程が煩雑になる問題があつた。
【０００６】
ところで、ウエハ上に形成された回路パターン上に重ね合わせ露光する場合、各重ね合わせ露光毎に異なる露光装置を用いるようになされている。また、これら各露光装置においては、レチクルパターンのパターン像をウエハ上に投影させる投影レンズが当該投影させたパターン像を歪ませる等（以下、これをデイストーシヨンと呼ぶ）の特性を有し、投影レンズによつて生じるデイストーシヨンは個々の投影レンズによつて異なる。従つて、重ね合わせ露光毎に露光装置を替えて露光する場合、重ね合わせ露光された各回路パターンの重ね合わせ精度を規格内に維持し難くなる問題があつた。
【０００７】
本発明は以上の点を考慮してなされたもので、露光工程を簡易にし得る露光装置を提案しようとするものである。
【０００８】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、ウェハの所定領域に形成されたウェハ識別情報を読み取る読取り手段と、読取り手段によって得たウェハ識別情報と、位置検出されるべきサンプル回路パターンの実測座標値と設計座標値との間の位置ずれ量とを対応させて記憶する情報記憶手段と、露光時、読取り手段によってウェハから得たウェハ識別情報を基に対応する位置ずれ量を情報記憶手段から読み出し、サンプル回路パターンの設計座標値を位置ずれ量に基づいて補正するとともに、その補正後の設計座標値とサンプル回路パターンの実測座標値とに基づいてウェハ上の各回路パターンの位置ずれを補正する補正係数を算出する演算手段とを設けるようにし、当該露光装置が第１の露光に使用された場合には、読取り手段によってウェハから得たウェハ識別情報と、サンプル回路パターンの位置ずれ量とを対応させて情報記憶手段に記憶し、当該露光装置が第１の露光の後になされる第２の露光に使用される場合には、演算手段によって補正されたサンプル回路パターンの設計座標値に基づいてウェハを位置合わせした後に該サンプル回路パターンの実測座標値を検出し、該検出された実測座標値に基づいて該演算手段によって算出される補正係数に基づいて前記ウェハを位置合わせして露光するようにした。
【０００９】
第１の露光後には、読取り手段によつてウエハから得たウエハ識別情報と、回路パターンの位置ずれ量とを対応させて情報記憶手段に記憶し、第２の露光時には、演算手段によつて得たウエハに応じた補正係数に基づいてウエハを位置合わせして露光するようにしたことにより、ウエハの変形が大きい場合でも露光工程中の作業者によるマニユアルアシストを除くことができる。
【００１０】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００１１】
図１において、１は全体として実施例による露光装置を示し、図示しない照明光学系から発射された露光光をレチクルホルダ２に保持されたレチクルＲに照射すると供に、当該露光光がレチクルＲのレチクルパターン（図示せず）を通過することにより得られるレチクルパターンのパターン像を投影レンズ３を介してステージ４に載置されたウエハＷ上のレジスト膜（図示せず）上に結像させる。これによりこの露光装置１は、ウエハＷ上に形成されたレジスト膜をレチクルパターンに応じて露光し得るようになされている。
【００１２】
この場合、この露光装置１には、重ね合わせ露光毎に用いられる複数の露光装置と共有されたホストコンピユータ５が設けられている。このホストコンピユータ５には、重ね合わせ露光に用いられるウエハＷ毎にウエハ情報が当該ウエハを識別するウエハ識別情報と供に記憶されている。なお、このウエハ情報は、ウエハＷ上に形成された複数の回路パターンのうち、例えば任意に選定された５つの回路パターン（以下、これらをサンプル回路パターンと呼ぶ）の実装座標値と回路パターンの設計座標値との位置ずれ量や露光条件等でなる。
【００１３】
ここで、この露光装置１においては、図示しない所定の搬送装置によつて回路パターンが複数積層形成されたウエハＷが搬送され、ステージ４上に載置されると、内部に制御回路（図示せず）を有する演算回路６がステージ４に設けられた図示しない第１及び第２のモータにそれぞれ制御信号Ｓ１を送出し、これら第１及び第２のモータを駆動制御して当該ステージ４をＸ方向及びＹ方向に移動させることによりウエハＷを基準位置に位置合わせする。
【００１４】
また、ウエハＷの周側面ＷＡと対向する所定位置に設けられたバーコードリーダ等でなる第１の読取り装置７は、当該ウエハＷの周側面ＷＡの所定位置に設けられたバーコード等でなるウエハ識別情報（図示せず）を、ウエハＷがステージ４に載置される直前又は載置された後に読み取る。この第１の読取り装置７は、読み取つたウエハ識別情報に基づくウエハ識別信号Ｓ２を演算装置６に送出する。
【００１５】
演算装置６は、入力されたウエハ識別信号Ｓ２に基づいてウエハ情報を検索する検索信号Ｓ３をホストコンピユータ５に送出する。
ホストコンピユータ５は、入力された検索信号Ｓ３に基づいて複数のウエハ情報のうち、露光装置１のステージ４上に載置されたウエハＷのウエハ識別情報に対応するウエハ情報を検索する。
【００１６】
ここで、まずホストコンピユータ５に、ウエハ識別情報に対応するウエハ情報が記憶されていない場合、このホストコンピユータ５は、演算回路６にエラー信号Ｓ４を送出する。
この場合、この露光装置１においては、投影レンズ３とレチクルＲとの間のそれぞれ所定位置に設けられた光電素子でなる第１及び第２のアライメントセンサ８及び９と、それぞれ図示しないレーザ光源とアライメント光学系とによつて構成されたアライメントマーク検出部により、ウエハＷ上に形成された各サンプル回路パターンのそれぞれの所定位置に設けられているＸ方向アライメントマーク及びＹ方向アライメントマーク（図示せず）の位置を検出する。
【００１７】
このアライメントマーク検出部においては、レーザ光源からレジスト膜を感光させない波長でなるレーザ光を発射させ、当該レーザ光を図示しないビームスプリツタを介して第１及び第２のレーザ光に分割する。これら第１及び第２のレーザ光は、それぞれ複数の光学素子によつて構成された第１及び第２のアライメント光学系を介してそれぞれＸ方向及びＹ方向にほぼ平行となるように収束され、第１及び第２の走査線となる。
【００１８】
ここで、まずＸ方向にほぼ平行となるように収束された第１の走査線は、ウエハＷ上の回路パターンにおいてＸ方向に長い所定の長さでなる回折格子状のＹ方向アライメントマークを、検出範囲において相対的にＹ方向に走査する。これにより第１の走査線が照射されたＹ方向アライメントマークにおいては回折光を生じ、当該回折光は第１のアライメント光学系を介して第１のアライメントセンサ８に受光される。かくして第１のアライメントセンサ８は、受光した回折光の光量に応じた光電信号Ｓ５を演算回路６に送出する。
【００１９】
また、Ｙ方向にほぼ平行となるように収束された第２の走査線は、ウエハＷ上の回路パターンにおいてＹ方向に長い所定の長さでなる回折格子状のＸ方向アライメントマークを、検出範囲において相対的にＸ方向に走査する。これにより第２の走査線が照射されたＸ方向アライメントマークにおいては回折光が生じ、当該回折光は第２のアライメント光学系を介して第２のアライメントセンサ９に受光される。かくして第２のアライメントセンサ９は、受光した回折光の光量に応じた光電信号（図示せず）を演算回路６に送出する。
【００２０】
演算装置６は、入力された光電信号Ｓ５に基づいて回路パターンの設計座標値（回路パターンの中心位置の座標）に対するウエハＷ上の各サンプル回路パターンのＸ方向及びＹ方向アライメントマークの座標値を算出し、これらＸ方向及びＹ方向アライメントマークの座標値に基づいて実測座標値（サンプル回路パターンの中心位置の座標値）を算出する。この後、演算回路６は各サンプル回路パターンの設計座標値を実測座標値と同じ値となるように補正すると供に、各サンプル回路パターンの補正された設計座標値（以下、これを補正座標値と呼ぶ）と、各サンプル回路パターン以外の回路パターンを位置決めすべき座標値との位置ずれ量を最小にするような所定の誤差パラメータを算出し、当該誤差パラメータと回路パターンの設計座標値に基づいて各回路パターンの位置ずれ（すなわち、ウエハＷの位置ずれ）を補正する補正係数を算出する。
【００２１】
なお、この補正係数は、ウエハＷの回転誤差、ステージ４に設けられた第１及び第２のモータによる当該ステージ４の移動方向の直行度、ウエハＷのＸ方向及びＹ方向の線形伸縮及びウエハＷのオフセツト量の誤差等の補正量でなる。
【００２２】
従つて、この露光装置１においては、演算回路６によつて算出された補正係数に応じてウエハＷを位置決めし、当該ウエハＷ上の各回路パターンとレチクルパターンのパターン像とを重ね合わせように、当該パターン像をウエハＷ上のレジスト膜上に結像させ得るようになされている。
【００２３】
また、この露光装置１において、投影レンズ３には投影レンズ補正機構１０及び図示しないレンズコントローラが設けられている。この場合、投影レンズ補正機構１０は演算回路６から入力される制御信号Ｓ６に基づいて投影レンズ３の特性を補正し、またレンズコントローラは投影レンズ３の倍率を補正する。これによりこれら投影レンズ補正機構１０及びレンズコントローラは、当該投影レンズ３を通過したパターン像のデイストーシヨンを補正し得るようになされている。
【００２４】
さらに、この露光装置１においては、レチクルＲ上の所定位置に設けられた当該レチクルを識別する例えばバーコード等でなるレチクル識別情報（図示せず）と対向する位置にバーコードリーダ等でなる第２の読取り装置１１が設けられている。この第２の読取り装置１１は、所定の搬送装置によつてレチクルＲが搬送され、レチクルホルダ２に保持される直前又は保持されている間にレチクル識別情報を読み取り、当該レチクル識別情報に基づくレチクル識別信号Ｓ７を演算装置６に送出する。
【００２５】
これにより演算回路６は、算出した補正係数と当該補正係数に応じた位置ずれ量と投影レンズ補正機構１０及びレンズコントローラの補正量と、レチクル識別情報等でなる露光条件を対応するウエハ識別情報と共にウエハ情報として、当該ウエハ情報に基づくウエハ情報信号Ｓ８をホストコンピータ５に送出する。かくしてホストコンピータ５は、入力されたウエハ情報信号Ｓ８に基づくウエハ情報を記憶するようになされている。
【００２６】
一方、ホストコンピユータ５に、ウエハ識別情報に対応するウエハ情報が記憶されている場合、このホストコンピユータ５は、そのウエハ情報に応じたウエハ情報信号Ｓ８を演算回路６に送出する。
演算回路６は、入力されたウエハ情報信号Ｓ８に応じたウエハ情報のうち、各サンプル回路パターンの位置ずれ量に基づいて、これら各サンプル回路パターンの設計座標値をそれぞれ対応する実測座標値と同じになるように補正する。
【００２７】
この場合、この露光装置１においては、演算回路６によつてサンプル回路パターン毎に当該サンプル回路パターンの補正座標値に基づいてステージ４を移動制御させてウエハＷを位置決めさせる。この状態においてアライメントマーク検出部においてはサンプル回路パターンのＸ方向及びＹ方向アライメントマークの位置を検出させる。これにより第１及び第２のアライメントセンサ８及び９はそれぞれ受光した回折光の光量に応じた光電信号Ｓ５を演算回路６に送出する。
【００２８】
演算回路６は、入力された光電信号Ｓ５に基づいてサンプル回路パターンの補正座標値に対するこのサンプル回路パターンのＸ方向及びＹ方向アライメントマークの座標値を算出し、これらＸ方向及びＹ方向アライメントマークの座標値がウエハ情報に基づく位置ずれ量からさらに位置ずれを生じている場合、これらＸ方向及びＹ方向アライメントマークの座標値に基づいて新たに実測座標値を算出する。これにより演算回路６は、各サンプル回路パターンにおいてそれぞれ新たに算出された実測座標値と、各サンプル回路パターン以外の回路パターンの位置決めすべき座標値との位置ずれ量を最小にするような所定の誤差パラメータを算出し、当該誤差パラメータと回路パターンの設計座標値に基づいて各回路パターンの位置ずれを補正する補正係数を算出する。
【００２９】
従つて、この露光装置１においては、演算回路６によつて算出された補正係数に基づいてウエハＷを位置決めし、当該ウエハＷ上の各回路パターンとレチクルパターンのパターン像とを重ね合わせように、当該パターン像をウエハＷ上のレジスト膜上に結像させ得るようになされている。
なお、この場合、演算回路６は、入力されたウエハ情報信号Ｓ８に応じたウエハ情報の投影レンズ補正機構１０及びレンズコントローラの補正量に基づいてこれら投影レンズ補正機構１０及びレンズコントローラを制御する。これにより投影レンズ補正機構１０及びレンズコントローラは、投影レンズ３を通過したパターン像のデイストーシヨンを補正し得るようになされている。
【００３０】
また、この露光装置１における演算回路６は、各サンプル回路パターンのＸ方向及びＹ方向アライメントマークの座標値がウエハ情報に基づく位置ずれ量からさらに大きくずれている場合、新たな補正係数と当該補正係数に応じた位置ずれ量と投影レンズ補正機構１０及びレンズコントローラの補正量と、レチクル識別情報等でなる露光条件を対応するウエハ識別情報と共にウエハ情報として、当該ウエハ情報に基づくウエハ情報信号Ｓ８をホストコンピータ５に送出する。かくしてホストコンピータ５は、入力されたウエハ情報信号Ｓ８に基づくウエハ情報をさきに記憶されているウエハ情報と置き換えて記憶するようになされている。
【００３１】
実際上、この実施例においては、ウエハＷ上に回路パターンを重ね合わせ露光する時、まず搬送装置によつてまだ回路パターンが形成されていないウエハＷを第１の露光装置に搬送し、ステージ４に載置させて位置決めすると、図２及び図３に示す重ね合わせ露光処理手順ＲＴ１をステツプＳＰ１において開始してステツプＳＰ１からステツプＳＰ２に進む。このステツプＳＰ２において、第１の露光装置はウエハＷ上に形成する回路パターンの設計座標値に基づいて、ウエハＷ上のレジスト膜をレチクルＲのレチクルパターンに応じて露光した後、当該ウエハＷをステツピングさせ、再びウエハＷ上のレジスト膜をレチクルパターンに応じて露光することを順次繰り返す。この後、搬送装置はウエハＷを所定の処理装置に搬送し、当該処理装置はウエハＷのレジスト膜の現像及びウエハＷのエツチング等を行い、ウエハＷ上に複数の回路パターンを形成する。
【００３２】
次いで、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ３に進み、搬送装置によつてウエハＷを第２の露光装置に搬送させ、ステージ４上に載置させて位置決めし、アライメントマーク検出部によつて当該ウエハＷ上の各サンプル回路パターンのＸ方向及びＹ方向アライメントマークの位置を検出する。これにより演算回路６はこの検出結果に基づいて回路パターンの設計座標値に対するウエハＷ上の各サンプル回路パターンの実測座標値を算出し、これら各サンプル回路パターンの設計座標値をそれぞれ対応する実測座標値と同じになるように補正する。これにより演算回路６は、各サンプル回路パターンの補正座標値と、各サンプル回路パターン以外の回路パターンの位置決めすべき座標値との位置ずれ量を最小にするような所定の誤差パラメータを算出し、当該誤差パラメータと回路パターンの設計座標値に基づいて補正係数を算出する。
【００３３】
この後、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ４に進み、補正係数に基づいてウエハＷを位置決めし、当該ウエハＷ上の回路パターンとレチクルパターンのパターン像とを重ね合わせるように当該パターン像をウエハＷ上のレジスト膜上に結像させ、このレジスト膜をレチクルパターンに応じて露光する。
【００３４】
続いて、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ５に進み、搬送装置によつてウエハＷを処理装置に搬送させ、当該処理装置によつてウエハＷに対するレジスト膜の現像及びウエハＷのエツチング等を行い、ウエハＷ上に形成されている複数の回路パターン上にそれぞれ回路パターンを形成する。この後、ウエハＷを搬送装置によつて例えば電子顕微鏡等の計測装置に搬送させ、当該計測装置においてウエハＷ上の回路パターンの設計座標値に対する各サンプル回路パターンの実測座標値の位置ずれ量を計測する。
【００３５】
この後、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ６において、ウエハ識別情報と計測した位置ずれ量とでなるウエハ情報に基づくウエハ情報信号Ｓ７をホストコンピユータに送出し、当該ホストコンピユータ５にウエハ情報信号Ｓ７に基づくウエハ情報を記憶させる。
次いで、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ７に進み、搬送装置によつてウエハＷを第３の露光装置に搬送させ、ステージ４上に載置させて位置決めする。
【００３６】
続いて、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ８に進み、第１の読取り装置７によつてウエハＷに設けられたウエハ識別情報を読み取り、当該ウエハ識別情報に基づくウエハ識別信号Ｓ２を演算回路６に送出する。
この後、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ９に進み、演算回路６が入力されたウエハ識別信号Ｓ２に基づいて検索信号Ｓ３をホストコンピユータ５に送出し、当該ホストコンピユータ５は入力された検索信号Ｓ３に基づいて複数のウエハ情報のうち、ウエハ識別情報に対応するウエハ情報を検索し、当該ウエハ情報に基づくウエハ情報信号Ｓ８を演算回路６に送出する。これにより演算回路６は、ウエハ情報信号Ｓ８に基づくウエハ情報から位置ずれ量を読み出す。
【００３７】
次いで、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ１０に進み、位置ずれ量に基づいて各サンプル回路パターンのＸ方向及びＹ方向アライメントマークがアライメントマーク検出部による検出範囲内（すなわち、規格内）に位置するか否かを判断する。これにより肯定結果を得ると続くステツプＳＰ１１において各サンプル回路パターンの位置ずれ量に基づいて、これら各サンプル回路パターンの設計座標値をそれぞれ対応する実測座標値と同じになるように補正する。
【００３８】
この後、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ１２に進み、サンプル回路パターン毎に当該サンプル回路パターンの補正座標値に基づいてウエハＷを位置決めする。この状態においてアライメントマーク検出部においては、サンプル回路パターンのＸ方向及びＹ方向アライメントマークの位置を検出し、検出結果を演算回路６に送出する。演算回路６は入力された光電信号Ｓ５に基づいてサンプル回路パターンの補正座標値に対するこのサンプル回路パターンの新たな実測座標値を算出する。これにより演算回路６は各サンプル回路パターンにおいてそれぞれ新たに算出された実測座標値と、各サンプル回路パターン以外の回路パターンの位置決めすべき座標値との位置ずれ量を最小にするような所定の誤差パラメータを算出し、当該誤差パラメータと回路パターンの設計座標値に基づいて各回路パターンの位置ずれを補正する補正係数を算出する。
【００３９】
かくして、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ１３に進み、演算回路６によつて算出された補正係数に基づいてウエハＷを位置決めし、当該ウエハＷ上の各回路パターンとレチクルパターンのパターン像とを重ね合わせように、当該ウエハＷ上のレジスト膜をレチクルパターンに応じて露光する。
【００４０】
また、この重ね合わせ露光処理手順ＲＴ１では、ステツプＳＰ１０において否定結果を得ると続くステツプＳＰ１４に進み、規格外のサンプル回路パターンと新たなサンプル回路パターンとを交換する。アライメントマーク検出部は、新たなサンプル回路パターンのＸ方向及びＹ方向アライメントマークの位置を検出し、検出結果を演算回路６に送出する。演算回路６は検出結果に基づいて回路パターンの設計座標値に対する新たなサンプル回路パターンの実測座標値を算出し、当該サンプル回路パターンの設計座標値をそれぞれ対応する実測座標値と同じになるように補正する。
次いで、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ１２に進み、上述と同様にして各回路パターンの位置ずれを補正する補正係数を算出する。
【００４１】
この後、重ね合わせ露光処理手順ＲＴ１はステツプＳＰ１５に進んでこの重ね合わせ露光処理手順ＲＴ１を終了することにより、重ね合わせ露光を終了する。
【００４２】
以上の構成において、この露光装置１を用いた重ね合わせ露光は、まず第１の露光装置において回路パターンの設計座標値に基づいて、ウエハＷ上のレジスト膜をレチクルＲのレチクルパターンに応じて露光し、この後処理装置によつてウエハＷ上に複数の回路パターンを形成する（ステツプＳＰ１〜ステツプＳＰ２）。次いで、第２の露光装置においてウエハＷ上の各サンプル回路パターンの実測座標値を算出し、当該実測座標値に応じた補正座標値、位置決めすべき座標値、誤差パラメータ及び設計座標値に基づいて補正係数を算出した後、補正係数に基づいてウエハＷを位置決めし、ウエハＷ上のレジスト膜をレチクルパターンに応じて露光する（ステツプＳＰ３〜ステツプＳＰ４）。続いて、処理装置によつてウエハＷ上に形成されている複数の回路パターン上にそれぞれ回路パターンを形成し、計測装置によつて設計座標値に対する各サンプル回路パターンの実測座標値の位置ずれ量を計測した後、ウエハ識別情報と計測した位置ずれ量とでなるウエハ情報をホストコンピユータ５に記憶させる（ステツプＳＰ５〜ステツプＳＰ６）。
【００４３】
次いで、第３の露光装置において、第１の読取り装置７によつてウエハＷのウエハ識別情報を読み取り、当該ウエハ識別情報に対応するウエハ情報をホストコンピユータ５から読み出して当該ウエハ情報から位置ずれ量を読み出す（ステツプＳＰ７〜ステツプＳＰ９）。続いて、位置ずれ量が規格内か否かを判断し、肯定結果を得ると各サンプル回路パターンの位置ずれ量に基づいて、これら各サンプル回路パターンの設計座標値をそれぞれ補正座標値に補正する（ステツプＳＰ１０〜ステツプＳＰ１１）。この後、サンプル回路パターン毎に補正座標値に基づいてウエハＷを位置決めし、サンプル回路パターンの補正座標値に対する新たな実測座標値を算出する。これにより新たな実測座標値、位置決めすべき座標値、誤差パラメータ及び設計座標値に基づいて各回路パターンの位置ずれを補正する補正係数を算出し、当該補正係数に基づいてウエハＷを位置決めしてウエハＷ上のレジスト膜をレチクルパターンに応じて露光する（ステツプＳＰ１２〜ステツプＳＰ１５）。
【００４４】
また、位置ずれ量が規格内か否かを判断し、否定結果を得ると規格外のサンプル回路パターンと新たなサンプル回路パターンとを交換し、当該新たなサンプル回路パターンの設計座標値を補正座標値に補正し、各回路パターンの位置ずれを補正する補正係数を算出する（ステツプＳＰ１４〜ステツプＳＰ１２）。
【００４５】
従つて、この露光装置１では、ウエハＷ上のウエハ識別情報と供に各サンプル回路パターンの位置ずれ量をホストコンピユータ５に記憶させ、重ね合わせ露光毎に当該ホストコンピユータ５から位置ずれ量を読み出し、当該位置ずれ量に基づいて回路パターンの位置ずれを補正する補正係数を算出するようにしたことにより、ウエハＷ上の回路パターンの位置ずれやウエハＷの変形が大きい場合でも作業者によるマニユアルアシストを必要とせず、露光工程を簡易にすることができる。
【００４６】
また、この露光装置１においては、露光によつてサンプル回路パターンにさらに位置ずれを生じた場合でも、新たなウエハ情報としてホストコンピユータ５に記憶させることができるので、重ね合わせ露光毎にサンプル回路パターンの位置ずれ量に応じて容易に位置ずれを補正することができる。
【００４７】
さらに、この露光装置１においては、ウエハ識別情報と供に、投影レンズ補正機構１０及びレンズコントローラの補正量をホストコンピユータ５に記憶させ、重ね合わせ露光毎に当該ホストコンピユータ５から投影レンズ補正機構１０及びレンズコントローラの補正値を読み出し、これら補正値に基づいて投影レンズ補正機構１０及びレンズコントローラを制御するようにしたことにより、投影レンズ３を通過したパターン像のデイストーシヨンによる重ね合わせ精度の誤差を低減することができる。
【００４８】
以上の構成によれば、第１の読取り装置７によつてウエハＷから読み取つたウエハ識別情報と供に、各サンプル回路パターンの位置ずれ量とをホストコンピユータ５に記憶させ、この後、重ね合わせ露光毎に第１の読取り装置７によつてウエハＷから読み取つたウエハ識別情報に対応する各サンプル回路パターンの位置ずれ量をホストコンピユータ５から読み出し、当該位置ずれ量に基づいて補正係数を算出するようにしたことにより、ウエハＷ上の回路パターンの位置ずれやウエハＷの変形が大きい場合でも露光工程中の作業者によるマニユアルアシストを除くことができ、かくして露光工程を簡易にし得る露光装置を実現することができる。
【００４９】
なお上述の実施例においては、重ね合わせ露光において第２の露光装置による露光の後、計測装置によつてウエハＷ上の回路パターンの設計座標値に対する各サンプル回路パターンの実測座標値の位置ずれ量を計測するようにした場合について述べたが、本発明はこれに限らず、例えばウエハＷ上のサンプル回路パターンの位置ずれに対してマニユアルアシストを行い、当該アシスト量をウエハ識別情報と供に、ホストコンピユータ５に記憶させるようにしても良い。
【００５０】
すなわち、図２及び図３の対応部分に同一符号を付して示す図４及び図５に、他の実施例による重ね合わせ露光手順ＲＴ２を示し、ステツプＳＰ１からステツプＳＰ４までは重ね合わせ露光手順ＲＴ１と同一手順を繰り返す。続くステツプＳＰ２０において所定の計測装置又は露光装置に装填させたウエハＷの２層でなるサンプル回路パターンのＸ方向及びＹ方向アライメントマークの位置を検出し、これらＸ方向及びＹ方向アライメントマークが検出領域の外に位置している場合、マニユアルアシストを行いサンプル回路パターンの実測座標値を検出する。この後、重ね合わせ露光手順ＲＴ２はステツプＳＰ２１においてウエハ識別情報と供にアシスト量（すなわち、実測座標値）をホストコンピユータ５に記憶させる。このようにして、以下、重ね合わせ露光手順ＲＴ１と同様の手順を繰り返し、第３の露光装置によるウエハＷへの露光を終了させる。
【００５１】
この場合、この重ね合わせ露光手順ＲＴ２においては、ウエハＷ上のサンプル回路パターンの位置ずれ量が規格外の場合でも、新たなサンプル回路パターンを選定したり、この新たなサンプル回路パターンのＸ方向及びＹ方向アライメントマークの位置を検出する必要がないので、実施例による重ね合わせ露光手順ＲＴ１に比べて露光工程をさらに簡易にすることができる。
【００５２】
また上述の実施例においては、第２の露光装置による露光の後に、計測装置によつてウエハＷ上の回路パターンの設計座標値に対する各サンプル回路パターンの実測座標値の位置ずれ量を計測するようにした場合について述べたが、本発明はこれに限らず、第２の露光装置による露光の後、ウエハＷ上の全ての回路パターンについて設計座標値に対する実測座標値の位置ずれ量を計測するようにしても良い。
この場合、第３の露光装置以降の露光装置による露光において回路パターンの位置ずれ量が大きすぎ、サンプル回路パターンの位置ずれ量に基づいて算出された補正係数だけでは補正しきれない場合、その回路パターンの位置ずれ量（すなわち、実測座標値）を補正係数に付加することにより、当該回路パターンの位置ずれを容易に補正することができる。
【００５３】
さらに上述の実施例においては、ウエハＷに設けられたウエハ識別情報としてバーコードでなるウエハ識別情報を周側面の所定位置に設けるようにした場合について述べたが、本発明はこれに限らず、ウエハＷの周側面又は裏面の所定位置に算用数字等でなるこの他種々のウエハ識別情報を用いるようにしても良い。
【００５４】
さらに上述の実施例においては、ホストコンピータ５にウエハ情報を記憶させる際、同一のウエハに応じたウエハ情報がすでに記憶されていると、このすでに記憶されたウエハ情報（旧ウエハ情報）に置き換えて新たなウエハ情報（新ウエハ情報）を記憶するようにした場合について述べたが、本発明はこれに限らず、新ウエハ情報と旧ウエハ情報とを何らかの重みを付けて平均化したり、新ウエハ情報と旧ウエハ情報とをそのまま記憶させるようにしても良い。
【００５５】
これにより、例えば各工程毎又は各装置毎に差分情報を収集し、その差分の傾向を調べることができる。この場合、このようにして傾向を調べると、例えばある工程後に一定のスケーリングが生じる等の何らかの規則性があることがある。従つて、このような差分の傾向に基づく情報が得られた場合には、当該情報をウエハ情報に付加し、その工程において差分の傾向に基づく情報を例えばウエハＷの位置ずれの補正に用いることにより、精度良く位置ずれを補正することができる。
【００５６】
また、投影レンズ補正機構１０及びレンズコントローラにおいて、前工程までに用いられた複数の露光装置における倍率やデイストーシヨン補正後の露光装置の情報の総和と、このとき用いられる露光装置の情報とを比較し、補正残留分が最小となるようにこのとき用いられ露光装置において補正することにより、実施例における補正よりも精度良く補正することができる。
【００５７】
さらに上述の実施例においては、ウエハ情報において補正係数と当該補正係数に応じた位置ずれ量と投影レンズ補正機構１０及びレンズコントローラの補正量と、レチクル識別情報とを露光条件とするようにした場合について述べたが、本発明はこれに限らず、例えば露光装置の識別情報やさきの工程で用いられる露光装置の情報、また処理装置にもホストコンピユータ５を接続し、当該処理装置の識別情報及び所定の工程情報等のこの他種々の情報をウエハ情報としてホストコンピユータ５に記憶させるようにしても良い。
【００５８】
これにより、例えばホストコンピユータ５において、記憶されたウエハ情報とウエハの露光工程の順序とを参照させて次の工程内容を調べ、当該工程における例えば露光装置に用いられるプロセスプログラムやレチクルが適切であるか否かをチエツクすることができる。また、チエツクの結果、露光装置に用いられるプロセスプログラムやレチクルが不適切な場合には、警告を発したり、プロセスプログラムやレチクルを事前に交換すること等ができるようになる。
【００５９】
さらに上述の実施例においては、重ね合わせ露光において第３の露光装置による露光の際に読み出したウエハ情報の位置ずれ量に対して規格内であるか否かを判別するようにした場合について述べたが、本発明はこれに限らず、第２の露光装置による露光を終了させて計測装置によつて位置ずれ量を計測したときに、当該位置ずれ量に対して規格内であるか否かを判別するようにしても良い。これにより第３の露光装置における露光の停止時間を短縮させることができ、重ね合わせ露光の能率を向上させることができる。
【００６０】
さらに上述の実施例においては、読取り手段によつて得たウエハ識別情報と、回路パターンの位置ずれ量とを対応させて記憶する情報記憶手段として、ホストコンピユータ５を用いるようにした場合について述べたが、本発明はこれに限らず、ウエハ識別情報と回路パターンの位置ずれ量とを対応させて記憶し得れば、この他種々の情報記憶手段を用いるようにしても良い。
【００６１】
【発明の効果】
上述のように本発明によれば、第１の露光後には、読取り手段によつてウエハから得たウエハ識別情報と、回路パターンの位置ずれ量とを対応させて情報記憶手段に記憶し、第２の露光時には、演算手段によつて得たウエハに応じた補正係数に基づいてウエハを位置合わせして露光するようにしたことにより、ウエハの変形が大きい場合でも露光工程中の作業者によるマニユアルアシストを除くことができ、かくして露光工程を簡易にし得る露光装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による露光装置の構成を示す略線的ブロツク図である。
【図２】本発明の一実施例による重ね合わせ露光処理手順を示すフローチヤートである。
【図３】本発明の一実施例による重ね合わせ露光処理手順を示すフローチヤートである。
【図４】他の実施例による重ね合わせ露光処理手順を示すフローチヤートである。
【図５】他の実施例による重ね合わせ露光処理手順を示すフローチヤートである。
【符号の説明】
１……露光装置、２……レチクルホルダ、３……投影レンズ、４……ステージ、５……ホストコンピユータ、６……演算回路、７……第１の読取り装置、８……第１のアライメントセンサ、９……第２のアライメントセンサ、１０……投影レンズ補正機構、１１……第２の読取り装置、Ｒ……レチクル、Ｗ……ウエハ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an exposure apparatus, and is suitable for application to an exposure apparatus that projects and exposes a pattern formed on a reticle according to a circuit pattern of a semiconductor chip (hereinafter referred to as a reticle pattern) on a wafer, for example. is there.
[0002]
[Prior art]
Conventionally, as an exposure apparatus of this type, after exposing a predetermined region of a resist film provided on a wafer according to a reticle pattern of the reticle, the wafer is stepped by a predetermined distance, and the resist film on the wafer is again applied to the reticle. Some have applied a so-called step-and-repeat method in which exposure is repeated according to a reticle pattern.
[0003]
By the way, in recent years, when a reticle pattern of a reticle is projected and exposed on a wafer using such an exposure apparatus (stepper) as the density of semiconductor chips increases, a plurality of circuit patterns and reticles already formed on the wafer are used. The resist film on the wafer is exposed in accordance with the reticle pattern of the reticle so as to overlap the pattern image of the reticle pattern. In this case, in this exposure apparatus, the position of the alignment mark formed at a predetermined position of the circuit pattern on the wafer is detected for each exposure using a predetermined sensor (hereinafter referred to as an alignment sensor). Based on the detection result, the wafer (that is, the circuit pattern on the wafer) is aligned and exposed so that the amount of positional deviation between the circuit pattern and the pattern image of the reticle pattern is within 0.1 μm, for example (hereinafter referred to as “this”). This was called superposition exposure).
[0004]
[Problems to be solved by the invention]
By the way, in the exposure apparatus having such a configuration, during the first exposure, exposure may be performed in a state in which the position of the wafer is shifted due to wafer stepping. In addition, during the repeated exposure of the wafer, the resist is applied on the wafer before and after the exposure, and the resist film is exposed according to the reticle pattern (hereinafter referred to as a processing step). The shape may be deformed. For this reason, the position of the circuit pattern formed on the wafer may be largely deviated from the design value.
[0005]
Therefore, in this exposure apparatus, if the detection range of the alignment mark of the alignment sensor is narrow, the alignment mark of the circuit pattern of the wafer on which the positional deviation described above has occurred is positioned outside the detection range. It becomes difficult for the sensor to detect the alignment mark, and it is necessary to correct misalignment (hereinafter referred to as “manual assist”) by the operator. Further, in this exposure apparatus, the assist amount at the time of the manual assist is used to determine whether the overlay accuracy of the circuit pattern formed by overlaying the circuit pattern on the wafer is good or not, and is erased at the end of exposure. . Therefore, in the wafer in which the position of the circuit pattern is shifted in this way, manual assistance by the operator is required for each overlay exposure, and the exposure process becomes complicated.
[0006]
By the way, when overlay exposure is performed on a circuit pattern formed on a wafer, a different exposure apparatus is used for each overlay exposure. In each of these exposure apparatuses, a projection lens that projects a pattern image of a reticle pattern onto a wafer distorts the projected pattern image (hereinafter referred to as distortion), and the like. The distortion caused by the projection lens differs depending on the individual projection lens. Accordingly, when exposure is performed by changing the exposure apparatus for each overlay exposure, there is a problem that it is difficult to maintain the overlay accuracy of each circuit pattern subjected to overlay exposure within the standard.
[0007]
The present invention has been made in consideration of the above points, and intends to propose an exposure apparatus capable of simplifying the exposure process.
[0008]
[Means for Solving the Problems]
In order to solve such a problem, in the present invention, reading means for reading wafer identification information formed in a predetermined area of the wafer, wafer identification information obtained by the reading means, Between the measured coordinate value and the design coordinate value of the sample circuit pattern to be position-detected An information storage means for storing the amount of positional deviation correspondingly, and at the time of exposure, a corresponding amount of positional deviation is read from the information storage means based on the wafer identification information obtained from the wafer by the reading means; Design coordinate value of sample circuit pattern Based on the amount of displacement Each circuit pattern on the wafer is corrected based on the corrected design coordinate value and the measured coordinate value of the sample circuit pattern. And calculating means for calculating a correction coefficient for correcting the positional deviation of The exposure apparatus First exposure When used for Wafer identification information obtained from the wafer by the reading means; sample The circuit pattern position shift amount is stored in correspondence in the information storage means, The exposure apparatus is made after the first exposure Second exposure When used in , By calculation means After aligning the wafer based on the corrected design coordinate value of the sample circuit pattern, an actual measurement coordinate value of the sample circuit pattern is detected, and calculated by the computing means based on the detected actual coordinate value. The wafer was aligned and exposed based on the correction coefficient.
[0009]
After the first exposure, the wafer identification information obtained from the wafer by the reading means and the positional deviation amount of the circuit pattern are stored in correspondence in the information storage means, and in the second exposure, by the calculation means. By aligning and exposing the wafer based on the correction coefficient corresponding to the obtained wafer, manual assistance by the operator during the exposure process can be eliminated even when the wafer is greatly deformed.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0011]
In FIG. 1, reference numeral 1 denotes an exposure apparatus according to an embodiment as a whole. The exposure light emitted from an illumination optical system (not shown) is irradiated onto a reticle R held by a reticle holder 2, and the exposure light is emitted from the reticle R. A pattern image of the reticle pattern obtained by passing through the reticle pattern (not shown) is imaged on a resist film (not shown) on the wafer W placed on the stage 4 via the projection lens 3. Thus, the exposure apparatus 1 can expose the resist film formed on the wafer W in accordance with the reticle pattern.
[0012]
In this case, the exposure apparatus 1 is provided with a host computer 5 shared with a plurality of exposure apparatuses used for each overlay exposure. The host computer 5 stores wafer information for each wafer W used for overlay exposure together with wafer identification information for identifying the wafer. The wafer information includes, for example, mounting coordinate values and circuit patterns of five arbitrarily selected circuit patterns (hereinafter referred to as sample circuit patterns) among a plurality of circuit patterns formed on the wafer W. It consists of the amount of positional deviation from the design coordinate value, exposure conditions, and the like.
[0013]
Here, in this exposure apparatus 1, when a wafer W on which a plurality of circuit patterns are stacked is transferred by a predetermined transfer device (not shown) and placed on the stage 4, a control circuit (not shown) is provided inside. 2) sends a control signal S1 to first and second motors (not shown) provided on the stage 4, respectively, and drives and controls the first and second motors to control the stage 4 to X. The wafer W is aligned with the reference position by moving in the direction and the Y direction.
[0014]
Further, the first reading device 7 including a barcode reader provided at a predetermined position facing the peripheral side surface WA of the wafer W includes a barcode provided at a predetermined position on the peripheral side surface WA of the wafer W. Wafer identification information (not shown) is read immediately before or after the wafer W is placed on the stage 4. The first reader 7 sends a wafer identification signal S2 based on the read wafer identification information to the arithmetic unit 6.
[0015]
The arithmetic unit 6 sends a search signal S3 for searching for wafer information to the host computer 5 based on the input wafer identification signal S2.
The host computer 5 searches for wafer information corresponding to the wafer identification information of the wafer W placed on the stage 4 of the exposure apparatus 1 among the plurality of wafer information based on the input search signal S3.
[0016]
Here, when the wafer information corresponding to the wafer identification information is not stored in the host computer 5, the host computer 5 sends an error signal S 4 to the arithmetic circuit 6.
In this case, in the exposure apparatus 1, first and second alignment sensors 8 and 9 formed of photoelectric elements provided at predetermined positions between the projection lens 3 and the reticle R, respectively, and a laser light source (not shown) An X-direction alignment mark and a Y-direction alignment mark (not shown) provided at respective predetermined positions of each sample circuit pattern formed on the wafer W by an alignment mark detection unit configured by the alignment optical system. ) Position is detected.
[0017]
In this alignment mark detection unit, laser light having a wavelength that does not sensitize the resist film is emitted from a laser light source, and the laser light is divided into first and second laser light via a beam splitter (not shown). The first and second laser beams are converged so as to be substantially parallel to the X direction and the Y direction, respectively, via the first and second alignment optical systems each constituted by a plurality of optical elements. This becomes the first and second scanning lines.
[0018]
Here, the first scanning line converged so as to be substantially parallel to the X direction first has a diffraction grating-like Y direction alignment mark having a predetermined length long in the X direction in the circuit pattern on the wafer W. Scan in the Y direction relatively in the detection range. Thereby, diffracted light is generated in the Y-direction alignment mark irradiated with the first scanning line, and the diffracted light is received by the first alignment sensor 8 through the first alignment optical system. Thus, the first alignment sensor 8 sends a photoelectric signal S5 corresponding to the amount of received diffracted light to the arithmetic circuit 6.
[0019]
In addition, the second scanning line converged so as to be substantially parallel to the Y direction has a diffraction grating X-direction alignment mark having a predetermined length long in the Y direction in the circuit pattern on the wafer W. In the X direction. As a result, diffracted light is generated in the X-direction alignment mark irradiated with the second scanning line, and the diffracted light is received by the second alignment sensor 9 via the second alignment optical system. Thus, the second alignment sensor 9 sends out a photoelectric signal (not shown) corresponding to the amount of received diffracted light to the arithmetic circuit 6.
[0020]
The arithmetic unit 6 calculates the coordinate values of the X-direction and Y-direction alignment marks of each sample circuit pattern on the wafer W with respect to the design coordinate value of the circuit pattern (the coordinates of the center position of the circuit pattern) based on the input photoelectric signal S5. The measured coordinate value (the coordinate value of the center position of the sample circuit pattern) is calculated based on the coordinate values of the X direction and Y direction alignment marks. Thereafter, the arithmetic circuit 6 corrects the design coordinate value of each sample circuit pattern so as to be the same value as the actual measurement coordinate value, and also corrects the corrected design coordinate value of each sample circuit pattern (hereinafter referred to as a corrected coordinate value). And a predetermined error parameter that minimizes the amount of positional deviation from the coordinate value for positioning the circuit pattern other than each sample circuit pattern, and based on the error parameter and the design coordinate value of the circuit pattern. Then, a correction coefficient for correcting the positional deviation of each circuit pattern (that is, the positional deviation of the wafer W) is calculated.
[0021]
The correction coefficient includes the rotation error of the wafer W, the straightness of the moving direction of the stage 4 by the first and second motors provided on the stage 4, linear expansion and contraction of the wafer W in the X and Y directions, and the wafer. This is a correction amount such as an error in the offset amount of W.
[0022]
Therefore, in this exposure apparatus 1, the wafer W is positioned according to the correction coefficient calculated by the arithmetic circuit 6, and each circuit pattern on the wafer W and the pattern image of the reticle pattern are superimposed. The pattern image can be formed on the resist film on the wafer W.
[0023]
In the exposure apparatus 1, the projection lens 3 is provided with a projection lens correction mechanism 10 and a lens controller (not shown). In this case, the projection lens correction mechanism 10 corrects the characteristics of the projection lens 3 based on the control signal S6 input from the arithmetic circuit 6, and the lens controller corrects the magnification of the projection lens 3. Thereby, the projection lens correction mechanism 10 and the lens controller can correct the distortion of the pattern image that has passed through the projection lens 3.
[0024]
Further, in this exposure apparatus 1, a first position, such as a barcode reader, is provided at a position facing reticle identification information (not shown) such as a barcode for identifying the reticle provided at a predetermined position on the reticle R. Two readers 11 are provided. The second reading device 11 reads the reticle identification information immediately before or while the reticle R is conveyed by the predetermined conveying device and is held by the reticle holder 2, and the reticle based on the reticle identification information. The identification signal S7 is sent to the arithmetic unit 6.
[0025]
As a result, the arithmetic circuit 6 calculates the calculated correction coefficient, the positional deviation amount according to the correction coefficient, the correction amounts of the projection lens correction mechanism 10 and the lens controller, and the exposure conditions including the reticle identification information together with the corresponding wafer identification information. As wafer information, a wafer information signal S8 based on the wafer information is sent to the host computer 5. Thus, the host computer 5 stores the wafer information based on the input wafer information signal S8.
[0026]
On the other hand, when wafer information corresponding to the wafer identification information is stored in the host computer 5, the host computer 5 sends a wafer information signal S8 corresponding to the wafer information to the arithmetic circuit 6.
Based on the positional deviation amount of each sample circuit pattern in the wafer information corresponding to the inputted wafer information signal S8, the arithmetic circuit 6 uses the design coordinate values of each sample circuit pattern to be the same as the corresponding actually measured coordinate values. Correct so that
[0027]
In this case, in the exposure apparatus 1, the stage 4 is moved and controlled by the arithmetic circuit 6 for each sample circuit pattern based on the correction coordinate value of the sample circuit pattern to position the wafer W. In this state, the alignment mark detection unit detects the positions of the X and Y alignment marks of the sample circuit pattern. Thereby, the first and second alignment sensors 8 and 9 send the photoelectric signal S5 corresponding to the amount of received diffracted light to the arithmetic circuit 6, respectively.
[0028]
The arithmetic circuit 6 calculates the coordinate values of the X-direction and Y-direction alignment marks of the sample circuit pattern with respect to the correction coordinate values of the sample circuit pattern based on the input photoelectric signal S5. When the coordinate value further deviates from the amount of misalignment based on the wafer information, a newly measured coordinate value is newly calculated based on the coordinate values of the X direction and Y direction alignment marks. Thereby, the arithmetic circuit 6 has a predetermined value which minimizes the amount of positional deviation between the actually calculated coordinate values newly calculated in each sample circuit pattern and the coordinate values to be positioned in circuit patterns other than each sample circuit pattern. An error parameter is calculated, and a correction coefficient for correcting the positional deviation of each circuit pattern is calculated based on the error parameter and the design coordinate value of the circuit pattern.
[0029]
Therefore, in this exposure apparatus 1, the wafer W is positioned based on the correction coefficient calculated by the arithmetic circuit 6, and each circuit pattern on the wafer W and the pattern image of the reticle pattern are superimposed. The pattern image can be formed on the resist film on the wafer W.
In this case, the arithmetic circuit 6 controls the projection lens correction mechanism 10 and the lens controller based on the correction amount of the projection lens correction mechanism 10 and the lens controller of the wafer information corresponding to the input wafer information signal S8. Accordingly, the projection lens correction mechanism 10 and the lens controller can correct the distortion of the pattern image that has passed through the projection lens 3.
[0030]
In addition, when the coordinate values of the X-direction and Y-direction alignment marks of each sample circuit pattern are further deviated from the positional deviation amount based on the wafer information, the arithmetic circuit 6 in the exposure apparatus 1 uses a new correction coefficient and the correction. The wafer information signal S8 based on the wafer information is used as wafer information together with the wafer identification information corresponding to the exposure amount including the reticle deviation information, the amount of positional deviation corresponding to the coefficient, the correction amount of the projection lens correction mechanism 10 and the lens controller, and the reticle identification information. The data is sent to the host computer 5. Thus, the host computer 5 replaces the wafer information based on the input wafer information signal S8 with the previously stored wafer information and stores it.
[0031]
In practice, in this embodiment, when the circuit pattern is overlaid and exposed on the wafer W, the wafer W on which the circuit pattern has not yet been formed is first transferred to the first exposure apparatus by the transfer device, and the stage 4 2 and 3, the overlay exposure processing procedure RT1 shown in FIGS. 2 and 3 is started at step SP1 and proceeds from step SP1 to step SP2. In this step SP2, the first exposure apparatus exposes the resist film on the wafer W according to the reticle pattern of the reticle R based on the design coordinate value of the circuit pattern formed on the wafer W, and then the wafer W is exposed. Stepping and exposing the resist film on the wafer W again according to the reticle pattern are sequentially repeated. Thereafter, the transfer apparatus transfers the wafer W to a predetermined processing apparatus, and the processing apparatus develops a resist film on the wafer W and etches the wafer W to form a plurality of circuit patterns on the wafer W.
[0032]
Next, the superposition exposure processing procedure RT1 proceeds to step SP3, the wafer W is transferred to the second exposure apparatus by the transfer device, placed on the stage 4 and positioned, and the alignment mark detection unit performs the relevant operation. The positions of the X-direction and Y-direction alignment marks of each sample circuit pattern on the wafer W are detected. As a result, the arithmetic circuit 6 calculates an actual measurement coordinate value of each sample circuit pattern on the wafer W with respect to the design coordinate value of the circuit pattern based on the detection result, and the design coordinate value of each sample circuit pattern corresponds to the corresponding actual measurement coordinate. Correct to be the same as the value. Thereby, the arithmetic circuit 6 calculates a predetermined error parameter that minimizes the amount of positional deviation between the correction coordinate value of each sample circuit pattern and the coordinate value to be positioned of the circuit pattern other than each sample circuit pattern, A correction coefficient is calculated based on the error parameter and the design coordinate value of the circuit pattern.
[0033]
Thereafter, the overlay exposure processing procedure RT1 proceeds to step SP4, where the wafer W is positioned based on the correction coefficient, and the pattern image is overlaid on the wafer W so that the circuit pattern on the wafer W and the pattern image of the reticle pattern are overlaid. An image is formed on the resist film on W, and this resist film is exposed according to the reticle pattern.
[0034]
Subsequently, the overlay exposure processing procedure RT1 proceeds to step SP5, where the wafer W is transferred to the processing apparatus by the transfer device, and the resist film is developed on the wafer W and the wafer W is etched by the processing device. Then, circuit patterns are formed on the plurality of circuit patterns formed on the wafer W, respectively. Thereafter, the wafer W is transferred to a measuring device such as an electron microscope by the transfer device, and the measurement device sets the positional deviation amount of the measured coordinate value of each sample circuit pattern relative to the design coordinate value of the circuit pattern on the wafer W. measure.
[0035]
Thereafter, in step SP6, the overlay exposure processing procedure RT1 sends a wafer information signal S7 based on the wafer information consisting of the wafer identification information and the measured displacement amount to the host computer, and the wafer information signal S7 is sent to the host computer 5. The wafer information based on is stored.
Next, the overlay exposure processing procedure RT1 proceeds to step SP7, where the wafer W is transferred to the third exposure apparatus by the transfer apparatus and placed on the stage 4 for positioning.
[0036]
Subsequently, the overlay exposure processing procedure RT1 proceeds to step SP8, the wafer identification information provided on the wafer W is read by the first reading device 7, and the wafer identification signal S2 based on the wafer identification information is calculated by the arithmetic circuit 6. To send.
Thereafter, the overlay exposure processing procedure RT1 proceeds to step SP9, where the arithmetic circuit 6 sends a search signal S3 to the host computer 5 based on the inputted wafer identification signal S2, and the host computer 5 receives the inputted search signal. Based on S3, wafer information corresponding to the wafer identification information is retrieved from the plurality of wafer information, and a wafer information signal S8 based on the wafer information is sent to the arithmetic circuit 6. As a result, the arithmetic circuit 6 reads the positional deviation amount from the wafer information based on the wafer information signal S8.
[0037]
Next, the overlay exposure processing procedure RT1 proceeds to step SP10, and the X-direction and Y-direction alignment marks of each sample circuit pattern are located within the detection range (that is, within the standard) of the alignment mark detector based on the amount of displacement. Determine whether or not. If an affirmative result is obtained in this way, the design coordinate value of each sample circuit pattern is corrected to be the same as the corresponding actually measured coordinate value based on the positional deviation amount of each sample circuit pattern in the following step SP11.
[0038]
Thereafter, the overlay exposure processing procedure RT1 proceeds to step SP12, and the wafer W is positioned for each sample circuit pattern based on the corrected coordinate value of the sample circuit pattern. In this state, the alignment mark detection unit detects the positions of the X-direction and Y-direction alignment marks of the sample circuit pattern, and sends the detection result to the arithmetic circuit 6. The arithmetic circuit 6 calculates a new measured coordinate value of the sample circuit pattern with respect to the corrected coordinate value of the sample circuit pattern based on the input photoelectric signal S5. As a result, the arithmetic circuit 6 has a predetermined error that minimizes the amount of positional deviation between the actual measurement coordinate value newly calculated in each sample circuit pattern and the coordinate value to be positioned in the circuit pattern other than each sample circuit pattern. A parameter is calculated, and a correction coefficient for correcting the positional deviation of each circuit pattern is calculated based on the error parameter and the design coordinate value of the circuit pattern.
[0039]
Thus, the overlay exposure processing procedure RT1 proceeds to step SP13, the wafer W is positioned based on the correction coefficient calculated by the arithmetic circuit 6, and each circuit pattern on the wafer W and the pattern image of the reticle pattern are obtained. The resist film on the wafer W is exposed according to the reticle pattern so as to be overlaid.
[0040]
Further, in this overlay exposure processing procedure RT1, if a negative result is obtained in step SP10, the process proceeds to the next step SP14, where a non-standard sample circuit pattern and a new sample circuit pattern are exchanged. The alignment mark detection unit detects the positions of the X-direction and Y-direction alignment marks of the new sample circuit pattern, and sends the detection result to the arithmetic circuit 6. The arithmetic circuit 6 calculates an actual measurement coordinate value of a new sample circuit pattern with respect to the design coordinate value of the circuit pattern based on the detection result, and makes the design coordinate value of the sample circuit pattern the same as the corresponding actual measurement coordinate value. to correct.
Next, the overlay exposure processing procedure RT1 proceeds to step SP12, and a correction coefficient for correcting the positional deviation of each circuit pattern is calculated in the same manner as described above.
[0041]
Thereafter, the superposition exposure processing procedure RT1 proceeds to step SP15, and the superposition exposure processing procedure RT1 is completed, thereby completing the superposition exposure.
[0042]
In the above configuration, the overlay exposure using the exposure apparatus 1 first exposes the resist film on the wafer W according to the reticle pattern of the reticle R based on the design coordinate value of the circuit pattern in the first exposure apparatus. Then, a plurality of circuit patterns are formed on the wafer W by the post-processing apparatus (Step SP1 to Step SP2). Next, an actual measurement coordinate value of each sample circuit pattern on the wafer W is calculated in the second exposure apparatus, and based on a correction coordinate value corresponding to the actual measurement coordinate value, a coordinate value to be positioned, an error parameter, and a design coordinate value. After calculating the correction coefficient, the wafer W is positioned based on the correction coefficient, and the resist film on the wafer W is exposed according to the reticle pattern (step SP3 to step SP4). Subsequently, a circuit pattern is formed on each of the plurality of circuit patterns formed on the wafer W by the processing device, and the positional deviation amount of the measured coordinate value of each sample circuit pattern with respect to the design coordinate value is measured by the measuring device. After measuring the wafer information, the wafer information consisting of the wafer identification information and the measured displacement is stored in the host computer 5 (step SP5 to step SP6).
[0043]
Next, in the third exposure apparatus, the wafer identification information of the wafer W is read by the first reading device 7, the wafer information corresponding to the wafer identification information is read from the host computer 5, and the positional deviation amount from the wafer information. Are read (step SP7 to step SP9). Subsequently, it is determined whether or not the amount of positional deviation is within the standard. If an affirmative result is obtained, the design coordinate value of each sample circuit pattern is corrected to the corrected coordinate value based on the amount of positional deviation of each sample circuit pattern. (Step SP10 to Step SP11). Thereafter, the wafer W is positioned for each sample circuit pattern based on the corrected coordinate value, and a new measured coordinate value for the corrected coordinate value of the sample circuit pattern is calculated. As a result, a correction coefficient for correcting the displacement of each circuit pattern is calculated based on the new measured coordinate value, the coordinate value to be positioned, the error parameter, and the design coordinate value, and the wafer W is positioned based on the correction coefficient. The resist film on the wafer W is exposed in accordance with the reticle pattern (step SP12 to step SP15).
[0044]
Also, it is determined whether or not the amount of positional deviation is within the standard, and if a negative result is obtained, the non-standard sample circuit pattern is replaced with a new sample circuit pattern, and the design coordinate value of the new sample circuit pattern is corrected coordinates. The correction coefficient for correcting the positional deviation of each circuit pattern is calculated (step SP14 to step SP12).
[0045]
Therefore, in this exposure apparatus 1, the positional deviation amount of each sample circuit pattern is stored in the host computer 5 together with the wafer identification information on the wafer W, and the positional deviation amount is read from the host computer 5 for each overlay exposure. Since the correction coefficient for correcting the positional deviation of the circuit pattern is calculated based on the positional deviation amount, the manual assist by the operator even when the positional deviation of the circuit pattern on the wafer W or the deformation of the wafer W is large. Therefore, the exposure process can be simplified.
[0046]
Further, in this exposure apparatus 1, even if the sample circuit pattern is further misaligned due to exposure, it can be stored in the host computer 5 as new wafer information. The positional deviation can be easily corrected according to the amount of positional deviation.
[0047]
Further, in this exposure apparatus 1, the correction amounts of the projection lens correction mechanism 10 and the lens controller are stored in the host computer 5 together with the wafer identification information, and from the host computer 5 to the projection lens correction mechanism 10 for each overlay exposure. And the correction values of the lens controller are read out, and the projection lens correction mechanism 10 and the lens controller are controlled based on these correction values, so that the overlay accuracy error due to the distortion of the pattern image that has passed through the projection lens 3. Can be reduced.
[0048]
According to the above configuration, the positional displacement amount of each sample circuit pattern is stored in the host computer 5 together with the wafer identification information read from the wafer W by the first reading device 7, and then the overlay is performed. For each exposure, the positional deviation amount of each sample circuit pattern corresponding to the wafer identification information read from the wafer W by the first reading device 7 is read from the host computer 5 and a correction coefficient is calculated based on the positional deviation amount. By doing so, it is possible to eliminate the manual assist by the operator during the exposure process even when the circuit pattern on the wafer W is greatly displaced and the deformation of the wafer W is large, thus realizing an exposure apparatus that can simplify the exposure process. can do.
[0049]
In the above-described embodiment, after the exposure by the second exposure apparatus in the overlay exposure, the displacement amount of the measured coordinate value of each sample circuit pattern with respect to the design coordinate value of the circuit pattern on the wafer W by the measuring apparatus. However, the present invention is not limited to this. For example, manual assist is performed for the positional deviation of the sample circuit pattern on the wafer W, and the assist amount is used together with the wafer identification information. You may make it memorize | store in the host computer 5. FIG.
[0050]
That is, FIG. 4 and FIG. 5 in which the same reference numerals are assigned to corresponding parts in FIG. 2 and FIG. 3 show the overlay exposure procedure RT2 according to another embodiment, and the overlay exposure procedure RT1 from step SP1 to step SP4. Repeat the same procedure. In the following step SP20, the positions of the X-direction and Y-direction alignment marks of the sample circuit pattern consisting of two layers of the wafer W loaded in a predetermined measuring apparatus or exposure apparatus are detected, and these X-direction and Y-direction alignment marks are detected areas. If it is located outside, the manual assist is performed to detect the measured coordinate value of the sample circuit pattern. Thereafter, in step SP21, the overlay exposure procedure RT2 stores the assist amount (that is, the actually measured coordinate value) in the host computer 5 together with the wafer identification information. In this way, the same procedure as the overlay exposure procedure RT1 is repeated, and the exposure of the wafer W by the third exposure apparatus is ended.
[0051]
In this case, in this overlay exposure procedure RT2, even if the amount of positional deviation of the sample circuit pattern on the wafer W is outside the standard, a new sample circuit pattern is selected, or the X direction and Since it is not necessary to detect the position of the Y-direction alignment mark, the exposure process can be further simplified as compared with the overlay exposure procedure RT1 according to the embodiment.
[0052]
In the above-described embodiment, after the exposure by the second exposure apparatus, the measurement apparatus measures the positional deviation amount of the measured coordinate values of each sample circuit pattern with respect to the design coordinate values of the circuit pattern on the wafer W. Although the present invention is not limited to this, the present invention is not limited to this, and after the exposure by the second exposure apparatus, the positional deviation amount of the measured coordinate value with respect to the design coordinate value is measured for all circuit patterns on the wafer W. Anyway.
In this case, in the exposure by the exposure apparatus after the third exposure apparatus, if the amount of positional deviation of the circuit pattern is too large and cannot be corrected by only the correction coefficient calculated based on the amount of positional deviation of the sample circuit pattern, the circuit By adding the amount of pattern displacement (that is, the measured coordinate value) to the correction coefficient, it is possible to easily correct the displacement of the circuit pattern.
[0053]
Further, in the above-described embodiment, the case where the wafer identification information made of a barcode is provided at a predetermined position on the peripheral side surface as the wafer identification information provided on the wafer W has been described, but the present invention is not limited to this. Various other pieces of wafer identification information made up of arithmetic numbers or the like may be used at predetermined positions on the peripheral side surface or the back surface of the wafer W.
[0054]
Furthermore, in the above-described embodiment, when wafer information is stored in the host computer 5, if wafer information corresponding to the same wafer has already been stored, it is replaced with the already stored wafer information (old wafer information). Although the case where new wafer information (new wafer information) is stored has been described, the present invention is not limited to this, and the new wafer information and the old wafer information are averaged with some weight, or new wafer information is stored. And the old wafer information may be stored as they are.
[0055]
Thereby, difference information can be collected, for example for every process or for every apparatus, and the tendency of the difference can be investigated. In this case, when the tendency is examined in this way, there may be some regularity, for example, a certain scaling occurs after a certain process. Therefore, when information based on such a difference tendency is obtained, the information is added to the wafer information, and the information based on the difference tendency is used for correcting the positional deviation of the wafer W in the process. Thus, the positional deviation can be corrected with high accuracy.
[0056]
Further, in the projection lens correction mechanism 10 and the lens controller, the magnification of the plurality of exposure apparatuses used up to the previous process, the sum of exposure apparatus information after distortion correction, and information of the exposure apparatus used at this time are obtained. Comparing and correcting in the exposure apparatus used at this time so that the correction residual amount is minimized, the correction can be performed with higher accuracy than the correction in the embodiment.
[0057]
Further, in the above-described embodiment, the exposure condition is set such that the correction coefficient in the wafer information, the positional deviation amount corresponding to the correction coefficient, the correction amount of the projection lens correction mechanism 10 and the lens controller, and the reticle identification information are used. However, the present invention is not limited to this. For example, the identification information of the exposure apparatus, the information of the exposure apparatus used in the previous step, and the host computer 5 is also connected to the processing apparatus. Various other information such as the above process information may be stored in the host computer 5 as wafer information.
[0058]
As a result, for example, the host computer 5 refers to the stored wafer information and the order of the wafer exposure process to check the next process content, and the process program and reticle used in the exposure apparatus in the process are appropriate. You can check whether or not. If the process program or reticle used in the exposure apparatus is inappropriate as a result of the check, a warning can be issued or the process program or reticle can be exchanged in advance.
[0059]
Further, in the above-described embodiment, a case has been described in which it is determined whether or not the positional deviation amount of the wafer information read at the time of exposure by the third exposure apparatus is within the standard in the overlay exposure. However, the present invention is not limited to this, and it is determined whether or not the positional deviation amount is within the standard when the exposure by the second exposure apparatus is terminated and the positional deviation amount is measured by the measuring device. You may make it discriminate | determine. Thereby, the exposure stop time in the third exposure apparatus can be shortened, and the efficiency of the overlay exposure can be improved.
[0060]
Further, in the above-described embodiment, the case where the host computer 5 is used as information storage means for storing the wafer identification information obtained by the reading means and the positional deviation amount of the circuit pattern in association with each other has been described. However, the present invention is not limited to this, and various other information storage means may be used as long as the wafer identification information and the positional deviation amount of the circuit pattern can be stored in correspondence.
[0061]
【The invention's effect】
As described above, according to the present invention, after the first exposure, the wafer identification information obtained from the wafer by the reading unit and the positional deviation amount of the circuit pattern are stored in the information storage unit in association with each other. At the time of exposure 2, the wafer is aligned and exposed based on the correction coefficient corresponding to the wafer obtained by the calculation means, so that the manual operation by the operator during the exposure process is possible even when the deformation of the wafer is large. It is possible to realize an exposure apparatus that can eliminate the assist and thus can simplify the exposure process.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram showing the arrangement of an exposure apparatus according to an embodiment of the present invention.
FIG. 2 is a flowchart showing an overlay exposure processing procedure according to an embodiment of the present invention.
FIG. 3 is a flowchart showing a superposition exposure processing procedure according to an embodiment of the present invention.
FIG. 4 is a flowchart showing a superposition exposure processing procedure according to another embodiment.
FIG. 5 is a flowchart showing a superposition exposure processing procedure according to another embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Exposure apparatus, 2 ... Reticle holder, 3 ... Projection lens, 4 ... Stage, 5 ... Host computer, 6 ... Arithmetic circuit, 7 ... 1st reader, 8 ... 1st Alignment sensor, 9 ... second alignment sensor, 10 ... projection lens correction mechanism, 11 ... second reading device, R ... reticle, W ... wafer.

Claims

In an exposure apparatus that performs exposure so that a predetermined pattern image is superimposed on a circuit pattern formed on one surface of a wafer,
Reading means for reading wafer identification information formed in a predetermined area of the wafer;
Information storage means for storing the wafer identification information obtained by the reading means and the positional deviation amount between the measured coordinate value and the design coordinate value of the sample circuit pattern to be position-corresponding;
At the time of exposure, the position deviation amount corresponding to the wafer identification information obtained from the wafer by the reading means is read from the information storage means, and the design coordinate value of the sample circuit pattern is corrected based on the position deviation amount. And calculating means for calculating a correction coefficient for correcting the positional deviation of each circuit pattern on the wafer based on the corrected design coordinate value and the actual measurement coordinate value of the sample circuit pattern ,
When the exposure apparatus is used for the first exposure , the information storage means associates the wafer identification information obtained from the wafer by the reading means with the positional deviation amount of the sample circuit pattern. Remember,
When the exposure apparatus is used for the second exposure performed after the first exposure, after aligning the wafer based on the design coordinate value of the sample circuit pattern corrected by the calculation means An exposure characterized in that an actual measurement coordinate value of the sample circuit pattern is detected, and the wafer is aligned and exposed based on the correction coefficient calculated by the computing means based on the detected actual coordinate value. apparatus.

2. The position shift amount is measured by a measurement device that measures the circuit pattern on the wafer that has been transferred from the exposure apparatus by a transfer device that transfers the wafer. Exposure equipment.

The exposure apparatus according to claim 1 , wherein the misregistration amount includes a manual assist amount performed for misregistration of the sample circuit pattern .

The information storage means includes
When the misalignment amount corresponding to the same wafer has already been stored when used for the first exposure, the misalignment amount newly obtained is stored in place of the misregistration amount. The exposure apparatus according to any one of claims 1 to 3.

The information storage means includes
Along with the wafer identification information, information based on deformation of the wafer, identification information of a plurality of exposure apparatuses that have exposed a predetermined pattern image on the wafer, and a correction amount of a correction mechanism for correcting distortion of a projection lens in the exposure apparatus , information processing steps to be performed on the wafer, according to claim 1, wherein the benzalkonium be stored any of the identification information of the processor which has been subjected to the treatment process Exposure equipment.