JP3631464B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3631464B2 JP3631464B2 JP2001398386A JP2001398386A JP3631464B2 JP 3631464 B2 JP3631464 B2 JP 3631464B2 JP 2001398386 A JP2001398386 A JP 2001398386A JP 2001398386 A JP2001398386 A JP 2001398386A JP 3631464 B2 JP3631464 B2 JP 3631464B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- well region
- element isolation
- well
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
- H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばアナログ回路に用いられる可変容量コンデンサ及び増幅器に適用される半導体装置に関する。
【０００２】
【従来の技術】
例えば電圧制御発振器は、可変容量コンデンサを含み、この可変容量コンデンサの容量を変化することにより、所要の周波数の信号を発振可能とされている。電圧制御発振器は、フェーズノイズ（ｐｈａｓｅ ｎｏｉｓｅ）を低減するため、高いＱ値が要求される。これを実現するため、可変容量コンデンサの特性は、低い寄生容量及び低い寄生抵抗が要求される。
【０００３】
【発明が解決しようとする課題】
一般に、この可変容量コンデンサは、Ｎ型のウェル領域内に形成されたＰ＋型の半導体層の接合部分、あるいはＰ型ウェル領域内に形成されたＮ＋の接合部分を用いて構成される。
【０００４】
図１７は、Ｎ型のウェル領域を用いた可変容量コンデンサの一例を示している。例えばＰ型の半導体基板１００の表面領域にＮ型のウェル領域１０１が形成されている。このＮ型のウェル領域１０１内には、Ｐ＋型の半導体層１０２、Ｎ＋型の半導体層１０３が形成されており、Ｐ＋型の半導体層１０２とＮ型のウェル領域１０１の接合部分を用いて可変容量コンデンサ１０４が構成されている。各半導体層１０２、１０３には配線１０５が接続されている。この可変容量コンデンサ１０４において、寄生容量としては配線１０５間の容量１０６、寄生抵抗としては配線抵抗（図示せず）、ウェル領域の抵抗（以下、ウェル抵抗とも言う）１０７が支配的である。
【０００５】
デバイスのデザインルールの進歩に伴い、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間のスペースを小さくできるようになっている。これにより、ウェル領域１０１の寄生抵抗を低減することが可能である。しかし、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間のスペースを小さくした場合、配線１０５間の距離も狭まる。この結果、寄生容量としての配線間容量１０７が増大する。
【０００６】
図１８は、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間に印加されるバイアス電圧と容量の変化の様子を示している。図１８に示すように、寄生容量が増大すると、バイアス電圧に応じた容量の可変範囲が低減してしまう。したがって、配線間容量を低減するため、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間のスペースを広げて可変容量コンデンサを形成する必要がある。これは、ウェル抵抗を低減できないことを意味している。
【０００７】
一方、寄生抵抗は、抵抗値に比例する熱雑音の発生源となる。これは例えば電圧制御発振器においてＱ値を低下させ、フェーズノイズの劣化を引き起こす。
【０００８】
また、図１９に示すように、増幅器を構成するＭＯＳトランジスタ（以下、ＭＯＳＦＥＴと称す）は、Ｐ型のウェル領域１１０の抵抗が大きい場合パワーロスが生じ、高利得な増幅器を構成することが困難となる。一般に、この種の増幅器は、デジタル回路と混載される。しかし、現状のデジタル回路に使用されているウェルの抵抗は、増幅器の利得を下げることとなる。
【０００９】
図２０は、ウェル抵抗と利得との関係を示している。現状のアナログ／デジタル混載半導体装置において、デジタル部で使用されているウェルの抵抗値は例えば５０Ωである。このウェル抵抗の場合、高い利得を得ることが困難である。同図から明らかなように、利得を上げるためには、ウェル抵抗を上げるか、下げるかしなければいけない。ウェル抵抗を上げるためには、高抵抗基板を用いることが考えられる。しかし、高抵抗基板は、ウェハ内にスリップが生じるなどの問題がある。また、ウェル抵抗を下げるためには低抵抗基板を用いることが考えられる。
【００１０】
図２１は、低抵抗基板を用いたアナログ／デジタル混載半導体装置の一例を示している。低抵抗基板としてのＰ＋基板１２０内にウェル領域１２１、１２２を形成し、このウェル領域１２１、１２２内にアナログ回路とデジタル回路を形成している。このように、低抵抗基板を用いた場合、ウェル抵抗を低下できる。しかし、ウェル抵抗を低くした場合、デジタル回路からアナログ回路にノイズが侵入し、アナログ回路の特性に悪影響を与えることとなる。
【００１１】
図２２は、ウェル抵抗と侵入ノイズ量の関係を示している。このように、侵入ノイズ量はウェル抵抗が低いほど多くなる。このため、アナログ／デジタル混載半導体装置において、低抵抗基板を採用することができない。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、回路素子の種類に応じてウェルの抵抗値を設定することにより、回路素子の特性を向上することが可能な半導体装置を提供しようとするものである。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の第１の態様は、半導体基板と、前記半導体基板の表面領域に形成された第１導電型のウェル領域と、前記ウェル領域内に形成された複数の素子分離領域と、前記素子分離領域により分離された前記ウェル領域の第１の領域内に前記素子分離領域に接して形成され、コンデンサの第１の電極としての第２導電型の半導体層と、前記素子分離領域により分離された前記ウェル領域の第２の領域内に前記素子分離領域に接して形成され、コンデンサの第２の電極としての第１導電型の半導体層と、前記ウェル領域の底部に設けられ、前記素子分離領域により分離された前記第１、第２の領域を接続し、前記第２導電型の半導体装置と前記ウェル領域との間の接合部分の空乏層及び前記第１導電型の半導体層と前記ウェル領域との間の接合部分の空乏層に接触せず、前記素子分離領域の底部に接触し、前記ウェル領域の抵抗値より低い抵抗値を有する第１導電型の低抵抗領域とを具備している。
さらに、本発明の第２の態様は、半導体基板と、前記半導体基板の表面領域内に形成された第１導電型のウェル領域と、前記ウェル領域に形成された複数の素子分離領域と、前記素子分離領域により分離された前記ウェル領域の第１の領域内に前記素子分離領域に接して形成されたＭＯＳトランジスタと、前記素子分離領域により分離された前記ウェル領域の第２の領域内に前記素子分離領域に接して形成された第１導電型の半導体層と、前記ウェル領域の底部に設けられ、前記素子分離領域により分離された前記第１、第２の領域を接続し、前記ＭＯＳトランジスタのソース／ドレイン領域と前記ウェル領域の前記接合部分の空乏層に接触せず、前記素子分離領域の底部に接触し、前記ウェル領域の抵抗値より低い抵抗値を有する第１導電型の低抵抗領域とを具備している。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る可変容量コンデンサを示している。この可変容量コンデンサ１０は、例えばＮ型のウェル領域１３とＰ＋型の半導体層１５の接合部分を用いている。
【００１７】
例えばＰ型の半導体基板１１は、例えば５Ωの抵抗を有している。この基板１１の表面領域内には、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）からなる複数の素子分離領域１２が形成されている。これら素子分離領域１２の形成された半導体基板１１の表面領域内には、ウェル領域１３が形成されている。素子分離領域１２により分離されたウェル領域１３の第１の領域内には、Ｐ＋型の半導体層１５が形成されている。この半導体層１５の周囲に位置する第２の領域には、Ｎ＋型の半導体層１４が形成されている。Ｐ＋型の半導体層１５は可変容量コンデンサの第１の電極を構成し、Ｎ＋型の半導体層１４は第２の電極を構成する。
【００１８】
また、前記ウェル領域１３の底部には、例えばＮ型の低抵抗領域１６が形成されている。この低抵抗領域１６は、ウェル領域１３より不純物濃度が高く設定され、前記ウェル領域１３の抵抗値より低く設定されている。具体的には、低抵抗領域１６の不純物濃度は、ウェル領域１３の不純物濃度の例えば２倍以上、あるいは１×１０１８ｃｍ−３以上に設定される。この低抵抗領域１６は、例えばＰ＋型の半導体層１５とウェル領域との接合部分の空乏層に接触せず、各素子分離領域１２の底部に接触している。
【００１９】
次に、上記可変容量コンデンサの製造方法について説明する。
【００２０】
図２に示すように、例えばＰ型の半導体基板１１の表面領域にＳＴＩからなる複数の素子分離領域１２が形成される。この素子分離領域１２は周知の工程により製造される。すなわち、先ず基板１１の表面にトレンチが形成される。次に、基板１１の全面に例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりシリコン酸化膜が堆積され、トレンチがシリコン酸化膜によって埋め込まれる。次いで、基板１１上のシリコン酸化膜が例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去される。
【００２１】
この後、基板１１の表面領域にＮ型の不純物、例えばリンがイオン注入され、Ｎ型のウェル領域１３が形成される。このウェル領域１３の深さは、素子分離領域１２の深さより深く設定されている。
【００２２】
次に、図３に示すように、ウェル領域１３の全面にＮ型の不純物、例えばリンがイオン注入され、低抵抗領域１６が形成される。イオン注入の条件は、例えば加速電圧が１０００〜２０００ＫｅＶ、ドーズ量が１×１０１３〜１×１０１４ｃｍ−２である。このイオン注入の条件は一例であり、低抵抗領域１６が図１に示すようにＰ＋半導体層１５の空乏層に接触せず、素子分離領域１２の底部に接触する深さとなる条件であれば良い。このようにして、ウェル領域１３の底部の不純物濃度が上げられる。
【００２３】
この後、図１に示すように、ウェル領域１３の第１の領域にＰ型の不純物、例えばボロンがイオン注入され、Ｐ＋型の半導体層１５が形成される。次いで、ウェル領域１３の第２の領域にＮ型の不純物、例えばリンがイオン注入され、Ｎ＋型の半導体層１４が形成される。
【００２４】
図４は、ウェル領域１３内の各部の不純物濃度と深さを概略的に示しており、図１乃至図３と同一部分には同一符号を付す。
【００２５】
上記第１の実施形態によれば、可変容量コンデンサ１０が形成されるウェル領域１３の底部に低抵抗領域１６を形成することにより、ウェル抵抗を低減している。このため、配線間容量を低減するためにＰ＋型の半導体層１５とＮ＋の半導体層１４間のスペースを広げた場合においても、ウェル抵抗を低く保持することができる。したがって、熱雑音を抑えることができる。
【００２６】
また、この可変容量コンデンサは熱雑音が少ないため、この可変容量コンデンサを電圧制御発振器に適用した場合、電圧制御発振器のＱ値を向上でき、フェーズノイズを低減できる。
【００２７】
（第２の実施形態）
図５は、本発明の第２の実施形態を示している。第２の実施形態は、第１の実施形態を変形したものであり、第１の実施形態と同一部分には同一符号を付す。
【００２８】
図５に示す可変容量コンデンサ１０は、例えばＰ型のウェル領域１７とＮ＋型の半導体層１４の接合部分を用いている。すなわち、例えばＰ型の半導体基板１１内に例えばＰ型のウェル領域１７が形成されている。ウェル領域１７の中央部内には、Ｎ＋型の半導体層１４が形成され、この半導体層１４の周囲にＰ＋型の半導体層１５が形成されている。
【００２９】
さらに、ウェル領域１７の底部には、低抵抗領域１８が形成されている。この低抵抗領域１８は例えばＮ＋型の半導体層１４とウェル領域１７との接合部分の空乏層に接触せず、各素子分離領域１２の底部に接触している。この低抵抗領域１８は、例えばＰ型でウェル領域１７より不純物濃度が高く設定されている。具体的には、低抵抗領域１８の不純物濃度は、ウェル領域１７の不純物濃度の例えば２倍以上、あるいは１×１０18ｃｍ-3以上に設定される。
【００３０】
上記構成の可変容量コンデンサの製造方法は第１の実施形態と同様である。低抵抗領域１８の形成するためのイオン注入の条件は、例えばイオン種がボロンであり、加速電圧が１０００〜２０００ＫｅＶ、ドーズ量が１×１０１３〜１×１０１４ｃｍ−２である。
【００３１】
上記第２の実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００３２】
（第３の実施形態）
図６は、本発明の第３の実施形態に係り、可変容量コンデンサとＭＯＳＦＥＴからなる増幅器を示している。可変容量コンデンサ１０の構成は、図５と同様であるため、同一部分には同一符号を付し、説明は省略する。第３の実施形態は、Ｐ型のウェル領域１７とＮ＋半導体層１４とからなる可変容量コンデンサ１０と、ＮチャネルＭＯＳＦＥＴ２０を示している。しかし、コンデンサ及びトランジスタの導電型はこれに限定されるものではない。
【００３３】
図６において、また、ＭＯＳＦＥＴ２０は、Ｐ型のウェル領域２１に形成されている。すなわち、素子分離領域１２により分離されたウェル領域２１の第１の領域上にゲート酸化膜２２が形成されている。このゲート酸化膜２２の上に例えばポリシリコンからなるゲート電極２３が形成されている。このゲート電極２３の両側に位置するウェル領域２１内にはソース／ドレイン領域２５が形成されている。
【００３４】
また、素子分離領域１２により分離されたウェル領域２１の第２の領域には、Ｐ＋型の半導体層２４が形成されている。この半導体層２４は、ウェル領域２１に電圧を供給するための電圧供給ノードとして機能する。
【００３５】
さらに、ウェル領域２１の底部には、低抵抗領域２６が形成されている。この低抵抗領域２６が形成される深さは、低抵抗領域１８とほぼ同様である。すなわち、ＭＯＳＦＥＴ２０のソース／ドレイン領域の空乏層に接触せず、各素子分離領域１２の底部に接触している。この低抵抗領域２６は、例えばＰ型でウェル領域２１より不純物濃度が高く設定されている。具体的には、低抵抗領域２６の不純物濃度は、ウェル領域２１の不純物濃度の例えば２倍以上、あるいは１×１０１８ｃｍ−３以上に設定される。
【００３６】
次に、上記半導体装置の製造方法について説明する。
【００３７】
第３の実施形態において、可変容量コンデンサ１０及びＭＯＳＦＥＴ２０は同時に形成される。
【００３８】
図７に示すように、先ず、例えばＰ型の半導体基板１１内に複数の素子分離領域１２が形成される。この後、可変容量コンデンサ１０の形成領域、及びＭＯＳＦＥＴ２０の形成領域にそれぞれＰ型のウェル領域１７、２１が形成される。
【００３９】
次に、基板１１の全面にＰ型の不純物として、例えばボロンがイオン注入され、ウェル領域１７、２１の底部の不純物濃度が高められる。イオン注入の条件は、例えば加速電圧が１０００〜２０００ＫｅＶ、ドーズ量が１×１０１３〜１×１０１４ｃｍ−２である。このようにして、ウェル領域１７、２１の底部に低抵抗領域１８、２６が形成される。
【００４０】
この後、図６に示すように、ＭＯＳＦＥＴ２０の形成領域において、ウェル領域２１上にゲート酸化膜２２が形成され、このゲート酸化膜２２の上にゲート電極２３が形成される。
【００４１】
次いで、可変容量コンデンサ１０におけるＮ＋半導体層１４の形成と同時に、ソース／ドレイン領域２５が形成される。さらに、可変容量コンデンサ１０におけるＰ＋半導体層１５の形成と同時に、電源供給ノードとしてのＰ＋半導体層２４が形成される。
【００４２】
尚、Ｐ＋半導体層１５及び２４を先に形成し、この後、Ｎ＋半導体層１４、及びソース／ドレイン領域２５を形成してもよい。
【００４３】
また、低抵抗領域１８、２６は、可変容量コンデンサ１０、ＭＯＳＦＥＴ２０を形成した後に形成することも可能である。
【００４４】
第３の実施形態によれば、増幅器２０が形成されるウェル領域２１の底部に低抵抗領域２６を形成している。このため、ウェル領域２１の寄生抵抗を低減できる。したがって、パワーロスを低減でき、高利得の増幅器２０を構成することができる。
【００４５】
（第４の実施形態）
図８は、本発明の第４の実施形態を示している。第４の実施形態は第３の実施形態を変形したものである。
【００４６】
図８において、ＭＯＳＦＥＴ２０は、第３の実施形態と同様であり、可変容量コンデンサ１０は、第１の実施形態と同様に、例えばＮ型のウェル領域１３とＰ＋型の半導体層１５の接合部分を用いて可変容量コンデンサを形成している。可変容量コンデンサ１０のウェル領域１３にはＮ型の低抵抗領域１６が形成され、ＭＯＳＦＥＴ２０のウェル領域２１にはＰ型の低抵抗領域２６が形成されている。このように、異なる導電型の低抵抗領域の形成方法について以下に説明する。
【００４７】
図９に示すように、先ず、例えばＰ型の半導体基板１１内に複数の素子分離領域１２が形成される。この後、可変容量コンデンサの形成領域にＮ型のウェル領域１３が形成され、ＭＯＳＦＥＴの形成領域にＰ型のウェル領域２１が形成される。すなわち、例えばＭＯＳＦＥＴ２０の形成領域上がレジスト膜４１により覆われる。このレジスト膜４１をマスクとしてＮ型の不純物、例えばリンが基板内にイオン注入され、ウェル領域１３の底部にＮ型の低抵抗領域１６が形成される。
【００４８】
次いで、図１０に示すように、レジスト膜４１を除去した後、可変容量コンデンサの形成領域上がレジスト膜４２により覆われる。このレジスト膜４２をマスクとしてＰ型の不純物、例えばボロンが基板内にイオン注入され、ウェル領域２１の底部にＰ型の低抵抗領域２６が形成される。イオン注入の条件は、第２、第３の実施形態と同様である。
【００４９】
上記のようにして、低抵抗領域１６、２６を形成した後、上述した工程により可変容量コンデンサ及びＭＯＳＦＥＴが形成される。
【００５０】
第４の実施形態によっても第３の実施形態と同様の効果を得ることができる。
（第５の実施形態）
図１１、図１２は、本発明の第５の実施形態を示している。図１１は、本発明を電力増幅器に適用した例を示し、図１２は図１１の等価回路を示している。図１１に示す増幅器の構成は基本的に図６に示す増幅器と同様である。すなわち、ＭＯＳＦＥＴ２０が形成されるウェル領域２１には、低抵抗領域２６が形成されている。この低抵抗領域２６は、図１２に示す等価回路において、抵抗５１で示されている。また、ＭＯＳＦＥＴ２０の電流通路の一端部には例えばアルミニウム配線５３を介して負荷抵抗５２が接続されている。この負荷抵抗５２は例えばゲート電極２３と同時に形成され、さらに不純物が注入されて抵抗値が設定されている。
【００５１】
第５の実施形態によれば、ＭＯＳＦＥＴ２０が形成されるウェル領域２１の低部に低抵抗領域２６が形成されている。このため、パワーロスを低減でき、高利得の電力増幅器を構成できる。
【００５２】
（第６の実施形態）
図１３、図１４は、本発明の第６の実施形態を示している。図１３は、可変容量コンデンサとしての可変容量ダイオードを用いた電圧制御発振器の一例を示し、図１４は、図１３のＡ部に対応する可変容量コンデンサ６１とＭＯＳＦＥＴ６２の断面図を示している。
【００５３】
図１４に示す断面図は、基本的に図８に示す構成と同様である。図１４において、可変容量コンデンサのＰ＋半導体層１５とＭＯＳＦＥＴ６２のソースとがアルミニウム配線６３を介して接続されている。
【００５４】
第６の実施形態によれば、可変容量コンデンサ６１は、寄生抵抗が少なく容量の可変範囲が広く、ＭＯＳＦＥＴ６２は高利得を得ることができる。このため、この可変容量コンデンサ６１とＭＯＳＦＥＴ６２とを用いることにより、フェーズノイズが少なく、高性能の電圧制御発振器を構成することができる。
【００５５】
（参考例）
図１５は、本発明の参考例を示している。この参考例は、本発明をバイポーラトランジスタを用いた電圧制御発振器に適用した場合を示している。図１５において、可変容量コンデンサ１０の構成は、例えば第１の実施形態と同様であるため、説明は省略する。
【００５６】
バイポーラトランジスタ７０において、基板１１内には例えばＮ型のウェル領域７１が形成されている。このＮ型のウェル領域７１はコレクタ層として機能している。素子分離領域１２により分離されたウェル領域７１の第１の領域上にはＰ型のベース層７２が形成されている。このベース層７２の上にはＮ型のエミッタ層７３が形成されている。また、素子分離領域１２により分離されたウェル領域７１の第２の領域上にはＮ＋型の半導体層７４が形成されている。この半導体層７４は、コレクタ接続ノードとして機能している。
【００５７】
一方、ウェル領域７１の底部には、Ｎ型の低抵抗領域７５が形成されている。この低抵抗領域７５は、可変容量コンデンサ１０の低抵抗領域１３とともに形成される。低抵抗領域７５の不純物濃度はＭＯＳＦＥＴの場合と同様である。低抵抗領域７５は、コレクタ・ベース間の空乏層に接することなく、素子分離領域１２の底部に接する形成位置に形成される。
【００５８】
この参考例によれば、バイポーラトランジスタが形成されるウェル領域７１の底部に低抵抗領域７５を形成している。このため、ウェル抵抗を低下することができるため、パワーロスを抑えることができ、高利得の増幅器を構成することができる。
【００５９】
尚、図１５はＮＰＮ型のバイポーラトランジスタを示しているが、これに限らず、この実施形態をＰＮＰ型のバイポーラトランジスタに適用することも可能である。
【００６０】
（参考例）
図１６は、本発明の参考例を示している。この参考例は、本発明をアナログ／デジタル混載半導体装置に適用した場合を示している。
【００６１】
図１６において、例えばＰ型の半導体基板８１は、抵抗値が例えば３０〜５００Ωの比較的高抵抗の基板である。この基板８１の表面領域内には複数の素子分離領域１２が形成されている。これら素子分離領域１２により分離された第１の領域には例えばＰ型のウェル領域８２が形成され、第２の領域には例えばＰ型のウェル領域８３が形成されている。ウェル領域８２の不純物濃度はウェル領域８３の不純物濃度より例えば高く設定されている。ウェル領域８２内にはアナログ回路８５を構成する例えばＭＯＳＦＥＴが形成され、ウェル領域８３内にはデジタル回路８６を構成する例えばＭＯＳＦＥＴが形成されている。前記アナログ回路８５が形成されたウェル領域８２の底部には例えばＰ型の低抵抗領域８４が形成されている。この低抵抗領域８４の形成位置及び不純物濃度は、例えば第４、第５の実施形態と同様である。すなわち、低抵抗領域８４の不純物濃度は、アナログ回路８５が形成されたウェル領域８２の不純物濃度の例えば２倍以上、あるいは１×１０18ｃｍ-3以上に設定される。したがって、アナログ回路８５が形成されたウェル領域８２のウェル抵抗は、デジタル回路８６が形成されたウェル領域８３のウェル抵抗より高く設定される。
【００６２】
この参考例によれば、高抵抗の基板８１内にアナログ回路８５とデジタル回路８６を形成している。このため、デジタル回路８６からアナログ回路８５へのノイズの侵入を防止できる。しかも、アナログ回路８５が形成されたウェル領域８２の底部には低抵抗領域８４を形成している。このため、アナログ回路８５を構成する増幅器の利得の低下を防止できる。また、アナログ回路が、例えば可変容量コンデンサである場合、容量の可変範囲を広くすることができる。
【００６３】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００６４】
【発明の効果】
以上、詳述したように本発明によれば、回路素子の種類に応じてウェルの抵抗値を設定することにより、回路素子の特性を向上することが可能な半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る可変容量コンデンサを示す断面図。
【図２】図１に示す装置の製造方法を示す断面図。
【図３】図２に続く製造工程を示す断面図。
【図４】図１の要部の不純物濃度を示す図。
【図５】本発明の第２の実施形態に係る可変容量コンデンサを示す断面図。
【図６】本発明の第３の実施形態に係る可変容量コンデンサを示す断面図。
【図７】図６に示す装置の製造方法を示す断面図。
【図８】本発明の第４の実施形態に係る可変容量コンデンサを示す断面図。
【図９】図８に示す装置の製造方法を示す断面図。
【図１０】図９に続く製造工程を示す断面図。
【図１１】本発明の第５の実施形態に係る増幅器を示す断面図。
【図１２】図１１に示す装置の等価回路図。
【図１３】本発明の第６の実施形態に係る電圧制御発振器の一例を示す回路図。
【図１４】図１３の要部を示す断面図。
【図１５】本発明の参考例に係るバイポーラトランジスタの一例を示す断面図。
【図１６】本発明の参考例に係るアナログ／デジタル混載半導体装置の一例を示す断面図。
【図１７】一般的な可変容量コンデンサの一例を示す断面図。
【図１８】図１７に示す可変容量コンデンサの特性を示す図。
【図１９】一般的な増幅器の一例を示す断面図。
【図２０】図１９に示す増幅器の特性を示す図。
【図２１】一般的なアナログ／デジタル混載半導体装置の一例を示す断面図。
【図２２】図２１に示すアナログ／デジタル混載半導体装置の特性を示す図。
【符号の説明】
１０…可変容量コンデンサ、
１１…半導体基板、
１２…素子分離領域、
１３…ウェル領域、
１４…Ｎ＋型の半導体層、
１５…Ｐ＋型の半導体層、
１６…低抵抗領域、
１７…Ｐ型のウェル領域、
１８…低抵抗領域、
２０…ＭＯＳＦＥＴ、
２１…Ｐ型のウェル領域、
２３…ゲート電極、
２５…ソース／ドレイン領域、
２６…低抵抗領域、
６１…可変容量コンデンサ、
６２…ＭＯＳＦＥＴ、
７０…バイポーラトランジスタ、
７５…低抵抗領域、
８１…半導体基板、
８２…ウェル領域、
８３…低抵抗領域、
８４…アナログ回路、
８５…デジタル回路。
【発明の属する技術分野】
本発明は、例えばアナログ回路に用いられる可変容量コンデンサ及び増幅器に適用される半導体装置に関する。
【０００２】
【従来の技術】
例えば電圧制御発振器は、可変容量コンデンサを含み、この可変容量コンデンサの容量を変化することにより、所要の周波数の信号を発振可能とされている。電圧制御発振器は、フェーズノイズ（ｐｈａｓｅ ｎｏｉｓｅ）を低減するため、高いＱ値が要求される。これを実現するため、可変容量コンデンサの特性は、低い寄生容量及び低い寄生抵抗が要求される。
【０００３】
【発明が解決しようとする課題】
一般に、この可変容量コンデンサは、Ｎ型のウェル領域内に形成されたＰ＋型の半導体層の接合部分、あるいはＰ型ウェル領域内に形成されたＮ＋の接合部分を用いて構成される。
【０００４】
図１７は、Ｎ型のウェル領域を用いた可変容量コンデンサの一例を示している。例えばＰ型の半導体基板１００の表面領域にＮ型のウェル領域１０１が形成されている。このＮ型のウェル領域１０１内には、Ｐ＋型の半導体層１０２、Ｎ＋型の半導体層１０３が形成されており、Ｐ＋型の半導体層１０２とＮ型のウェル領域１０１の接合部分を用いて可変容量コンデンサ１０４が構成されている。各半導体層１０２、１０３には配線１０５が接続されている。この可変容量コンデンサ１０４において、寄生容量としては配線１０５間の容量１０６、寄生抵抗としては配線抵抗（図示せず）、ウェル領域の抵抗（以下、ウェル抵抗とも言う）１０７が支配的である。
【０００５】
デバイスのデザインルールの進歩に伴い、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間のスペースを小さくできるようになっている。これにより、ウェル領域１０１の寄生抵抗を低減することが可能である。しかし、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間のスペースを小さくした場合、配線１０５間の距離も狭まる。この結果、寄生容量としての配線間容量１０７が増大する。
【０００６】
図１８は、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間に印加されるバイアス電圧と容量の変化の様子を示している。図１８に示すように、寄生容量が増大すると、バイアス電圧に応じた容量の可変範囲が低減してしまう。したがって、配線間容量を低減するため、Ｐ＋型の半導体層１０２とＮ＋の半導体層１０３間のスペースを広げて可変容量コンデンサを形成する必要がある。これは、ウェル抵抗を低減できないことを意味している。
【０００７】
一方、寄生抵抗は、抵抗値に比例する熱雑音の発生源となる。これは例えば電圧制御発振器においてＱ値を低下させ、フェーズノイズの劣化を引き起こす。
【０００８】
また、図１９に示すように、増幅器を構成するＭＯＳトランジスタ（以下、ＭＯＳＦＥＴと称す）は、Ｐ型のウェル領域１１０の抵抗が大きい場合パワーロスが生じ、高利得な増幅器を構成することが困難となる。一般に、この種の増幅器は、デジタル回路と混載される。しかし、現状のデジタル回路に使用されているウェルの抵抗は、増幅器の利得を下げることとなる。
【０００９】
図２０は、ウェル抵抗と利得との関係を示している。現状のアナログ／デジタル混載半導体装置において、デジタル部で使用されているウェルの抵抗値は例えば５０Ωである。このウェル抵抗の場合、高い利得を得ることが困難である。同図から明らかなように、利得を上げるためには、ウェル抵抗を上げるか、下げるかしなければいけない。ウェル抵抗を上げるためには、高抵抗基板を用いることが考えられる。しかし、高抵抗基板は、ウェハ内にスリップが生じるなどの問題がある。また、ウェル抵抗を下げるためには低抵抗基板を用いることが考えられる。
【００１０】
図２１は、低抵抗基板を用いたアナログ／デジタル混載半導体装置の一例を示している。低抵抗基板としてのＰ＋基板１２０内にウェル領域１２１、１２２を形成し、このウェル領域１２１、１２２内にアナログ回路とデジタル回路を形成している。このように、低抵抗基板を用いた場合、ウェル抵抗を低下できる。しかし、ウェル抵抗を低くした場合、デジタル回路からアナログ回路にノイズが侵入し、アナログ回路の特性に悪影響を与えることとなる。
【００１１】
図２２は、ウェル抵抗と侵入ノイズ量の関係を示している。このように、侵入ノイズ量はウェル抵抗が低いほど多くなる。このため、アナログ／デジタル混載半導体装置において、低抵抗基板を採用することができない。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、回路素子の種類に応じてウェルの抵抗値を設定することにより、回路素子の特性を向上することが可能な半導体装置を提供しようとするものである。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の第１の態様は、半導体基板と、前記半導体基板の表面領域に形成された第１導電型のウェル領域と、前記ウェル領域内に形成された複数の素子分離領域と、前記素子分離領域により分離された前記ウェル領域の第１の領域内に前記素子分離領域に接して形成され、コンデンサの第１の電極としての第２導電型の半導体層と、前記素子分離領域により分離された前記ウェル領域の第２の領域内に前記素子分離領域に接して形成され、コンデンサの第２の電極としての第１導電型の半導体層と、前記ウェル領域の底部に設けられ、前記素子分離領域により分離された前記第１、第２の領域を接続し、前記第２導電型の半導体装置と前記ウェル領域との間の接合部分の空乏層及び前記第１導電型の半導体層と前記ウェル領域との間の接合部分の空乏層に接触せず、前記素子分離領域の底部に接触し、前記ウェル領域の抵抗値より低い抵抗値を有する第１導電型の低抵抗領域とを具備している。
さらに、本発明の第２の態様は、半導体基板と、前記半導体基板の表面領域内に形成された第１導電型のウェル領域と、前記ウェル領域に形成された複数の素子分離領域と、前記素子分離領域により分離された前記ウェル領域の第１の領域内に前記素子分離領域に接して形成されたＭＯＳトランジスタと、前記素子分離領域により分離された前記ウェル領域の第２の領域内に前記素子分離領域に接して形成された第１導電型の半導体層と、前記ウェル領域の底部に設けられ、前記素子分離領域により分離された前記第１、第２の領域を接続し、前記ＭＯＳトランジスタのソース／ドレイン領域と前記ウェル領域の前記接合部分の空乏層に接触せず、前記素子分離領域の底部に接触し、前記ウェル領域の抵抗値より低い抵抗値を有する第１導電型の低抵抗領域とを具備している。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る可変容量コンデンサを示している。この可変容量コンデンサ１０は、例えばＮ型のウェル領域１３とＰ＋型の半導体層１５の接合部分を用いている。
【００１７】
例えばＰ型の半導体基板１１は、例えば５Ωの抵抗を有している。この基板１１の表面領域内には、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）からなる複数の素子分離領域１２が形成されている。これら素子分離領域１２の形成された半導体基板１１の表面領域内には、ウェル領域１３が形成されている。素子分離領域１２により分離されたウェル領域１３の第１の領域内には、Ｐ＋型の半導体層１５が形成されている。この半導体層１５の周囲に位置する第２の領域には、Ｎ＋型の半導体層１４が形成されている。Ｐ＋型の半導体層１５は可変容量コンデンサの第１の電極を構成し、Ｎ＋型の半導体層１４は第２の電極を構成する。
【００１８】
また、前記ウェル領域１３の底部には、例えばＮ型の低抵抗領域１６が形成されている。この低抵抗領域１６は、ウェル領域１３より不純物濃度が高く設定され、前記ウェル領域１３の抵抗値より低く設定されている。具体的には、低抵抗領域１６の不純物濃度は、ウェル領域１３の不純物濃度の例えば２倍以上、あるいは１×１０１８ｃｍ−３以上に設定される。この低抵抗領域１６は、例えばＰ＋型の半導体層１５とウェル領域との接合部分の空乏層に接触せず、各素子分離領域１２の底部に接触している。
【００１９】
次に、上記可変容量コンデンサの製造方法について説明する。
【００２０】
図２に示すように、例えばＰ型の半導体基板１１の表面領域にＳＴＩからなる複数の素子分離領域１２が形成される。この素子分離領域１２は周知の工程により製造される。すなわち、先ず基板１１の表面にトレンチが形成される。次に、基板１１の全面に例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりシリコン酸化膜が堆積され、トレンチがシリコン酸化膜によって埋め込まれる。次いで、基板１１上のシリコン酸化膜が例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去される。
【００２１】
この後、基板１１の表面領域にＮ型の不純物、例えばリンがイオン注入され、Ｎ型のウェル領域１３が形成される。このウェル領域１３の深さは、素子分離領域１２の深さより深く設定されている。
【００２２】
次に、図３に示すように、ウェル領域１３の全面にＮ型の不純物、例えばリンがイオン注入され、低抵抗領域１６が形成される。イオン注入の条件は、例えば加速電圧が１０００〜２０００ＫｅＶ、ドーズ量が１×１０１３〜１×１０１４ｃｍ−２である。このイオン注入の条件は一例であり、低抵抗領域１６が図１に示すようにＰ＋半導体層１５の空乏層に接触せず、素子分離領域１２の底部に接触する深さとなる条件であれば良い。このようにして、ウェル領域１３の底部の不純物濃度が上げられる。
【００２３】
この後、図１に示すように、ウェル領域１３の第１の領域にＰ型の不純物、例えばボロンがイオン注入され、Ｐ＋型の半導体層１５が形成される。次いで、ウェル領域１３の第２の領域にＮ型の不純物、例えばリンがイオン注入され、Ｎ＋型の半導体層１４が形成される。
【００２４】
図４は、ウェル領域１３内の各部の不純物濃度と深さを概略的に示しており、図１乃至図３と同一部分には同一符号を付す。
【００２５】
上記第１の実施形態によれば、可変容量コンデンサ１０が形成されるウェル領域１３の底部に低抵抗領域１６を形成することにより、ウェル抵抗を低減している。このため、配線間容量を低減するためにＰ＋型の半導体層１５とＮ＋の半導体層１４間のスペースを広げた場合においても、ウェル抵抗を低く保持することができる。したがって、熱雑音を抑えることができる。
【００２６】
また、この可変容量コンデンサは熱雑音が少ないため、この可変容量コンデンサを電圧制御発振器に適用した場合、電圧制御発振器のＱ値を向上でき、フェーズノイズを低減できる。
【００２７】
（第２の実施形態）
図５は、本発明の第２の実施形態を示している。第２の実施形態は、第１の実施形態を変形したものであり、第１の実施形態と同一部分には同一符号を付す。
【００２８】
図５に示す可変容量コンデンサ１０は、例えばＰ型のウェル領域１７とＮ＋型の半導体層１４の接合部分を用いている。すなわち、例えばＰ型の半導体基板１１内に例えばＰ型のウェル領域１７が形成されている。ウェル領域１７の中央部内には、Ｎ＋型の半導体層１４が形成され、この半導体層１４の周囲にＰ＋型の半導体層１５が形成されている。
【００２９】
さらに、ウェル領域１７の底部には、低抵抗領域１８が形成されている。この低抵抗領域１８は例えばＮ＋型の半導体層１４とウェル領域１７との接合部分の空乏層に接触せず、各素子分離領域１２の底部に接触している。この低抵抗領域１８は、例えばＰ型でウェル領域１７より不純物濃度が高く設定されている。具体的には、低抵抗領域１８の不純物濃度は、ウェル領域１７の不純物濃度の例えば２倍以上、あるいは１×１０18ｃｍ-3以上に設定される。
【００３０】
上記構成の可変容量コンデンサの製造方法は第１の実施形態と同様である。低抵抗領域１８の形成するためのイオン注入の条件は、例えばイオン種がボロンであり、加速電圧が１０００〜２０００ＫｅＶ、ドーズ量が１×１０１３〜１×１０１４ｃｍ−２である。
【００３１】
上記第２の実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００３２】
（第３の実施形態）
図６は、本発明の第３の実施形態に係り、可変容量コンデンサとＭＯＳＦＥＴからなる増幅器を示している。可変容量コンデンサ１０の構成は、図５と同様であるため、同一部分には同一符号を付し、説明は省略する。第３の実施形態は、Ｐ型のウェル領域１７とＮ＋半導体層１４とからなる可変容量コンデンサ１０と、ＮチャネルＭＯＳＦＥＴ２０を示している。しかし、コンデンサ及びトランジスタの導電型はこれに限定されるものではない。
【００３３】
図６において、また、ＭＯＳＦＥＴ２０は、Ｐ型のウェル領域２１に形成されている。すなわち、素子分離領域１２により分離されたウェル領域２１の第１の領域上にゲート酸化膜２２が形成されている。このゲート酸化膜２２の上に例えばポリシリコンからなるゲート電極２３が形成されている。このゲート電極２３の両側に位置するウェル領域２１内にはソース／ドレイン領域２５が形成されている。
【００３４】
また、素子分離領域１２により分離されたウェル領域２１の第２の領域には、Ｐ＋型の半導体層２４が形成されている。この半導体層２４は、ウェル領域２１に電圧を供給するための電圧供給ノードとして機能する。
【００３５】
さらに、ウェル領域２１の底部には、低抵抗領域２６が形成されている。この低抵抗領域２６が形成される深さは、低抵抗領域１８とほぼ同様である。すなわち、ＭＯＳＦＥＴ２０のソース／ドレイン領域の空乏層に接触せず、各素子分離領域１２の底部に接触している。この低抵抗領域２６は、例えばＰ型でウェル領域２１より不純物濃度が高く設定されている。具体的には、低抵抗領域２６の不純物濃度は、ウェル領域２１の不純物濃度の例えば２倍以上、あるいは１×１０１８ｃｍ−３以上に設定される。
【００３６】
次に、上記半導体装置の製造方法について説明する。
【００３７】
第３の実施形態において、可変容量コンデンサ１０及びＭＯＳＦＥＴ２０は同時に形成される。
【００３８】
図７に示すように、先ず、例えばＰ型の半導体基板１１内に複数の素子分離領域１２が形成される。この後、可変容量コンデンサ１０の形成領域、及びＭＯＳＦＥＴ２０の形成領域にそれぞれＰ型のウェル領域１７、２１が形成される。
【００３９】
次に、基板１１の全面にＰ型の不純物として、例えばボロンがイオン注入され、ウェル領域１７、２１の底部の不純物濃度が高められる。イオン注入の条件は、例えば加速電圧が１０００〜２０００ＫｅＶ、ドーズ量が１×１０１３〜１×１０１４ｃｍ−２である。このようにして、ウェル領域１７、２１の底部に低抵抗領域１８、２６が形成される。
【００４０】
この後、図６に示すように、ＭＯＳＦＥＴ２０の形成領域において、ウェル領域２１上にゲート酸化膜２２が形成され、このゲート酸化膜２２の上にゲート電極２３が形成される。
【００４１】
次いで、可変容量コンデンサ１０におけるＮ＋半導体層１４の形成と同時に、ソース／ドレイン領域２５が形成される。さらに、可変容量コンデンサ１０におけるＰ＋半導体層１５の形成と同時に、電源供給ノードとしてのＰ＋半導体層２４が形成される。
【００４２】
尚、Ｐ＋半導体層１５及び２４を先に形成し、この後、Ｎ＋半導体層１４、及びソース／ドレイン領域２５を形成してもよい。
【００４３】
また、低抵抗領域１８、２６は、可変容量コンデンサ１０、ＭＯＳＦＥＴ２０を形成した後に形成することも可能である。
【００４４】
第３の実施形態によれば、増幅器２０が形成されるウェル領域２１の底部に低抵抗領域２６を形成している。このため、ウェル領域２１の寄生抵抗を低減できる。したがって、パワーロスを低減でき、高利得の増幅器２０を構成することができる。
【００４５】
（第４の実施形態）
図８は、本発明の第４の実施形態を示している。第４の実施形態は第３の実施形態を変形したものである。
【００４６】
図８において、ＭＯＳＦＥＴ２０は、第３の実施形態と同様であり、可変容量コンデンサ１０は、第１の実施形態と同様に、例えばＮ型のウェル領域１３とＰ＋型の半導体層１５の接合部分を用いて可変容量コンデンサを形成している。可変容量コンデンサ１０のウェル領域１３にはＮ型の低抵抗領域１６が形成され、ＭＯＳＦＥＴ２０のウェル領域２１にはＰ型の低抵抗領域２６が形成されている。このように、異なる導電型の低抵抗領域の形成方法について以下に説明する。
【００４７】
図９に示すように、先ず、例えばＰ型の半導体基板１１内に複数の素子分離領域１２が形成される。この後、可変容量コンデンサの形成領域にＮ型のウェル領域１３が形成され、ＭＯＳＦＥＴの形成領域にＰ型のウェル領域２１が形成される。すなわち、例えばＭＯＳＦＥＴ２０の形成領域上がレジスト膜４１により覆われる。このレジスト膜４１をマスクとしてＮ型の不純物、例えばリンが基板内にイオン注入され、ウェル領域１３の底部にＮ型の低抵抗領域１６が形成される。
【００４８】
次いで、図１０に示すように、レジスト膜４１を除去した後、可変容量コンデンサの形成領域上がレジスト膜４２により覆われる。このレジスト膜４２をマスクとしてＰ型の不純物、例えばボロンが基板内にイオン注入され、ウェル領域２１の底部にＰ型の低抵抗領域２６が形成される。イオン注入の条件は、第２、第３の実施形態と同様である。
【００４９】
上記のようにして、低抵抗領域１６、２６を形成した後、上述した工程により可変容量コンデンサ及びＭＯＳＦＥＴが形成される。
【００５０】
第４の実施形態によっても第３の実施形態と同様の効果を得ることができる。
（第５の実施形態）
図１１、図１２は、本発明の第５の実施形態を示している。図１１は、本発明を電力増幅器に適用した例を示し、図１２は図１１の等価回路を示している。図１１に示す増幅器の構成は基本的に図６に示す増幅器と同様である。すなわち、ＭＯＳＦＥＴ２０が形成されるウェル領域２１には、低抵抗領域２６が形成されている。この低抵抗領域２６は、図１２に示す等価回路において、抵抗５１で示されている。また、ＭＯＳＦＥＴ２０の電流通路の一端部には例えばアルミニウム配線５３を介して負荷抵抗５２が接続されている。この負荷抵抗５２は例えばゲート電極２３と同時に形成され、さらに不純物が注入されて抵抗値が設定されている。
【００５１】
第５の実施形態によれば、ＭＯＳＦＥＴ２０が形成されるウェル領域２１の低部に低抵抗領域２６が形成されている。このため、パワーロスを低減でき、高利得の電力増幅器を構成できる。
【００５２】
（第６の実施形態）
図１３、図１４は、本発明の第６の実施形態を示している。図１３は、可変容量コンデンサとしての可変容量ダイオードを用いた電圧制御発振器の一例を示し、図１４は、図１３のＡ部に対応する可変容量コンデンサ６１とＭＯＳＦＥＴ６２の断面図を示している。
【００５３】
図１４に示す断面図は、基本的に図８に示す構成と同様である。図１４において、可変容量コンデンサのＰ＋半導体層１５とＭＯＳＦＥＴ６２のソースとがアルミニウム配線６３を介して接続されている。
【００５４】
第６の実施形態によれば、可変容量コンデンサ６１は、寄生抵抗が少なく容量の可変範囲が広く、ＭＯＳＦＥＴ６２は高利得を得ることができる。このため、この可変容量コンデンサ６１とＭＯＳＦＥＴ６２とを用いることにより、フェーズノイズが少なく、高性能の電圧制御発振器を構成することができる。
【００５５】
（参考例）
図１５は、本発明の参考例を示している。この参考例は、本発明をバイポーラトランジスタを用いた電圧制御発振器に適用した場合を示している。図１５において、可変容量コンデンサ１０の構成は、例えば第１の実施形態と同様であるため、説明は省略する。
【００５６】
バイポーラトランジスタ７０において、基板１１内には例えばＮ型のウェル領域７１が形成されている。このＮ型のウェル領域７１はコレクタ層として機能している。素子分離領域１２により分離されたウェル領域７１の第１の領域上にはＰ型のベース層７２が形成されている。このベース層７２の上にはＮ型のエミッタ層７３が形成されている。また、素子分離領域１２により分離されたウェル領域７１の第２の領域上にはＮ＋型の半導体層７４が形成されている。この半導体層７４は、コレクタ接続ノードとして機能している。
【００５７】
一方、ウェル領域７１の底部には、Ｎ型の低抵抗領域７５が形成されている。この低抵抗領域７５は、可変容量コンデンサ１０の低抵抗領域１３とともに形成される。低抵抗領域７５の不純物濃度はＭＯＳＦＥＴの場合と同様である。低抵抗領域７５は、コレクタ・ベース間の空乏層に接することなく、素子分離領域１２の底部に接する形成位置に形成される。
【００５８】
この参考例によれば、バイポーラトランジスタが形成されるウェル領域７１の底部に低抵抗領域７５を形成している。このため、ウェル抵抗を低下することができるため、パワーロスを抑えることができ、高利得の増幅器を構成することができる。
【００５９】
尚、図１５はＮＰＮ型のバイポーラトランジスタを示しているが、これに限らず、この実施形態をＰＮＰ型のバイポーラトランジスタに適用することも可能である。
【００６０】
（参考例）
図１６は、本発明の参考例を示している。この参考例は、本発明をアナログ／デジタル混載半導体装置に適用した場合を示している。
【００６１】
図１６において、例えばＰ型の半導体基板８１は、抵抗値が例えば３０〜５００Ωの比較的高抵抗の基板である。この基板８１の表面領域内には複数の素子分離領域１２が形成されている。これら素子分離領域１２により分離された第１の領域には例えばＰ型のウェル領域８２が形成され、第２の領域には例えばＰ型のウェル領域８３が形成されている。ウェル領域８２の不純物濃度はウェル領域８３の不純物濃度より例えば高く設定されている。ウェル領域８２内にはアナログ回路８５を構成する例えばＭＯＳＦＥＴが形成され、ウェル領域８３内にはデジタル回路８６を構成する例えばＭＯＳＦＥＴが形成されている。前記アナログ回路８５が形成されたウェル領域８２の底部には例えばＰ型の低抵抗領域８４が形成されている。この低抵抗領域８４の形成位置及び不純物濃度は、例えば第４、第５の実施形態と同様である。すなわち、低抵抗領域８４の不純物濃度は、アナログ回路８５が形成されたウェル領域８２の不純物濃度の例えば２倍以上、あるいは１×１０18ｃｍ-3以上に設定される。したがって、アナログ回路８５が形成されたウェル領域８２のウェル抵抗は、デジタル回路８６が形成されたウェル領域８３のウェル抵抗より高く設定される。
【００６２】
この参考例によれば、高抵抗の基板８１内にアナログ回路８５とデジタル回路８６を形成している。このため、デジタル回路８６からアナログ回路８５へのノイズの侵入を防止できる。しかも、アナログ回路８５が形成されたウェル領域８２の底部には低抵抗領域８４を形成している。このため、アナログ回路８５を構成する増幅器の利得の低下を防止できる。また、アナログ回路が、例えば可変容量コンデンサである場合、容量の可変範囲を広くすることができる。
【００６３】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００６４】
【発明の効果】
以上、詳述したように本発明によれば、回路素子の種類に応じてウェルの抵抗値を設定することにより、回路素子の特性を向上することが可能な半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る可変容量コンデンサを示す断面図。
【図２】図１に示す装置の製造方法を示す断面図。
【図３】図２に続く製造工程を示す断面図。
【図４】図１の要部の不純物濃度を示す図。
【図５】本発明の第２の実施形態に係る可変容量コンデンサを示す断面図。
【図６】本発明の第３の実施形態に係る可変容量コンデンサを示す断面図。
【図７】図６に示す装置の製造方法を示す断面図。
【図８】本発明の第４の実施形態に係る可変容量コンデンサを示す断面図。
【図９】図８に示す装置の製造方法を示す断面図。
【図１０】図９に続く製造工程を示す断面図。
【図１１】本発明の第５の実施形態に係る増幅器を示す断面図。
【図１２】図１１に示す装置の等価回路図。
【図１３】本発明の第６の実施形態に係る電圧制御発振器の一例を示す回路図。
【図１４】図１３の要部を示す断面図。
【図１５】本発明の参考例に係るバイポーラトランジスタの一例を示す断面図。
【図１６】本発明の参考例に係るアナログ／デジタル混載半導体装置の一例を示す断面図。
【図１７】一般的な可変容量コンデンサの一例を示す断面図。
【図１８】図１７に示す可変容量コンデンサの特性を示す図。
【図１９】一般的な増幅器の一例を示す断面図。
【図２０】図１９に示す増幅器の特性を示す図。
【図２１】一般的なアナログ／デジタル混載半導体装置の一例を示す断面図。
【図２２】図２１に示すアナログ／デジタル混載半導体装置の特性を示す図。
【符号の説明】
１０…可変容量コンデンサ、
１１…半導体基板、
１２…素子分離領域、
１３…ウェル領域、
１４…Ｎ＋型の半導体層、
１５…Ｐ＋型の半導体層、
１６…低抵抗領域、
１７…Ｐ型のウェル領域、
１８…低抵抗領域、
２０…ＭＯＳＦＥＴ、
２１…Ｐ型のウェル領域、
２３…ゲート電極、
２５…ソース／ドレイン領域、
２６…低抵抗領域、
６１…可変容量コンデンサ、
６２…ＭＯＳＦＥＴ、
７０…バイポーラトランジスタ、
７５…低抵抗領域、
８１…半導体基板、
８２…ウェル領域、
８３…低抵抗領域、
８４…アナログ回路、
８５…デジタル回路。
Claims (5)
- 半導体基板と、
前記半導体基板の表面領域に形成された第１導電型のウェル領域と、
前記ウェル領域内に形成された複数の素子分離領域と、
前記素子分離領域により分離された前記ウェル領域の第１の領域内に前記素子分離領域に接して形成され、コンデンサの第１の電極としての第２導電型の半導体層と、
前記素子分離領域により分離された前記ウェル領域の第２の領域内に前記素子分離領域に接して形成され、コンデンサの第２の電極としての第１導電型の半導体層と、
前記ウェル領域の底部に設けられ、前記素子分離領域により分離された前記第１、第２の領域を接続し、前記第２導電型の半導体装置と前記ウェル領域との間の接合部分の空乏層及び前記第１導電型の半導体層と前記ウェル領域との間の接合部分の空乏層に接触せず、前記素子分離領域の底部に接触し、前記ウェル領域の抵抗値より低い抵抗値を有する第１導電型の低抵抗領域と
を具備することを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板の表面領域内に形成された第１導電型のウェル領域と、
前記ウェル領域に形成された複数の素子分離領域と、
前記素子分離領域により分離された前記ウェル領域の第１の領域内に前記素子分離領域に接して形成されたＭＯＳトランジスタと、
前記素子分離領域により分離された前記ウェル領域の第２の領域内に前記素子分離領域に接して形成された第１導電型の半導体層と、
前記ウェル領域の底部に設けられ、前記素子分離領域により分離された前記第１、第２の領域を接続し、前記ＭＯＳトランジスタのソース／ドレイン領域と前記ウェル領域の前記接合部分の空乏層に接触せず、前記素子分離領域の底部に接触し、前記ウェル領域の抵抗値より低い抵抗値を有する第１導電型の低抵抗領域と
を具備することを特徴とする半導体装置。 - 前記低抵抗領域の底部は、前記素子分離領域の底部より低い位置にあることを特徴とする請求項１又は２に記載の半導体装置。
- 前記低抵抗領域の不純物濃度は、前記ウェル領域の不純物濃度の２倍以上に設定されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記低抵抗領域の不純物濃度は、１×１０18ｃｍ-3以上に設定されていることを特徴とする請求項１又は２に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398386A JP3631464B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
| US10/084,148 US6987309B2 (en) | 2001-12-27 | 2002-02-28 | Semiconductor device applied to a variable capacitance capacitor and amplifier |
| TW091125094A TWI270974B (en) | 2001-12-27 | 2002-10-25 | Semiconductor device for variable condenser and amplifier |
| KR10-2002-0084312A KR100511024B1 (ko) | 2001-12-27 | 2002-12-26 | 가변 용량 컨덴서 및 증폭기에 적용되는 반도체 장치 |
| CNB021608415A CN1274022C (zh) | 2001-12-27 | 2002-12-27 | 应用于可变容量电容器和放大器的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398386A JP3631464B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197759A JP2003197759A (ja) | 2003-07-11 |
| JP3631464B2 true JP3631464B2 (ja) | 2005-03-23 |
Family
ID=19189343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001398386A Expired - Fee Related JP3631464B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6987309B2 (ja) |
| JP (1) | JP3631464B2 (ja) |
| KR (1) | KR100511024B1 (ja) |
| CN (1) | CN1274022C (ja) |
| TW (1) | TWI270974B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936898B2 (en) * | 2002-12-31 | 2005-08-30 | Transmeta Corporation | Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions |
| JP3781736B2 (ja) * | 2003-05-09 | 2006-05-31 | ローム株式会社 | 半導体装置及びこれを用いたオーディオ機器 |
| JP2005158936A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 調整インピーダンス素子、半導体装置及びトリミング方法 |
| CN100353568C (zh) * | 2004-04-07 | 2007-12-05 | 联华电子股份有限公司 | 可变电容器与差动式可变电容器 |
| JP4857531B2 (ja) * | 2004-07-08 | 2012-01-18 | 三菱電機株式会社 | 半導体装置 |
| KR101099563B1 (ko) * | 2004-07-21 | 2011-12-28 | 매그나칩 반도체 유한회사 | 바이폴라 접합 트랜지스터 및 그의 제조방법 |
| US7525177B2 (en) * | 2005-04-01 | 2009-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Controllable varactor within dummy substrate pattern |
| KR100854440B1 (ko) * | 2006-04-26 | 2008-08-26 | 매그나칩 반도체 유한회사 | 반도체 집적회로 |
| US7884440B2 (en) | 2006-04-26 | 2011-02-08 | Magnachip Semiconductor, Ltd. | Semiconductor integrated circuit |
| JP5081030B2 (ja) * | 2008-03-26 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7919382B2 (en) * | 2008-09-09 | 2011-04-05 | Freescale Semicondcutor, Inc. | Methods for forming varactor diodes |
| FR3143853A1 (fr) * | 2022-12-14 | 2024-06-21 | Stmicroelectronics (Crolles 2) Sas | Diode à capacité variable |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127147A (ja) | 1984-11-26 | 1986-06-14 | Hitachi Ltd | 半導体装置 |
| JPH073811B2 (ja) | 1985-04-12 | 1995-01-18 | 株式会社日立製作所 | 半導体記憶装置 |
| JPS63207173A (ja) | 1987-02-24 | 1988-08-26 | Toshiba Corp | 半導体装置の製造方法 |
| US5087579A (en) | 1987-05-28 | 1992-02-11 | Texas Instruments Incorporated | Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias |
| US5057443A (en) | 1988-06-29 | 1991-10-15 | Texas Instruments Incorporated | Method for fabricating a trench bipolar transistor |
| JPH02184081A (ja) | 1989-01-10 | 1990-07-18 | Nec Corp | 半導体集積回路 |
| JPH03147375A (ja) | 1989-11-02 | 1991-06-24 | Nissan Motor Co Ltd | 可変容量素子 |
| JP2705344B2 (ja) | 1990-04-13 | 1998-01-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH05243490A (ja) | 1992-03-02 | 1993-09-21 | Fuji Electric Co Ltd | 半導体装置 |
| JPH05315545A (ja) | 1992-05-12 | 1993-11-26 | Oki Electric Ind Co Ltd | 半導体装置における電源パッドの構造 |
| JPH06151896A (ja) * | 1992-11-10 | 1994-05-31 | Nec Corp | 半導体装置の製造方法 |
| JP2755135B2 (ja) | 1993-11-25 | 1998-05-20 | 日本電気株式会社 | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
| US5627097A (en) | 1995-07-03 | 1997-05-06 | Motorola, Inc. | Method for making CMOS device having reduced parasitic capacitance |
| US5742090A (en) * | 1996-04-04 | 1998-04-21 | Advanced Micro Devices, Inc. | Narrow width trenches for field isolation in integrated circuits |
| US5965912A (en) | 1997-09-03 | 1999-10-12 | Motorola, Inc. | Variable capacitor and method for fabricating the same |
| US6191451B1 (en) * | 1998-01-30 | 2001-02-20 | International Business Machines Corporation | Semiconductor device with decoupling capacitance |
| JP3408762B2 (ja) | 1998-12-03 | 2003-05-19 | シャープ株式会社 | Ｓｏｉ構造の半導体装置及びその製造方法 |
| TW409353B (en) | 1998-12-31 | 2000-10-21 | Anpec Electronics Corp | Process for lowering metal contact resistance and the transistor metal contact formed by the said method |
| US6396090B1 (en) * | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
-
2001
- 2001-12-27 JP JP2001398386A patent/JP3631464B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-28 US US10/084,148 patent/US6987309B2/en not_active Expired - Fee Related
- 2002-10-25 TW TW091125094A patent/TWI270974B/zh not_active IP Right Cessation
- 2002-12-26 KR KR10-2002-0084312A patent/KR100511024B1/ko not_active IP Right Cessation
- 2002-12-27 CN CNB021608415A patent/CN1274022C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030057391A (ko) | 2003-07-04 |
| KR100511024B1 (ko) | 2005-08-31 |
| TWI270974B (en) | 2007-01-11 |
| US6987309B2 (en) | 2006-01-17 |
| JP2003197759A (ja) | 2003-07-11 |
| US20030122155A1 (en) | 2003-07-03 |
| CN1274022C (zh) | 2006-09-06 |
| CN1430282A (zh) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856003A (en) | Method for forming pseudo buried layer for sub-micron bipolar or BiCMOS device | |
| US8603873B2 (en) | High-gain bipolar junction transistor compatible with complementary metal-oxide-semiconductor (CMOS) process and method for fabricating the same | |
| US5618688A (en) | Method of forming a monolithic semiconductor integrated circuit having an N-channel JFET | |
| US7242071B1 (en) | Semiconductor structure | |
| US6005283A (en) | Complementary bipolar transistors | |
| JPH0315346B2 (ja) | ||
| JPH04345064A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3631464B2 (ja) | 半導体装置 | |
| KR20140002478A (ko) | 웰 영역들을 갖는 집적 회로 디바이스들 및 그 형성방법 | |
| JP2824263B2 (ja) | 高電圧併合バイポーラ／ｃｍｏｓ集積回路 | |
| US6071763A (en) | Method of fabricating layered integrated circuit | |
| JP2000091443A (ja) | 半導体装置およびその製造方法 | |
| US8232157B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5786622A (en) | Bipolar transistor with a ring emitter | |
| US6501152B1 (en) | Advanced lateral PNP by implant negation | |
| US9455338B1 (en) | Methods for fabricating PNP bipolar junction transistors | |
| US6281530B1 (en) | LPNP utilizing base ballast resistor | |
| US7271070B1 (en) | Method for producing transistors | |
| US20050287756A1 (en) | Semiconductor device with resistor element and its manufacture method | |
| JPH03190139A (ja) | 半導体集積回路装置 | |
| JP2845544B2 (ja) | 半導体装置の製造方法 | |
| JP2003224252A (ja) | 光半導体集積回路装置 | |
| JPH02112272A (ja) | 半導体装置 | |
| JPH09213708A (ja) | ラテラル・バイポーラトランジスタおよびその製造方法 | |
| KR101044325B1 (ko) | 표준 ｃｍｏｓ 공정을 이용한 바이씨모스 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |