JP3617073B2 - 電子部品搭載用基板及びその製造方法 - Google Patents
電子部品搭載用基板及びその製造方法 Download PDFInfo
- Publication number
- JP3617073B2 JP3617073B2 JP07940694A JP7940694A JP3617073B2 JP 3617073 B2 JP3617073 B2 JP 3617073B2 JP 07940694 A JP07940694 A JP 07940694A JP 7940694 A JP7940694 A JP 7940694A JP 3617073 B2 JP3617073 B2 JP 3617073B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- circuit
- ground
- signal
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【産業上の利用分野】
本発明は,ノイズの発生を抑制し,消費電力の低減化を図ることができる,電子部品搭載用基板及びその製造方法に関する。
【0002】
【従来技術】
従来,電子部品搭載用基板としては,図18に示すごとく,4枚の絶縁基板991〜994を積層してなる多層板9に,電子部品搭載部95を設けたものがある。
電子部品搭載部95は多層板9の上方に開口しており,その底部には電子部品3が搭載されている。電子部品3は,絶縁基板992,993の片面に設けられた電源用パッド711及びグランド用パッド721と,ワイヤー301,302により接続されている。
電子部品搭載部95は,絶縁基板991に設けた凹部951と,絶縁基板992〜994に各々設けられた開口部952〜954とよりなる。
【0003】
絶縁基板992は,図18,図19に示すごとく,その片面にシグナル用パッド731,シグナル回路732,及び電源用パッド711を,その他面に電源回路712を有している。電源用パッド711と電源回路712とは,開口部952の壁面に形成された内壁回路751により接続されている。
【0004】
絶縁基板993は,その片面にシグナル用パッド731,シグナル回路732,及びグランド用パッド721を,その他面にグランド回路722を有している。グランド用パッド721とグランド回路722とは,開口部953の壁面に形成された内壁回路752により接続されている。
電源回路712,グランド回路722は,図18,図21に示すごとく,いずれも,絶縁基板992,993の片面の略全体を覆うベタ層である。
【0005】
電子部品搭載用基板7は,金属めっき膜70により被覆されたスルーホール901〜903を有している。該スルーホールの上下開口部には,ランド79が設けられている。
絶縁基板992,993の上面は,それぞれソルダーレジスト6により被覆されている。
【0006】
【解決しようとする課題】
しかしながら,上記従来の電子部品搭載用基板7においては,図18〜図21に示すごとく,1層の絶縁基板に,電源回路712又はグランド回路722のいずれかしか設けることができない。
そのため,図18,図20に示すごとく,絶縁基板922の上面側において,電源用パッド711およびシグナル用パッド731を,電子部品3のパッド31,33と接続するワイヤー301,303と,互いに隣接して設けなければならない。そのため,シグナル用パッド731,ワイヤー303,およびパッド33を流れるシグナル電流Sが,電源用パッド711,ワイヤー301,およびパッド31を流れる電源電流Pから影響を受け,ノイズが発生する。
【0007】
また,絶縁基板993の上面側において,グランド用パッド721およびシグナル用パッド731を,電子部品3のパッド32,33と接続するワイヤー302,303と,互いに隣接して設けなければならない。そのため,上記と同様に,シグナル用パッド731等を流れるシグナル電流Sが,グランド用パッド721,ワイヤー302,およびパッド32を流れるグランド電流Gから影響を受け,ノイズが発生する。
【0008】
上記のノイズを拾わないためには,電圧を高くすることが考えられるが,その一方で発熱量が多く,また消費電力が多くなるという問題がある。
そこで,本発明はかかる従来の問題点に鑑み,ノイズの発生を抑制し,消費電力の低減化を図ることができる,電子部品搭載用基板及びその製造方法を提供しようとするものである。
【0009】
【課題の解決手段】
本発明は,複数の絶縁基板を積層してなる多層板と,該多層板に設けた電子部品搭載部とを有する電子部品搭載用基板において,
上記絶縁基板の片面には電源用パッドとグランド用パッドとシグナル用パッド及びシグナル回路とが設けてあり,絶縁基板の他面には電源回路とグランド回路とが設けてあり,
上記電源用パッドは上記電源回路に,上記グランド用パッドは上記グランド回路に,上記シグナル用パッドは上記シグナル回路に,それぞれ上記絶縁基板に貫通して設けた導通孔を通じて,電気的に接続されており,
上記電源用パッド,グランド用パッド,及びシグナル用パッドは,電子部品搭載部の周囲に配設され,
かつ上記電源用パッドと上記グランド用パッドとは,上記シグナル用パッドを挟んだ状態で交互に配列されていることを特徴とする電子部品搭載用基板にある。
【0010】
本発明において最も注目すべきことは,電源用パッド及びグランド用パッドをシグナル用パッドと共に絶縁基板の同一面に設けたこと,絶縁基板の他方の片面には電源回路及びグランド回路を互いに絶縁させて設けたこと,及び電源用パッド及びグランド用パッドは,それぞれ絶縁基板を貫通して設けた導通孔を通じて,上記電源回路及びグランド回路と導通していることである。
【0011】
上記電子部品搭載部の周囲には,電源用パッド,グランド用パッド,及びシグナル用パッドが配列している。
上記グランド用パッドと上記電源用パッドとは,上記シグナル用パッドを挟んだ状態で交互に配列されている。
これにより,シグナル用パッドには,電源用パッドを流れる電源電流,及びグランド用パッドを流れるグランド電流から殆ど影響を受けることなく,シグナル電流を正常に流すことができる。そのため,ノイズの発生を一層抑制できると共に消費電力の一層の低減を図ることができる。
【0012】
上記導通孔の口径は,20μm〜150μmであることが好ましい。20μm未満の場合には,フォトレジスト法により導通孔を形成することができないおそれがある。一方,150μmを越える場合には,電源用パッド,グランド用パッドのファイン化ができないおそれがある。
【0013】
上記電子部品搭載部としては,凹形状,凸形状,又は平面形状等,様々な形態のものがある。
上記電子部品搭載用基板には,放熱板,スルーホール等を設けることもできる。
絶縁基板としては,ガラス・エポキシ基板,ガラス・ポリイミド基板,ガラスビスマレイミドトリアジン基板,又は感光性樹脂等を用いることができる。
電源用パッド,電源回路,グランド用パッド,グランド回路,シグナル用パッド,シグナル回路は,金属箔,金属めっき膜等よりなる。また,導通孔の内壁には,金属めっき膜が被覆されている。
【0014】
次に,上記電子部品搭載用基板を製造する方法としては,例えば,第1絶縁基板の上面に電源回路,グランド回路及びシグナル回路を形成し,
上記第1絶縁基板の上面に感光性樹脂を被覆して第2絶縁基板を形成し,
フォトレジスト法により上記第2絶縁基板に導通孔を形成し,
上記第2絶縁基板の上面にシグナル回路を形成するとともに,上記導通孔の上部に電源用パッド,グランド用パッド及びシグナル用パッドを形成し,
導通孔の内部を金属めっき膜により被覆して,上記電源回路と電源用パッドとを,上記グランド回路とグランド用パッドとを,上記シグナル回路とシグナル用パッドとを,それぞれ上記導通孔を介して電気的に接続し,
かつ上記電源用パッドと上記グランド用パッドとは上記シグナル用パッドを挟んだ状態で交互に配列することを特徴とする電子部品搭載用基板の製造方法がある。
【0015】
【作用及び効果】
本発明の電子部品搭載用基板においては,絶縁基板の片面に,電源用パッド,グランド用パッド,シグナル用パッド,及びシグナル回路を設け,絶縁基板の他面には電源回路及びグランド回路が設けてあり,これらは上記導通孔により電気的に接続されている。
そのため,上記電源用パッド等の各パッドは,上記導通孔によって,電子部品搭載部の周囲などの任意の位置に,ノイズ発生を抑制できる任意の配置状態に形成することができる。
【0016】
そのため,電子部品搭載部周辺を流れる電源電流及びグランド電流は,互いに周囲に与える影響を打ち消し合う。従って,シグナル用パッド及びワイヤー部分におけるノイズの発生を抑制し,シグナル電流を正常に流すことができる。
このため,低電圧でも,ノイズを発生させることなく,正常にシグナル電流を流すことができる。それ故,消費電力の低減化を図ることができる。また,電子部品の発熱量を抑制することができる。
また,高出力の電子部品を搭載した場合にも,ノイズが発生することがない。
【0017】
また,本発明の電子部品搭載用基板の製造方法によれば,上記のごとく,優れた特質を有する電子部品搭載用基板を作製することができる。
本発明によれば,ノイズの発生を抑制し,消費電力の低減化を図ることができる,電子部品搭載用基板及びその製造方法を提供することができる。
【0018】
【実施例】
本発明の実施例に係る電子部品搭載用基板について,図1〜図17を用いて説明する。
本例の電子部品搭載用基板1は,図1に示すごとく,複数の絶縁基板を積層した多層板9からなる。多層板9には,凹状の電子部品搭載部95が設けられている。
【0019】
多層板9は,下基板91,中基板92,および上基板93を積層してなる。下基板91は,第1絶縁基板911および第2絶縁基板912よりなる。中基板92は,第1絶縁基板921および第2絶縁基板922よりなる。上基板93は,絶縁基板933よりなる。
【0020】
第2絶縁基板912,922の上面には,図1,図2に示すごとく,電源用パッド111と,グランド用パッド121と,シグナル用パッド131及びシグナル回路132とが設けてある。
一方,第2絶縁基板912,922の下面には,図1,図4に示すごとく,電源回路112及びグランド回路122が,互いに絶縁された状態で設けてある。
【0021】
図1,図2に示すごとく,電源用パッド111は,第2絶縁基板912,922に貫通して設けられた導通孔910を介して,電源回路112に電気的に接続している。また,グランド用パッド121は,第2絶縁基板912,922に貫通して設けられた導通孔920を介して,グランド回路122に電気的に接続している。
【0022】
図1,図2に示すごとく,電子部品搭載部95の周囲には,電源用パッド111およびグランド用パッド121が,シグナル用パッド131を挟んだ状態で交互に配列されている。
導通孔910,920の壁面は,金属めっき膜10により被覆されている。導通孔910,920の口径は100μmである。
【0023】
電源用パッド111,グランド用パッド121,及びシグナル用パッド131は,電子部品搭載部95の周囲に配設されている。
電子部品搭載部95は,多層板9の上方に開口した凹部形状を有し,下基板91に設けた凹部915と,中基板92及び上基板91に設けた開口部925,935とよりなる。
【0024】
電子部品搭載部95の底部には,図1,図3に示すごとく,パッド31,32,33を有する電子部品3が搭載されている。電子部品3のパッド31,32,33は,ワイヤー301,302,303を介して,電源用パッド111,グランド用パッド121,及びシグナル用パッド131と電気的に接続されている。
【0025】
電源回路112,グランド回路122は,図1,図4に示すごとく,いずれも第2絶縁基板912,922の下面にひろがるベタ層である。
多層板9は,金属めっき膜10により被覆されたスルーホール901〜903を有しており,その上下開口部には,パッド19が設けられている。
下基板91,及び中基板92の上面は,ソルダーレジスト6により被覆されている。
【0026】
次に,上記電子部品搭載用基板の製造方法について,図5〜図18を用いて説明する。
まず,図5に示すごとく,両面に銅箔5を被覆した中基板形成用の第1絶縁基板921を準備する。次いで,図6に示すごとく,エッチングにより,第1絶縁基板921の上面に電源回路112およびグランド回路122を形成する。
次に,図7に示すごとく,第1絶縁基板921の上面に,感光性樹脂を被覆して第2絶縁基板922を形成する。これにより,第1絶縁基板921および第2絶縁基板922よりなる中基板92を得る。
【0027】
次に,図7,図8に示すごとく,フォトレジスト法により,第2絶縁基板922に導通孔920を形成して,電源用パッド及びグランド用パッドとそれぞれ導通させる。
フォトレジスト法とは,例えば,図7に示すごとく,透光部80及び遮光部81を有するマスクフィルム8を用いて,光85を照射することにより導通孔形成部分だけを露光させ,その後エッチングにより導通孔形成部分の感光製樹脂を除去して,図8に示すごとく導通孔920を形成する方法をいう。
【0028】
次に,図9に示すごとく,第2絶縁基板922の上面及び導通孔920の内壁に金属めっき膜10を被覆する。尚,図7〜図9には図示されていないが,電源用パッドと接続用の導通孔も,上記グランド用パッドと接続用の導通孔920を形成するのと同時に形成されている。
【0029】
次に,金属めっき膜にエッチングを施して,図10,図2,図4に示すごとく,中基板92の上面に,電源用パッド111,グランド用パッド121,シグナル用パッド131,及びシグナル回路132を形成する。上記電源用パッド111,グランド用パッド121は,各々導通孔910,920の上部に位置するように形成する。これにより,上記導通孔910を介して,上記電源用パッド111と電源回路112とを電気的に接続する。また,導通孔920を介して,グランド用パッド121とグランド回路122とを電気的に接続する。
【0030】
次いで,図11に示すごとく,第1,第2絶縁基板921,922からなる中基板92に,電子部品搭載部形成用の開口部915を穿設する。次いで,図11,図12に示すごとく,電源用パッド111,グランド用パッド121,およびシグナル用パッド131を露出させた状態で,中基板92の上面にソルダーレジスト6を被覆させる。
【0031】
次に,図12に示すごとく,上記中基板92と同様に,下基板91を形成する。尚,電子部品搭載部形成用として,下基板91には上記中基板の開口部よりも口径の小さい凹部915を穿設する。
次に,図13に示すごとく,銅箔5により上下両面が被覆された上基板形成用の絶縁基板933を準備し,エッチングによりその下面に電源回路112を形成する。次いで,絶縁基板933に,上記中基板の開口部よりも口径の大きい開口部935を穿設する。これにより,上基板93を得る。
【0032】
次に,図14に示すごとく,上記下基板91,中基板92,および上基板93を積層し,位置決めし,これらを接着剤を用いて熱圧着する。これにより,凹部915,開口部925,935からなる電子部品搭載部95を有する多層板9が形成される。
【0033】
次に,図15に示すごとく,多層板9を貫通するスルーホール901,902,903を穿設する。次いで,図16に示すごとく,電子部品搭載部95の上部を蓋950により密閉する。次いで,図17に示すごとく,多層板9をメッキ液の中に浸漬し,その全表面に金属めっき膜10を被覆させると共に,スルーホール901,902,903の内壁にも金属めっき膜10を被覆させる。次いで,多層板9の上下両面に,シグナル回路132及びランド19を形成し,その後蓋を除去して,図1〜図4に示す電子部品搭載用基板1を得る。
【0034】
次に,本例の作用効果について説明する。
本例の電子部品搭載用基板1においては,図1,図2に示すごとく,第2絶縁基板912,922の上面には電源用パッド111及びグランド用パッド121が設けてあり,一方,絶縁基板912,922の下面には電源回路112及びグランド回路122が設けてあり,これらは導通孔910,920により電気的に接続されている。
【0035】
そのため,電源用パッド111,グランド用パッド121,及びシグナル用パッド131は,導通孔910,920によって,電子部品搭載部95の周囲などの任意の位置に,ノイズの発生を抑制できる任意の配置状態に形成することができる。
【0036】
また,グランド回路122から電源が入力されると,電源用パッド111,ワイヤー301,およびパッド31間には電源電流Pが,シグナル用パッド131,ワイヤー303,及びパッド33間にはシグナル電流Sが,グランド用パッド121,ワイヤー302,及びパッド32間にはグランド電流Gが,それぞれ流れる。
【0037】
そのため,電子部品搭載部95周辺を流れる上記電源電流P及びグランド電流Gは,周囲に与える影響を互いに打ち消し合う。このため,シグナル用パッド131およびワイヤー303におけるノイズの発生を抑制し,シグナル電流Sを正常に流すことができる。
従って,本例の電子部品搭載用基板1は,低電圧で,電子部品3からの信号を正確に流すことができる。また,高出力の電子部品を搭載した場合にも,ノイズが発生することがない。
【0038】
また,本例の電子部品搭載用基板の製造方法によれば,図9に示すごとく,第2絶縁基板922の上面に金属めっき膜10を被覆させる際に,同時に導通孔920内にも金属めっき膜10が被覆される。このとき,導通孔920の下部にはグランド回路122が形成されている。そのため,図10に示すごとく,グランド用パッド121を形成すると同時に,該グランド用パッド121は導通孔920の金属めっき膜10を介して,グランド回路122と電気的に接続される。
【0039】
また,図示しないが,電源用パッドと電源回路とも,同様に導通孔を介して電気的に接続される。
それ故,本例の製造方法によれば,グランド用パッド121とグランド回路122,および電源用パッドと電源回路の電気的接続を容易に実現することができる。
【0040】
また,図16,図17に示すごとく,多層板9の上下両面に回路を形成する際に,蓋950により電子部品搭載部95を被覆している。そのため,電子部品搭載部95の内部を,エッチング溶液及びめっき溶液と接触させることなく,回路を形成することができる。それ故,損傷のない電子部品搭載部95を有する電子部品搭載用基板を作製することができる。
従って,本例の製造方法によれば,上記の優れた特性を有する電子部品搭載用基板を作製することができる。
【図面の簡単な説明】
【図1】実施例の電子部品搭載用基板の断面図。
【図2】実施例の電子部品搭載用基板の要部平面図。
【図3】図2の拡大平面図。
【図4】図1のA−A線矢視断面図。
【図5】実施例の電子部品搭載用基板の製造方法において,銅箔により被覆された第1絶縁基板の断面図。
【図6】図5に続く,電源回路及びグランド回路を形成した第1絶縁基板の断面図。
【図7】図6に続く,フォトレジスト法を示した,中基板の断面図。
【図8】図7に続く,導通孔を形成した中基板の断面図。
【図9】図8に続く,金属めっき膜を施した中基板の断面図。
【図10】図9に続く,電源用パッド,グランド用パッド,シグナル用パッド,及びシグナル回路を形成した中基板の断面図。
【図11】図10に続く,開口部を形成した中基板の断面図。
【図12】実施例における,下基板の断面図。
【図13】実施例における,上基板の断面図。
【図14】図11〜図13に続く,多層板の断面図。
【図15】図14に続く,スルーホールが穿設された多層板の断面図。
【図16】図15に続く,電子部品搭載部を蓋により密閉した多層板の断面図。
【図17】図16に続く,表面に金属めっき膜を施した多層板の断面図。
【図18】従来例の電子部品搭載用基板の断面図。
【図19】従来例の電子部品搭載用基板の要部平面図。
【図20】図19の拡大平面図。
【図21】図18のB−B線矢視断面図。
【符号の説明】
1...電子部品搭載用基板,
111...電源用パッド,
112...電源回路,
121...グランド用パッド,
122...グランド回路,
131...シグナル用パッド,
132...シグナル回路,
3...電子部品,
301,302,303...ワイヤー,
9...多層板,
901,902,903...スルーホール,
91...下基板,
92...中基板,
93...上基板,
911,921...第1絶縁基板,
912,922...第2絶縁基板,
933...絶縁基板,
910,920...導通孔,
95...電子部品搭載部,
P...電源電流,
G...グランド電流,
S...シグナル電流,
Claims (3)
- 複数の絶縁基板を積層してなる多層板と,該多層板に設けた電子部品搭載部とを有する電子部品搭載用基板において,
上記絶縁基板の片面には電源用パッドとグランド用パッドとシグナル用パッド及びシグナル回路とが設けてあり,絶縁基板の他面には電源回路とグランド回路とが設けてあり,
上記電源用パッドは上記電源回路に,上記グランド用パッドは上記グランド回路に,上記シグナル用パッドは上記シグナル回路に,それぞれ上記絶縁基板に貫通して設けた導通孔を通じて,電気的に接続されており,
上記電源用パッド,グランド用パッド,及びシグナル用パッドは,電子部品搭載部の周囲に配設され,
かつ上記電源用パッドと上記グランド用パッドとは,上記シグナル用パッドを挟んだ状態で交互に配列されていることを特徴とする電子部品搭載用基板。 - 請求項1において,上記導通孔の口径は,20〜150μmであることを特徴とする電子部品搭載用基板。
- 第1絶縁基板の上面に電源回路,グランド回路及びシグナル回路を形成し,
上記第1絶縁基板の上面に感光性樹脂を被覆して第2絶縁基板を形成し,
フォトレジスト法により上記第2絶縁基板に導通孔を形成し,
上記第2絶縁基板の上面にシグナル回路を形成するとともに,上記導通孔の上部に電源用パッド,グランド用パッド及びシグナル用パッドを形成し,
導通孔の内部を金属めっき膜により被覆して,上記電源回路と電源用パッドとを,上記グランド回路とグランド用パッドとを,上記シグナル回路とシグナル用パッドとを,それぞれ上記導通孔を介して電気的に接続し,
かつ上記電源用パッドと上記グランド用パッドとは上記シグナル用パッドを挟んだ状態で交互に配列することを特徴とする電子部品搭載用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07940694A JP3617073B2 (ja) | 1994-03-25 | 1994-03-25 | 電子部品搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07940694A JP3617073B2 (ja) | 1994-03-25 | 1994-03-25 | 電子部品搭載用基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263869A JPH07263869A (ja) | 1995-10-13 |
JP3617073B2 true JP3617073B2 (ja) | 2005-02-02 |
Family
ID=13688982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07940694A Expired - Fee Related JP3617073B2 (ja) | 1994-03-25 | 1994-03-25 | 電子部品搭載用基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3617073B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266268A (ja) | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置のパッケージ |
US7894203B2 (en) | 2003-02-26 | 2011-02-22 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP4493923B2 (ja) * | 2003-02-26 | 2010-06-30 | イビデン株式会社 | プリント配線板 |
JP4916300B2 (ja) | 2006-12-19 | 2012-04-11 | 新光電気工業株式会社 | 多層配線基板 |
-
1994
- 1994-03-25 JP JP07940694A patent/JP3617073B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07263869A (ja) | 1995-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003101243A (ja) | 多層配線基板および半導体装置 | |
JPH06334279A (ja) | 多層フレキシブル電装基板 | |
WO2004021435A1 (ja) | モジュール部品 | |
JP2010004028A (ja) | 配線基板及びその製造方法、及び半導体装置 | |
JP2002026187A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
US20140353026A1 (en) | Wiring board | |
JP3617073B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
JP3907845B2 (ja) | 半導体装置 | |
KR19990067806A (ko) | 반도체 장치와 그 제조 방법, 및 전자 기기 | |
JP2000101237A (ja) | ビルドアップ基板 | |
KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
JPS63114299A (ja) | プリント配線板 | |
JP2009117409A (ja) | 回路基板 | |
JPH01145891A (ja) | ハンダバンプ付き回路基板の製造方法 | |
JP2784523B2 (ja) | 電子部品搭載用基板 | |
JP2020047690A (ja) | 電子回路装置 | |
JP3796773B2 (ja) | 電子部品搭載用の多層基板 | |
JPH07249876A (ja) | 金属芯入り多層プリント配線板 | |
KR100275376B1 (ko) | 다층회로기판 | |
JP4761200B2 (ja) | コントローラ | |
JPH04291984A (ja) | プリント板ユニット構造 | |
JP2005268404A (ja) | 回路モジュール | |
JPH0278253A (ja) | 多層プラスチックチップキャリア | |
JP2023037405A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |