JP3609508B2 - Ｍｐｅｇ２データ転送装置 - Google Patents
Ｍｐｅｇ２データ転送装置 Download PDFInfo
- Publication number
- JP3609508B2 JP3609508B2 JP29366095A JP29366095A JP3609508B2 JP 3609508 B2 JP3609508 B2 JP 3609508B2 JP 29366095 A JP29366095 A JP 29366095A JP 29366095 A JP29366095 A JP 29366095A JP 3609508 B2 JP3609508 B2 JP 3609508B2
- Authority
- JP
- Japan
- Prior art keywords
- mpeg2 data
- mpeg2
- data
- storage unit
- temporary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トランスポート・パケット方式によるＭＰＥＧ２データをＡＴＭ（ａｓｙｎｃｈｒｏｎｏｕｓ ｔｒａｎｓｆｅｒ ｍｏｄｅ） 回線に転送するＭＰＥＧ２データ転送装置に関する。
【０００２】
【従来の技術】
回線交換とパケット交換の両者の長所を兼ね備えたアーキテクチャーを持ち、短いパケット長（固定セル５３バイト）のデータ単位でメガビットからギガビットまでの伝送速度に柔軟に対応でき、しかも交換処理の大部分をハードウェアによって行うマルチメディア通信のための低遅延・高速ネットワークであるＡＴＭネットワークが注目を集めている。
このＡＴＭネットワークのパケット長は、実データ４８バイトであり、これにヘッダを付けてＡＴＭセル固定長（５３バイト）が構成される。
そこで、ＭＰＥＧ２データの転送では１８８〜３７６バイト固定長の比較的短いパケット長のトランスポート・パケットによる多重分離方式を採用することにより、上記ＡＴＭネットワークとの整合性を図っている。
【０００３】
これにより、ＭＰＥＧ２データのトランスポート・パケットを複数のＡＴＭセル固定長（５３バイト）に乗せて伝送できるようにしている。
このような状況下において、データ量が莫大な動画像を高い圧縮率で圧縮するＭＰＥＧ２データをＡＴＭ回線まで高速に転送する技術が要請されている。
上記ＡＴＭ回線にＭＰＥＧ２データを転送する場合、従来はパソコン等のＣＰＵのソフト処理によっていた。例えば、レーザディスク上に格納されているＭＰＥＧ２データを転送する場合、まず、ＣＰＵの制御の下にＭＰＥＧ２データをＳＣＳＩを介してメインメモリに転送する。そしてＣＰＵのソフト処理によってデータ処理を行った後、メインメモリから読み出しＡＴＭ回線に転送するように構成している。
【０００４】
【発明が解決しようとする課題】
上記構成では、ＭＰＥＧ２データをＡＴＭ回線に転送する時間が大幅にかかるため、高速転送の要請に応えることができないという欠点があった。
本発明の目的は、トランスポート・パケット方式によるＭＰＥＧ２データのＡＴＭ回線への転送処理時間を大幅に短縮するとともに時間に対し正確に再生を行うためのストリーム処理を行うＭＰＥＧ２データ転送装置を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するために本発明によるＭＰＥＧ２データ転送装置は、ＭＰＥＧ２データのトランスポート・パケットを格納媒体から読み出し、ＰＣＩバスを介してＡＴＭボードに転送するＭＰＥＧ２データ転送装置であって、
前記ＭＰＥＧ２データ転送装置は、ＰＣＩバスと内部バスを接続するＰＣＩインタフェース回路と、
ＭＰＥＧ２データ転送のための環境条件を保持するコンフィグ・レジスタ部と、
上位命令部からの転送命令，転送全データ数や制御データを保持するソフトインタフェース部と、
ＭＰＥＧ２データを所定量格納するＭＰＥＧ２データ一時格納部と、
ＭＰＥＧ２データのトランスポート・パケットより同期用標準時刻を抜き取る抜き取り部と、
前記抜き取り部で抜き取った同期用標準時刻を格納するＰＣＲ格納部と、
前記ＭＰＥＧ２データ一時格納部のアドレスおよび書込制御ならびにＰＣＲ格納部への書込み制御を行うアドレス書込制御手段と、
上位命令部より前記ＰＣＩバスを介して送られてきた環境条件およびＭＰＥＧ２データ転送を含む命令がコンフィグ・レジスタ部およびソフトインタフェース部にそれぞれ設定されて前記格納媒体からＡＴＭボードへＭＰＥＧ２データを転送する指示がなされたとき、前記ソフトインタフェース部の制御データにしたがって前記ＭＰＥＧ２データ一時格納部にＭＰＥＧ２データを格納させるとともに前記抜き取り部で抜き取った同期用標準時刻および前記同期用標準時刻を格納した前記一時格納部のアドレスを前記ＰＣＲ格納部に格納させ、前記ＭＰＥＧ２データ一時格納部が所定データ量に達したとき、前記ＰＣＲ格納部より前記同期用標準時刻および前記アドレスを読み出して同期用標準時刻間のＭＰＥＧ２データの転送時間間隔を算出し、前記算出した時間間隔でＭＰＥＧ２データを前記ＭＰＥＧ２データ一時格納部より読み出し、前記ＡＴＭボードに転送するように制御する制御手段とから構成してある。
【０００６】
また、上記構成における前記ＭＰＥＧ２データ一時格納部は、複数のページ単位で格納できる容量を有し、
前記制御手段は、ページ単位でＭＰＥＧ２データを転送するように構成してある。
さらに上記構成において、前記格納媒体よりＭＰＥＧ２データを読み出し、当該ＭＰＥＧ２データ転送装置に転送する場合、当該ＭＰＥＧ２データ転送装置はスレーブとして動作するように構成してある。
さらには上記構成において前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出しＡＴＭボードに転送する場合、当該ＭＰＥＧ２データ転送装置は、マスタとして前記ＡＴＭボードのバッファに直接データを転送するように構成してある。
また、上記構成において、前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出しＡＴＭボードに転送する場合、前記ＡＴＭボードのＤＭＡ機能にマスタとして設定，起動をかけ、その後スレーブとして前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出し転送するように構成してある。
【０００７】
上記構成によれば、従来に比較し、ＭＰＥＧ２の転送データをストリーム処理しつつ転送処理時間を大幅に短縮することができる。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明によるＭＰＥＧ２データ転送装置を用いたシステム構成の実施例を示すブロック図である。
本図は、本発明に直接関連する部分のみを示したものである。
プログラムに基づきシステム全体を制御するＣＰＵ（上位命令部）１は、システムバス２に接続されている。高速バスであるＰＣＩバス３はブリッジ回路５を介してシステムバス２に接続されている。
【０００９】
ブリッジ回路５は、システムバス２とＰＣＩバス３の相互のデータ形式を変換するためのものである。
ＰＣＩバス３にはＰＣＲ（ｐｒｏｇｒａｍ ｃｌｏｃｋ ｒｅｆｅｒｅｎｃｅ，同期用標準時刻）リーダボード４，ＡＴＭボード１１が接続されている。
ＰＣＲは、ビデオやオーディオの復号器を含むＭＰＥＧシステム復号器において、時刻基準となるＳＴＣ（基準となる同期情報）の値を符号器側で意図した値にセット・構成するための標準時刻情報であると定義される。
さらにブリッジ回路６を介してＥＩＳＡ（ｅｘｔｅｎｄｅｄ ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ ａｒｃｈｉｔｅｃｔｕｒｅ）バス７が接続されている。ブリッジ回路６は、ＰＣＩバス３とＥＩＳＡ７の相互のデータ形式を変換するためのものである。
【００１０】
ＥＩＳＡ７にはＳＣＳＩインタフェース回路８を介して接続ケーブル１２によってレーザディスク装置９，ハードディスク装置１０がディジーチェン接続されている。
この例は、レーザディスク装置９に装填されるレーザディスク９ａにＭＰＥＧ２データが格納されており、このＭＰＥＧ２データのトランスポート・パケットをＰＣＲリーダボード４を介してＡＴＭボード１１に転送するものである。
【００１１】
図２は、本発明によるＭＰＥＧ２データ転送装置を用いたシステムの転送手順を説明するための図である。
ＣＰＵ１は、データ転送指示▲１▼をＳＣＳＩインタフェース回路８に対し送出する。また、ＰＣＲリーダボード４のソフトインタフェース部に対してもデータ転送実行要求▲２▼がなされる。
ＰＣＲリーダボード４は、転送に必要な環境設定等が行われ、ＭＰＥＧ２データの書込の準備が完了すると、ＣＰＵ１に対しページ転送要求▲３▼を送出する。ＣＰＵ１はページデータ転送をＳＣＳＩインタフェース回路８に指示し、その指示▲４▼に基づきレーザディスク９ａよりＭＰＥＧ２データが読み出され、２５６バイトのページ単位でＰＣＲリーダボード４に転送される（▲５▼）。
【００１２】
ＰＣＲリーダボード４ではＭＰＥＧ２データが格納されるとともにＭＰＥＧ２データからＰＣＲデータが抜き取られ、このＰＣＲデータおよびアドレスによりＰＣＲ間の時間間隔が算出される。ＭＰＥＧ２データの一時格納部が一杯になると、算出された時間に基づきページ単位で読み出しが行われ、ＰＣＩバス３を介してＡＴＭボード１１に転送される。
ＡＴＭボード１１への転送は、ＰＣＲリーダボード４がマスタとしてＡＴＭボード１１のバッファに直接データを書き込むことにより行われる。
ページ単位でＡＴＭボード１１に転送され、この動作を繰り返すことにより、予定したＭＰＥＧ２データすべてがＡＴＭボード１１に転送され、終了報告▲６▼がＰＣＲリーダボード４よりＣＰＵ１に送出される。
ＣＰＵ１はその後、ＰＣＲリーダボード４から送出されるステータス情報を読み込み、ＰＣＲリーダボード４の状態を知ることができる。
ＡＴＭボード１１は、バッファに蓄積されたＭＰＥＧ２データを５３バイトの固定長セルに加工することによりＡＴＭ情報に変換しＡＴＭ回線に送出する。
【００１３】
図３は、本発明によるＭＰＥＧ２データ転送装置の実施例を示す回路ブロック図である。
図３において、ＰＣＩインタフェース回路１５を介してＰＣＩバス３と内部バス２０とが接続されている。
マスタ制御部１６は、ＭＰＥＧ２データ一時格納部２２に格納したＭＰＥＧ２データをＡＴＭ回線に転送する場合に、当該転送装置がマスタとして制御するための回路である。
コンフィグ・レジスタ１７は、例えば、ＰＣＩの動作に関するデバイスのステータスが設定されるレジスタ，デバイスの種類を示すＩＤレジスタ等よりなるレジスタであり、ＭＰＥＧ２データを転送するときに所定値がセットされる。
ソフトインタフェース部１８は、ＣＰＵ１からの命令を保持する外部レジスタおよびＩ／Ｏ・ＭＰＵ２６が制御するために用いる内部レジスタより構成されており、ＣＰＵ１からのＭＰＥＧ２データを一時格納部２２に転送する命令およびそのデータをＡＴＭボード１１に転送する命令が書き込まれる。また、転送すべき全データ数が書き込まれる。
【００１４】
本ＭＰＥＧ２データ転送装置は、４チャネルに対応することができ、チャネル毎に１ページ２５６Ｋバイトで４ページ分のメモリ（１Ｍバイト）を割り当てることができる。１８ＭｂｐｓのＭＰＥＧ２データでは、全メモリ量４Ｍバイトを２チャネルに割り当てる場合があり、このときは８ページ分が１チャネル使用量となる。
本実施例では、ＭＰＥＧ２データ一時格納部２２は、４Ｍバイトの容量を有し、チャネル毎に４ページが割り当てられている。
アドレス制御回路２１は、ＭＰＥＧ２データを格納するとき、アドレスをインクリメントしてＭＰＥＧ２データ一時格納部２２に供給する。さらにＰＣＲを格納した一時格納部２２のアドレスを出力する。
抜き取り部２３はパケット部の構成が図４に示すような条件になったときを検出してＰＣＲデータを抜き取る回路である。
【００１５】
図４は、ＭＰＥＧ２データのトランスポート・パケットの一構成例を示す図で、ＰＣＲ抜き出し方法を説明するための図である。
トランスポート・パケットのＳＹＮＣバイト３３ａに「４７」の固定値，バイト３３ｂ，３３ｃにＰＩＤ（ＰＡＣＫＥＴ ＩＤＥＮＴＩＦＩＣＡＴＩＯＮ （ ストリーム識別コード） Ｐで示したビット部分）が示され， アダプテーションフィールド３３ｄの３つ目のビットに“１”の固定値が立ち、バイト３３ｆの１ビット目にストリームの連続性を示すビットが（ｄｉｓｃｏｎｔｉｎｕｔｙ ｉｎｄｉｃａｔｏｒ）、４ビット目にＰＣＲを存在することを示す“１”の固定値がそれぞれ挿入されているパケットが送られてくると、抜き取り部２３は次以降のバイト３３ｇ，３３ｈ，３３ｉ，３３ｊ，３３ｌ（Ｂ，Ｅで示したビット部分）にＰＣＲが挿入されていることを検出し、これらＰＣＲ値を抜き取る。この抜き取られたＰＣＲ値は、ＰＣＲ書き込み制御回路２４の書き込み制御の下にアドレス制御回路２１が出力したアドレスとともにＰＣＲ格納部２５に書き込まれる。
なお、バイト３３ｋのＸで示す６ビット分はＰＣＲ値とは関係ないビットである。
【００１６】
図３において、Ｉ／Ｏ・ＭＰＵ２６は、ＰＣＩバス３に対するＭＰＥＧ２データのやり取りの制御ならびにＰＣＲ格納部２５からＰＣＲデータおよびそのアドレスを読み出し、ＰＣＲデータおよびそのアドレスに基づきＰＣＲ間のデータの読み出し時間間隔を算出し、その時間に基づきマスタ制御部１６を用いてＭＰＥＧ２データをＡＴＭボード１１のバッファに直接書き込む制御を行う。
ＭＰＵＲＯＭ２８は、ＭＰＵ２６が上記制御をするための必要なプログラムが格納されているメモリ部である。
ＭＰＵＲＡＭ２９は、ＭＰＵ２６が上記制御を行う上で必要なデータを格納し、そのデータを用いるためのメモリ部である。
【００１７】
図５は、本発明によるＭＰＥＧ２データ転送装置の動作を説明するためのフローチャートである。
ＣＰＵ１からＭＰＥＧ２データを一時格納部２２に転送する命令と、そのデータをＡＴＭボード１１に転送する命令が送られてくると、それら命令はソフトインタフェース部１８に保持される。また、同時に送られてくる転送全データ数も保持される（ステップ（以下「Ｓ」という）５０１）。
なお、環境条件はこれに先立ちコンフィグ・レジスタ１７に保持されている。
つぎに上記命令に基づき一時格納部２２にＭＰＥＧ２データがページ単位で転送される（Ｓ５０３）。そしてＰＣＲ抜き取り部２３によって一時格納部２２に格納されるＭＰＥＧ２データよりＰＣＲが抜き取られ、ＰＣＲとそのＰＣＲを格納する一時格納部２２のアドレスがＰＣＲ格納部２５に格納される（Ｓ５０４）。
【００１８】
つぎに一時格納部２２が一杯になったか否かを判断する（Ｓ５０５）。一杯になっていない場合にはＳ５０２に戻りページ単位での転送を続行する（Ｓ５０３，Ｓ５０４）。一杯になった場合にはＳ５０６に移行する。
Ｉ／Ｏ・ＭＰＵ２６は、ソフトインタフェース部１８に保持された命令を受けて一時格納部２２にＭＰＥＧ２データが一杯になるまで待つこととなる。
Ｓ５０６では、Ｉ／Ｏ・ＭＰＵ２６はＰＣＲ格納部２５よりＰＣＲとアドレスを読み出し、ＰＣＲ間の時間間隔を算出する。そして一時格納部２２に格納されているＰＣＲ間のデータを算出した時間間隔に従いＡＴＭボード１１に転送する。転送はマスタ制御部１６によって直接ＡＴＭボード１１のバッファに書き込むことにより行う（Ｓ５０７）。
【００１９】
つぎに一時格納部２２の１ページ分の転送を終了したか否かの判断を行う（Ｓ５０８）。１ページ分の転送が終了していない場合にはＳ５０７に戻り引き続き転送を続行する。１ページ分の転送が終了した場合には、さらに全データ数をＡＴＭボード１１に転送したか否かを判断する（Ｓ５０９）。
全データ数の転送が終了していない場合にはＳ５０２に戻り、さらに全データ数が一時格納部２２に転送されたか否かを判断する。全データ数が一時格納部２２に転送済である場合にはＳ５０７に移行し、ＡＴＭボード１１への転送を続行する。全データ数が一時格納部２２に転送されていない場合にはさらに一時格納部２２への転送を行った後、ＡＴＭボード１１への転送を続行する（Ｓ５０３〜Ｓ５０８）。
一方、Ｓ５０９において全データ数のＡＴＭボード１１への転送が終了していると判断した場合には、終了報告をＣＰＵ１に送出する。
【００２０】
以上の実施例では、ＰＣＲリーダボード４からＡＴＭボード１１に転送する場合、ＰＣＲリーダボード４をマスタとしてＡＴＭボード１１のバッファに直接書き込む例を説明したが、ＰＣＲリーダボード４は、ＡＴＭボード１１のＤＭＡ機能にマスタとして設定，起動をかけ、その後スレーブとして一時格納部のデータを読み出すように動作させることも可能である。
【００２１】
【発明の効果】
以上、説明したように本発明は、ＰＣＩバスを介して格納媒体に格納されているＭＰＥＧ２データのトランスポート・パケットをＡＴＭボードに転送する装置であり、ＰＣＩインタフェース回路，コンフィグ・レジスタ部，ソフトインタフェース部，ＭＰＥＧ２データ一時格納部，同期用標準時刻を抜き取る抜き取り部，ＰＣＲ格納部，アドレス書込制御手段および制御手段を備え、上位命令部より格納媒体からＡＴＭボードへのＭＰＥＧ２データの転送指示がなされたとき、ＭＰＥＧ２データ一時格納部にＭＰＥＧ２データを格納するとともに抜き取り部によりＭＰＥＧ２データのパケットより同期用標準時刻を抜き取り、この同期標準時刻等を用いてＰＣＲ間のデータの読み出し時間間隔を算出し、この時間間隔で一時格納部のＭＰＥＧ２データをＡＴＭボードに転送するように構成している。したがって、従来のＣＰＵのソフトによる転送に比較し、ＡＴＭ回線へのＭＰＥＧ２データの転送時間を大幅に短縮することができ、高速なＡＴＭ回線に適したＭＰＥＧ２データ転送装置を提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明によるＭＰＥＧ２データ転送装置を用いたシステム構成の実施例を示すブロック図である。
【図２】本発明によるＭＰＥＧ２データ転送装置を用いたシステムの転送手順を説明するための図である。
【図３】本発明によるＭＰＥＧ２データ転送装置の実施例を示す回路ブロック図である。
【図４】ＭＰＥＧ２データのトランスポート・パケットの一構成例を示す図で、ＰＣＲ抜き出し方法を説明するための図である。
【図５】本発明によるＭＰＥＧ２データ転送装置を構成する回路の動作を説明するためのフローチャートである。
【符号の説明】
１…ＣＰＵ（上位命令部）
２…システムバス
３…ＰＣＩバス
４…ＰＣＲリーダボード
５，６…ブリッジ回路
７…ＥＩＳＡバス
８…ＳＣＳＩインタフェース回路
９…レーザディスク装置
１０…ハードディスク装置
１１…ＡＴＭボード
１２…ディジーチェン接続ケーブル
１５…ＰＣＩインタフェース回路
１６…マスタ制御部
１７…コンフィグ・レジスタ
１８…ソフトインタフェース部
２０…内部バス
２１…アドレス制御回路
２２…ＭＰＥＧ２データ一時格納部
２３…抜き取り部
２４…ＰＣＲ書き込み制御回路
２５…ＰＣＲ格納部
２６…Ｉ／Ｏ・ＭＰＵ
２７…分離部
２８…ＭＰＵＲＯＭ
２９…ＭＰＵＲＡＭ
３０…バス
【発明の属する技術分野】
本発明は、トランスポート・パケット方式によるＭＰＥＧ２データをＡＴＭ（ａｓｙｎｃｈｒｏｎｏｕｓ ｔｒａｎｓｆｅｒ ｍｏｄｅ） 回線に転送するＭＰＥＧ２データ転送装置に関する。
【０００２】
【従来の技術】
回線交換とパケット交換の両者の長所を兼ね備えたアーキテクチャーを持ち、短いパケット長（固定セル５３バイト）のデータ単位でメガビットからギガビットまでの伝送速度に柔軟に対応でき、しかも交換処理の大部分をハードウェアによって行うマルチメディア通信のための低遅延・高速ネットワークであるＡＴＭネットワークが注目を集めている。
このＡＴＭネットワークのパケット長は、実データ４８バイトであり、これにヘッダを付けてＡＴＭセル固定長（５３バイト）が構成される。
そこで、ＭＰＥＧ２データの転送では１８８〜３７６バイト固定長の比較的短いパケット長のトランスポート・パケットによる多重分離方式を採用することにより、上記ＡＴＭネットワークとの整合性を図っている。
【０００３】
これにより、ＭＰＥＧ２データのトランスポート・パケットを複数のＡＴＭセル固定長（５３バイト）に乗せて伝送できるようにしている。
このような状況下において、データ量が莫大な動画像を高い圧縮率で圧縮するＭＰＥＧ２データをＡＴＭ回線まで高速に転送する技術が要請されている。
上記ＡＴＭ回線にＭＰＥＧ２データを転送する場合、従来はパソコン等のＣＰＵのソフト処理によっていた。例えば、レーザディスク上に格納されているＭＰＥＧ２データを転送する場合、まず、ＣＰＵの制御の下にＭＰＥＧ２データをＳＣＳＩを介してメインメモリに転送する。そしてＣＰＵのソフト処理によってデータ処理を行った後、メインメモリから読み出しＡＴＭ回線に転送するように構成している。
【０００４】
【発明が解決しようとする課題】
上記構成では、ＭＰＥＧ２データをＡＴＭ回線に転送する時間が大幅にかかるため、高速転送の要請に応えることができないという欠点があった。
本発明の目的は、トランスポート・パケット方式によるＭＰＥＧ２データのＡＴＭ回線への転送処理時間を大幅に短縮するとともに時間に対し正確に再生を行うためのストリーム処理を行うＭＰＥＧ２データ転送装置を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するために本発明によるＭＰＥＧ２データ転送装置は、ＭＰＥＧ２データのトランスポート・パケットを格納媒体から読み出し、ＰＣＩバスを介してＡＴＭボードに転送するＭＰＥＧ２データ転送装置であって、
前記ＭＰＥＧ２データ転送装置は、ＰＣＩバスと内部バスを接続するＰＣＩインタフェース回路と、
ＭＰＥＧ２データ転送のための環境条件を保持するコンフィグ・レジスタ部と、
上位命令部からの転送命令，転送全データ数や制御データを保持するソフトインタフェース部と、
ＭＰＥＧ２データを所定量格納するＭＰＥＧ２データ一時格納部と、
ＭＰＥＧ２データのトランスポート・パケットより同期用標準時刻を抜き取る抜き取り部と、
前記抜き取り部で抜き取った同期用標準時刻を格納するＰＣＲ格納部と、
前記ＭＰＥＧ２データ一時格納部のアドレスおよび書込制御ならびにＰＣＲ格納部への書込み制御を行うアドレス書込制御手段と、
上位命令部より前記ＰＣＩバスを介して送られてきた環境条件およびＭＰＥＧ２データ転送を含む命令がコンフィグ・レジスタ部およびソフトインタフェース部にそれぞれ設定されて前記格納媒体からＡＴＭボードへＭＰＥＧ２データを転送する指示がなされたとき、前記ソフトインタフェース部の制御データにしたがって前記ＭＰＥＧ２データ一時格納部にＭＰＥＧ２データを格納させるとともに前記抜き取り部で抜き取った同期用標準時刻および前記同期用標準時刻を格納した前記一時格納部のアドレスを前記ＰＣＲ格納部に格納させ、前記ＭＰＥＧ２データ一時格納部が所定データ量に達したとき、前記ＰＣＲ格納部より前記同期用標準時刻および前記アドレスを読み出して同期用標準時刻間のＭＰＥＧ２データの転送時間間隔を算出し、前記算出した時間間隔でＭＰＥＧ２データを前記ＭＰＥＧ２データ一時格納部より読み出し、前記ＡＴＭボードに転送するように制御する制御手段とから構成してある。
【０００６】
また、上記構成における前記ＭＰＥＧ２データ一時格納部は、複数のページ単位で格納できる容量を有し、
前記制御手段は、ページ単位でＭＰＥＧ２データを転送するように構成してある。
さらに上記構成において、前記格納媒体よりＭＰＥＧ２データを読み出し、当該ＭＰＥＧ２データ転送装置に転送する場合、当該ＭＰＥＧ２データ転送装置はスレーブとして動作するように構成してある。
さらには上記構成において前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出しＡＴＭボードに転送する場合、当該ＭＰＥＧ２データ転送装置は、マスタとして前記ＡＴＭボードのバッファに直接データを転送するように構成してある。
また、上記構成において、前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出しＡＴＭボードに転送する場合、前記ＡＴＭボードのＤＭＡ機能にマスタとして設定，起動をかけ、その後スレーブとして前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出し転送するように構成してある。
【０００７】
上記構成によれば、従来に比較し、ＭＰＥＧ２の転送データをストリーム処理しつつ転送処理時間を大幅に短縮することができる。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明によるＭＰＥＧ２データ転送装置を用いたシステム構成の実施例を示すブロック図である。
本図は、本発明に直接関連する部分のみを示したものである。
プログラムに基づきシステム全体を制御するＣＰＵ（上位命令部）１は、システムバス２に接続されている。高速バスであるＰＣＩバス３はブリッジ回路５を介してシステムバス２に接続されている。
【０００９】
ブリッジ回路５は、システムバス２とＰＣＩバス３の相互のデータ形式を変換するためのものである。
ＰＣＩバス３にはＰＣＲ（ｐｒｏｇｒａｍ ｃｌｏｃｋ ｒｅｆｅｒｅｎｃｅ，同期用標準時刻）リーダボード４，ＡＴＭボード１１が接続されている。
ＰＣＲは、ビデオやオーディオの復号器を含むＭＰＥＧシステム復号器において、時刻基準となるＳＴＣ（基準となる同期情報）の値を符号器側で意図した値にセット・構成するための標準時刻情報であると定義される。
さらにブリッジ回路６を介してＥＩＳＡ（ｅｘｔｅｎｄｅｄ ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ ａｒｃｈｉｔｅｃｔｕｒｅ）バス７が接続されている。ブリッジ回路６は、ＰＣＩバス３とＥＩＳＡ７の相互のデータ形式を変換するためのものである。
【００１０】
ＥＩＳＡ７にはＳＣＳＩインタフェース回路８を介して接続ケーブル１２によってレーザディスク装置９，ハードディスク装置１０がディジーチェン接続されている。
この例は、レーザディスク装置９に装填されるレーザディスク９ａにＭＰＥＧ２データが格納されており、このＭＰＥＧ２データのトランスポート・パケットをＰＣＲリーダボード４を介してＡＴＭボード１１に転送するものである。
【００１１】
図２は、本発明によるＭＰＥＧ２データ転送装置を用いたシステムの転送手順を説明するための図である。
ＣＰＵ１は、データ転送指示▲１▼をＳＣＳＩインタフェース回路８に対し送出する。また、ＰＣＲリーダボード４のソフトインタフェース部に対してもデータ転送実行要求▲２▼がなされる。
ＰＣＲリーダボード４は、転送に必要な環境設定等が行われ、ＭＰＥＧ２データの書込の準備が完了すると、ＣＰＵ１に対しページ転送要求▲３▼を送出する。ＣＰＵ１はページデータ転送をＳＣＳＩインタフェース回路８に指示し、その指示▲４▼に基づきレーザディスク９ａよりＭＰＥＧ２データが読み出され、２５６バイトのページ単位でＰＣＲリーダボード４に転送される（▲５▼）。
【００１２】
ＰＣＲリーダボード４ではＭＰＥＧ２データが格納されるとともにＭＰＥＧ２データからＰＣＲデータが抜き取られ、このＰＣＲデータおよびアドレスによりＰＣＲ間の時間間隔が算出される。ＭＰＥＧ２データの一時格納部が一杯になると、算出された時間に基づきページ単位で読み出しが行われ、ＰＣＩバス３を介してＡＴＭボード１１に転送される。
ＡＴＭボード１１への転送は、ＰＣＲリーダボード４がマスタとしてＡＴＭボード１１のバッファに直接データを書き込むことにより行われる。
ページ単位でＡＴＭボード１１に転送され、この動作を繰り返すことにより、予定したＭＰＥＧ２データすべてがＡＴＭボード１１に転送され、終了報告▲６▼がＰＣＲリーダボード４よりＣＰＵ１に送出される。
ＣＰＵ１はその後、ＰＣＲリーダボード４から送出されるステータス情報を読み込み、ＰＣＲリーダボード４の状態を知ることができる。
ＡＴＭボード１１は、バッファに蓄積されたＭＰＥＧ２データを５３バイトの固定長セルに加工することによりＡＴＭ情報に変換しＡＴＭ回線に送出する。
【００１３】
図３は、本発明によるＭＰＥＧ２データ転送装置の実施例を示す回路ブロック図である。
図３において、ＰＣＩインタフェース回路１５を介してＰＣＩバス３と内部バス２０とが接続されている。
マスタ制御部１６は、ＭＰＥＧ２データ一時格納部２２に格納したＭＰＥＧ２データをＡＴＭ回線に転送する場合に、当該転送装置がマスタとして制御するための回路である。
コンフィグ・レジスタ１７は、例えば、ＰＣＩの動作に関するデバイスのステータスが設定されるレジスタ，デバイスの種類を示すＩＤレジスタ等よりなるレジスタであり、ＭＰＥＧ２データを転送するときに所定値がセットされる。
ソフトインタフェース部１８は、ＣＰＵ１からの命令を保持する外部レジスタおよびＩ／Ｏ・ＭＰＵ２６が制御するために用いる内部レジスタより構成されており、ＣＰＵ１からのＭＰＥＧ２データを一時格納部２２に転送する命令およびそのデータをＡＴＭボード１１に転送する命令が書き込まれる。また、転送すべき全データ数が書き込まれる。
【００１４】
本ＭＰＥＧ２データ転送装置は、４チャネルに対応することができ、チャネル毎に１ページ２５６Ｋバイトで４ページ分のメモリ（１Ｍバイト）を割り当てることができる。１８ＭｂｐｓのＭＰＥＧ２データでは、全メモリ量４Ｍバイトを２チャネルに割り当てる場合があり、このときは８ページ分が１チャネル使用量となる。
本実施例では、ＭＰＥＧ２データ一時格納部２２は、４Ｍバイトの容量を有し、チャネル毎に４ページが割り当てられている。
アドレス制御回路２１は、ＭＰＥＧ２データを格納するとき、アドレスをインクリメントしてＭＰＥＧ２データ一時格納部２２に供給する。さらにＰＣＲを格納した一時格納部２２のアドレスを出力する。
抜き取り部２３はパケット部の構成が図４に示すような条件になったときを検出してＰＣＲデータを抜き取る回路である。
【００１５】
図４は、ＭＰＥＧ２データのトランスポート・パケットの一構成例を示す図で、ＰＣＲ抜き出し方法を説明するための図である。
トランスポート・パケットのＳＹＮＣバイト３３ａに「４７」の固定値，バイト３３ｂ，３３ｃにＰＩＤ（ＰＡＣＫＥＴ ＩＤＥＮＴＩＦＩＣＡＴＩＯＮ （ ストリーム識別コード） Ｐで示したビット部分）が示され， アダプテーションフィールド３３ｄの３つ目のビットに“１”の固定値が立ち、バイト３３ｆの１ビット目にストリームの連続性を示すビットが（ｄｉｓｃｏｎｔｉｎｕｔｙ ｉｎｄｉｃａｔｏｒ）、４ビット目にＰＣＲを存在することを示す“１”の固定値がそれぞれ挿入されているパケットが送られてくると、抜き取り部２３は次以降のバイト３３ｇ，３３ｈ，３３ｉ，３３ｊ，３３ｌ（Ｂ，Ｅで示したビット部分）にＰＣＲが挿入されていることを検出し、これらＰＣＲ値を抜き取る。この抜き取られたＰＣＲ値は、ＰＣＲ書き込み制御回路２４の書き込み制御の下にアドレス制御回路２１が出力したアドレスとともにＰＣＲ格納部２５に書き込まれる。
なお、バイト３３ｋのＸで示す６ビット分はＰＣＲ値とは関係ないビットである。
【００１６】
図３において、Ｉ／Ｏ・ＭＰＵ２６は、ＰＣＩバス３に対するＭＰＥＧ２データのやり取りの制御ならびにＰＣＲ格納部２５からＰＣＲデータおよびそのアドレスを読み出し、ＰＣＲデータおよびそのアドレスに基づきＰＣＲ間のデータの読み出し時間間隔を算出し、その時間に基づきマスタ制御部１６を用いてＭＰＥＧ２データをＡＴＭボード１１のバッファに直接書き込む制御を行う。
ＭＰＵＲＯＭ２８は、ＭＰＵ２６が上記制御をするための必要なプログラムが格納されているメモリ部である。
ＭＰＵＲＡＭ２９は、ＭＰＵ２６が上記制御を行う上で必要なデータを格納し、そのデータを用いるためのメモリ部である。
【００１７】
図５は、本発明によるＭＰＥＧ２データ転送装置の動作を説明するためのフローチャートである。
ＣＰＵ１からＭＰＥＧ２データを一時格納部２２に転送する命令と、そのデータをＡＴＭボード１１に転送する命令が送られてくると、それら命令はソフトインタフェース部１８に保持される。また、同時に送られてくる転送全データ数も保持される（ステップ（以下「Ｓ」という）５０１）。
なお、環境条件はこれに先立ちコンフィグ・レジスタ１７に保持されている。
つぎに上記命令に基づき一時格納部２２にＭＰＥＧ２データがページ単位で転送される（Ｓ５０３）。そしてＰＣＲ抜き取り部２３によって一時格納部２２に格納されるＭＰＥＧ２データよりＰＣＲが抜き取られ、ＰＣＲとそのＰＣＲを格納する一時格納部２２のアドレスがＰＣＲ格納部２５に格納される（Ｓ５０４）。
【００１８】
つぎに一時格納部２２が一杯になったか否かを判断する（Ｓ５０５）。一杯になっていない場合にはＳ５０２に戻りページ単位での転送を続行する（Ｓ５０３，Ｓ５０４）。一杯になった場合にはＳ５０６に移行する。
Ｉ／Ｏ・ＭＰＵ２６は、ソフトインタフェース部１８に保持された命令を受けて一時格納部２２にＭＰＥＧ２データが一杯になるまで待つこととなる。
Ｓ５０６では、Ｉ／Ｏ・ＭＰＵ２６はＰＣＲ格納部２５よりＰＣＲとアドレスを読み出し、ＰＣＲ間の時間間隔を算出する。そして一時格納部２２に格納されているＰＣＲ間のデータを算出した時間間隔に従いＡＴＭボード１１に転送する。転送はマスタ制御部１６によって直接ＡＴＭボード１１のバッファに書き込むことにより行う（Ｓ５０７）。
【００１９】
つぎに一時格納部２２の１ページ分の転送を終了したか否かの判断を行う（Ｓ５０８）。１ページ分の転送が終了していない場合にはＳ５０７に戻り引き続き転送を続行する。１ページ分の転送が終了した場合には、さらに全データ数をＡＴＭボード１１に転送したか否かを判断する（Ｓ５０９）。
全データ数の転送が終了していない場合にはＳ５０２に戻り、さらに全データ数が一時格納部２２に転送されたか否かを判断する。全データ数が一時格納部２２に転送済である場合にはＳ５０７に移行し、ＡＴＭボード１１への転送を続行する。全データ数が一時格納部２２に転送されていない場合にはさらに一時格納部２２への転送を行った後、ＡＴＭボード１１への転送を続行する（Ｓ５０３〜Ｓ５０８）。
一方、Ｓ５０９において全データ数のＡＴＭボード１１への転送が終了していると判断した場合には、終了報告をＣＰＵ１に送出する。
【００２０】
以上の実施例では、ＰＣＲリーダボード４からＡＴＭボード１１に転送する場合、ＰＣＲリーダボード４をマスタとしてＡＴＭボード１１のバッファに直接書き込む例を説明したが、ＰＣＲリーダボード４は、ＡＴＭボード１１のＤＭＡ機能にマスタとして設定，起動をかけ、その後スレーブとして一時格納部のデータを読み出すように動作させることも可能である。
【００２１】
【発明の効果】
以上、説明したように本発明は、ＰＣＩバスを介して格納媒体に格納されているＭＰＥＧ２データのトランスポート・パケットをＡＴＭボードに転送する装置であり、ＰＣＩインタフェース回路，コンフィグ・レジスタ部，ソフトインタフェース部，ＭＰＥＧ２データ一時格納部，同期用標準時刻を抜き取る抜き取り部，ＰＣＲ格納部，アドレス書込制御手段および制御手段を備え、上位命令部より格納媒体からＡＴＭボードへのＭＰＥＧ２データの転送指示がなされたとき、ＭＰＥＧ２データ一時格納部にＭＰＥＧ２データを格納するとともに抜き取り部によりＭＰＥＧ２データのパケットより同期用標準時刻を抜き取り、この同期標準時刻等を用いてＰＣＲ間のデータの読み出し時間間隔を算出し、この時間間隔で一時格納部のＭＰＥＧ２データをＡＴＭボードに転送するように構成している。したがって、従来のＣＰＵのソフトによる転送に比較し、ＡＴＭ回線へのＭＰＥＧ２データの転送時間を大幅に短縮することができ、高速なＡＴＭ回線に適したＭＰＥＧ２データ転送装置を提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明によるＭＰＥＧ２データ転送装置を用いたシステム構成の実施例を示すブロック図である。
【図２】本発明によるＭＰＥＧ２データ転送装置を用いたシステムの転送手順を説明するための図である。
【図３】本発明によるＭＰＥＧ２データ転送装置の実施例を示す回路ブロック図である。
【図４】ＭＰＥＧ２データのトランスポート・パケットの一構成例を示す図で、ＰＣＲ抜き出し方法を説明するための図である。
【図５】本発明によるＭＰＥＧ２データ転送装置を構成する回路の動作を説明するためのフローチャートである。
【符号の説明】
１…ＣＰＵ（上位命令部）
２…システムバス
３…ＰＣＩバス
４…ＰＣＲリーダボード
５，６…ブリッジ回路
７…ＥＩＳＡバス
８…ＳＣＳＩインタフェース回路
９…レーザディスク装置
１０…ハードディスク装置
１１…ＡＴＭボード
１２…ディジーチェン接続ケーブル
１５…ＰＣＩインタフェース回路
１６…マスタ制御部
１７…コンフィグ・レジスタ
１８…ソフトインタフェース部
２０…内部バス
２１…アドレス制御回路
２２…ＭＰＥＧ２データ一時格納部
２３…抜き取り部
２４…ＰＣＲ書き込み制御回路
２５…ＰＣＲ格納部
２６…Ｉ／Ｏ・ＭＰＵ
２７…分離部
２８…ＭＰＵＲＯＭ
２９…ＭＰＵＲＡＭ
３０…バス
Claims (5)
- ＭＰＥＧ２データのトランスポート・パケットを格納媒体から読み出し、ＰＣＩバスを介してＡＴＭボードに転送するＭＰＥＧ２データ転送装置であって、
前記ＭＰＥＧ２データ転送装置は、ＰＣＩバスと内部バスを接続するＰＣＩインタフェース回路と、
ＭＰＥＧ２データ転送のための環境条件を保持するコンフィグ・レジスタ部と、
上位命令部からの転送命令，転送全データ数や制御データを保持するソフトインタフェース部と、
ＭＰＥＧ２データを所定量格納するＭＰＥＧ２データ一時格納部と、
ＭＰＥＧ２データのトランスポート・パケットより同期用標準時刻を抜き取る抜き取り部と、
前記抜き取り部で抜き取った同期用標準時刻を格納するＰＣＲ格納部と、
前記ＭＰＥＧ２データ一時格納部のアドレスおよび書込制御ならびにＰＣＲ格納部への書込み制御を行うアドレス書込制御手段と、
上位命令部より前記ＰＣＩバスを介して送られてきた環境条件およびＭＰＥＧ２データ転送を含む命令がコンフィグ・レジスタ部およびソフトインタフェース部にそれぞれ設定されて前記格納媒体からＡＴＭボードへＭＰＥＧ２データを転送する指示がなされたとき、前記ソフトインタフェース部の制御データにしたがって前記ＭＰＥＧ２データ一時格納部にＭＰＥＧ２データを格納させるとともに前記抜き取り部で抜き取った同期用標準時刻および前記同期用標準時刻を格納した前記一時格納部のアドレスを前記ＰＣＲ格納部に格納させ、前記ＭＰＥＧ２データ一時格納部が所定データ量に達したとき、前記ＰＣＲ格納部より前記同期用標準時刻および前記アドレスを読み出して同期用標準時刻間のＭＰＥＧ２データの転送時間間隔を算出し、前記算出した時間間隔でＭＰＥＧ２データを前記ＭＰＥＧ２データ一時格納部より読み出し、前記ＡＴＭボードに転送するように制御する制御手段と、
から構成したことを特徴とするＭＰＥＧ２データ転送装置。 - 前記ＭＰＥＧ２データ一時格納部は、複数のページ単位で格納できる容量を有し、
前記制御手段は、ページ単位でＭＰＥＧ２データを転送することを特徴とする請求項１記載のＭＰＥＧ２データ転送装置。 - 前記格納媒体よりＭＰＥＧ２データを読み出し、当該ＭＰＥＧ２データ転送装置に転送する場合、当該ＭＰＥＧ２データ転送装置はスレーブとして動作することを特徴とする請求項１または２記載のＭＰＥＧ２データ転送装置。
- 前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出しＡＴＭボードに転送する場合、当該ＭＰＥＧ２データ転送装置は、マスタとして前記ＡＴＭボードのバッファに直接データを転送することを特徴とする請求項１または２記載のＭＰＥＧ２データ転送装置。
- 前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出しＡＴＭボードに転送する場合、前記ＡＴＭボードのＤＭＡ機能にマスタとして設定，起動をかけ、その後スレーブとして前記ＭＰＥＧ２データ一時格納部よりＭＰＥＧ２データを読み出し転送することを特徴とする請求項１または２記載のＭＰＥＧ２データ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29366095A JP3609508B2 (ja) | 1995-10-16 | 1995-10-16 | Ｍｐｅｇ２データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29366095A JP3609508B2 (ja) | 1995-10-16 | 1995-10-16 | Ｍｐｅｇ２データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116563A JPH09116563A (ja) | 1997-05-02 |
| JP3609508B2 true JP3609508B2 (ja) | 2005-01-12 |
Family
ID=17797607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29366095A Expired - Fee Related JP3609508B2 (ja) | 1995-10-16 | 1995-10-16 | Ｍｐｅｇ２データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3609508B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377588B1 (en) | 1997-11-25 | 2002-04-23 | Nec Corporation | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder |
| KR100602916B1 (ko) * | 2003-05-23 | 2006-07-19 | 가부시키가이샤 히다치 고쿠사이 덴키 | 화상전송방법 및 화상전송장치 |
-
1995
- 1995-10-16 JP JP29366095A patent/JP3609508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116563A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246070B1 (ko) | 비디오 데이터 전송, 라인 속도 변경, 데이터 구조 준비 및 가변 속도 클럭의 속도 결정 방법과 컴퓨터 판독가능 매체 | |
| US6292878B1 (en) | Data recorder and method of access to data recorder | |
| JPH09224042A (ja) | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 | |
| WO2000016204A1 (en) | System for capturing and processing data streams upon availability of a process buffer | |
| EP0844566B1 (en) | Interface apparatus for adapting data width to system bus width | |
| EP1094637B1 (en) | IEEE 1394 bus interface | |
| US7194548B1 (en) | Data transmission apparatus, receiving apparatus, and sending apparatus | |
| JPH1091393A (ja) | データバッファリング装置 | |
| JP3609508B2 (ja) | Ｍｐｅｇ２データ転送装置 | |
| US6678769B1 (en) | Control apparatus and method for managing a logical connection between source and destination nodes | |
| US6349348B1 (en) | Data transfer method and apparatus | |
| JP3731926B2 (ja) | Ｍｐｅｇ２データ転送方法 | |
| US6070201A (en) | Alternate selection of virtual data buffer pathways | |
| US20030187652A1 (en) | Content recognition system for indexing occurrences of objects within an audio/video data stream to generate an index database corresponding to the content data stream | |
| US7720821B1 (en) | Method of and apparatus for writing and reading time sensitive data within a storage device | |
| JP2008066817A (ja) | 通信装置及び通信方法 | |
| JP2002135270A (ja) | データの非同期転送方式 | |
| JP3526153B2 (ja) | データ記録再生装置 | |
| CN1125565C (zh) | 发送ｍｐｅｇ压缩数据的方法及装置 | |
| JP2000032005A (ja) | デ―タ通信システム、デ―タ通信方法、デ―タ通信装置、デジタルインタフェ―ス及び記憶媒体 | |
| JP2004056376A (ja) | 半導体装置及びデータ転送制御方法 | |
| JPH10336252A (ja) | シリアルデータ転送制御装置およびシリアルデータ転送方法 | |
| WO2001035232A1 (en) | Device for storing audio/video data and non audio/video data | |
| EP0858025B1 (en) | Data recorder and method of access to data recorder | |
| JP2000134169A (ja) | ストリーム送出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041014 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |