[go: up one dir, main page]

JP3566156B2 - ピン状ワイヤ等の形成方法 - Google Patents

ピン状ワイヤ等の形成方法 Download PDF

Info

Publication number
JP3566156B2
JP3566156B2 JP34299699A JP34299699A JP3566156B2 JP 3566156 B2 JP3566156 B2 JP 3566156B2 JP 34299699 A JP34299699 A JP 34299699A JP 34299699 A JP34299699 A JP 34299699A JP 3566156 B2 JP3566156 B2 JP 3566156B2
Authority
JP
Japan
Prior art keywords
wire
capillary
clamper
ball
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34299699A
Other languages
English (en)
Other versions
JP2001160566A (ja
Inventor
一夫 杉浦
博文 諸江
文彦 加藤
保幸 小町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP34299699A priority Critical patent/JP3566156B2/ja
Priority to TW089124038A priority patent/TW469551B/zh
Priority to KR10-2000-0071477A priority patent/KR100393454B1/ko
Priority to US09/729,041 priority patent/US6581283B2/en
Publication of JP2001160566A publication Critical patent/JP2001160566A/ja
Application granted granted Critical
Publication of JP3566156B2 publication Critical patent/JP3566156B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ピン状ワイヤ又はバンプの形成方法に関する。
【０００２】
【従来の技術】
ピン状ワイヤとバンプとは、一般に、電子回路素子等の電極パッド上にボンディングされたボール上に残っているワイヤの有無又はワイヤの長短によって区別しているが、その区別は厳密ではない。ここでは、前記ワイヤの長さが例えば１００〜５００μｍのように長いものを一般にピン状ワイヤと呼び、それより短いものをバンプと呼んでいる。
【０００３】
従来、ピン状ワイヤ又はバンプの形成方法として、例えば特開平１０−１３５２２０号公報が挙げられる。前記公知文献は、バンプ形成方法となっているが、電子回路素子等の電極パッドにボンディングされたボール上にある程度の長さを有するワイヤが形成されているので、ピン状ワイヤ形成方法と見ることもできる。
【０００４】
前記公知文献は、キャピラリに挿通されたワイヤの先端にボールを形成し、前記ボールをキャピラリを用いて電子回路素子等の電極パッドにボンディングし、キャピラリを一定量上昇させ、ワイヤをキャピラリの下端にて、かつボールから充分に離れた位置で、次に述べる方法で切断し、ピン状ワイヤ又はバンプを形成している。
【０００５】
前記ワイヤ切断方法として、次のような方法が開示されている。
第１の方法は、キャピラリの側面に付設された放電電極により、ワイヤのキャピラリ孔先端部分に放電させてワイヤ切断を行う。
第２の方法は、キャピラリの下端側方に配設されたレーザ手段により、ワイヤのキャピラリ孔先端部分にレーザ光を照射してワイヤ切断を行う。
第３の方法は、キャピラリの先端側方に配設されたエアノズルにより、ワイヤのキャピラリ孔先端部分にエアを吹き付けてワイヤ切断を行う。
第４の方法は、キャピラリをワイヤの締め付けとその解除を可能とした複数のチャック片とするか、或いは先端部のみをチャック部とし、ワイヤのキャピラリ孔先端部分にキャピラリのエッジによって傷を付け、ワイヤに引っ張り力を加えてワイヤ切断を行う。
第５の方法は、キャピラリの側方にカッターを配設し、ワイヤのキャピラリ孔先端部分にカッターを押し付けてワイヤ切断を行う。
第６の方法は、キャピラリに挿通されるワイヤに予め切り込みやプレス溝等による歪み部分を長手方向に等間隔に形成しておき、ワイヤに引っ張り力を加えてワイヤ切断を行う。
【０００６】
【発明が解決しようとする課題】
前記第１の方法は、ワイヤのキャピラリ孔先端部分に放電させてワイヤ切断を行うので、放電によってワイヤが溶けてキャピラリ孔に盛り上がり、キャピラリ孔詰まりが発生するという問題がある。
【０００７】
前記第２、第３及び第５の方法は、電極パッドにボンディングされたボールと上昇状態のキャピラリ間の例えば５００μｍ以下の短い長さのワイヤ部分にレーザ光を照射するレーザ手段、エアを吹き付けるエアノズル、ワイヤを切断するカッター等を配設することは困難であり、ボールとキャピラリ間のワイヤ長さがある程度の長さを有しないと実現できない。また電子回路素子等に密集して多数のピン状ワイヤ又はバンプが形成されている場合、ピン状ワイヤ又はバンプにレーザ手段、エアノズル、カッター等の切断手段が接触するので、これらの切断手段を配設できない。
【０００８】
前記第４の方法は、キャピラリを開閉自在なチャック片又はチャック部としている。しかし、この方法は、超音波ボンディングをする場合には、キャピラリの構造はボンダビリティに影響するので、チャック構造に形成することは困難であり、実用的ではない。
【０００９】
前記第６の方法は、ワイヤの製造工程で予めワイヤに等間隔に歪み部分を形成しておく必要があるので、ワイヤの製造工程が増え、材料費がコスト高になる。またワイヤの直径は、一般に２０〜５０μｍと非常に細く、またワイヤが巻回されたスプールとキャピラリ間のワイヤ部分にはバックテンションが掛けられているので、このバックテンションによりスプールとキャピラリ間に存在するワイヤの任意の歪み部分が捩れ、歪み等によって切断する恐れがある。またボンディングされたボールより上方のワイヤ長さが限定される。
【００１０】
本発明の課題は、電子回路素子等にボンディングされたボールより上方のワイヤ長さを任意に設定でき、またコスト高になることもないと共に、ピン状ワイヤの長さが一定となり、安定した一定量の長さのピン状ワイヤ等の形成方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するための本発明の手段は、キャピラリと共に上下動する第１ワイヤクランパと上下動しない第２ワイヤクランパを有するワイヤボンディング装置を用い、第２ワイヤクランパ及び第１ワイヤクランパを通してキャピラリにワイヤが挿通され、前記第２ワイヤクランパを開き、前記第１ワイヤクランパを閉じた状態で、キャピラリに挿通されたワイヤの先端にボールを形成した後、前記第１ワイヤクランパを開き、前記ワイヤに掛けられているバックテンションの作用によってボールがキャピラリの下端に当接し、次にキャピラリ及び第１ワイヤクランパを下降させ、続いて第２ワイヤクランパを閉じてからキャピラリ及び第１ワイヤクランパを上昇させてキャピラリの下端よりワイヤを延在させ、次に第１ワイヤクランパを閉じ、第２ワイヤクランパを開いた状態でワイヤボンディング装置に設けた傷付け手段によって前記ボールと前記キャピラリ間のワイヤ部分に傷を付け、続いて第１ワイヤクランパを開いてキャピラリ及び第１ワイヤクランパを下降させて、前記ボールを前記キャピラリを用いて電子回路素子等の電極パッドにボンディングし、次にキャピラリ及び第１ワイヤクランパを上昇させ、この上昇途中で第１ワイヤクランパを閉じてワイヤを上方に引っ張って前記傷部分よりワイヤを切断してピン状ワイヤ等を形成することを特徴とする。
【００１３】
【発明の実施の形態】
本発明の一実施の形態を図１により説明する。図１（ａ）に示すように、ワイヤ１は、第２ワイヤクランパ２及び第１ワイヤクランパ３を通してキャピラリ４にワイヤ１が挿通され、キャピラリ４の下端より延在している。この状態においては、第２ワイヤクランパ２が開き、第１ワイヤクランパ３が閉じた状態にある。ここで、第２ワイヤクランパ２は上下動しなく、第１ワイヤクランパ３はキャピラリ４と共に上下動するようになっている。この状態で同図（ｂ）に示すように、ワイヤ１の先端に電気トーチ５による放電によってボール１ａを作る。その後、電気トーチ５は矢印方向へ移動する。
【００１４】
次に同図（ｃ）に示すように、第１ワイヤクランパ３が開く。これにより、ワイヤ１に掛けられているバックテンションの作用によってボール１ａがキャピラリ４の下端に当接する。続いて同図（ｄ）に示すように、キャピラリ４及び第１ワイヤクランパ３が長さＬ１だけ下降する。次に同図（ｅ）に示すように、第２ワイヤクランパ２が閉じ、キャピラリ４及び第１ワイヤクランパ３が元の位置に上昇、即ち長さＬ１だけ上昇する。これにより、キャピラリ４の下端からワイヤ１が長さＬ１だけ延在する。
【００１５】
次に同図（ｆ）に示すように、第１ワイヤクランパ３が閉じた後に第２ワイヤクランパ２が開き、キャピラリ４の下端より長さＬ２だけ下方に配設されている図示しないワイヤボンディング装置に設けたカッター６が往復動作してワイヤ１を切断する箇所に傷１ｂを付ける。この時、カッター６がワイヤ１に対向するように当接してほぼ等しく喰い込むので、傷１ｂは対向した位置にほぼ等しい大きさで付けられる（図２参照）。
【００１６】
カッター６が退避した後、同図（ｇ）に示すように、第１ワイヤクランパ３が開き、キャピラリ４及び第１ワイヤクランパ３が下降し、ボール１ａをＩＣ、ＬＳＩ等の電子回路素子７の電極パッド８に圧接させる。次にキャピラリ４に超音波振動を印加し、ボール１ａを電極パッド８にボンディングする。
【００１７】
次に同図（ｈ）に示すように、キャピラリ４と第１ワイヤクランパ３が共に上昇し、この上昇途中で第１ワイヤクランパ３が閉じる。これにより、同図（ｉ）に示すように、同図（ｈ）に示す傷１ｂ部分よりワイヤ１が切断される。この傷１ｂ部分はワイヤ１の対抗する位置に等しい大きさで付けられているので、切断面はばらつかずに一様となる（図３参照）。これにより、図１（ｉ）及び図３に示すようにピン状ワイヤ又はバンプ９が形成される。この場合におけるピン状ワイヤ１ｃの長さは安定し、一定量の長さＬ４が得られる。
【００１８】
同図（ｆ）に示すように、ワイヤ１にカッター６で傷１ｂを付ける工程は、ボール１ａを電極パッド８にボンディングするためにキャピラリ４が下降する前に行われる。従って、電極パッド８とキャピラリ４間はカッター６を配設するのに十分な間隔があり、何ら支障はない。また既に密集して同図（ｉ）に示すピン状ワイヤ又はバンプ９が形成されている場合も、カッター６はピン状ワイヤ又はバンプ９より離れた上方で作動するので、カッターがピン状ワイヤ又はバンプ９に接触することもない。これらのことにより、傷１ｂを付けるワイヤ１の部分に制限はなく、ワイヤ１ｃの長さを任意に設定できる。
【００１９】
また第２ワイヤクランパ２を用いることにより、図１（ｅ）に示すようにキャピラリ４の下端より一定量の長さＬ１だけワイヤ１を延在させることができるので、図１（ｆ）に示すように予め決められたワイヤ１の位置に傷１ｂを付けることができる。これにより、ボール１ａから傷１ｂまでの長さＬ３は安定した一定量となる。従って、図１（ｉ）及び図３に示すように形成されたピン状ワイヤ又はバンプ９のピン状ワイヤ１ｃの長さが一定となり、前記長さＬ３とほぼ等しい安定した一定量の長さＬ４が得られる。
【００２０】
なお、上記実施の形態においては、相対向して配設された一対のカッター６で傷１ｂを付けたが、一方のみカッター６で、他方は当て板でもよい。またカッター６に限定されなく、他の傷付け手段を用いてもよい。
【００２１】
【発明の効果】
本発明は、キャピラリと共に上下動する第１ワイヤクランパと上下動しない第２ワイヤクランパを有するワイヤボンディング装置を用い、第２ワイヤクランパ及び第１ワイヤクランパを通してキャピラリにワイヤが挿通され、前記第２ワイヤクランパを開き、前記第１ワイヤクランパを閉じた状態で、キャピラリに挿通されたワイヤの先端にボールを形成した後、前記第１ワイヤクランパを開き、前記ワイヤに掛けられているバックテンションの作用によってボールがキャピラリの下端に当接し、次にキャピラリ及び第１ワイヤクランパを下降させ、続いて第２ワイヤクランパを閉じてからキャピラリ及び第１ワイヤクランパを上昇させてキャピラリの下端よりワイヤを延在させ、次に第１ワイヤクランパを閉じ、第２ワイヤクランパを開いた状態でワイヤボンディング装置に設けた傷付け手段によって前記ボールと前記キャピラリ間のワイヤ部分に傷を付け、続いて第１ワイヤクランパを開いてキャピラリ及び第１ワイヤクランパを下降させて、前記ボールを前記キャピラリを用いて電子回路素子等の電極パッドにボンディングし、次にキャピラリ及び第１ワイヤクランパを上昇させ、この上昇途中で第１ワイヤクランパを閉じてワイヤを上方に引っ張って前記傷部分よりワイヤを切断してピン状ワイヤ等を形成するので、電子回路素子等にボンディングされたボールより上方のワイヤ長さを任意に設定でき、またコスト高になることもないと共に、ピン状ワイヤの長さが一定となり、安定した一定量の長さが得られる。
【図面の簡単な説明】
【図１】本発明のピン状ワイヤ等の形成方法の一実施の形態を示す工程図である。
【図２】（ａ）は図１（ｃ）の要部拡大図、（ｂ）は（ａ）の平面図である。
【図３】図１（ｉ）のピン状ワイヤの部分を示し、（ａ）は拡大図、（ｂ）はピン状ワイヤの先端の平面図である。
【符号の説明】
１ ワイヤ
１ａ ボール
１ｂ 傷
１ｃ ピン状ワイヤ
２ 第２ワイヤクランパ
３ 第１ワイヤクランパ
４ キャピラリ
５ 電気トーチ
６ カッター
７ 電子回路素子
８ 電極パッド
９ ピン状ワイヤ又はバンプ

Claims (1)

  1. キャピラリと共に上下動する第１ワイヤクランパと上下動しない第２ワイヤクランパを有するワイヤボンディング装置を用い、第２ワイヤクランパ及び第１ワイヤクランパを通してキャピラリにワイヤが挿通され、前記第２ワイヤクランパを開き、前記第１ワイヤクランパを閉じた状態で、キャピラリに挿通されたワイヤの先端にボールを形成した後、前記第１ワイヤクランパを開き、前記ワイヤに掛けられているバックテンションの作用によってボールがキャピラリの下端に当接し、次にキャピラリ及び第１ワイヤクランパを下降させ、続いて第２ワイヤクランパを閉じてからキャピラリ及び第１ワイヤクランパを上昇させてキャピラリの下端よりワイヤを延在させ、次に第１ワイヤクランパを閉じ、第２ワイヤクランパを開いた状態でワイヤボンディング装置に設けた傷付け手段によって前記ボールと前記キャピラリ間のワイヤ部分に傷を付け、続いて第１ワイヤクランパを開いてキャピラリ及び第１ワイヤクランパを下降させて、前記ボールを前記キャピラリを用いて電子回路素子等の電極パッドにボンディングし、次にキャピラリ及び第１ワイヤクランパを上昇させ、この上昇途中で第１ワイヤクランパを閉じてワイヤを上方に引っ張って前記傷部分よりワイヤを切断してピン状ワイヤ等を形成することを特徴とするピン状ワイヤ等の形成方法。
JP34299699A 1999-12-02 1999-12-02 ピン状ワイヤ等の形成方法 Expired - Fee Related JP3566156B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34299699A JP3566156B2 (ja) 1999-12-02 1999-12-02 ピン状ワイヤ等の形成方法
TW089124038A TW469551B (en) 1999-12-02 2000-11-14 Method for forming pin-like wires and the like
KR10-2000-0071477A KR100393454B1 (ko) 1999-12-02 2000-11-29 핀 형상 와이어등의 형성방법
US09/729,041 US6581283B2 (en) 1999-12-02 2000-12-04 Method for forming pin-form wires and the like

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34299699A JP3566156B2 (ja) 1999-12-02 1999-12-02 ピン状ワイヤ等の形成方法

Publications (2)

Publication Number Publication Date
JP2001160566A JP2001160566A (ja) 2001-06-12
JP3566156B2 true JP3566156B2 (ja) 2004-09-15

Family

ID=18358140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34299699A Expired - Fee Related JP3566156B2 (ja) 1999-12-02 1999-12-02 ピン状ワイヤ等の形成方法

Country Status (4)

Country Link
US (1) US6581283B2 (ja)
JP (1) JP3566156B2 (ja)
KR (1) KR100393454B1 (ja)
TW (1) TW469551B (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0414848B1 (pt) * 2003-10-06 2015-12-01 Saint Gobain Isover porta e inserção de proteção contra fogo
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4679427B2 (ja) * 2006-04-24 2011-04-27 株式会社新川 ボンディング装置のテールワイヤ切断方法及びプログラム
JP4467631B1 (ja) * 2009-01-07 2010-05-26 株式会社新川 ワイヤボンディング方法
US8459530B2 (en) * 2009-10-29 2013-06-11 Asm Technology Singapore Pte Ltd Automatic wire feeding method for wire bonders
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9021682B2 (en) 2011-12-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for stud bump formation
US9314869B2 (en) * 2012-01-13 2016-04-19 Asm Technology Singapore Pte. Ltd. Method of recovering a bonding apparatus from a bonding failure
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) * 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8540136B1 (en) 2012-09-06 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for stud bump formation and apparatus for performing the same
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP5686912B1 (ja) * 2014-02-20 2015-03-18 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5014419A (en) * 1987-05-21 1991-05-14 Cray Computer Corporation Twisted wire jumper electrical interconnector and method of making
JPH10135220A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
US6206273B1 (en) * 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe

Also Published As

Publication number Publication date
KR100393454B1 (ko) 2003-08-02
JP2001160566A (ja) 2001-06-12
US20010002607A1 (en) 2001-06-07
TW469551B (en) 2001-12-21
KR20010061981A (ko) 2001-07-07
US6581283B2 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
JP3566156B2 (ja) ピン状ワイヤ等の形成方法
JP3513444B2 (ja) ピン状ワイヤ等の形成方法
JP4509043B2 (ja) スタッドバンプの形成方法
JPH11251350A (ja) バンプ形成方法および装置
US20070029367A1 (en) Semiconductor device
JP2011060807A (ja) 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
JP3074517B2 (ja) 被覆ワイヤのワイヤボンディング方法
US5216803A (en) Method and apparatus for removing bonded connections
JPH09252005A (ja) バンプ形成方法
KR100214165B1 (ko) 피복 와이어의 와이어 본딩장치 및 그 방법
JP2001274186A (ja) 湾曲状ワイヤの形成方法
JPH09162226A (ja) 被覆ワイヤのワイヤボンディング方法
JP3128717B2 (ja) バンプ形成方法
JPH09162225A (ja) 被覆ワイヤのワイヤボンディング方法
WO2020235211A1 (ja) ピン状ワイヤ成形方法及びワイヤボンディング装置
JP3346192B2 (ja) バンプの形成方法
JPH09162224A (ja) 被覆ワイヤのワイヤボンディング方法
JPH05235002A (ja) バンプ形成方法
JP2977990B2 (ja) ワイヤボンディング方法
JP2944592B2 (ja) リードの切断装置
KR20070014761A (ko) 와이어 본딩 방법 및 이를 수행하기 위한 장치
JPS5889833A (ja) ワイヤボンデイング方法
JP2894344B1 (ja) ワイヤボンディング方法
JPH04155843A (ja) ワイヤボンディング方法
JP3082657B2 (ja) バンプ形成装置およびバンプ形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees