JP3562611B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3562611B2 JP3562611B2 JP35892196A JP35892196A JP3562611B2 JP 3562611 B2 JP3562611 B2 JP 3562611B2 JP 35892196 A JP35892196 A JP 35892196A JP 35892196 A JP35892196 A JP 35892196A JP 3562611 B2 JP3562611 B2 JP 3562611B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- type
- cell region
- effect transistor
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000009792 diffusion process Methods 0.000 claims description 129
- 230000005669 field effect Effects 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 56
- 238000003860 storage Methods 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 213
- 230000002093 peripheral effect Effects 0.000 description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 239000010408 film Substances 0.000 description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 229910052736 halogen Inorganic materials 0.000 description 8
- 150000002367 halogens Chemical class 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本願の発明は、少なくとも電界効果トランジスタが設けられているメモリセル領域と、少なくともバイポーラトランジスタが設けられている非メモリセル領域とを有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＳＲＡＭにはメモリセル領域と周辺回路領域とが設けられており、図１８は高抵抗負荷型ＳＲＡＭのメモリセルの等価回路を示している。このメモリセルのフリップフロップ１１は駆動用のＮＭＯＳトランジスタ１２、１３と負荷用の抵抗素子１４、１５とから成っており、このフリップフロップ１１と転送用のＮＭＯＳトランジスタ１６、１７とでメモリセルが構成されている。
【０００３】
ＮＭＯＳトランジスタ１２、１３のソース領域には接地線２１が接続されており、抵抗素子１４、１５には電源線２２が接続されている。また、ワード線２３がＮＭＯＳトランジスタ１６、１７のゲート電極になっており、これらのＮＭＯＳトランジスタ１６、１７の各々の一方のソース／ドレイン領域に一対の真補のビット線２４、２５が夫々接続されている。
【０００４】
この様なＳＲＡＭでは、ＮＭＯＳトランジスタ１２、１３のドレイン領域が記憶ノード拡散層になっており、これらのドレイン領域に電荷が蓄積され、これらのドレイン領域が所定の電位になることによってデータが記憶されている。ところが、パッケージ用のモールド樹脂等に微量に含まれているウランやトリウム等の放射性元素から放出されるα線が半導体基体に入射すると、このα線による衝突電離によって電子−正孔対が発生する。
【０００５】
発生した電子−正孔対のうちの正孔は接地されている半導体基体のＰウェル中を流れていくが、電子は正電圧が印加されているＮＭＯＳトランジスタ１２、１３のドレイン領域等に捕集される。この結果、これらのドレイン領域に蓄積されている電荷量が変動し、これらのドレイン領域の電位が反転して記憶データも反転するというソフトエラーの生じる可能性がある。
【０００６】
特に、α線がＮＭＯＳトランジスタ１２、１３のドレイン領域及びそれらの空乏層を貫通すると、これらの空乏層が瞬間的に伸びることによるファネリング現象によって電子の捕集効率が高くなって、ソフトエラーの生じる可能性が更に高くなる。
【０００７】
そこで、記憶ノード同士の間に容量素子を付加して、衝突電離によって発生した電子をこの容量素子に取り込んだり（例えば、特開昭６２−１５４２９６号公報）、電子に対するポテンシャル障壁としてのＰ＋型の埋め込み拡散層をメモリセル領域に形成して、拡散してきた電子が空乏層に突入することを防止したり（例えば、特開昭６２−２４５６６０号公報）している。
【０００８】
一方、ＳＲＡＭの周辺回路領域等にはバイポーラトランジスタが設けられているが、バイポーラトランジスタのベース領域及びエミッタ領域をハロゲンランプアニール等の高速熱処理で形成すると、ベース領域の深さとエミッタ領域の深さとの差であるベース幅の正確な制御が可能で、バイポーラトランジスタの特性、特に、遮断周波数等の高周波特性の向上が可能であることが知られている。
【０００９】
【発明が解決しようとする課題】
しかし、特開昭６２−１５４２９６号公報の様に容量素子を付加する構造は、ＴＦＴ負荷型ＳＲＡＭ等の様に負荷素子として２層の導電層を用いる半導体装置には有効であるが、高抵抗負荷型ＳＲＡＭ等の様に負荷素子として１層の導電層しか用いない半導体装置では、容量素子を形成することが難しいために適用自体が困難であった。
【００１０】
また、特開昭６２−２４５６６０号公報の様にＰ＋型の埋め込み拡散層をメモリセル領域に形成する構造では、このＰ＋型の埋め込み拡散層を新たに形成するための製造工程を追加する必要があるので、製造コストの増大を抑制しつつソフトエラー耐性を高めることが困難であった。
【００１１】
しかも、Ｐ＋型の埋め込み拡散層を高エネルギーイオン注入によって形成すると、結晶性を回復させるための熱処理をその後に行っても、イオン注入損傷による欠陥層が半導体基体中に局所的に残る可能性があるので、１ビットレベルの記憶保持能力を低下させることなくソフトエラー耐性を高めることが困難であった。
【００１２】
更に、ＳＲＡＭの周辺回路領域等におけるバイポーラトランジスタの特性を向上させるためにベース領域及びエミッタ領域を高速熱処理で形成すると、抵抗素子１４、１５等である負荷素子中の不純物が拡散して、負荷素子の特性が変動していた。また、ゲート絶縁膜が劣化すると共にゲート絶縁膜へホットキャリアが注入されて、メモリセル領域等におけるＭＯＳトランジスタのゲート耐圧や寿命等の特性も劣化し易かった。
【００１３】
このため、バイポーラトランジスタのみの単体装置に高速熱処理を適用して特性を向上させることは従来から多数報告されているが、周辺回路領域にバイポーラトランジスタが設けられているＳＲＡＭ等の複合装置に高速熱処理を適用して負荷素子やＭＯＳトランジスタ等のバイポーラトランジスタ以外の素子も優れた特性を有している半導体装置を製造することは従来は困難であった。
【００１４】
【課題を解決するための手段】
本願の発明による第１の半導体装置は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられており、Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高く、前記第１の埋め込み拡散層に正電圧が印加されることを特徴としている。
【００１５】
本願の発明による第１の半導体装置は、前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続され ていることが好ましい。
【００１６】
本願の発明による第２の半導体装置は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられて前記メモリセル領域から前記非メモリセル領域へ０．５〜２μｍだけ突出しており、Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高いことを特徴としている。
【００１７】
本願の発明による第２の半導体装置は、前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続されていることが好ましい。
【００１８】
本願の発明による第３の半導体装置は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、半導体基板とこの半導体基板上の厚さ０．５〜１μｍの半導体層とで前記半導体基体が構成されており、Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられており、Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高いことを特徴としている。
【００１９】
本願の発明による第３の半導体装置は、前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続され ていることが好ましい。
【００２０】
本願の発明による半導体装置の製造方法は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置の製造方法において、前記メモリセル領域と前記バイポーラトランジスタを形成すべき領域との半導体基板の表面部に夫々Ｎ型の第１及び第２の拡散層を同時に形成する工程と、前記半導体基板上に厚さ０．５〜１μｍのエピタキシャル層を成長させて、前記半導体基体を形成すると共に前記拡散層を埋め込み拡散層にする工程と、前記第１の電界効果トランジスタの閾値電圧を前記第２の電界効果トランジスタの閾値電圧よりも高くする工程とを具備することを特徴としている。
【００２１】
本願の発明による半導体装置の製造方法は、前記第１及び第２の電界効果トランジスタのチャネル領域にＰ型の不純物を同時に導入する工程と、前記第１の電界効果トランジスタのチャネル領域にのみＰ型の不純物を導入する工程とを具備することが好ましい。
【００２２】
本願の発明による半導体装置の製造方法は、前記バイポーラトランジスタの少なくともベース領域及びエミッタ領域を高速熱処理で形成する工程と、前記高速熱処理の後に前記メモリセル領域におけるフリップフロップの負荷素子を形成する工程とを具備することが好ましい。
【００２３】
本願の発明による半導体装置の製造方法は、前記フリップフロップの記憶ノード拡散層に接続する前記負荷素子を形成する工程と、前記接続部分にリンを導入する工程とを具備することが好ましい。
【００２４】
本願の発明による半導体装置の製造方法は、抵抗素子を前記負荷素子にすることができる。
【００２５】
本願の発明による半導体装置の製造方法は、前記電界効果トランジスタとは反対導電型の電界効果トランジスタを前記負荷素子にして、この反対導電型の電界効果トランジスタのゲート電極を前記記憶ノード拡散層に接続することができる。
【００２６】
本願の発明による半導体装置の製造方法は、前記高速熱処理の温度を１０００〜１１５０℃にすることが好ましい。
【００２７】
本願の発明による第１の半導体装置では、Ｎ型の第１の埋め込み拡散層がメモリセル領域に設けられていて、この第１の埋め込み拡散層に正電圧が印加される。このため、衝突電離によって電子−正孔対を発生させるα線が半導体基体中に入射しても、正孔は半導体基体中を流れていき、第１の埋め込み拡散層に捕集された電子はこの第１の埋め込み拡散層中を流れていくので、メモリセル領域の第１の電界効果トランジスタの拡散層における電荷量の変動を抑制することができる。
【００２８】
しかも、メモリセル領域における第１の電界効果トランジスタの閾値電圧が非メモリセル領域における第２の電界効果トランジスタの閾値電圧よりも高いので、メモリセル領域における第１の埋め込み拡散層から不純物が上方拡散することによる第１の電界効果トランジスタのサブスレッショルド電流の増大が防止されている。
【００２９】
一般に、メモリセルを構成している電界効果トランジスタのサブスレッショルド電流が増大すると、安定的な記憶動作を保証するために、メモリセルを構成している負荷素子の抵抗値を低減させる必要があり、その結果、この抵抗値で決定されるメモリセル領域のスタンバイ電流が増大する。しかし、上述の様にメモリセル領域における第１の電界効果トランジスタのサブスレッショルド電流の増大が防止されているので、メモリセル領域のスタンバイ電流の増大が防止されている。
【００３０】
更に、メモリセル領域における第１の埋め込み拡散層も非メモリセル領域におけるバイポーラトランジスタのコレクタ領域の一部になっている第２の埋め込み拡散層も共にＮ型であるので、メモリセル領域における第１の埋め込み拡散層を非メモリセル領域における第２の埋め込み拡散層と同時に形成することができる。
【００３１】
また、半導体基体の表面に露出している第１のプラグ領域がメモリセル領域における第１の埋め込み拡散層に接続されていれば、この第１の埋め込み拡散層に正電圧を容易に印加することができる。しかも、第２のプラグ領域が非メモリセル領域における第２の埋め込み拡散層に接続されているので、第１のプラグ領域を第２のプラグ領域と同時に形成することができる。
【００３２】
本願の発明による第２の半導体装置では、第１の埋め込み拡散層がメモリセル領域から非メモリセル領域へ０．５〜２μｍだけ突出しているので、メモリセル領域の周辺部においても第１の電界効果トランジスタの拡散層における電荷量の変動を抑制しつつ、必要な面積の増大も抑制することができる。
【００３３】
本願の発明による第３の半導体装置では、半導体基板とこの半導体基板上の厚さ０．５〜１μｍの半導体層とで半導体基体が構成されている。第１及び第２の埋め込み拡散層上の半導体層が薄いほどメモリセルのソフトエラー発生率が低く、逆に、この半導体層が厚いほどバイポーラトランジスタのベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きい。そして、この半導体層の厚さが０．５〜１μｍであれば、ソフトエラー発生率が低く且つベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きい。
【００３４】
本願の発明による半導体装置の製造方法では、半導体基板の表面部に第１及び第２の拡散層を形成した後、この半導体基板上にエピタキシャル層を成長させることによって、第１及び第２の埋め込み拡散層を半導体基体中に形成しており、高エネルギーイオン注入によって第１及び第２の埋め込み拡散層を形成しているのではない。このため、イオン注入損傷による欠陥層が半導体基体中に局所的に残ることがない。更に、エピタキシャル層の厚さを０．５〜１μｍにしているので、メモリセルのソフトエラー発生率が低く且つバイポーラトランジスタのベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きい。
【００３５】
しかも、メモリセル領域における第１の埋め込み拡散層と非メモリセル領域におけるバイポーラトランジスタのコレクタ領域の一部になる第２の埋め込み拡散層とを同時に形成しているので、メモリセル領域に第１の埋め込み拡散層を形成することによる製造工程の増加がない。
【００３６】
また、第１及び第２の電界効果トランジスタの両方のチャネル領域にＰ型の不純物を同時に導入すると共に第１の電界効果トランジスタのチャネル領域にのみＰ型の不純物を導入することによって、第１の電界効果トランジスタの閾値電圧を第２の電界効果トランジスタの閾値電圧よりも高くすれば、第１及び第２の電界効果トランジスタのチャネル領域にＰ型の不純物を別個に導入する場合に比べてマスク数が少なくてよい。
【００３７】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を高速熱処理で形成すれば、バイポーラトランジスタのベース幅を正確に制御することができる。しかも、高速熱処理を行った後にメモリセル領域におけるフリップフロップの負荷素子を形成すれば、負荷素子中の不純物の拡散を防止することもできる。
【００３８】
また、フリップフロップの記憶ノード拡散層と負荷素子との接続部分にリンを導入すれば、リンはヒ素等に比べて拡散係数が大きいので、高速熱処理の後に負荷素子を形成していても、負荷素子を形成した後の熱処理によってリンを十分に拡散させることができる。このため、記憶ノード拡散層における不純物濃度の変化を緩やかにして、この記憶ノード拡散層における接合リークを低減させることができる。
【００３９】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を形成するための高速熱処理の温度を１０００〜１１５０℃にすれば、バイポーラトランジスタのベース幅を更に正確に制御することができ、且つ、電界効果トランジスタのゲート絶縁膜の劣化及びゲート絶縁膜へのホットキャリアの注入を防止することができる。
【００４０】
【発明の実施の形態】
以下、高抵抗負荷型ＳＲＡＭ及びその製造方法に適用した本願の発明の一実施形態を、図１〜１７を参照しながら説明する。なお、本実施形態の高抵抗負荷型ＳＲＡＭでも、メモリセルの等価回路は既に図１８に示した通りである。本実施形態の高抵抗負荷型ＳＲＡＭを製造するためには、図４に示す様に、Ｐ型のＳｉ基板３１の表面に厚さ４００ｎｍのＳｉＯ２層（図示せず）を熱酸化で形成する。
【００４１】
その後、メモリセル領域３２の全体と、メモリセル領域３２に隣接している周辺回路領域３３ａのうちでメモリセル領域３２に接している部分と、バイポーラトランジスタを形成するための周辺回路領域３３ｂのうちで埋め込みコレクタ領域を形成すべき部分とにおいて、ＳｉＯ２層を選択的にエッチングして開口部を形成する。このとき、ＭＯＳトランジスタを形成するための周辺回路領域３３ｃには開口部を形成しない。
【００４２】
そして、ＳｉＯ２層をマスクにしてＳｉ基板３１中にＳｂを拡散させて、メモリセル領域３２及び周辺回路領域３３ａ、３３ｂにおけるＳｉ基板３１の表面部にＮ型の拡散層３４ａ、３４ｂを選択的に形成する。なお、拡散層３４ａ、３４ｂはイオン注入によって形成してもよい。その後、ＳｉＯ２層にＳｂが添加されて形成されたアンチモンガラス層を、緩衝弗酸によるエッチング等で除去する。
【００４３】
次に、図５に示す様に、Ｐを添加したＳｉＨ２Ｃｌ２を成長ガスとして用いて、厚さ０．５〜１．０μｍのＮ型の単結晶Ｓｉ層３５をＳｉ基板３１上にエピタキシャル成長させて、Ｓｉ基板３１と単結晶Ｓｉ層３５とでＳｉ基体３６を形成すると共に拡散層３４ａ、３４ｂを埋め込み拡散層３７ａ、３７ｂにする。
【００４４】
次に、図６に示す様に、厚さ４００ｎｍのＳｉＯ２層４１をＳｉ基体３６の表面にＬＯＣＯＳ法で選択的に形成して素子分離領域を区画する。その後、単結晶Ｓｉ層３５中にＢを選択的にイオン注入して、ＭＯＳトランジスタを形成すべき領域にＰ型のウェル領域４２を形成すると共に、バイポーラトランジスタを形成すべき領域にバイポーラトランジスタ同士をＰＮ接合分離するためのＰ型のアイソレーション領域（図示せず）を形成する。
【００４５】
そして、ウェル領域４２及びアイソレーション領域を形成するためのイオン注入時に用いたマスク（図示せず）をそのまま用いて、ＭＯＳトランジスタを形成すべき領域つまりメモリセル領域３２及び周辺回路領域３３ａ、３３ｃに、２×１０１２ｃｍ−２のドーズ量でＢをイオン注入する。
【００４６】
そして、今度は、周辺回路領域３３ａ〜３３ｃを覆うマスク（図示せず）を用いて、メモリセル領域３２にのみ１×１０１２ｃｍ−２のドーズ量で再びＢをイオン注入する。この結果、メモリセル領域３２に形成されるＭＯＳトランジスタの閾値電圧が０．６Ｖに調整され、周辺回路領域３３ａ、３３ｃに形成されるＭＯＳトランジスタの閾値電圧が０．４５Ｖに調整される。
【００４７】
その後、単結晶Ｓｉ層３５中にＰを選択的にイオン注入して、埋め込み拡散層３７ａに接続すると共にＳｉ基体３６の表面に露出するプラグ領域４３ａ（図３）と、埋め込み拡散層３７ｂに接続すると共にＳｉ基体３６の表面に露出するプラグ領域４３ｂとを形成する。
【００４８】
なお、図６に示した以上の工程では、ウェル領域４２及びアイソレーション領域を形成し且つメモリセル領域３２及び周辺回路領域３３ａ、３３ｃに形成されるＭＯＳトランジスタの閾値電圧を調整した後にプラグ領域４３ａ、４３ｂを形成しているが、これらの順序は逆でもよい。
【００４９】
次に、図７に示す様に、ＳｉＯ２層４１に囲まれている素子活性領域の表面にゲート酸化膜としてのＳｉＯ２層４４を形成する。そして、厚さが共に７０〜１５０ｎｍである多結晶Ｓｉ層とシリサイド層とをＣＶＤ法やスパッタ法で順次に堆積させてポリサイド層４５を形成し、このポリサイド層４５をＭＯＳトランジスタのゲート電極のパターンに加工する。
【００５０】
次に、図８に示す様に、ポリサイド層４５及びＳｉＯ２層４１をマスクにしてメモリセル領域３２及び周辺回路領域３３ａ、３３ｃにＡｓをイオン注入して、Ｎ型の低濃度の拡散層４６を形成する。そして、ＳｉＯ２層４７を堆積させ、ＳｉＯ２層４７の全面をエッチバックして、このＳｉＯ２層４７から成る側壁スペーサをポリサイド層４５の側面に形成する。
【００５１】
その後、薄いＳｉＯ２層５１を堆積させ、ポリサイド層４５及びＳｉＯ２層４１、４７をマスクにしてメモリセル領域３２及び周辺回路領域３３ａ、３３ｃにＡｓをイオン注入して、Ｎ型の高濃度の拡散層５２を形成する。この結果、メモリセル領域３２及び周辺回路領域３３ａ、３３ｃに、拡散層４６、５２をソース／ドレイン領域とするＬＤＤ構造のＮ型のＭＯＳトランジスタ５３ａ〜５３ｃが夫々形成される。
【００５２】
その後、ＳｉＯ２層５４を堆積させて、ＳｉＯ２層５１、５４で層間絶縁膜を形成する。なお、拡散層５２を形成するためのイオン注入は薄いＳｉＯ２層５１を介して行っているので、チャネリングを防止することができて、浅い拡散層５２を形成することができる。
【００５３】
次に、図９に示す様に、周辺回路領域３３ｂのうちでベース領域を形成すべき部分のＳｉ基体３６を露出させる開口部５５をＳｉＯ２層５１、５４に形成し、これらのＳｉＯ２層５１、５４をマスクにしたイオン注入で、Ｎ型のＳＩＣ（Ｓｅｌｅｃｔｉｖｅｌｙ Ｉｍｐｌａｎｔｅｄ Ｃｏｌｌｅｃｔｏｒ）領域５６を埋め込み拡散層３７ａ上に形成する。このＳＩＣ領域５６によって、コレクタ抵抗の低減とベース幅の制御とを行うことができる。
【００５４】
その後、厚さ１００〜２００ｎｍの多結晶Ｓｉ層５７をＣＶＤ法で堆積させ、この多結晶Ｓｉ層５７にＢをイオン注入した後、ＴＥＯＳを原料にした減圧ＣＶＤ法で厚さ１００〜２００ｎｍのＳｉＯ２層５８を堆積させる。なお、厚さ５０〜１００ｎｍの多結晶Ｓｉ層と厚さ４０〜１００ｎｍのシリサイド層とをＣＶＤ法やスパッタ法等で順次に堆積させて形成したポリサイド層を、多結晶Ｓｉ層５７の代わりに用いてもよい。
【００５５】
その後、周辺回路領域３３ｂのうちで内部ベース領域を形成すべき部分のＳｉ基体３６を露出させる開口部６１をＳｉＯ２層５８及び多結晶Ｓｉ層５７に形成し、ＳｉＯ２層５８等をマスクにして開口部６１の浅い領域にＢをイオン注入して、内部ベース領域６２を形成する。
【００５６】
その後、ＴＥＯＳを原料にした減圧ＣＶＤ法やＳｉＨ４ 等を原料にした常圧ＣＶＤ法で厚さ１００〜５００ｎｍのＳｉＯ２層６３を堆積させ、ＳｉＯ２層６３の全面をエッチバックして、このＳｉＯ２層６３から成る側壁スペーサを開口部６１の内側面に形成する。
【００５７】
次に、図１０に示す様に、多結晶Ｓｉ層５７をストッパにしたエッチングでＳｉＯ２層５８をベース電極のパターンに加工し、更に、ＳｉＯ２層５８をマスクにしたエッチングで多結晶Ｓｉ層５７を除去して、この多結晶Ｓｉ層５７でベース電極６４を形成する。そして、ＮＭＯＳトランジスタ１６、１７の一方のソース／ドレイン領域になっている拡散層５２に達するコンタクト孔６５を、メモリセル領域３２のＳｉＯ２層５４、５１等に形成する。
【００５８】
その後、厚さ５０〜１００ｎｍの多結晶Ｓｉ層を堆積させてこの多結晶Ｓｉ層にＡｓをイオン注入し、更に、厚さ５０〜１００ｎｍのＷＳｉ層を堆積させて、これらの多結晶Ｓｉ層とＷＳｉ層とでポリサイド層６６を形成する。そして、このポリサイド層６６をパターニングして、メモリセル領域３２には接地線２１とビット線２４、２５用の取り出し電極６７とを形成し、周辺回路領域３３ｂにはエミッタ電極６８を形成する。
【００５９】
次に、図１１に示す様に、ＳｉＯ２層７１等を堆積させて層間絶縁膜を形成した後、１０５０〜１１５０℃、５〜１５秒のハロゲンランプアニールを行って、内部ベース領域６２中のＢを活性化させ、エミッタ電極６８としてのポリサイド層６６から単結晶Ｓｉ層３５にＡｓを拡散させ且つ活性化させてエミッタ領域７５を形成し、更に、ベース電極６４としての多結晶Ｓｉ層５７から単結晶Ｓｉ層３５にＢを拡散させ且つ活性化させて外部ベース領域７６を形成する。
【００６０】
この結果、ＮＰＮ型のバイポーラトランジスタ７７が周辺回路領域３３ｂに形成される。その後、ＮＭＯＳトランジスタ１２、１３のゲート電極であるポリサイド層４５と、ＮＭＯＳトランジスタ１２、１３のドレイン領域及びＮＭＯＳトランジスタ１６、１７の他方のソース／ドレイン領域として共用されており記憶ノード拡散層になっている拡散層４６、５２とに達するコンタクト孔７２を、メモリセル領域３２のＳｉＯ２層７１、５４、５１等に形成する。
【００６１】
その後、多結晶Ｓｉ層７３を堆積させ、抵抗素子１４、１５及び電源線２２のパターンに多結晶Ｓｉ層７３を加工する。そして、この多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分及び電源線２２としての部分にＰをイオン注入して、これらの部分を低抵抗化する。次に、図１２に示す様に、ＢＰＳＧ層７４等を堆積させて層間絶縁膜を形成した後、リフロー等によってＢＰＳＧ層７４等の表面を平坦化する。
【００６２】
なお、このリフロー等のための熱処理でも、多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分に既にイオン注入してあるＰが単結晶Ｓｉ層３５中に十分に拡散して、Ａｓのみで形成されている拡散層４６、５２に比べて、コンタクト孔７２に臨んでいて記憶ノード拡散層になっている拡散層４６、５２の不純物濃度の変化が緩やかになる。
【００６３】
次に、図１〜３に示す様に、コンタクト孔７８を選択的に形成し、バリアメタル層８１及びタングステンプラグ８２でコンタクト孔７８を埋める。そして、バリアメタル層８３、Ｃｕを含有するＡｌ層８４及び反射防止層８５を順次に堆積させ、これらをビット線２４、２５やその他の配線のパターンに加工する。
【００６４】
その後、層間絶縁膜（図示せず）と第２層目のＡｌ層（図示せず）とを形成し、更に、表面保護膜としてのＳｉＮ膜８６をプラズマＣＶＤ法で堆積させて、本実施形態の高抵抗負荷型ＳＲＡＭを完成させる。なお、図３はメモリセル領域３２のうちでプラグ領域４３ａが形成されている部分を示しており、メモリセル領域３２のその他の部分は図１の構造を有している。
【００６５】
本実施形態の高抵抗負荷型ＳＲＡＭでは、動作時に、プラグ領域４３ａを介して埋め込み拡散層３７ａに例えば３．３Ｖの電源電圧が印加される。このため、Ｓｉ基体３６中に入射したα線による衝突電離によって発生した電子にとって埋め込み拡散層３７ａがポテンシャル溝になり、衝突電離によって発生した電子はメモリセル領域３２の拡散層４６、５２に捕集されにくい。
【００６４】
図１３は、埋６込み拡散層３７ａに印加されている電圧とソフトエラー発生率との関係を示している。この図１３から、埋め込み拡散層３７ａ自体が設けられていない場合や、埋め込み拡散層３７ａが設けられていても浮遊状態になっていたり接地されたりしている場合に比べて、１Ｖ程度以上の電圧が埋め込み拡散層３７ａに印加されている場合は、ソフトエラー発生率の低いことが分かる。
【００６７】
一方、図１に示した様に、埋め込み拡散層３７ａはメモリセル領域３２から周辺回路領域３３ａへｔだけ突出している。図１４は、この突出量ｔとメモリセル領域３２の周辺部におけるソフトエラー発生率との関係を示している。
【００６８】
この図１４から、突出量ｔが０．５μｍ以上になるとメモリセル領域３２の周辺部におけるソフトエラー発生率が低下することが分かる。しかし、突出量ｔが２μｍでソフトエラー発生率の低下が飽和するので、メモリセル領域３２に必要な面積の増大を抑制して集積度の低下を抑制するために、突出量ｔは２μｍ以下であることが好ましい。
【００６９】
なお、パターンの粗密に依存してパターンが不均一に加工されることを緩和するために、記憶動作を行う実質的なメモリセル領域の外周部に、記憶動作を行わないダミーメモリセル領域と称される領域が設けられる場合があるが、その場合に０．５〜２μｍだけ突出させるメモリセル領域３２とは、ダミーメモリセル領域を含まない実質的なメモリセル領域を指す。
【００７０】
ところで、本実施形態では、上述の様にＮ型の埋め込み拡散層３７ａを電子のポテンシャル溝にしてソフトエラー耐性を高めているが、この埋め込み拡散層３７ａを形成するために、図４、５に示した様に、Ｓｉ基板３１の表面部に拡散層３４ａを形成した後、単結晶Ｓｉ層３５をＳｉ基板３１上にエピタキシャル成長させている。
【００７１】
このため、メモリセル領域３２に単に埋め込み拡散層３７ａを形成するだけでは、エピタキシャル成長時の高温の熱処理によって拡散層３７ａ中のＳｂが上方拡散して、図１５に示す様に、メモリセル領域３２におけるＭＯＳトランジスタ５３ａのサブスレッショルド電流が増大する。
【００７２】
ＳＲＡＭ等の半導体記憶装置では、メモリセルを構成しているＭＯＳトランジスタのサブスレッショルド電流が増大すると、安定的な記憶動作を保証するために、メモリセルを構成しているインバータの負荷素子である抵抗素子や薄膜トランジスタ等が供給可能な電流も増大させる必要があり、その結果、スタンバイ電流が増大して消費電力が増大する。
【００７３】
しかし、本実施形態では、既述の様に、図６の工程で、メモリセル領域３２のＭＯＳトランジスタ５３ａの閾値電圧を０．６Ｖに調整し、周辺回路領域３３ａ、３３ｃのＭＯＳトランジスタ５３ｂ、５３ｃの閾値電圧を０．４５Ｖに調整することによって、ＭＯＳトランジスタ５３ａのスタンバイ電流の増大による消費電力の増大を抑制しつつ、ＭＯＳトランジスタ５３ｂ、５３ｃによって高速動作を達成している。
【００７４】
図１６は、Ｓｉ基板３１上のエピタキシャル層である単結晶Ｓｉ層３５の厚さとソフトエラー発生率及びバイポーラトランジスタ７７のベース開放エミッタ接地コレクタ最大電圧ＢＶＣＥＯとの関係を示している。この図１６から明らかな様に、単結晶Ｓｉ層３５が薄いほどソフトエラー発生率が低く、逆に、単結晶Ｓｉ層３５が厚いほどＢＶＣＥＯが大きい。このＢＶＣＥＯとしては、好ましくは６Ｖ以上、少なくとも３．３Ｖが必要である。
【００７５】
従って、図１６から、本実施形態の様に単結晶Ｓｉ層３５の厚さが０．５〜１μｍであれば、ソフトエラー発生率が低く且つＢＶＣＥＯが上述の要件を満たしていることが分かる。また、この図１６には示されていないが、バイポーラトランジスタ７７のコレクタ電流ＩＣ、特に、エミッタ接地順方向電流増幅率ｈｆｅ＝５０の場合のコレクタ電流ＩＣである所謂Ｋｎｅｅ電流も、ＢＶＣＥＯが上述の要件を満たす範囲で最大になる。
【００７６】
図１７は、内部ベース領域６２中のＢを活性化させると共にエミッタ領域７５及び外部ベース領域７６を形成するために図１１の工程で行ったハロゲンランプアニールの温度と、ＭＯＳトランジスタ５３ａ〜５３ｃにおけるゲート耐圧の初期不良率及びバイポーラトランジスタ７７の遮断周波数との関係を示している。
【００７７】
この図１７から明らかな様に、ハロゲンランプアニールの温度が１０００〜１１５０℃であれば、バイポーラトランジスタ７７のベース幅を正確に制御することができて遮断周波数等の高周波特性が優れており、ＭＯＳトランジスタ５３ａ〜５３ｃのゲート酸化膜としてのＳｉＯ２層４４の劣化を防止することができてゲート耐圧の初期不良率が低い。
【００７８】
ところで、従来の高抵抗負荷型ＳＲＡＭでは、抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分にも拡散層４６、５２と同様に拡散係数の小さいＡｓがイオン注入されていたので、記憶ノード拡散層になっている拡散層４６、５２の不純物濃度の変化が急峻であった。
【００７９】
しかし、本実施形態では、抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分に拡散係数の大きいＰをイオン注入しているので、既述の様に拡散層４６、５２の不純物濃度の変化が緩やかであり、拡散層４６、５２における接合リークが少ない。このため、記憶ノード拡散層になっているこの拡散層４６、５２に蓄積されている電荷量が変動しにくく、この拡散層４６、５２の電位も反転しにくくて、メモリセルの記憶保持特性が優れている。
【００８０】
そして、この様に、抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分に拡散係数の大きいＰをイオン注入しているにも拘らず、内部ベース領域６２中のＢを活性化させると共にエミッタ領域７５及び外部ベース領域７６を形成するためのハロゲンランプアニールを行った後に抵抗素子１４、１５を形成しているので、多結晶Ｓｉ層７３中のＰの拡散を防止することができて、抵抗素子１４、１５の特性の変動を防止することができる。
【００８１】
つまり、本実施形態の高抵抗負荷型ＳＲＡＭでは、バイポーラトランジスタ７７の特性と抵抗素子１４、１５の特性とＭＯＳトランジスタ５３ａ〜５３ｃの特性との何れもが優れている。
【００８２】
なお、以上の実施形態は、高抵抗負荷型ＳＲＡＭ及びその製造方法に本願の発明を適用したものであるが、ＴＦＴ負荷型ＳＲＡＭ及びその製造方法にも本願の発明を適用することができる。この場合は、以上の実施形態で抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分にＰをイオン注入した代わりに、ＴＦＴ（薄膜トランジスタ）のゲート電極としての多結晶Ｓｉ層にＰをイオン注入する。
【００８３】
また、上述の実施形態におけるハロゲンランプアニールの代わりに、ハロゲンランプアニール以外の高速熱処理を行うこともできる。更に、高抵抗負荷型やＴＦＴ負荷型のＳＲＡＭが搭載されると共にこれらのＳＲＡＭの周辺回路の他に論理回路等も非メモリセル領域に設けられているＡＳＩＣ及びその製造方法等にも本願の発明を適用することができる。
【００８４】
【発明の効果】
本願の発明による第１の半導体装置では、α線が半導体基体中に入射しても、メモリセル領域の第１の電界効果トランジスタの拡散層における電荷量の変動を抑制することができるので、メモリセルのソフトエラー耐性が高い。
【００８５】
しかも、非メモリセル領域における第２の電界効果トランジスタの閾値電圧はメモリセル領域における第１の電界効果トランジスタの閾値電圧よりも低く、且つ、メモリセル領域のスタンバイ電流の増大が防止されているので、動作速度の低下と消費電力の増大とが防止されている。
【００８６】
更に、メモリセル領域における第１の埋め込み拡散層を非メモリセル領域における第２の埋め込み拡散層と同時に形成することができるので、製造工程の増加による製造コストの増大を抑制することができる。
【００８７】
また、半導体基体の表面に露出している第１のプラグ領域がメモリセル領域における第１の埋め込み拡散層に接続されていれば、この第１の埋め込み拡散層に正電圧を容易に印加することができるので、ソフトエラー耐性を容易に高めることができ、更に、第１のプラグ領域を第２のプラグ領域と同時に形成することができるので、製造工程の増加による製造コストの増大を抑制することもできる。
【００８８】
本願の発明による第２の半導体装置では、メモリセル領域の周辺部においても第１の電界効果トランジスタの拡散層における電荷量の変動を抑制しつつ、必要な面積の増大も抑制することができるので、集積度の低下を抑制しつつソフトエラー耐性を高めることができる。
【００８９】
本願の発明による第３の半導体装置では、メモリセルのソフトエラー発生率が低く且つバイポーラトランジスタのベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きいので、メモリセルのソフトエラー耐性が高く且つバイポーラトランジスタの特性が優れている。
【００９０】
本願の発明による半導体装置の製造方法では、イオン注入損傷による欠陥層が半導体基体中に局所的に残ることがなく、しかも、メモリセル領域に第１の埋め込み拡散層を形成することによる製造工程の増加がないので、メモリセルのソフトエラー耐性が高く且つ動作速度の低下と消費電力の増大とが防止されている半導体装置を、１ビットレベルの記憶保持能力を低下させることなく且つ製造コストの増大を抑制しつつ製造することができる。
【００９１】
また、第１及び第２の電界効果トランジスタの両方のチャネル領域にＰ型の不純物を同時に導入すると共に第１の電界効果トランジスタのチャネル領域にのみＰ型の不純物を導入することによって、第１の電界効果トランジスタの閾値電圧を第２の電界効果トランジスタの閾値電圧よりも高くすれば、マスク数が少なくてよいので、製造コストの増大を更に抑制することができる。
【００９２】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を高速熱処理で形成すれば、バイポーラトランジスタのベース幅を正確に制御することができ、しかも、高速熱処理を行った後にメモリセル領域におけるフリップフロップの負荷素子を形成すれば、負荷素子中の不純物の拡散を防止することもできるので、バイポーラトランジスタの特性と負荷素子の特性との両方が優れている半導体装置を製造することができる。
【００９３】
また、フリップフロップの記憶ノード拡散層と負荷素子との接続部分にリンを導入すれば、この記憶ノード拡散層における接合リークを低減させることができるので、メモリセルの記憶保持特性が優れている半導体装置を製造することができる。
【００９４】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を形成するための高速熱処理の温度を１０００〜１１５０℃にすれば、バイポーラトランジスタのベース幅を更に正確に制御することができ、且つ、電界効果トランジスタのゲート絶縁膜の劣化及びゲート絶縁膜へのホットキャリアの注入を防止することができるので、バイポーラトランジスタの特性と負荷素子の特性と電界効果トランジスタの特性との何れもが優れている半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本願の発明の一実施形態による高抵抗負荷型ＳＲＡＭのメモリセル領域及びそれに隣接する周辺回路領域の側断面図である。
【図２】一実施形態による高抵抗負荷型ＳＲＡＭの周辺回路領域の側断面図である。
【図３】一実施形態による高抵抗負荷型ＳＲＡＭのメモリセル領域のうちで図１とは異なる部分の側断面図である。
【図４】一実施形態の最初の製造工程を示す側断面図である。
【図５】図４に続く工程を示す側断面図である。
【図６】図５に続く工程を示す側断面図である。
【図７】図６に続く工程を示す側断面図である。
【図８】図７に続く工程を示す側断面図である。
【図９】図８に続く工程を示す側断面図である。
【図１０】図９に続く工程を示す側断面図である。
【図１１】図１０に続く工程を示す側断面図である。
【図１２】図１１に続く工程を示す側断面図である。
【図１３】埋め込み拡散層に印加されている電圧とソフトエラー発生率との関係を示すグラフである。
【図１４】メモリセル領域から周辺回路領域への埋め込み拡散層の突出量ｔとソフトエラー発生率との関係を示すグラフである。
【図１５】メモリセル領域におけるＭＯＳトランジスタのゲート長とサブスレッショルド電流との関係を示すグラフである。
【図１６】エピタキシャル層の厚さとソフトエラー発生率及びベース開放エミッタ接地コレクタ最大電圧ＢＶＣＥＯ との関係を示すグラフである。
【図１７】ハロゲンランプアニールの温度とＭＯＳトランジスタにおけるゲート耐圧の初期不良率及びバイポーラトランジスタの遮断周波数との関係を示すグラフである。
【図１８】本願の発明を適用し得る高抵抗負荷型ＳＲＡＭのメモリセルの等価回路図である。
【符号の説明】
１１ フリップフロップ ３１ Ｓｉ基板（半導体基板）
３２ メモリセル領域
３３ａ、３３ｂ、３３ｃ 周辺回路領域（非メモリセル領域）
３４ａ 拡散層（第１の拡散層）
３４ｂ 拡散層（第２の拡散層）
３５ 単結晶Ｓｉ層（半導体層、エピタキシャル層）
３６ Ｓｉ基体（半導体基体）
３７ａ 埋め込み拡散層（第１の埋め込み拡散層）
３７ｂ 埋め込み拡散層（第２の埋め込み拡散層）
４３ａ プラグ領域（第１のプラグ領域）
４３ｂ プラグ領域（第２のプラグ領域）
４６、５２ 拡散層（記憶ノード拡散層）
５３ａ ＭＯＳトランジスタ（第１の電界効果トランジスタ、電界効果トランジスタ）
５３ｂ、５３ｃ ＭＯＳトランジスタ（第２の電界効果トランジスタ）
６２ 内部ベース領域（ベース領域） ７２ コンタクト孔（接続部分）
７３ 多結晶Ｓｉ層（負荷素子） ７５ エミッタ領域
７７ バイポーラトランジスタ
【発明の属する技術分野】
本願の発明は、少なくとも電界効果トランジスタが設けられているメモリセル領域と、少なくともバイポーラトランジスタが設けられている非メモリセル領域とを有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＳＲＡＭにはメモリセル領域と周辺回路領域とが設けられており、図１８は高抵抗負荷型ＳＲＡＭのメモリセルの等価回路を示している。このメモリセルのフリップフロップ１１は駆動用のＮＭＯＳトランジスタ１２、１３と負荷用の抵抗素子１４、１５とから成っており、このフリップフロップ１１と転送用のＮＭＯＳトランジスタ１６、１７とでメモリセルが構成されている。
【０００３】
ＮＭＯＳトランジスタ１２、１３のソース領域には接地線２１が接続されており、抵抗素子１４、１５には電源線２２が接続されている。また、ワード線２３がＮＭＯＳトランジスタ１６、１７のゲート電極になっており、これらのＮＭＯＳトランジスタ１６、１７の各々の一方のソース／ドレイン領域に一対の真補のビット線２４、２５が夫々接続されている。
【０００４】
この様なＳＲＡＭでは、ＮＭＯＳトランジスタ１２、１３のドレイン領域が記憶ノード拡散層になっており、これらのドレイン領域に電荷が蓄積され、これらのドレイン領域が所定の電位になることによってデータが記憶されている。ところが、パッケージ用のモールド樹脂等に微量に含まれているウランやトリウム等の放射性元素から放出されるα線が半導体基体に入射すると、このα線による衝突電離によって電子−正孔対が発生する。
【０００５】
発生した電子−正孔対のうちの正孔は接地されている半導体基体のＰウェル中を流れていくが、電子は正電圧が印加されているＮＭＯＳトランジスタ１２、１３のドレイン領域等に捕集される。この結果、これらのドレイン領域に蓄積されている電荷量が変動し、これらのドレイン領域の電位が反転して記憶データも反転するというソフトエラーの生じる可能性がある。
【０００６】
特に、α線がＮＭＯＳトランジスタ１２、１３のドレイン領域及びそれらの空乏層を貫通すると、これらの空乏層が瞬間的に伸びることによるファネリング現象によって電子の捕集効率が高くなって、ソフトエラーの生じる可能性が更に高くなる。
【０００７】
そこで、記憶ノード同士の間に容量素子を付加して、衝突電離によって発生した電子をこの容量素子に取り込んだり（例えば、特開昭６２−１５４２９６号公報）、電子に対するポテンシャル障壁としてのＰ＋型の埋め込み拡散層をメモリセル領域に形成して、拡散してきた電子が空乏層に突入することを防止したり（例えば、特開昭６２−２４５６６０号公報）している。
【０００８】
一方、ＳＲＡＭの周辺回路領域等にはバイポーラトランジスタが設けられているが、バイポーラトランジスタのベース領域及びエミッタ領域をハロゲンランプアニール等の高速熱処理で形成すると、ベース領域の深さとエミッタ領域の深さとの差であるベース幅の正確な制御が可能で、バイポーラトランジスタの特性、特に、遮断周波数等の高周波特性の向上が可能であることが知られている。
【０００９】
【発明が解決しようとする課題】
しかし、特開昭６２−１５４２９６号公報の様に容量素子を付加する構造は、ＴＦＴ負荷型ＳＲＡＭ等の様に負荷素子として２層の導電層を用いる半導体装置には有効であるが、高抵抗負荷型ＳＲＡＭ等の様に負荷素子として１層の導電層しか用いない半導体装置では、容量素子を形成することが難しいために適用自体が困難であった。
【００１０】
また、特開昭６２−２４５６６０号公報の様にＰ＋型の埋め込み拡散層をメモリセル領域に形成する構造では、このＰ＋型の埋め込み拡散層を新たに形成するための製造工程を追加する必要があるので、製造コストの増大を抑制しつつソフトエラー耐性を高めることが困難であった。
【００１１】
しかも、Ｐ＋型の埋め込み拡散層を高エネルギーイオン注入によって形成すると、結晶性を回復させるための熱処理をその後に行っても、イオン注入損傷による欠陥層が半導体基体中に局所的に残る可能性があるので、１ビットレベルの記憶保持能力を低下させることなくソフトエラー耐性を高めることが困難であった。
【００１２】
更に、ＳＲＡＭの周辺回路領域等におけるバイポーラトランジスタの特性を向上させるためにベース領域及びエミッタ領域を高速熱処理で形成すると、抵抗素子１４、１５等である負荷素子中の不純物が拡散して、負荷素子の特性が変動していた。また、ゲート絶縁膜が劣化すると共にゲート絶縁膜へホットキャリアが注入されて、メモリセル領域等におけるＭＯＳトランジスタのゲート耐圧や寿命等の特性も劣化し易かった。
【００１３】
このため、バイポーラトランジスタのみの単体装置に高速熱処理を適用して特性を向上させることは従来から多数報告されているが、周辺回路領域にバイポーラトランジスタが設けられているＳＲＡＭ等の複合装置に高速熱処理を適用して負荷素子やＭＯＳトランジスタ等のバイポーラトランジスタ以外の素子も優れた特性を有している半導体装置を製造することは従来は困難であった。
【００１４】
【課題を解決するための手段】
本願の発明による第１の半導体装置は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられており、Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高く、前記第１の埋め込み拡散層に正電圧が印加されることを特徴としている。
【００１５】
本願の発明による第１の半導体装置は、前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続され ていることが好ましい。
【００１６】
本願の発明による第２の半導体装置は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられて前記メモリセル領域から前記非メモリセル領域へ０．５〜２μｍだけ突出しており、Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高いことを特徴としている。
【００１７】
本願の発明による第２の半導体装置は、前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続されていることが好ましい。
【００１８】
本願の発明による第３の半導体装置は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、半導体基板とこの半導体基板上の厚さ０．５〜１μｍの半導体層とで前記半導体基体が構成されており、Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられており、Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高いことを特徴としている。
【００１９】
本願の発明による第３の半導体装置は、前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続され ていることが好ましい。
【００２０】
本願の発明による半導体装置の製造方法は、Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置の製造方法において、前記メモリセル領域と前記バイポーラトランジスタを形成すべき領域との半導体基板の表面部に夫々Ｎ型の第１及び第２の拡散層を同時に形成する工程と、前記半導体基板上に厚さ０．５〜１μｍのエピタキシャル層を成長させて、前記半導体基体を形成すると共に前記拡散層を埋め込み拡散層にする工程と、前記第１の電界効果トランジスタの閾値電圧を前記第２の電界効果トランジスタの閾値電圧よりも高くする工程とを具備することを特徴としている。
【００２１】
本願の発明による半導体装置の製造方法は、前記第１及び第２の電界効果トランジスタのチャネル領域にＰ型の不純物を同時に導入する工程と、前記第１の電界効果トランジスタのチャネル領域にのみＰ型の不純物を導入する工程とを具備することが好ましい。
【００２２】
本願の発明による半導体装置の製造方法は、前記バイポーラトランジスタの少なくともベース領域及びエミッタ領域を高速熱処理で形成する工程と、前記高速熱処理の後に前記メモリセル領域におけるフリップフロップの負荷素子を形成する工程とを具備することが好ましい。
【００２３】
本願の発明による半導体装置の製造方法は、前記フリップフロップの記憶ノード拡散層に接続する前記負荷素子を形成する工程と、前記接続部分にリンを導入する工程とを具備することが好ましい。
【００２４】
本願の発明による半導体装置の製造方法は、抵抗素子を前記負荷素子にすることができる。
【００２５】
本願の発明による半導体装置の製造方法は、前記電界効果トランジスタとは反対導電型の電界効果トランジスタを前記負荷素子にして、この反対導電型の電界効果トランジスタのゲート電極を前記記憶ノード拡散層に接続することができる。
【００２６】
本願の発明による半導体装置の製造方法は、前記高速熱処理の温度を１０００〜１１５０℃にすることが好ましい。
【００２７】
本願の発明による第１の半導体装置では、Ｎ型の第１の埋め込み拡散層がメモリセル領域に設けられていて、この第１の埋め込み拡散層に正電圧が印加される。このため、衝突電離によって電子−正孔対を発生させるα線が半導体基体中に入射しても、正孔は半導体基体中を流れていき、第１の埋め込み拡散層に捕集された電子はこの第１の埋め込み拡散層中を流れていくので、メモリセル領域の第１の電界効果トランジスタの拡散層における電荷量の変動を抑制することができる。
【００２８】
しかも、メモリセル領域における第１の電界効果トランジスタの閾値電圧が非メモリセル領域における第２の電界効果トランジスタの閾値電圧よりも高いので、メモリセル領域における第１の埋め込み拡散層から不純物が上方拡散することによる第１の電界効果トランジスタのサブスレッショルド電流の増大が防止されている。
【００２９】
一般に、メモリセルを構成している電界効果トランジスタのサブスレッショルド電流が増大すると、安定的な記憶動作を保証するために、メモリセルを構成している負荷素子の抵抗値を低減させる必要があり、その結果、この抵抗値で決定されるメモリセル領域のスタンバイ電流が増大する。しかし、上述の様にメモリセル領域における第１の電界効果トランジスタのサブスレッショルド電流の増大が防止されているので、メモリセル領域のスタンバイ電流の増大が防止されている。
【００３０】
更に、メモリセル領域における第１の埋め込み拡散層も非メモリセル領域におけるバイポーラトランジスタのコレクタ領域の一部になっている第２の埋め込み拡散層も共にＮ型であるので、メモリセル領域における第１の埋め込み拡散層を非メモリセル領域における第２の埋め込み拡散層と同時に形成することができる。
【００３１】
また、半導体基体の表面に露出している第１のプラグ領域がメモリセル領域における第１の埋め込み拡散層に接続されていれば、この第１の埋め込み拡散層に正電圧を容易に印加することができる。しかも、第２のプラグ領域が非メモリセル領域における第２の埋め込み拡散層に接続されているので、第１のプラグ領域を第２のプラグ領域と同時に形成することができる。
【００３２】
本願の発明による第２の半導体装置では、第１の埋め込み拡散層がメモリセル領域から非メモリセル領域へ０．５〜２μｍだけ突出しているので、メモリセル領域の周辺部においても第１の電界効果トランジスタの拡散層における電荷量の変動を抑制しつつ、必要な面積の増大も抑制することができる。
【００３３】
本願の発明による第３の半導体装置では、半導体基板とこの半導体基板上の厚さ０．５〜１μｍの半導体層とで半導体基体が構成されている。第１及び第２の埋め込み拡散層上の半導体層が薄いほどメモリセルのソフトエラー発生率が低く、逆に、この半導体層が厚いほどバイポーラトランジスタのベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きい。そして、この半導体層の厚さが０．５〜１μｍであれば、ソフトエラー発生率が低く且つベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きい。
【００３４】
本願の発明による半導体装置の製造方法では、半導体基板の表面部に第１及び第２の拡散層を形成した後、この半導体基板上にエピタキシャル層を成長させることによって、第１及び第２の埋め込み拡散層を半導体基体中に形成しており、高エネルギーイオン注入によって第１及び第２の埋め込み拡散層を形成しているのではない。このため、イオン注入損傷による欠陥層が半導体基体中に局所的に残ることがない。更に、エピタキシャル層の厚さを０．５〜１μｍにしているので、メモリセルのソフトエラー発生率が低く且つバイポーラトランジスタのベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きい。
【００３５】
しかも、メモリセル領域における第１の埋め込み拡散層と非メモリセル領域におけるバイポーラトランジスタのコレクタ領域の一部になる第２の埋め込み拡散層とを同時に形成しているので、メモリセル領域に第１の埋め込み拡散層を形成することによる製造工程の増加がない。
【００３６】
また、第１及び第２の電界効果トランジスタの両方のチャネル領域にＰ型の不純物を同時に導入すると共に第１の電界効果トランジスタのチャネル領域にのみＰ型の不純物を導入することによって、第１の電界効果トランジスタの閾値電圧を第２の電界効果トランジスタの閾値電圧よりも高くすれば、第１及び第２の電界効果トランジスタのチャネル領域にＰ型の不純物を別個に導入する場合に比べてマスク数が少なくてよい。
【００３７】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を高速熱処理で形成すれば、バイポーラトランジスタのベース幅を正確に制御することができる。しかも、高速熱処理を行った後にメモリセル領域におけるフリップフロップの負荷素子を形成すれば、負荷素子中の不純物の拡散を防止することもできる。
【００３８】
また、フリップフロップの記憶ノード拡散層と負荷素子との接続部分にリンを導入すれば、リンはヒ素等に比べて拡散係数が大きいので、高速熱処理の後に負荷素子を形成していても、負荷素子を形成した後の熱処理によってリンを十分に拡散させることができる。このため、記憶ノード拡散層における不純物濃度の変化を緩やかにして、この記憶ノード拡散層における接合リークを低減させることができる。
【００３９】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を形成するための高速熱処理の温度を１０００〜１１５０℃にすれば、バイポーラトランジスタのベース幅を更に正確に制御することができ、且つ、電界効果トランジスタのゲート絶縁膜の劣化及びゲート絶縁膜へのホットキャリアの注入を防止することができる。
【００４０】
【発明の実施の形態】
以下、高抵抗負荷型ＳＲＡＭ及びその製造方法に適用した本願の発明の一実施形態を、図１〜１７を参照しながら説明する。なお、本実施形態の高抵抗負荷型ＳＲＡＭでも、メモリセルの等価回路は既に図１８に示した通りである。本実施形態の高抵抗負荷型ＳＲＡＭを製造するためには、図４に示す様に、Ｐ型のＳｉ基板３１の表面に厚さ４００ｎｍのＳｉＯ２層（図示せず）を熱酸化で形成する。
【００４１】
その後、メモリセル領域３２の全体と、メモリセル領域３２に隣接している周辺回路領域３３ａのうちでメモリセル領域３２に接している部分と、バイポーラトランジスタを形成するための周辺回路領域３３ｂのうちで埋め込みコレクタ領域を形成すべき部分とにおいて、ＳｉＯ２層を選択的にエッチングして開口部を形成する。このとき、ＭＯＳトランジスタを形成するための周辺回路領域３３ｃには開口部を形成しない。
【００４２】
そして、ＳｉＯ２層をマスクにしてＳｉ基板３１中にＳｂを拡散させて、メモリセル領域３２及び周辺回路領域３３ａ、３３ｂにおけるＳｉ基板３１の表面部にＮ型の拡散層３４ａ、３４ｂを選択的に形成する。なお、拡散層３４ａ、３４ｂはイオン注入によって形成してもよい。その後、ＳｉＯ２層にＳｂが添加されて形成されたアンチモンガラス層を、緩衝弗酸によるエッチング等で除去する。
【００４３】
次に、図５に示す様に、Ｐを添加したＳｉＨ２Ｃｌ２を成長ガスとして用いて、厚さ０．５〜１．０μｍのＮ型の単結晶Ｓｉ層３５をＳｉ基板３１上にエピタキシャル成長させて、Ｓｉ基板３１と単結晶Ｓｉ層３５とでＳｉ基体３６を形成すると共に拡散層３４ａ、３４ｂを埋め込み拡散層３７ａ、３７ｂにする。
【００４４】
次に、図６に示す様に、厚さ４００ｎｍのＳｉＯ２層４１をＳｉ基体３６の表面にＬＯＣＯＳ法で選択的に形成して素子分離領域を区画する。その後、単結晶Ｓｉ層３５中にＢを選択的にイオン注入して、ＭＯＳトランジスタを形成すべき領域にＰ型のウェル領域４２を形成すると共に、バイポーラトランジスタを形成すべき領域にバイポーラトランジスタ同士をＰＮ接合分離するためのＰ型のアイソレーション領域（図示せず）を形成する。
【００４５】
そして、ウェル領域４２及びアイソレーション領域を形成するためのイオン注入時に用いたマスク（図示せず）をそのまま用いて、ＭＯＳトランジスタを形成すべき領域つまりメモリセル領域３２及び周辺回路領域３３ａ、３３ｃに、２×１０１２ｃｍ−２のドーズ量でＢをイオン注入する。
【００４６】
そして、今度は、周辺回路領域３３ａ〜３３ｃを覆うマスク（図示せず）を用いて、メモリセル領域３２にのみ１×１０１２ｃｍ−２のドーズ量で再びＢをイオン注入する。この結果、メモリセル領域３２に形成されるＭＯＳトランジスタの閾値電圧が０．６Ｖに調整され、周辺回路領域３３ａ、３３ｃに形成されるＭＯＳトランジスタの閾値電圧が０．４５Ｖに調整される。
【００４７】
その後、単結晶Ｓｉ層３５中にＰを選択的にイオン注入して、埋め込み拡散層３７ａに接続すると共にＳｉ基体３６の表面に露出するプラグ領域４３ａ（図３）と、埋め込み拡散層３７ｂに接続すると共にＳｉ基体３６の表面に露出するプラグ領域４３ｂとを形成する。
【００４８】
なお、図６に示した以上の工程では、ウェル領域４２及びアイソレーション領域を形成し且つメモリセル領域３２及び周辺回路領域３３ａ、３３ｃに形成されるＭＯＳトランジスタの閾値電圧を調整した後にプラグ領域４３ａ、４３ｂを形成しているが、これらの順序は逆でもよい。
【００４９】
次に、図７に示す様に、ＳｉＯ２層４１に囲まれている素子活性領域の表面にゲート酸化膜としてのＳｉＯ２層４４を形成する。そして、厚さが共に７０〜１５０ｎｍである多結晶Ｓｉ層とシリサイド層とをＣＶＤ法やスパッタ法で順次に堆積させてポリサイド層４５を形成し、このポリサイド層４５をＭＯＳトランジスタのゲート電極のパターンに加工する。
【００５０】
次に、図８に示す様に、ポリサイド層４５及びＳｉＯ２層４１をマスクにしてメモリセル領域３２及び周辺回路領域３３ａ、３３ｃにＡｓをイオン注入して、Ｎ型の低濃度の拡散層４６を形成する。そして、ＳｉＯ２層４７を堆積させ、ＳｉＯ２層４７の全面をエッチバックして、このＳｉＯ２層４７から成る側壁スペーサをポリサイド層４５の側面に形成する。
【００５１】
その後、薄いＳｉＯ２層５１を堆積させ、ポリサイド層４５及びＳｉＯ２層４１、４７をマスクにしてメモリセル領域３２及び周辺回路領域３３ａ、３３ｃにＡｓをイオン注入して、Ｎ型の高濃度の拡散層５２を形成する。この結果、メモリセル領域３２及び周辺回路領域３３ａ、３３ｃに、拡散層４６、５２をソース／ドレイン領域とするＬＤＤ構造のＮ型のＭＯＳトランジスタ５３ａ〜５３ｃが夫々形成される。
【００５２】
その後、ＳｉＯ２層５４を堆積させて、ＳｉＯ２層５１、５４で層間絶縁膜を形成する。なお、拡散層５２を形成するためのイオン注入は薄いＳｉＯ２層５１を介して行っているので、チャネリングを防止することができて、浅い拡散層５２を形成することができる。
【００５３】
次に、図９に示す様に、周辺回路領域３３ｂのうちでベース領域を形成すべき部分のＳｉ基体３６を露出させる開口部５５をＳｉＯ２層５１、５４に形成し、これらのＳｉＯ２層５１、５４をマスクにしたイオン注入で、Ｎ型のＳＩＣ（Ｓｅｌｅｃｔｉｖｅｌｙ Ｉｍｐｌａｎｔｅｄ Ｃｏｌｌｅｃｔｏｒ）領域５６を埋め込み拡散層３７ａ上に形成する。このＳＩＣ領域５６によって、コレクタ抵抗の低減とベース幅の制御とを行うことができる。
【００５４】
その後、厚さ１００〜２００ｎｍの多結晶Ｓｉ層５７をＣＶＤ法で堆積させ、この多結晶Ｓｉ層５７にＢをイオン注入した後、ＴＥＯＳを原料にした減圧ＣＶＤ法で厚さ１００〜２００ｎｍのＳｉＯ２層５８を堆積させる。なお、厚さ５０〜１００ｎｍの多結晶Ｓｉ層と厚さ４０〜１００ｎｍのシリサイド層とをＣＶＤ法やスパッタ法等で順次に堆積させて形成したポリサイド層を、多結晶Ｓｉ層５７の代わりに用いてもよい。
【００５５】
その後、周辺回路領域３３ｂのうちで内部ベース領域を形成すべき部分のＳｉ基体３６を露出させる開口部６１をＳｉＯ２層５８及び多結晶Ｓｉ層５７に形成し、ＳｉＯ２層５８等をマスクにして開口部６１の浅い領域にＢをイオン注入して、内部ベース領域６２を形成する。
【００５６】
その後、ＴＥＯＳを原料にした減圧ＣＶＤ法やＳｉＨ４ 等を原料にした常圧ＣＶＤ法で厚さ１００〜５００ｎｍのＳｉＯ２層６３を堆積させ、ＳｉＯ２層６３の全面をエッチバックして、このＳｉＯ２層６３から成る側壁スペーサを開口部６１の内側面に形成する。
【００５７】
次に、図１０に示す様に、多結晶Ｓｉ層５７をストッパにしたエッチングでＳｉＯ２層５８をベース電極のパターンに加工し、更に、ＳｉＯ２層５８をマスクにしたエッチングで多結晶Ｓｉ層５７を除去して、この多結晶Ｓｉ層５７でベース電極６４を形成する。そして、ＮＭＯＳトランジスタ１６、１７の一方のソース／ドレイン領域になっている拡散層５２に達するコンタクト孔６５を、メモリセル領域３２のＳｉＯ２層５４、５１等に形成する。
【００５８】
その後、厚さ５０〜１００ｎｍの多結晶Ｓｉ層を堆積させてこの多結晶Ｓｉ層にＡｓをイオン注入し、更に、厚さ５０〜１００ｎｍのＷＳｉ層を堆積させて、これらの多結晶Ｓｉ層とＷＳｉ層とでポリサイド層６６を形成する。そして、このポリサイド層６６をパターニングして、メモリセル領域３２には接地線２１とビット線２４、２５用の取り出し電極６７とを形成し、周辺回路領域３３ｂにはエミッタ電極６８を形成する。
【００５９】
次に、図１１に示す様に、ＳｉＯ２層７１等を堆積させて層間絶縁膜を形成した後、１０５０〜１１５０℃、５〜１５秒のハロゲンランプアニールを行って、内部ベース領域６２中のＢを活性化させ、エミッタ電極６８としてのポリサイド層６６から単結晶Ｓｉ層３５にＡｓを拡散させ且つ活性化させてエミッタ領域７５を形成し、更に、ベース電極６４としての多結晶Ｓｉ層５７から単結晶Ｓｉ層３５にＢを拡散させ且つ活性化させて外部ベース領域７６を形成する。
【００６０】
この結果、ＮＰＮ型のバイポーラトランジスタ７７が周辺回路領域３３ｂに形成される。その後、ＮＭＯＳトランジスタ１２、１３のゲート電極であるポリサイド層４５と、ＮＭＯＳトランジスタ１２、１３のドレイン領域及びＮＭＯＳトランジスタ１６、１７の他方のソース／ドレイン領域として共用されており記憶ノード拡散層になっている拡散層４６、５２とに達するコンタクト孔７２を、メモリセル領域３２のＳｉＯ２層７１、５４、５１等に形成する。
【００６１】
その後、多結晶Ｓｉ層７３を堆積させ、抵抗素子１４、１５及び電源線２２のパターンに多結晶Ｓｉ層７３を加工する。そして、この多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分及び電源線２２としての部分にＰをイオン注入して、これらの部分を低抵抗化する。次に、図１２に示す様に、ＢＰＳＧ層７４等を堆積させて層間絶縁膜を形成した後、リフロー等によってＢＰＳＧ層７４等の表面を平坦化する。
【００６２】
なお、このリフロー等のための熱処理でも、多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分に既にイオン注入してあるＰが単結晶Ｓｉ層３５中に十分に拡散して、Ａｓのみで形成されている拡散層４６、５２に比べて、コンタクト孔７２に臨んでいて記憶ノード拡散層になっている拡散層４６、５２の不純物濃度の変化が緩やかになる。
【００６３】
次に、図１〜３に示す様に、コンタクト孔７８を選択的に形成し、バリアメタル層８１及びタングステンプラグ８２でコンタクト孔７８を埋める。そして、バリアメタル層８３、Ｃｕを含有するＡｌ層８４及び反射防止層８５を順次に堆積させ、これらをビット線２４、２５やその他の配線のパターンに加工する。
【００６４】
その後、層間絶縁膜（図示せず）と第２層目のＡｌ層（図示せず）とを形成し、更に、表面保護膜としてのＳｉＮ膜８６をプラズマＣＶＤ法で堆積させて、本実施形態の高抵抗負荷型ＳＲＡＭを完成させる。なお、図３はメモリセル領域３２のうちでプラグ領域４３ａが形成されている部分を示しており、メモリセル領域３２のその他の部分は図１の構造を有している。
【００６５】
本実施形態の高抵抗負荷型ＳＲＡＭでは、動作時に、プラグ領域４３ａを介して埋め込み拡散層３７ａに例えば３．３Ｖの電源電圧が印加される。このため、Ｓｉ基体３６中に入射したα線による衝突電離によって発生した電子にとって埋め込み拡散層３７ａがポテンシャル溝になり、衝突電離によって発生した電子はメモリセル領域３２の拡散層４６、５２に捕集されにくい。
【００６４】
図１３は、埋６込み拡散層３７ａに印加されている電圧とソフトエラー発生率との関係を示している。この図１３から、埋め込み拡散層３７ａ自体が設けられていない場合や、埋め込み拡散層３７ａが設けられていても浮遊状態になっていたり接地されたりしている場合に比べて、１Ｖ程度以上の電圧が埋め込み拡散層３７ａに印加されている場合は、ソフトエラー発生率の低いことが分かる。
【００６７】
一方、図１に示した様に、埋め込み拡散層３７ａはメモリセル領域３２から周辺回路領域３３ａへｔだけ突出している。図１４は、この突出量ｔとメモリセル領域３２の周辺部におけるソフトエラー発生率との関係を示している。
【００６８】
この図１４から、突出量ｔが０．５μｍ以上になるとメモリセル領域３２の周辺部におけるソフトエラー発生率が低下することが分かる。しかし、突出量ｔが２μｍでソフトエラー発生率の低下が飽和するので、メモリセル領域３２に必要な面積の増大を抑制して集積度の低下を抑制するために、突出量ｔは２μｍ以下であることが好ましい。
【００６９】
なお、パターンの粗密に依存してパターンが不均一に加工されることを緩和するために、記憶動作を行う実質的なメモリセル領域の外周部に、記憶動作を行わないダミーメモリセル領域と称される領域が設けられる場合があるが、その場合に０．５〜２μｍだけ突出させるメモリセル領域３２とは、ダミーメモリセル領域を含まない実質的なメモリセル領域を指す。
【００７０】
ところで、本実施形態では、上述の様にＮ型の埋め込み拡散層３７ａを電子のポテンシャル溝にしてソフトエラー耐性を高めているが、この埋め込み拡散層３７ａを形成するために、図４、５に示した様に、Ｓｉ基板３１の表面部に拡散層３４ａを形成した後、単結晶Ｓｉ層３５をＳｉ基板３１上にエピタキシャル成長させている。
【００７１】
このため、メモリセル領域３２に単に埋め込み拡散層３７ａを形成するだけでは、エピタキシャル成長時の高温の熱処理によって拡散層３７ａ中のＳｂが上方拡散して、図１５に示す様に、メモリセル領域３２におけるＭＯＳトランジスタ５３ａのサブスレッショルド電流が増大する。
【００７２】
ＳＲＡＭ等の半導体記憶装置では、メモリセルを構成しているＭＯＳトランジスタのサブスレッショルド電流が増大すると、安定的な記憶動作を保証するために、メモリセルを構成しているインバータの負荷素子である抵抗素子や薄膜トランジスタ等が供給可能な電流も増大させる必要があり、その結果、スタンバイ電流が増大して消費電力が増大する。
【００７３】
しかし、本実施形態では、既述の様に、図６の工程で、メモリセル領域３２のＭＯＳトランジスタ５３ａの閾値電圧を０．６Ｖに調整し、周辺回路領域３３ａ、３３ｃのＭＯＳトランジスタ５３ｂ、５３ｃの閾値電圧を０．４５Ｖに調整することによって、ＭＯＳトランジスタ５３ａのスタンバイ電流の増大による消費電力の増大を抑制しつつ、ＭＯＳトランジスタ５３ｂ、５３ｃによって高速動作を達成している。
【００７４】
図１６は、Ｓｉ基板３１上のエピタキシャル層である単結晶Ｓｉ層３５の厚さとソフトエラー発生率及びバイポーラトランジスタ７７のベース開放エミッタ接地コレクタ最大電圧ＢＶＣＥＯとの関係を示している。この図１６から明らかな様に、単結晶Ｓｉ層３５が薄いほどソフトエラー発生率が低く、逆に、単結晶Ｓｉ層３５が厚いほどＢＶＣＥＯが大きい。このＢＶＣＥＯとしては、好ましくは６Ｖ以上、少なくとも３．３Ｖが必要である。
【００７５】
従って、図１６から、本実施形態の様に単結晶Ｓｉ層３５の厚さが０．５〜１μｍであれば、ソフトエラー発生率が低く且つＢＶＣＥＯが上述の要件を満たしていることが分かる。また、この図１６には示されていないが、バイポーラトランジスタ７７のコレクタ電流ＩＣ、特に、エミッタ接地順方向電流増幅率ｈｆｅ＝５０の場合のコレクタ電流ＩＣである所謂Ｋｎｅｅ電流も、ＢＶＣＥＯが上述の要件を満たす範囲で最大になる。
【００７６】
図１７は、内部ベース領域６２中のＢを活性化させると共にエミッタ領域７５及び外部ベース領域７６を形成するために図１１の工程で行ったハロゲンランプアニールの温度と、ＭＯＳトランジスタ５３ａ〜５３ｃにおけるゲート耐圧の初期不良率及びバイポーラトランジスタ７７の遮断周波数との関係を示している。
【００７７】
この図１７から明らかな様に、ハロゲンランプアニールの温度が１０００〜１１５０℃であれば、バイポーラトランジスタ７７のベース幅を正確に制御することができて遮断周波数等の高周波特性が優れており、ＭＯＳトランジスタ５３ａ〜５３ｃのゲート酸化膜としてのＳｉＯ２層４４の劣化を防止することができてゲート耐圧の初期不良率が低い。
【００７８】
ところで、従来の高抵抗負荷型ＳＲＡＭでは、抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分にも拡散層４６、５２と同様に拡散係数の小さいＡｓがイオン注入されていたので、記憶ノード拡散層になっている拡散層４６、５２の不純物濃度の変化が急峻であった。
【００７９】
しかし、本実施形態では、抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分に拡散係数の大きいＰをイオン注入しているので、既述の様に拡散層４６、５２の不純物濃度の変化が緩やかであり、拡散層４６、５２における接合リークが少ない。このため、記憶ノード拡散層になっているこの拡散層４６、５２に蓄積されている電荷量が変動しにくく、この拡散層４６、５２の電位も反転しにくくて、メモリセルの記憶保持特性が優れている。
【００８０】
そして、この様に、抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分に拡散係数の大きいＰをイオン注入しているにも拘らず、内部ベース領域６２中のＢを活性化させると共にエミッタ領域７５及び外部ベース領域７６を形成するためのハロゲンランプアニールを行った後に抵抗素子１４、１５を形成しているので、多結晶Ｓｉ層７３中のＰの拡散を防止することができて、抵抗素子１４、１５の特性の変動を防止することができる。
【００８１】
つまり、本実施形態の高抵抗負荷型ＳＲＡＭでは、バイポーラトランジスタ７７の特性と抵抗素子１４、１５の特性とＭＯＳトランジスタ５３ａ〜５３ｃの特性との何れもが優れている。
【００８２】
なお、以上の実施形態は、高抵抗負荷型ＳＲＡＭ及びその製造方法に本願の発明を適用したものであるが、ＴＦＴ負荷型ＳＲＡＭ及びその製造方法にも本願の発明を適用することができる。この場合は、以上の実施形態で抵抗素子１４、１５としての多結晶Ｓｉ層７３のうちでコンタクト孔７２の近傍部分にＰをイオン注入した代わりに、ＴＦＴ（薄膜トランジスタ）のゲート電極としての多結晶Ｓｉ層にＰをイオン注入する。
【００８３】
また、上述の実施形態におけるハロゲンランプアニールの代わりに、ハロゲンランプアニール以外の高速熱処理を行うこともできる。更に、高抵抗負荷型やＴＦＴ負荷型のＳＲＡＭが搭載されると共にこれらのＳＲＡＭの周辺回路の他に論理回路等も非メモリセル領域に設けられているＡＳＩＣ及びその製造方法等にも本願の発明を適用することができる。
【００８４】
【発明の効果】
本願の発明による第１の半導体装置では、α線が半導体基体中に入射しても、メモリセル領域の第１の電界効果トランジスタの拡散層における電荷量の変動を抑制することができるので、メモリセルのソフトエラー耐性が高い。
【００８５】
しかも、非メモリセル領域における第２の電界効果トランジスタの閾値電圧はメモリセル領域における第１の電界効果トランジスタの閾値電圧よりも低く、且つ、メモリセル領域のスタンバイ電流の増大が防止されているので、動作速度の低下と消費電力の増大とが防止されている。
【００８６】
更に、メモリセル領域における第１の埋め込み拡散層を非メモリセル領域における第２の埋め込み拡散層と同時に形成することができるので、製造工程の増加による製造コストの増大を抑制することができる。
【００８７】
また、半導体基体の表面に露出している第１のプラグ領域がメモリセル領域における第１の埋め込み拡散層に接続されていれば、この第１の埋め込み拡散層に正電圧を容易に印加することができるので、ソフトエラー耐性を容易に高めることができ、更に、第１のプラグ領域を第２のプラグ領域と同時に形成することができるので、製造工程の増加による製造コストの増大を抑制することもできる。
【００８８】
本願の発明による第２の半導体装置では、メモリセル領域の周辺部においても第１の電界効果トランジスタの拡散層における電荷量の変動を抑制しつつ、必要な面積の増大も抑制することができるので、集積度の低下を抑制しつつソフトエラー耐性を高めることができる。
【００８９】
本願の発明による第３の半導体装置では、メモリセルのソフトエラー発生率が低く且つバイポーラトランジスタのベース開放エミッタ接地コレクタ最大電圧及びコレクタ電流が大きいので、メモリセルのソフトエラー耐性が高く且つバイポーラトランジスタの特性が優れている。
【００９０】
本願の発明による半導体装置の製造方法では、イオン注入損傷による欠陥層が半導体基体中に局所的に残ることがなく、しかも、メモリセル領域に第１の埋め込み拡散層を形成することによる製造工程の増加がないので、メモリセルのソフトエラー耐性が高く且つ動作速度の低下と消費電力の増大とが防止されている半導体装置を、１ビットレベルの記憶保持能力を低下させることなく且つ製造コストの増大を抑制しつつ製造することができる。
【００９１】
また、第１及び第２の電界効果トランジスタの両方のチャネル領域にＰ型の不純物を同時に導入すると共に第１の電界効果トランジスタのチャネル領域にのみＰ型の不純物を導入することによって、第１の電界効果トランジスタの閾値電圧を第２の電界効果トランジスタの閾値電圧よりも高くすれば、マスク数が少なくてよいので、製造コストの増大を更に抑制することができる。
【００９２】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を高速熱処理で形成すれば、バイポーラトランジスタのベース幅を正確に制御することができ、しかも、高速熱処理を行った後にメモリセル領域におけるフリップフロップの負荷素子を形成すれば、負荷素子中の不純物の拡散を防止することもできるので、バイポーラトランジスタの特性と負荷素子の特性との両方が優れている半導体装置を製造することができる。
【００９３】
また、フリップフロップの記憶ノード拡散層と負荷素子との接続部分にリンを導入すれば、この記憶ノード拡散層における接合リークを低減させることができるので、メモリセルの記憶保持特性が優れている半導体装置を製造することができる。
【００９４】
また、バイポーラトランジスタの少なくともベース領域及びエミッタ領域を形成するための高速熱処理の温度を１０００〜１１５０℃にすれば、バイポーラトランジスタのベース幅を更に正確に制御することができ、且つ、電界効果トランジスタのゲート絶縁膜の劣化及びゲート絶縁膜へのホットキャリアの注入を防止することができるので、バイポーラトランジスタの特性と負荷素子の特性と電界効果トランジスタの特性との何れもが優れている半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本願の発明の一実施形態による高抵抗負荷型ＳＲＡＭのメモリセル領域及びそれに隣接する周辺回路領域の側断面図である。
【図２】一実施形態による高抵抗負荷型ＳＲＡＭの周辺回路領域の側断面図である。
【図３】一実施形態による高抵抗負荷型ＳＲＡＭのメモリセル領域のうちで図１とは異なる部分の側断面図である。
【図４】一実施形態の最初の製造工程を示す側断面図である。
【図５】図４に続く工程を示す側断面図である。
【図６】図５に続く工程を示す側断面図である。
【図７】図６に続く工程を示す側断面図である。
【図８】図７に続く工程を示す側断面図である。
【図９】図８に続く工程を示す側断面図である。
【図１０】図９に続く工程を示す側断面図である。
【図１１】図１０に続く工程を示す側断面図である。
【図１２】図１１に続く工程を示す側断面図である。
【図１３】埋め込み拡散層に印加されている電圧とソフトエラー発生率との関係を示すグラフである。
【図１４】メモリセル領域から周辺回路領域への埋め込み拡散層の突出量ｔとソフトエラー発生率との関係を示すグラフである。
【図１５】メモリセル領域におけるＭＯＳトランジスタのゲート長とサブスレッショルド電流との関係を示すグラフである。
【図１６】エピタキシャル層の厚さとソフトエラー発生率及びベース開放エミッタ接地コレクタ最大電圧ＢＶＣＥＯ との関係を示すグラフである。
【図１７】ハロゲンランプアニールの温度とＭＯＳトランジスタにおけるゲート耐圧の初期不良率及びバイポーラトランジスタの遮断周波数との関係を示すグラフである。
【図１８】本願の発明を適用し得る高抵抗負荷型ＳＲＡＭのメモリセルの等価回路図である。
【符号の説明】
１１ フリップフロップ ３１ Ｓｉ基板（半導体基板）
３２ メモリセル領域
３３ａ、３３ｂ、３３ｃ 周辺回路領域（非メモリセル領域）
３４ａ 拡散層（第１の拡散層）
３４ｂ 拡散層（第２の拡散層）
３５ 単結晶Ｓｉ層（半導体層、エピタキシャル層）
３６ Ｓｉ基体（半導体基体）
３７ａ 埋め込み拡散層（第１の埋め込み拡散層）
３７ｂ 埋め込み拡散層（第２の埋め込み拡散層）
４３ａ プラグ領域（第１のプラグ領域）
４３ｂ プラグ領域（第２のプラグ領域）
４６、５２ 拡散層（記憶ノード拡散層）
５３ａ ＭＯＳトランジスタ（第１の電界効果トランジスタ、電界効果トランジスタ）
５３ｂ、５３ｃ ＭＯＳトランジスタ（第２の電界効果トランジスタ）
６２ 内部ベース領域（ベース領域） ７２ コンタクト孔（接続部分）
７３ 多結晶Ｓｉ層（負荷素子） ７５ エミッタ領域
７７ バイポーラトランジスタ
Claims (13)
- Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、
Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられており、
Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、
前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高く、
前記第１の埋め込み拡散層に正電圧が印加されることを特徴とする半導体装置。 - 前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続されていることを特徴とする請求項１記載の半導体装置。
- Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、
Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられて前記メモリセル領域から前記非メモリセル領域へ０．５〜２μｍだけ突出しており、
Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、
前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高いことを特徴とする半導体装置。 - 前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続されていることを特徴とする請求項３記載の半導体装置。
- Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置において、
半導体基板とこの半導体基板上の厚さ０．５〜１μｍの半導体層とで前記半導体基体が構成されており、
Ｎ型の第１の埋め込み拡散層が前記メモリセル領域の前記半導体基体中に設けられており、
Ｎ型の第２の埋め込み拡散層が前記バイポーラトランジスタのコレクタ領域の一部になっており、
前記第１の電界効果トランジスタの閾値電圧が前記第２の電界効果トランジスタの閾値電圧よりも高いことを特徴とする半導体装置。 - 前記半導体基体の表面に露出している第１及び第２のプラグ領域が夫々前記第１及び第２の埋め込み拡散層に接続されていることを特徴とする請求項５記載の半導体装置。
- Ｎ型の第１の電界効果トランジスタが設けられており記憶動作を行うメモリセル領域と、ＮＰＮ型のバイポーラトランジスタとＮ型の第２の電界効果トランジスタとが設けられており記憶動作を行わない非メモリセル領域とが、同一の半導体基体に設けられている半導体装置の製造方法において、
前記メモリセル領域と前記バイポーラトランジスタを形成すべき領域との半導体基板の表面部に夫々Ｎ型の第１及び第２の拡散層を同時に形成する工程と、
前記半導体基板上に厚さ０．５〜１μｍのエピタキシャル層を成長させて、前記半導体基体を形成すると共に前記拡散層を埋め込み拡散層にする工程と、
前記第１の電界効果トランジスタの閾値電圧を前記第２の電界効果トランジスタの閾値電圧よりも高くする工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記第１及び第２の電界効果トランジスタのチャネル領域にＰ型の不純物を同時に導入する工程と、
前記第１の電界効果トランジスタのチャネル領域にのみＰ型の不純物を導入する工程と
を具備することを特徴とする請求項７記載の半導体装置の製造方法。 - 前記バイポーラトランジスタの少なくともベース領域及びエミッタ領域を高速熱処理で形成する工程と、
前記高速熱処理の後に前記メモリセル領域におけるフリップフロップの負荷素子を形成する工程と
を具備することを特徴とする請求項７記載の半導体装置の製造方法。 - 前記フリップフロップの記憶ノード拡散層に接続する前記負荷素子を形成する工程と、
前記接続部分にリンを導入する工程と
を具備することを特徴とする請求項９記載の半導体装置の製造方法。 - 抵抗素子を前記負荷素子にすることを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記電界効果トランジスタとは反対導電型の電界効果トランジスタを前記負荷素子にして、この反対導電型の電界効果トランジスタのゲート電極を前記記憶ノード拡散層に接続することを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記高速熱処理の温度を１０００〜１１５０℃にすることを特徴とする請求項９記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35892196A JP3562611B2 (ja) | 1996-11-05 | 1996-12-27 | 半導体装置及びその製造方法 |
| US08/964,907 US6124617A (en) | 1996-11-05 | 1997-11-05 | Semiconductor device and method of fabricating same |
| US09/131,350 US6362037B1 (en) | 1996-11-05 | 1998-08-10 | Semiconductor device and method of fabricating same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30877996 | 1996-11-05 | ||
| JP8-308779 | 1996-11-05 | ||
| JP35892196A JP3562611B2 (ja) | 1996-11-05 | 1996-12-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189771A JPH10189771A (ja) | 1998-07-21 |
| JP3562611B2 true JP3562611B2 (ja) | 2004-09-08 |
Family
ID=26565690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35892196A Expired - Fee Related JP3562611B2 (ja) | 1996-11-05 | 1996-12-27 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6124617A (ja) |
| JP (1) | JP3562611B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000003966A (ja) * | 1998-06-15 | 2000-01-07 | Nec Corp | 半導体記憶装置及びその製造方法 |
| SE518710C2 (sv) * | 2000-06-26 | 2002-11-12 | Ericsson Telefon Ab L M | Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets |
| US20050250289A1 (en) * | 2002-10-30 | 2005-11-10 | Babcock Jeffrey A | Control of dopant diffusion from buried layers in bipolar integrated circuits |
| EP1588406B1 (en) | 2003-01-27 | 2019-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures with structural homogeneity |
| KR20100071211A (ko) * | 2008-12-19 | 2010-06-29 | 삼성전자주식회사 | 셀 어레이로 인가되는 리키지 커런트를 막는 더미 셀 비트 라인 구조를 갖는 반도체 소자 및 그 형성 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269587A (en) * | 1975-12-08 | 1977-06-09 | Hitachi Ltd | Device and manufacture for high voltage resisting semiconductor |
| CA1131801A (en) * | 1978-01-18 | 1982-09-14 | Johannes A. Appels | Semiconductor device |
| JPS57162359A (en) * | 1981-03-30 | 1982-10-06 | Toshiba Corp | Semiconductor device |
| US5148255A (en) * | 1985-09-25 | 1992-09-15 | Hitachi, Ltd. | Semiconductor memory device |
| US4984200A (en) * | 1987-11-30 | 1991-01-08 | Hitachi, Ltd. | Semiconductor circuit device having a plurality of SRAM type memory cell arrangement |
| GB2233492A (en) * | 1989-06-16 | 1991-01-09 | Philips Nv | A method of manufacturing a semiconductor bimos device |
| US5457062A (en) * | 1989-06-30 | 1995-10-10 | Texas Instruments Incorporated | Method for forming gigaohm load for BiCMOS process |
| JPH03198371A (ja) * | 1989-12-27 | 1991-08-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5480815A (en) * | 1992-08-19 | 1996-01-02 | Nec Corporation | Method of manufacturing a biopolar transistor in which an emitter region is formed by impurities supplied from double layered polysilicon |
| US5541124A (en) * | 1993-02-28 | 1996-07-30 | Sony Corporation | Method for making bipolar transistor having double polysilicon structure |
| US5698893A (en) * | 1995-01-03 | 1997-12-16 | Motorola, Inc. | Static-random-access memory cell with trench transistor and enhanced stability |
| US5828112A (en) * | 1995-09-18 | 1998-10-27 | Kabushiki Kaisha Toshiba | Semiconductor device incorporating an output element having a current-detecting section |
-
1996
- 1996-12-27 JP JP35892196A patent/JP3562611B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-05 US US08/964,907 patent/US6124617A/en not_active Expired - Fee Related
-
1998
- 1998-08-10 US US09/131,350 patent/US6362037B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189771A (ja) | 1998-07-21 |
| US6124617A (en) | 2000-09-26 |
| US6362037B1 (en) | 2002-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008207B1 (ko) | 반도체기억장치 | |
| US5512497A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH04226066A (ja) | Ｂｉｃｍｏｓ装置及びその製造方法 | |
| JPH05129429A (ja) | 半導体装置およびその製造方法 | |
| US5536962A (en) | Semiconductor device having a buried channel transistor | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| KR100221060B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3562611B2 (ja) | 半導体装置及びその製造方法 | |
| US5057894A (en) | Semiconductor integrated circuit device | |
| JPS602782B2 (ja) | 半導体記憶装置 | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| KR930006735B1 (ko) | 바이씨모스장치의 제조방법 | |
| JPH08213478A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100344489B1 (ko) | 반도체집적회로장치의제조방법 | |
| JPH05102475A (ja) | 半導体装置とその製造方法 | |
| JPH08316335A (ja) | 半導体装置およびその製造方法 | |
| JPH0234936A (ja) | 半導体装置およびその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| KR100224757B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR960003863B1 (ko) | 불순물이 도프된 매입영역을 가진 반도체장치 및 그 제조방법 | |
| KR100880336B1 (ko) | 반도체 소자의 제조방법 | |
| JPS63228664A (ja) | ダイナミツクランダムアクセスメモリ装置 | |
| KR100200080B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100486205B1 (ko) | 반도체기억소자및그제조방법 | |
| JPH04234161A (ja) | ダブルド―プされたチャネルストップ層を有する半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040526 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |