JP3561583B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3561583B2 JP3561583B2 JP24816096A JP24816096A JP3561583B2 JP 3561583 B2 JP3561583 B2 JP 3561583B2 JP 24816096 A JP24816096 A JP 24816096A JP 24816096 A JP24816096 A JP 24816096A JP 3561583 B2 JP3561583 B2 JP 3561583B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- power supply
- power
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009499 grossing Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高次高調波の発生を抑制する電源装置に関するものである。
【０００２】
【従来の技術】
従来の一般的な電源装置は図１に示すようなキヤパシター平滑形整流回路（整流用のダイオードブリッジ、インダクター、平滑用のコンデンサを用いて構成）を用いるものであった。
【０００３】
図１において、１は整流用のダイオードブリッジ、２はインダクター（チョークコイル）、３はキヤパシター（平滑用のコンデンサ）、４は負荷、５は交流電力を供給する電源である。
【０００４】
【発明が解決しようとする課題】
このように構成された従来の電源では、整流平滑された後の直流電圧のリップル値を小さく押さえるためにはキヤパシター３をかなり大きくしなければならないが、キヤパシター３を大きくするとダイオードブリッジ１に流れる整流電流の尖頭値が大きくなって力率が低下する問題があった。
【０００５】
また、インダクター２の容量を大きくして、実用に耐えられる程度に通電電流の尖頭値を押さえ、力率を向上させると、インダクター２がきわめて大きなものとなり、実質的に実用には適さなくなってしまう。
【０００６】
従って、現実的には能力面と実用面との中間的な設計となっていた。
【０００７】
図２は図１に示した電源装置を用いた場合の電源電圧及び電流の位相関係を示す模式図である。この図において、Ａは電源電圧波形、Ｂは電源電流波形を示す。このときのカ率はおよそ７６％である。
【０００８】
図３は図２に示した電流波形Ｂを高調波分解した特性図である。この図において、縦軸Ｉｓは各高調毎の電流の実効値、横軸は高調波次数を示している。この例では第３次高調波が６２％、第５次高調波が２４％である。
【０００９】
本発明はこのような問題点を改良し高次高調波の低減を図った電源装置を提供するものである。
【００１２】
本発明は、交流電力から直流電力を生成する電源装置において、交流電力を整流するダイオードと、このダイオードで整流された脈流電圧を平滑するインダクター及びキャパシターからなる平滑回路と、前記キャパシターの両端を電気的に短絡するスイッチング素子と、平滑回路の１次側の瞬時電流値を検出する電流検出器と、前記交流電力のゼロクロスを検出するゼロクロス検出装置と、平滑回路の２次側の瞬時電圧を検出する電圧検出器と、前記電流検出器の検出する瞬時電流がゼロクロス検出装置の検出するゼロクロス信号に同期する電圧と同期した正弦波状の電流値になるように前記スイッチング素子を制御する共に、前記電圧検出器の検出する瞬時電圧が目標電圧になるように、前記電圧と同期した正弦波状の電流値を前記スイッチング素子の ON デューティを変えることにより修正するマイクロコンピュータとを備えたものであり、このような構成を備えることによってゼロクロスを基準にして電源電流を正弦状に近づけて力率を改善し、また目標とする正弦波電流を変えることによって出力電圧を制御することができるものである。
【００１３】
【発明の実施の形態】
図４は本発明の実施例を示す電源装置の電気回路図である。この図において図１と同一構成要素は同一符号を付し説明は省略する。６は制御部を構成するマイコンであり、電流検出器８の検出電流値、電圧検出器９の検出する電圧検出値、ゼロクロス装置１０の検出するゼロクロス信号を入力して、スイッチング素子７のＯＮ／０ＦＦを制御するものである。
【００１４】
電流検出器８はインダクター２及びキャパシター３からなる平滑回路の１次側に設けられ、ダイオードブリッジ１から出力される整流出力の電流値を検出するものであり、例えばＣ．Ｔ．（電流トランス）などが用いられており、この検出した電流に対応する電圧出力の変化はマイクロコンピューター（以下、マイコンという）６のＡ／Ｄ（アナログ／デジタル）入力端子に印加される。マイコン６は所定周期毎（例えば０．１ｍｓｅｃ毎であるが、これに限るものではない）にＡ／Ｄ入力端子に印可された電圧の値をデジタルデータに変換して記憶部に格納する。従って、この記憶部にはこの電圧に対応する電流の瞬時値ｉが記憶される。
【００１５】
電圧検出器９は平滑回路の２次側に設けられ、平滑回路から出力される直流電力の電圧を検出するものであり、例えば抵抗分圧による高インピーダンス回路が用いられている。この分圧された電圧は電流が検出に次いで行われ（実質的にはほぼ同時刻になる）その値は記憶部に格納される。これら格納された電圧の値の最新４００個分（電流の瞬時値の検出周期を０．１ｍｓｅｃとし、５０Ｈｚ交流の２周期分であるが、これに限るものではない）の平均値が電圧値ｅとして制御に用いられる。
【００１６】
ゼロクロス装置１０は電源５から得られる交流電力の電圧が０ｖを交差する時にゼロクロス信号を出力するものであり、例えば交流電圧と接地電圧との大小を比べる比較器である。この比較器の出力がＨ→Ｌ、Ｌ→Ｈに変化した時点がゼロクロス信号に相当する。
【００１７】
スイッチング素子７は、例えばパワートランジスタやパワーＦＥＴなどであり、そのＯＮ／ＯＦＦはマイコン６からのＯＮ／ＯＦＦ信号を電力増幅して行われ、このＯＮ／ＯＦＦは２Ｋｚ程度で繰り返されている。また、この０Ｎデューティを制御することによって、電圧ｅおよび電源電流を制御することができる。
【００１８】
図５はマイコン６の主な動作を示すフローチャートである。この図において、まずステップＳ１でゼロクロス信号の有無を判断する。ゼロクロス信号が判断されたときはステップＳ２でカウンター（ｃｏｕｎｔｅｒ）の値を「０」にする。
【００１９】
次いでステップＳ３で電流ｉ、電圧ｅの検出を行う周期か否かの判断を行い、検出周期の時はステップＳ４へ進み瞬時電流の絶対値ＩｉＩ、及び電圧ｅを検出する。
【００２０】
ステップＳ５では検出された電圧ｅと目標電圧Ｅとの差から目標とする電流値Ｉを求める。検出周期を０．１ｍｓｅｃとすると５０Ｈｚの交流では半周期（１８０度）が１００等分されるので正弦波（ｓｉｎ）の角度を１．８度ずつ進める（ステップＳ６）と目標電流の電気角位置が得られる。従って、その電気角度位置に於ける正弦波の値をＢ倍したものを基準の目標電流値Ｉとすると、目標電圧Ｅと検出電圧ｅとの差分をＡ倍した値でこの目標電流値を補正すれば、出力電流全体が増減し検出電圧が目標電圧に収束する。
【００２１】
尚、このカウンター（ｃｏｕｎｔｅｒ）の値はゼロクロス信号で常にリセットされるので電源の位相と目標電流Ｉの位相とを常に一致させることができる。
【００２２】
ステップＳ７では、目標電流Ｉと検出電流ｉの絶対値の値との大小を比較し、Ｉ＞（ｉの絶対値）の時はステップＳ９へ進みスイッチング素子７のＯＮデューティを大きくし、ステップＳ７の条件を満たさないときはステップＳ８へ進みスイッチング素子７をＯＮデューティを小さくさせる。
【００２３】
スイッチング素子７のＯＮデューティが大きくなることによって、平滑回路に流れる電流が増加する。従って、図２に示す電流波形の電流が流れていないところにも電流が流れるようになり、その電流波形は図６Ｃ（Ａは電圧波形）に示すような正弦波になる。尚、この正弦波の分解能は検出周期を短くすればする程良くなる。
【００２４】
このようにしてスイッチング素子７のＯＮデューティを変えることによって、電源５からは図６Ｃに示すように電圧波形Ａに同期した正弦波状の電流波形（目標電流波形とほぼ等しい）を得ることができる。
【００２５】
電圧検出器９の検出する電圧ｅが目標電圧Ｅより高いときは図６に示す電流波形Ｃの波高値が下がるように目標電流波形の波高値を下げ、また電圧検出器９の検出する電圧ｅが目標電圧Ｅより低いときは図６に示す電流波形Ｃの波高値が上がるように目標電流波形の波高値をあげるものである。
【００２６】
図３のＣ’は図６に示す電流波形Ｃを高調波分解した特性図であり、第３次高調波が６０％から２０％に低下し、第５次高調波が３０％から１０％に低下している。このときの力率は７５％から９５％に向上している。
【００２７】
【発明の効果】
以上のように本発明の電源装置では、スイッチング素子を用いて強制的に電源電流を流して、電源からの電流波形を正弦波に近づけたので、高調波の発生を抑制することができ、他の電気機器への電波障害の発生を抑制できると共に、力率の向上が図れるものである。
【図面の簡単な説明】
【図１】従来の一般的な電源装置を示す電気回路図である。
【図２】図１に示した電源装置を用いた場合の電源電圧及び電流の位相閑係を示す模式図である。
【図３】図２に示した電流波形Ｂを高調波分解した特性図である。
【図４】本発明の実施例を示す電源装置の電気回路図である。
【図５】図４に示したマイコンの主な動作を示すフローチャートである。
【図６】本発明の電源装置を用いた場合の電源電圧及び電流の位相閑係を示す模式図である。
【符号の説明】
１ ダイオードブリッジ
２ インダクター
３ キヤパシター
４ 負荷
５ 電源
６ マイコン
７ スイッチング素子
８ 電流検出器
９ 電圧検出器
１０ ゼロクロス検出装置
【発明の属する技術分野】
本発明は高次高調波の発生を抑制する電源装置に関するものである。
【０００２】
【従来の技術】
従来の一般的な電源装置は図１に示すようなキヤパシター平滑形整流回路（整流用のダイオードブリッジ、インダクター、平滑用のコンデンサを用いて構成）を用いるものであった。
【０００３】
図１において、１は整流用のダイオードブリッジ、２はインダクター（チョークコイル）、３はキヤパシター（平滑用のコンデンサ）、４は負荷、５は交流電力を供給する電源である。
【０００４】
【発明が解決しようとする課題】
このように構成された従来の電源では、整流平滑された後の直流電圧のリップル値を小さく押さえるためにはキヤパシター３をかなり大きくしなければならないが、キヤパシター３を大きくするとダイオードブリッジ１に流れる整流電流の尖頭値が大きくなって力率が低下する問題があった。
【０００５】
また、インダクター２の容量を大きくして、実用に耐えられる程度に通電電流の尖頭値を押さえ、力率を向上させると、インダクター２がきわめて大きなものとなり、実質的に実用には適さなくなってしまう。
【０００６】
従って、現実的には能力面と実用面との中間的な設計となっていた。
【０００７】
図２は図１に示した電源装置を用いた場合の電源電圧及び電流の位相関係を示す模式図である。この図において、Ａは電源電圧波形、Ｂは電源電流波形を示す。このときのカ率はおよそ７６％である。
【０００８】
図３は図２に示した電流波形Ｂを高調波分解した特性図である。この図において、縦軸Ｉｓは各高調毎の電流の実効値、横軸は高調波次数を示している。この例では第３次高調波が６２％、第５次高調波が２４％である。
【０００９】
本発明はこのような問題点を改良し高次高調波の低減を図った電源装置を提供するものである。
【００１２】
本発明は、交流電力から直流電力を生成する電源装置において、交流電力を整流するダイオードと、このダイオードで整流された脈流電圧を平滑するインダクター及びキャパシターからなる平滑回路と、前記キャパシターの両端を電気的に短絡するスイッチング素子と、平滑回路の１次側の瞬時電流値を検出する電流検出器と、前記交流電力のゼロクロスを検出するゼロクロス検出装置と、平滑回路の２次側の瞬時電圧を検出する電圧検出器と、前記電流検出器の検出する瞬時電流がゼロクロス検出装置の検出するゼロクロス信号に同期する電圧と同期した正弦波状の電流値になるように前記スイッチング素子を制御する共に、前記電圧検出器の検出する瞬時電圧が目標電圧になるように、前記電圧と同期した正弦波状の電流値を前記スイッチング素子の ON デューティを変えることにより修正するマイクロコンピュータとを備えたものであり、このような構成を備えることによってゼロクロスを基準にして電源電流を正弦状に近づけて力率を改善し、また目標とする正弦波電流を変えることによって出力電圧を制御することができるものである。
【００１３】
【発明の実施の形態】
図４は本発明の実施例を示す電源装置の電気回路図である。この図において図１と同一構成要素は同一符号を付し説明は省略する。６は制御部を構成するマイコンであり、電流検出器８の検出電流値、電圧検出器９の検出する電圧検出値、ゼロクロス装置１０の検出するゼロクロス信号を入力して、スイッチング素子７のＯＮ／０ＦＦを制御するものである。
【００１４】
電流検出器８はインダクター２及びキャパシター３からなる平滑回路の１次側に設けられ、ダイオードブリッジ１から出力される整流出力の電流値を検出するものであり、例えばＣ．Ｔ．（電流トランス）などが用いられており、この検出した電流に対応する電圧出力の変化はマイクロコンピューター（以下、マイコンという）６のＡ／Ｄ（アナログ／デジタル）入力端子に印加される。マイコン６は所定周期毎（例えば０．１ｍｓｅｃ毎であるが、これに限るものではない）にＡ／Ｄ入力端子に印可された電圧の値をデジタルデータに変換して記憶部に格納する。従って、この記憶部にはこの電圧に対応する電流の瞬時値ｉが記憶される。
【００１５】
電圧検出器９は平滑回路の２次側に設けられ、平滑回路から出力される直流電力の電圧を検出するものであり、例えば抵抗分圧による高インピーダンス回路が用いられている。この分圧された電圧は電流が検出に次いで行われ（実質的にはほぼ同時刻になる）その値は記憶部に格納される。これら格納された電圧の値の最新４００個分（電流の瞬時値の検出周期を０．１ｍｓｅｃとし、５０Ｈｚ交流の２周期分であるが、これに限るものではない）の平均値が電圧値ｅとして制御に用いられる。
【００１６】
ゼロクロス装置１０は電源５から得られる交流電力の電圧が０ｖを交差する時にゼロクロス信号を出力するものであり、例えば交流電圧と接地電圧との大小を比べる比較器である。この比較器の出力がＨ→Ｌ、Ｌ→Ｈに変化した時点がゼロクロス信号に相当する。
【００１７】
スイッチング素子７は、例えばパワートランジスタやパワーＦＥＴなどであり、そのＯＮ／ＯＦＦはマイコン６からのＯＮ／ＯＦＦ信号を電力増幅して行われ、このＯＮ／ＯＦＦは２Ｋｚ程度で繰り返されている。また、この０Ｎデューティを制御することによって、電圧ｅおよび電源電流を制御することができる。
【００１８】
図５はマイコン６の主な動作を示すフローチャートである。この図において、まずステップＳ１でゼロクロス信号の有無を判断する。ゼロクロス信号が判断されたときはステップＳ２でカウンター（ｃｏｕｎｔｅｒ）の値を「０」にする。
【００１９】
次いでステップＳ３で電流ｉ、電圧ｅの検出を行う周期か否かの判断を行い、検出周期の時はステップＳ４へ進み瞬時電流の絶対値ＩｉＩ、及び電圧ｅを検出する。
【００２０】
ステップＳ５では検出された電圧ｅと目標電圧Ｅとの差から目標とする電流値Ｉを求める。検出周期を０．１ｍｓｅｃとすると５０Ｈｚの交流では半周期（１８０度）が１００等分されるので正弦波（ｓｉｎ）の角度を１．８度ずつ進める（ステップＳ６）と目標電流の電気角位置が得られる。従って、その電気角度位置に於ける正弦波の値をＢ倍したものを基準の目標電流値Ｉとすると、目標電圧Ｅと検出電圧ｅとの差分をＡ倍した値でこの目標電流値を補正すれば、出力電流全体が増減し検出電圧が目標電圧に収束する。
【００２１】
尚、このカウンター（ｃｏｕｎｔｅｒ）の値はゼロクロス信号で常にリセットされるので電源の位相と目標電流Ｉの位相とを常に一致させることができる。
【００２２】
ステップＳ７では、目標電流Ｉと検出電流ｉの絶対値の値との大小を比較し、Ｉ＞（ｉの絶対値）の時はステップＳ９へ進みスイッチング素子７のＯＮデューティを大きくし、ステップＳ７の条件を満たさないときはステップＳ８へ進みスイッチング素子７をＯＮデューティを小さくさせる。
【００２３】
スイッチング素子７のＯＮデューティが大きくなることによって、平滑回路に流れる電流が増加する。従って、図２に示す電流波形の電流が流れていないところにも電流が流れるようになり、その電流波形は図６Ｃ（Ａは電圧波形）に示すような正弦波になる。尚、この正弦波の分解能は検出周期を短くすればする程良くなる。
【００２４】
このようにしてスイッチング素子７のＯＮデューティを変えることによって、電源５からは図６Ｃに示すように電圧波形Ａに同期した正弦波状の電流波形（目標電流波形とほぼ等しい）を得ることができる。
【００２５】
電圧検出器９の検出する電圧ｅが目標電圧Ｅより高いときは図６に示す電流波形Ｃの波高値が下がるように目標電流波形の波高値を下げ、また電圧検出器９の検出する電圧ｅが目標電圧Ｅより低いときは図６に示す電流波形Ｃの波高値が上がるように目標電流波形の波高値をあげるものである。
【００２６】
図３のＣ’は図６に示す電流波形Ｃを高調波分解した特性図であり、第３次高調波が６０％から２０％に低下し、第５次高調波が３０％から１０％に低下している。このときの力率は７５％から９５％に向上している。
【００２７】
【発明の効果】
以上のように本発明の電源装置では、スイッチング素子を用いて強制的に電源電流を流して、電源からの電流波形を正弦波に近づけたので、高調波の発生を抑制することができ、他の電気機器への電波障害の発生を抑制できると共に、力率の向上が図れるものである。
【図面の簡単な説明】
【図１】従来の一般的な電源装置を示す電気回路図である。
【図２】図１に示した電源装置を用いた場合の電源電圧及び電流の位相閑係を示す模式図である。
【図３】図２に示した電流波形Ｂを高調波分解した特性図である。
【図４】本発明の実施例を示す電源装置の電気回路図である。
【図５】図４に示したマイコンの主な動作を示すフローチャートである。
【図６】本発明の電源装置を用いた場合の電源電圧及び電流の位相閑係を示す模式図である。
【符号の説明】
１ ダイオードブリッジ
２ インダクター
３ キヤパシター
４ 負荷
５ 電源
６ マイコン
７ スイッチング素子
８ 電流検出器
９ 電圧検出器
１０ ゼロクロス検出装置
Claims (1)
- 交流電力から直流電力を生成する電源装置において、交流電力を整流するダイオードと、このダイオードで整流された脈流電圧を平滑するインダクター及びキャパシターからなる平滑回路と、前記キャパシターの両端を電気的に短絡するスイッチング素子と、平滑回路の１次側の瞬時電流値を検出する電流検出器と、前記交流電力のゼロクロスを検出するゼロクロス検出装置と、平滑回路の２次側の瞬時電圧を検出する電圧検出器と、前記電流検出器の検出する瞬時電流がゼロクロス検出装置の検出するゼロクロス信号に同期する電圧と同期した正弦波状の電流値になるように前記スイッチング素子を制御する共に、前記電圧検出器の検出する瞬時電圧が目標電圧になるように、前記電圧と同期した正弦波状の電流値を前記スイッチング素子の ON デューティを変えることにより修正するマイクロコンピュータとを備えることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24816096A JP3561583B2 (ja) | 1996-06-28 | 1996-09-19 | 電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17028096 | 1996-06-28 | ||
| JP8-170280 | 1996-06-28 | ||
| JP24816096A JP3561583B2 (ja) | 1996-06-28 | 1996-09-19 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075570A JPH1075570A (ja) | 1998-03-17 |
| JP3561583B2 true JP3561583B2 (ja) | 2004-09-02 |
Family
ID=26493316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24816096A Expired - Fee Related JP3561583B2 (ja) | 1996-06-28 | 1996-09-19 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561583B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764387B1 (ko) | 2006-07-03 | 2007-10-05 | 삼성전기주식회사 | 준싱글단 ｐｆｃ 컨버터 |
| CN102422519B (zh) | 2009-05-15 | 2014-05-14 | 株式会社村田制作所 | Pfc变换器 |
-
1996
- 1996-09-19 JP JP24816096A patent/JP3561583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1075570A (ja) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7616455B2 (en) | Power factor correction using current sensing on an output | |
| US7279868B2 (en) | Power factor correction circuits | |
| US9065325B2 (en) | Control circuits for power converters | |
| CN101185044A (zh) | 功率因数校正的数字实现 | |
| JP3530359B2 (ja) | ３相力率改善形コンバータ | |
| JP2001069748A (ja) | 力率改善回路 | |
| JPH1198685A (ja) | 遊技機用電源回路 | |
| JP3561583B2 (ja) | 電源装置 | |
| US11095206B2 (en) | AC-DC converter with boost front end having flat current and active blanking control | |
| JP3367539B2 (ja) | 直流電源装置 | |
| Gangavarapu et al. | Analysis and design of three phase single stage isolated Cuk based PFC converter | |
| JPH08223923A (ja) | 電流モード型スイッチング安定化電源装置 | |
| Burlaka et al. | Development of single-phase high-power factor inverter welding sources | |
| JP2004072866A (ja) | 電源装置 | |
| JP2695152B2 (ja) | 整流電源装置 | |
| JP2784951B2 (ja) | 電源装置 | |
| JP2017163657A (ja) | 電力変換装置 | |
| JP2677738B2 (ja) | スイッチングレギュレータ | |
| JP2646824B2 (ja) | 電源装置 | |
| KR20010062692A (ko) | 평활용 초크 코일 인덕턴스 가변 회로를 가지는 전원 회로 | |
| KR100292489B1 (ko) | 소프트 스위칭 기술을 이용한 역률제어용 승압형 컨버터 | |
| De Paris et al. | Third Harmonic Content Correction Technique for DCM Boost Rectifier | |
| JP3478663B2 (ja) | スイッチング電源 | |
| WO2021070279A1 (ja) | 電力変換装置 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |