JP3501847B2 - Driver circuit for semiconductor test equipment - Google Patents
Driver circuit for semiconductor test equipmentInfo
- Publication number
- JP3501847B2 JP3501847B2 JP13808994A JP13808994A JP3501847B2 JP 3501847 B2 JP3501847 B2 JP 3501847B2 JP 13808994 A JP13808994 A JP 13808994A JP 13808994 A JP13808994 A JP 13808994A JP 3501847 B2 JP3501847 B2 JP 3501847B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- low
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体試験装置に於い
て、消費電力が低減できて、高振幅及び高速化に対応で
きる、半導体試験装置用の低消費電力ドライバ回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low power consumption driver circuit for a semiconductor test device which can reduce power consumption and can cope with high amplitude and high speed in the semiconductor test device.
【0002】[0002]
【従来の技術】従来技術によるドライバ回路は、図3に
示すように、スイッチング回路部11と、出力バッファ回
路12の2つに分かれているため回路段数が多い。また、
その各回路部分には、常時、電流を流している。更に、
当該ドライバ回路が出力する電流分を、スタティック状
態においても、出力部のアイドリング電流として常に流
している。そのために、高振幅及び高速化へのより高い
要求仕様を満足させながら低消費電力化を達成する上で
は、限界が生じてしまうという欠点を有していた。2. Description of the Related Art As shown in FIG. 3, a conventional driver circuit has a large number of circuit stages because it is divided into a switching circuit section 11 and an output buffer circuit 12. Also,
A current is constantly applied to each circuit portion. Furthermore,
Even in the static state, the current component output by the driver circuit is always supplied as the idling current of the output section. Therefore, there is a drawback that a limit occurs in achieving low power consumption while satisfying higher requirements for higher amplitude and higher speed.
【0003】[0003]
【発明が解決しようとする課題】従来技術においては、
より高振幅で高速な動作を行うためには、スイッチング
電圧をより短時間に上昇させ、又は、下降させるため
に、常時、当該ドライバ回路の出力部にアイドリング電
流を流していた。その理由は、素子が有する寄生容量と
か、配線部に生ずる浮遊容量などが存在するために、余
分な電流の吸い込みがあり、スイッチング電圧設定値に
達する立ち上がり時の所要時間をより小さくするため
に、予め、出力部に電流を常時流しておくためである。DISCLOSURE OF THE INVENTION In the prior art,
In order to perform a high-amplitude and high-speed operation, an idling current is constantly supplied to the output section of the driver circuit in order to increase or decrease the switching voltage in a shorter time. The reason is that the parasitic capacitance of the element, stray capacitance generated in the wiring portion, etc. exist, so that an extra current is absorbed and the time required to rise to reach the switching voltage setting value is shortened. This is because the current is always applied to the output unit in advance.
【0004】従って、この従来技術では、電力を多く消
費するので、温度上昇対策のための放熱や冷却が必要で
あるばかりか、当該ドライバ回路全体としての消費電力
を低減し、かつ、ランニングコストの低減を図ることは
困難であった。そこで、従来技術に比較して、格段に消
費電力が低減できて、電源電圧は低く設定することが可
能で、温度上昇対策も簡易で済むドライバ回路を、実現
することを目的とした。Therefore, in this conventional technique, a large amount of power is consumed, so that not only heat dissipation and cooling as a measure against temperature rise are required, but also the power consumption of the driver circuit as a whole is reduced and running cost is reduced. It was difficult to reduce it. Therefore, an object of the present invention is to realize a driver circuit that can significantly reduce power consumption, can be set to a low power supply voltage, and can easily take measures against temperature rise, as compared with the related art.
【0005】[0005]
【課題を解決するための手段】半導体試験用の出力端1
5へハイレベルとローレベルを切り換えて出力するドラ
イバ回路に於いて、電流スイッチにより設定された期
間、出力電流を供給する電流源手段103を設ける。そ
して、当該電流源出力を、与えられた入力電圧3でエミ
ッタフォロワ出力する電圧出力手段(101、102)
を設ける。そして、上記構成により成るハイレベルアン
プ13を具備する。さらに、当該構成により成るローレ
ベルアンプ14をも具備して、半導体試験装置用の低消
費電力ドライバ回路を構成する。Output means 1 for semiconductor test
In the driver circuit for switching between the high level and the low level for outputting to 5, the current source means 103 for supplying the output current for the period set by the current switch is provided. Then, voltage output means (101, 102) for outputting the current source output by the emitter follower with the given input voltage 3
To provide. The high level amplifier 13 having the above configuration is provided. Further, the low level amplifier 14 having the above configuration is also provided to configure a low power consumption driver circuit for a semiconductor test apparatus.
【0006】上記のドライバ回路に、下記を追加しても
良い。当該出力端15の出力電流の増減を検出する検出
手段(104、105、106、107、108)を設
ける。そして、当該検出値に応じて、当該電流源手段1
03の電流値を制御する、フィードバック制御手段10
9を設けて、半導体試験装置用の低消費電力ドライバ回
路を構成する。The following may be added to the above driver circuit. Detection means (104, 105, 106, 107, 108) for detecting an increase / decrease in the output current of the output end 15 is provided. Then, according to the detected value, the current source means 1
Feedback control means 10 for controlling the current value of 03.
9 is provided to configure a low power consumption driver circuit for a semiconductor test device.
【0007】さらに、上記のドライバ回路に、下記を追
加しても良い。当該検出値に応じて、一定の最小の電流
源値を得る、クランプ手段110を設けて、半導体試験
装置用の低消費電力ドライバ回路を構成する。Further, the following may be added to the above driver circuit. Clamping means 110 for obtaining a constant minimum current source value according to the detected value is provided to configure a low power consumption driver circuit for a semiconductor test apparatus.
【0008】[0008]
【実施例】図1に、本発明によるドライバ回路の概念図
を示す。図1に示す当該ドライバ回路は、従来技術のド
ライバ回路構成におけるスイッチング回路部11と出力バ
ッファ回路部12とを1つにまとめ、ハイレベルを出力す
るVHアンプ13と、ローレベルを出力するVLアンプ14とに
分け、ロジック信号によりDH1・5とDH2・6並びにDL
1・7とDL2・8をコントロールして、ハイレベルの出
力とローレベルの出力とを切り換えて出力するものであ
る。1 is a conceptual diagram of a driver circuit according to the present invention. The driver circuit shown in FIG. 1 has a VH amplifier 13 that outputs a high level and a VL amplifier that outputs a low level, in which a switching circuit unit 11 and an output buffer circuit unit 12 in the driver circuit configuration of the prior art are integrated. 14 and divided by logic signal DH1.5 and DH2.6 and DL
By controlling 1.7 and DL2.8, high-level output and low-level output are switched and output.
【0009】(1)VHアンプ13がオフの時、すなわち、VL
アンプ14がローレベルを出力している時の状態において
は、次の動作を行う。
VHアンプ13のQ1がオン、Q2がオフし、I2はQ1に流
れる。
R1には、Q3のエミッタ電位をV1、Q6のエミッタ電
位V2としたとき、(V1−V2)/(R3+R4+R5)の
電流が流れるが、この電流はQ3とQ6とをオフさせない
程度の微少電流であるため、R1による電位は小さく、
例えば0.3V以下程度であり、Q4の電流源はオフする。
そのために、Q5のエミッタとD4のダイオードは、ロ
ーレベルに下げられ、Q5とD4はカットオフし、I3は
流れない。なお、ダイオードD3・301とダイオードD
4・302はそれぞれ、トランジスタQ7・101とト
ランジスタQ5・102に関して、ベースとエミッタの
耐圧(BVEBO)を保護するためのショットキーバリア
ダイオードである。また、ダイオードD5・303とダ
イオードD6・304はそれぞれ、トランジスタQ8・2
01とトランジスタQ13・202に関して、ベースと
エミッタの耐圧(BVEBO)を保護するためのショット
キーバリアダイオードである。(1) When the VH amplifier 13 is off, that is, VL
When the amplifier 14 outputs a low level, the following operation is performed. Q1 of the VH amplifier 13 turns on, Q2 turns off, and I2 flows to Q1. When the emitter potential of Q3 is V1 and the emitter potential of Q6 is V2, a current of (V1-V2) / (R3 + R4 + R5) flows through R1, but this current is a very small current that does not turn off Q3 and Q6. Therefore, the potential due to R1 is small,
For example, it is about 0.3V or less, and the current source of Q4 turns off. Therefore, the emitter of Q5 and the diode of D4 are lowered to the low level, Q5 and D4 are cut off, and I3 does not flow. In addition, diode D3 ・ 301 and diode D
4. 302 is a Schottky barrier diode for protecting the withstand voltage (BVEBO) of the base and the emitter with respect to the transistors Q7 101 and Q5 102, respectively. The diode D5 ・ 303 and the diode D6 ・ 304 are respectively the transistor Q8 ・ 2.
01 and the transistors Q13 and 202 are Schottky barrier diodes for protecting the breakdown voltage (BVEBO) of the base and the emitter.
【0010】(2)次に、VHアンプ13がオンした時、すな
わち、ローレベルからハイレベルに切り換わるときは次
の動作を行う。
VHアンプ13のQ1がオフし、Q2がオンし、I2はQ2か
らR3、Q3、R1に流れる。
I2×R1の電位がQ4のベースに印加され、Q4はオン
してドライバ出力15に電流を流し込み、ドライバ出力電
位を上昇させ始める。この時、VLアンプ14はオフする。
出力電位は、Q5とD4がオンするまで上昇し続けて、
Q5とD4がオンすると、Q4の電流源の電流I6は、Q5と
D4へ流れ、R4とR5とに分流する。
R4へ流れた電流I4は、R1へ流れる電流を減らし、
すなわち、(I2−I4)分の電流となり、Q4の電流源
の電流を減らす。(2) Next, when the VH amplifier 13 is turned on, that is, when the low level is switched to the high level, the following operation is performed. Q1 of the VH amplifier 13 turns off, Q2 turns on, and I2 flows from Q2 to R3, Q3, and R1. The potential of I2 × R1 is applied to the base of Q4, Q4 is turned on, a current flows into the driver output 15, and the driver output potential starts to rise. At this time, the VL amplifier 14 is turned off. The output potential continues to rise until Q5 and D4 turn on,
When Q5 and D4 turn on, the current I6 of the current source of Q4 becomes Q5 and
Flow to D4 and split into R4 and R5. The current I4 flowing to R4 reduces the current flowing to R1,
That is, the current becomes (I2-I4), and the current of the current source of Q4 is reduced.
【0011】上記(2)の及びに記述したのは、フ
ィードバックループ回路が構成されていることを示し、
設定出力電位まで上昇し続けている間、すなわち、遷移
している瞬間だけは抵抗R1に対して、電流I2が全部流
れるが、設定出力電位に達しスタティック状態を検出す
ると、R4を通じフィードバックされ抵抗R1に流れる電
流は減少する。つまり、ローレベルからハイレベルに切
り換わるときのダイナミック電流分は瞬時のみ増加する
がVHアンプ13が、VH・3の設定電位値にセットリングす
れば、当該電流分は減少する。The above (2) and (2) indicate that a feedback loop circuit is constructed,
While the current continues to rise to the set output potential, that is, only at the moment of the transition, the current I2 entirely flows to the resistor R1, but when the set output potential is reached and the static state is detected, the current is fed back through R4 and the resistor R1 The current flowing through it decreases. That is, the dynamic current amount when switching from the low level to the high level increases only momentarily, but when the VH amplifier 13 sets the set potential value of VH · 3, the current amount decreases.
【0012】次に、図2において、本発明のドライバ回
路、図2−2Bが、従来技術のドライバ回路、図2−2
Aに比較して電源電圧を低く設定できる理由を示す。図
2−2Bは、本発明によるドライバ回路であるが、その
回路の構成上、+電源であるPV21及び、−電源であるMV
22共に、従来技術によるものに比して、(2vf・9+VBE
・10)に対応する電圧部分が不必要であるため、その分
だけ電源電圧を低く設定することができる。尚、両方式
共に、必要とされる電圧の振幅は同じである。Next, referring to FIG. 2, the driver circuit of the present invention, FIG. 2-2B, is shown in FIG.
The reason why the power supply voltage can be set lower than A is shown. 2B shows a driver circuit according to the present invention, and in view of the configuration of the circuit, PV21 is a + power source and MV is a − power source.
Both of (22vf ・ 9 + VBE
・ Since the voltage part corresponding to 10) is unnecessary, the power supply voltage can be set lower accordingly. In both methods, the required voltage amplitude is the same.
【0013】[0013]
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。本
発明によるドライバ回路の構成では、ハイレベルを出力
するVHアンプとローレベルを出力とを出力するVLアンプ
とに分け、ロジック信号により、ハイレベルとローレベ
ルの出力を分け、ロジック信号により、ハイレベルとロ
ーレベルの出力を切り換えるドライバ回路としたので、
ローからハイ又はハイからローへの切換時のダイナミッ
ク電流分を除くスタテック状態での消費電力は、全体と
して、従来技術のドライバ回路に比較して、格段に小さ
くすることができた。また、本発明のドライバ回路の構
成としたことで、電源電圧は、従来技術のドライバ回路
に比較して、低く設定することができた。更に、消費電
力の低減により、温度上昇対策も簡易となり、ランニン
グコストの低減が達成できた。Since the present invention is constructed as described above, it has the following effects. In the configuration of the driver circuit according to the present invention, it is divided into a VH amplifier which outputs a high level and a VL amplifier which outputs a low level, an output of high level and a low level is separated by a logic signal, and a high level is output by a logic signal. Since it is a driver circuit that switches between level and low level output,
The power consumption in the static state excluding the dynamic current amount at the time of switching from low to high or from high to low can be significantly reduced as compared with the driver circuit of the related art. Further, by adopting the configuration of the driver circuit of the present invention, the power supply voltage can be set lower than that of the conventional driver circuit. Furthermore, due to the reduction in power consumption, measures against temperature rise are simplified, and the running cost can be reduced.
【図1】本発明の実施例によるドライバ回路の概念図を
示す。FIG. 1 shows a conceptual diagram of a driver circuit according to an embodiment of the present invention.
【図2】本発明及び従来技術のドライバ回路における電
流電圧を説明する概念図を示す。FIG. 2 is a conceptual diagram illustrating a current voltage in a driver circuit according to the present invention and the prior art.
【図3】従来技術によるドライバ回路の概念図を示す。FIG. 3 shows a conceptual diagram of a driver circuit according to the prior art.
1、21 +電源PV 2、22 −電源MV 3 VH 4 VL 5 DH1 6 DH2 7 DL1 8 DL2 9 2vf 10 VBE 11 スイッチング回路 12 出力バッファ回路 13 VHアンプ 14 VLアンプ 15 出力 16 差動アンプA 17 差動アンプB 101 Q7 102 Q5 103 Q4 104 Q3 105 Q6 106 R3 107 R4 108 R5 109 R1 110 D1 201 Q8 202 Q13 203 Q14 204 Q11 205 Q12 206 R6 207 R7 208 R8 209 R9 210 D2 301 D3 302 D4 303 D5 304 D6 1, 21 + power PV 2, 22-Power MV 3 VH 4 VL 5 DH1 6 DH2 7 DL1 8 DL2 9 2vf 10 VBE 11 Switching circuit 12 Output buffer circuit 13 VH amplifier 14 VL amplifier 15 outputs 16 Differential amplifier A 17 Differential amplifier B 101 Q7 102 Q5 103 Q4 104 Q3 105 Q6 106 R3 107 R4 108 R5 109 R1 110 D1 201 Q8 202 Q13 203 Q14 204 Q11 205 Q12 206 R6 207 R7 208 R8 209 R9 210 D2 301 D3 302 D4 303 D5 304 D6
Claims (4)
るハイレベル側の出力電圧を規定する基準電圧となるハ
イレベル基準電圧(VH)と、ドライバ回路の出力端(1
5)へ出力するローレベル側の出力電圧を規定する基準
電圧となるローレベル基準電圧(VL)とを外部から受
け、これに基づいてハイレベル/ローレベルの出力電圧
を規定して出力するコンプリメンタリ構成のドライバ回
路であり、且つ、該ドライバ回路のハイレベル側の出力をオン/オ
フする差動のハイ側差動入力信号(DH)を受け、該ドラ
イバ回路のローレベル側の出力をオン/オフする差動の
ロー側差動入力信号(DL)を受け、該ハイ側/ロー側の
両差動入力信号に基づいてコンプリメンタリ構成のドラ
イバ回路の出力端(15)から ハイレベルとローレベル
を切り換えて出力する半導体試験装置用のドライバ回路
に於いて、ハイレベル側の出力となるソース電流を供給する ハイレ
ベルアンプ(13)とローレベル側の出力となるシンク
電流を供給するローレベルアンプ(14)とを備え、 該ハイレベルアンプはドライバ回路の正電源(PV)及び
負電源(MV)と電流スイッチするPNP型のハイ側出力段
トランジスタ(Q4)と該ハイ側出力段トランジスタを
駆動制御するハイ側前段駆動回路とを備え、 該ハイ側前段駆動回路は該ハイレベル基準電圧(VH)と
該ハイ側差動入力信号(DH)とに基づいて該ハイ側出力
段トランジスタを駆動制御し、ハイレベルの定常電圧出
力時には出力されるハイレベル側の出力電圧を検出し、
前記検出電圧と該ハイレベル基準電圧(VH)との比較に
基づいて所定の出力電圧となるように該ハイ側出力段ト
ランジスタへの駆動電流を制御し、 該ローレベルアンプはドライバ回路の正電源(PV)及び
負電源(MV)と電流スイッチするNPN型のロー側出力段
トランジスタ(Q14)と該ロー側出力段トランジスタ
を駆動制御するロー側前段駆動回路とを備え、 該ロー側前段駆動回路は該ローレベル基準電圧(VL)と
該ロー側差動入力信号(DL)とに基づいて該ロー側出力
段トランジスタを駆動制御し、ローレベルの定 常電圧出
力時には出力されるローレベル側の出力電圧を検出し、
前記検出電圧と該ローレベル基準電圧(VL)との比較に
基づいて所定の出力電圧となるように該ロー側出力段ト
ランジスタへの駆動電流を制御する、 ことを特徴とする半導体試験装置用のドライバ回路。1. The output to the output end (15) of the driver circuit
The reference voltage that regulates the output voltage on the high level side
Level reference voltage (VH) and driver circuit output terminal (1
5) Standard that regulates the output voltage on the low level side that is output to
Externally receives the low-level reference voltage (VL), which is the voltage
Based on this, the high / low level output voltage
Driver with a complementary configuration that specifies and outputs
And the output on the high level side of the driver circuit is turned on / off.
The differential high-side differential input signal (DH)
A differential output that turns the low-level output of the IVA circuit on and off.
The low side differential input signal (DL) is received and the high side / low side
Complementary drive based on both differential input signals
In a driver circuit for a semiconductor test device that switches between a high level and a low level from an output terminal (15) of an inverter circuit, and outputs a high-side output source current, a high-level amplifier (13) and a low- level amplifier Sync that becomes the output on the level side
And a low level amplifier supplies a current (14), the high-level amplifier positive power supply (PV) and a driver circuit
PNP type high-side output stage that switches current with negative power supply (MV)
The transistor (Q4) and the high-side output stage transistor
A high-side front-stage drive circuit that controls driving, and the high-side front-stage drive circuit is connected to the high-level reference voltage (VH).
The high-side output based on the high-side differential input signal (DH)
Drives and controls the stage transistor to output a high level steady voltage.
The output voltage on the high level side that is output when the power is applied is detected,
For comparison between the detection voltage and the high level reference voltage (VH)
Based on the high side output stage
The low level amplifier controls the drive current to the transistor, and the low level amplifier controls the positive power supply (PV) and
NPN type low-side output stage that switches current with negative power supply (MV)
Transistor (Q14) and the low side output stage transistor
A low-side front-stage drive circuit for driving and controlling the low-side reference voltage (VL).
The low side output based on the low side differential input signal (DL)
Controls the driving of the stage transistors, the low level output steady voltage
The output voltage on the low level side that is output when the power is applied is detected,
For comparison between the detection voltage and the low level reference voltage (VL)
Based on the low side output stage
A driver circuit for a semiconductor test device , which controls a drive current to a transistor .
ハイ側出力段トランジスタの出力端の電圧に対応する電
圧と該ハイレベル基準電圧(VH)との両者の電位差を検
出し、第1に立ち上がり遷移時には前記検出で大きな電
位差が検出され、これに基づいて大きな駆動電流を該ハ
イ側出力段トランジスタへ供給し、第2にハイレベルの
定常電圧出力時には前記検出で小さな電位差が検出さ
れ、これに基づいて小さな駆動電流を該ハイ側出力段ト
ランジスタへ供給して所定のハイレベルの定常電圧を出
力し、 請求項1記載のロー側前段駆動回路は該ロー側出力段ト
ランジスタの出力端の電圧に対応する電圧と該ローレベ
ル基準電圧(VL)との両者の電位差を検出し、第1に立
下がり遷移時には前記検出で大きな電位差が検出され、
これに基づいて大きな駆動電流を該ロー側出力段トラン
ジスタへ供給し、第2にローレベルの定常電圧出力時に
は前記検出で小さな電位差が検出され、これに基づいて
小さな駆動電流を該ロー側出力段トランジスタへ供給し
て所定のローレベルの定常電圧を出力する、 ことを特徴
とする半導体試験装置用のドライバ回路。2. The high side front stage drive circuit according to claim 1,
The voltage corresponding to the output voltage of the high-side output stage transistor
Voltage and the high-level reference voltage (VH)
First, at the time of rising transition
A displacement is detected, and a large drive current is
A side output stage transistor, and second
When a steady voltage is output, a small potential difference is detected by the above detection.
Based on this, a small drive current is applied to the high side output stage
Supply a constant high voltage to the transistor
The low side front stage drive circuit according to claim 1,
The voltage corresponding to the voltage at the output of the transistor and the low level
The voltage difference between the reference voltage (VL) and the reference voltage (VL) is detected, and the first
At the time of falling transition, a large potential difference is detected by the detection,
Based on this, a large drive current is applied to the low side output stage transformer.
Second, when the low level steady voltage is output,
Detects a small potential difference in the above detection, and based on this,
Supply a small drive current to the low-side output stage transistor
And outputs a predetermined low-level steady-state voltage . A driver circuit for a semiconductor test device.
N型の第1トランジスタ(Q7)と第1ダイオード(D
3)と定電流源(I1)と差動増幅器(16)とNPN型
の第2トランジスタ(Q3)と第1バイアス電源とPNP
型の第3トランジスタ(Q6)と第2バイアス電源と第
1抵抗(R1)と第2抵抗(R2)と第3抵抗(R3)
と第4抵抗(R4)と第5抵抗(R5)とPNP型の第4
トランジスタ(Q5)と第2ダイオード(D4)とを備
え、 該ハイレベル基準電圧(VH)を第1トランジスタ(Q
7)のベース入力端へ接続し、第1トランジスタ(Q
7)のコレクタ端は正電源(PV)へ接続し、第1トラン
ジスタ(Q7)のエミッタ端は第1ダイオード(D3)
のアノード端へ接続 し、 第1ダイオード(D3)のカソード端は第4トランジス
タ(Q5)のベース入力端と定電流源(I1)の一端へ
接続し、定電流源(I1)の他端は負電源(MV)へ接続
し、 差動増幅器(16)の差動の両入力端は該ハイ側差動入
力信号(DH)に接続し、差動増幅器(16)の電流スイ
ッチする一方の出力端は正電源(PV)へ接続し、差動増
幅器(16)の電流スイッチする他方の出力端は第3抵
抗(R3)の一端と第4抵抗(R4)の一端へ接続し、 第3抵抗(R3)の他端は第2トランジスタ(Q3)の
エミッタ端へ接続し、第4抵抗(R4)の他端は第4ト
ランジスタ(Q5)のコレクタ端と第5抵抗(R5)の
一端へ接続し、 第3トランジスタ(Q6)のエミッタ端は第5抵抗(R
5)の他端へ接続し、第3トランジスタ(Q6)のベー
ス入力端は第2バイアス電源へ接続し、第3トランジス
タ(Q6)のコレクタ端は負電源(MV)へ接続し、 第4トランジスタ(Q5)のエミッタ端は第2ダイオー
ド(D4)のカソード端へ接続し、 該ハイ側出力段トランジスタ(Q4)のコレクタ端は第2
ダイオード(D4)のアノード端へ接続すると共に当該
ドライバ回路のハイレベル側の出力端となり、該ハイ側
出力段トランジスタのエミッタ端は第2抵抗(R2)の
一端へ接続し、該ハイ側出力段トランジスタのベース入
力端は第1抵抗(R1)の一端と第2トランジスタ(Q
3)のコレクタ端へ接続し、 第2抵抗(R2)の他端は正電源(PV)へ接続し、第1
抵抗(R1)の他端は正電源(PV)へ接続し、 第2トランジスタ(Q3)のベース入力端は第1バイア
ス電源へ接続し、 請求項1記載のロー側前段駆動回路は該ハイ側出力段ト
ランジスタ(Q4)と該ハイ側前段駆動回路の回路要素及
び接続に対してコンプリメンタリ構成であって、該ロー
レベル側の出力電圧が出力されるように対応するコンプ
リメンタリ構成の回路要素を備えて該ロー側出力段トラ
ンジスタに接続する、 ことを特徴とする半導体試験装置
用のドライバ回路。3. The high-side front-stage drive circuit according to claim 1, is an NP.
N-type first transistor (Q7) and first diode (D
3), constant current source (I1), differential amplifier (16) and NPN type
Second transistor (Q3), first bias power supply and PNP
Type third transistor (Q6), second bias power supply, and
1st resistance (R1), 2nd resistance (R2) and 3rd resistance (R3)
And 4th resistance (R4) and 5th resistance (R5) and 4th PNP type
Equipped with a transistor (Q5) and a second diode (D4)
The high level reference voltage (VH) is applied to the first transistor (Q
7) Connected to the base input terminal of the first transistor (Q
Connect the collector end of 7) to the positive power supply (PV) and
The emitter end of the transistor (Q7) is the first diode (D3)
Of the first diode (D3) is connected to the anode end of the
To the base input end of the power supply (Q5) and one end of the constant current source (I1)
Connect the other end of the constant current source (I1) to the negative power source (MV)
However, both the differential input terminals of the differential amplifier (16) are connected to the high side differential input terminal.
Connected to the input power signal (DH) to switch the current of the differential amplifier (16).
One output terminal is connected to the positive power supply (PV)
The other output of the width switch (16) that switches current is the third resistor.
One end of the resistor (R3) and one end of the fourth resistor (R4) are connected, and the other end of the third resistor (R3) is connected to the second transistor (Q3).
It is connected to the emitter end and the other end of the fourth resistor (R4) is connected to the fourth transistor.
Of the collector end of the transistor (Q5) and the fifth resistor (R5)
It is connected to one end, and the emitter end of the third transistor (Q6) is connected to the fifth resistor (R
5) is connected to the other end of the third transistor (Q6)
Input terminal is connected to the second bias power supply, and the third transistor
The collector end of the transistor (Q6) is connected to the negative power supply (MV), and the emitter end of the fourth transistor (Q5) is the second diode.
Connected to the cathode end of the high side output stage transistor (Q4)
Connect to the anode end of the diode (D4) and
It becomes the output terminal of the high level side of the driver circuit, and the high side
The emitter end of the output stage transistor has a second resistor (R2)
Connect to one end and connect the base of the high side output stage transistor
The power end is connected to one end of the first resistor (R1) and the second transistor (Q
3) is connected to the collector end, the other end of the second resistor (R2) is connected to the positive power source (PV),
The other end of the resistor (R1) is connected to the positive power supply (PV), and the base input end of the second transistor (Q3) is the first via.
A low side front stage drive circuit according to claim 1 connected to a high side output stage circuit.
The circuit element of the transistor (Q4) and the high side front stage drive circuit
And a complementary configuration for connection and
The corresponding comp so that the output voltage on the level side is output.
The low-side output stage transistor is provided with circuit elements of
A driver circuit for a semiconductor test device , which is connected to a transistor .
いて、該第5抵抗(R5)の両端に発生 する電圧をダイ
オードの順方向電圧でクランプする第3ダイオード(D
1)を並接して備え、請求項3記載のロー側前段駆動回路において、コンプリ
メンタリ構成のハイ側前段駆動回路の該第5抵抗(R
5)に対応するロー側前段駆動回路の第6抵抗(R8)
の両端に第4ダイオード(D2)を並接して備える、こ
とを特徴とする半導体試験装置用のドライバ回路。 4. The high side front stage drive circuit according to claim 3.
And the third diode (D) that clamps the voltage generated across the fifth resistor (R5) with the forward voltage of the diode (D5).
4. The low-side pre-stage drive circuit according to claim 3 , wherein 1) is provided in parallel.
The fifth resistor (R
6th resistor (R8) of the low side front stage drive circuit corresponding to 5)
A fourth diode (D2) is provided in parallel on both ends of the
And a driver circuit for a semiconductor test device.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13808994A JP3501847B2 (en) | 1994-05-27 | 1994-05-27 | Driver circuit for semiconductor test equipment |
KR1019950013408A KR0181307B1 (en) | 1994-05-27 | 1995-05-26 | Driver circuit for semiconductor test system |
US08/451,430 US5654655A (en) | 1994-05-27 | 1995-05-26 | Driver circuit for semiconductor test system |
DE19519624A DE19519624C2 (en) | 1994-05-27 | 1995-05-29 | Driver circuit for a semiconductor test system |
US08/728,831 US5699001A (en) | 1994-05-27 | 1996-10-10 | Driver circuit for semiconductor test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13808994A JP3501847B2 (en) | 1994-05-27 | 1994-05-27 | Driver circuit for semiconductor test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07318618A JPH07318618A (en) | 1995-12-08 |
JP3501847B2 true JP3501847B2 (en) | 2004-03-02 |
Family
ID=15213701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13808994A Expired - Fee Related JP3501847B2 (en) | 1994-05-27 | 1994-05-27 | Driver circuit for semiconductor test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3501847B2 (en) |
-
1994
- 1994-05-27 JP JP13808994A patent/JP3501847B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07318618A (en) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5703451A (en) | Motor driving circuit | |
US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
US5296765A (en) | Driver circuit for sinking current to two supply voltages | |
JP2647014B2 (en) | BiCMOS logic circuit | |
JPH0317713A (en) | Power-transistor driver circuit having improved short-circuit protective function | |
US4833424A (en) | Linear amplifier with transient current boost | |
JP5252055B2 (en) | Load drive device | |
JP3501847B2 (en) | Driver circuit for semiconductor test equipment | |
US7215093B2 (en) | Motor drive circuit and motor drive method that can positively perform a brake operation | |
JP3431545B2 (en) | Power drive circuit | |
US20010009389A1 (en) | Operational amplifier designed to have increased output range | |
EP0504559B1 (en) | Clamping circuit | |
JP4375025B2 (en) | Output circuit and operational amplifier | |
US6052028A (en) | Low power, bipolar, wide bandwidth unity gain buffer | |
EP0574815A1 (en) | Bi-directional load current drive circuit | |
JP3860089B2 (en) | DC stabilized power supply circuit | |
JP2891386B2 (en) | Driver circuit | |
JP3063345B2 (en) | Saturation prevention circuit | |
JP3396233B2 (en) | Output circuit | |
JP2000323977A (en) | Output circuit | |
JP3275778B2 (en) | Overcurrent protection circuit | |
US6297922B1 (en) | Magnetic recording control circuit with current reducers | |
US6185060B1 (en) | Changeover circuit in tape recorder | |
JP3086726B2 (en) | Output circuit | |
JP3671796B2 (en) | Drive device for current control element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |