JP3487581B2 - 電源回路それを用いた表示装置及び電子機器 - Google Patents
電源回路それを用いた表示装置及び電子機器Info
- Publication number
- JP3487581B2 JP3487581B2 JP25497299A JP25497299A JP3487581B2 JP 3487581 B2 JP3487581 B2 JP 3487581B2 JP 25497299 A JP25497299 A JP 25497299A JP 25497299 A JP25497299 A JP 25497299A JP 3487581 B2 JP3487581 B2 JP 3487581B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- boosting
- clock signal
- power supply
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 12
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 6
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 5
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電圧変換効率の向
上及び消費電力の低減を図ると共に、出力電圧を任意に
設定することを可能とするチャージポンプ方式の電源回
路、並びにそれを用いた表示装置及び電子機器に関す
る。
上及び消費電力の低減を図ると共に、出力電圧を任意に
設定することを可能とするチャージポンプ方式の電源回
路、並びにそれを用いた表示装置及び電子機器に関す
る。
【０００２】
【従来の技術】近年、ワープロやパソコンといったＯＡ
機器、画像を扱うＡＶ機器の表示用ディスプレイデバイ
ス、並びに携帯情報端末の情報表示用ディスプレイデバ
イスとして液晶表示装置が多く用いられている。液晶表
示装置を他のディスプレイデバイスと比較して、薄型軽
量で低消費電力といった特徴を備えているためである。
機器、画像を扱うＡＶ機器の表示用ディスプレイデバイ
ス、並びに携帯情報端末の情報表示用ディスプレイデバ
イスとして液晶表示装置が多く用いられている。液晶表
示装置を他のディスプレイデバイスと比較して、薄型軽
量で低消費電力といった特徴を備えているためである。
【０００３】特に、携帯情報端末や携帯電話などの電池
によって電力を供給する電子機器に搭載されるディスプ
レイデバイスには更なる低消費電力化が求められてい
る。それは、これらの電子機器では、ＣＰＵが停止し情
報表示のみが行われている待機状態時における消費電力
のほとんどがディスプレイデバイスによるものである。
つまり、これによって電子機器の使用時間が決定されて
しまう。
によって電力を供給する電子機器に搭載されるディスプ
レイデバイスには更なる低消費電力化が求められてい
る。それは、これらの電子機器では、ＣＰＵが停止し情
報表示のみが行われている待機状態時における消費電力
のほとんどがディスプレイデバイスによるものである。
つまり、これによって電子機器の使用時間が決定されて
しまう。
【０００４】これらの電子機器の多くは、電池を電力供
給源としており、ディスプレイデバイス用の電源として
例えば＋３Ｖ程度の電圧が与えられている。ここで、液
晶表示装置を例にとると、液晶表示装置を駆動するのに
＋２０Ｖ程度の電圧が必要となるため、液晶表示装置の
内部電源回路で電圧を＋３Ｖから＋２０Ｖに昇圧する必
要がある。この電源回路として従来からトランスを用い
た昇圧回路やコンデンサを用いたチャージポンプ式昇圧
回路が用いられる。
給源としており、ディスプレイデバイス用の電源として
例えば＋３Ｖ程度の電圧が与えられている。ここで、液
晶表示装置を例にとると、液晶表示装置を駆動するのに
＋２０Ｖ程度の電圧が必要となるため、液晶表示装置の
内部電源回路で電圧を＋３Ｖから＋２０Ｖに昇圧する必
要がある。この電源回路として従来からトランスを用い
た昇圧回路やコンデンサを用いたチャージポンプ式昇圧
回路が用いられる。
【０００５】しかしながら、トランスを用いた昇圧回路
による場合には、最大で６０％程度の変換効率しか得ら
れず、特に携帯情報端末用の液晶表示装置等は低電流負
荷での変換効率の低いところで使用することになるた
め、適用範囲が限られるといった問題があった。
による場合には、最大で６０％程度の変換効率しか得ら
れず、特に携帯情報端末用の液晶表示装置等は低電流負
荷での変換効率の低いところで使用することになるた
め、適用範囲が限られるといった問題があった。
【０００６】このため、負荷電流が少ない状態で電圧変
換効率の良いチャージポンプ方式の昇圧回路が最近注目
されている。例えば、ＷＯ９６／２１８８０号公報に
は、チャージポンプ方式を採用した液晶表示装置の電源
回路が開示されている（従来例１）。
換効率の良いチャージポンプ方式の昇圧回路が最近注目
されている。例えば、ＷＯ９６／２１８８０号公報に
は、チャージポンプ方式を採用した液晶表示装置の電源
回路が開示されている（従来例１）。
【０００７】一般に、チャージポンプ方式の昇圧回路で
は、コンデンサに充電した電荷を積み上げる方式で昇圧
を行うため、出力電圧が入力電圧の整数倍に固定され
る。このため、例えば液晶表示装置の表示コントラスト
を調整するために昇圧後の電圧を可変とする場合、レギ
ュレータ等を用いて可変抵抗で電圧を調整するといった
方法がとられている。
は、コンデンサに充電した電荷を積み上げる方式で昇圧
を行うため、出力電圧が入力電圧の整数倍に固定され
る。このため、例えば液晶表示装置の表示コントラスト
を調整するために昇圧後の電圧を可変とする場合、レギ
ュレータ等を用いて可変抵抗で電圧を調整するといった
方法がとられている。
【０００８】ここで、チャージポンプ方式を採用した従
来の電源回路について、図８を用いて具体的に説明す
る。
来の電源回路について、図８を用いて具体的に説明す
る。
【０００９】この電源回路８１では、図８に示すよう
に、チャージポンプ方式の昇圧部８２は、昇圧用クロッ
ク信号入力端子８５から昇圧用クロック信号ＣＬＫ８が
入力されると共に外部電源端子８４から入力電圧Ｖｉｎ
が入力され、昇圧電圧Ｖｓｈを出力する。この昇圧部８
２からの昇圧電圧Ｖｓｈが入力されると共に制御電圧用
端子８６から制御電圧Ｖｃｏｎが入力され、電圧制御部
８３が降圧した所望の出力電圧Ｖｏｕｔが出力される。
に、チャージポンプ方式の昇圧部８２は、昇圧用クロッ
ク信号入力端子８５から昇圧用クロック信号ＣＬＫ８が
入力されると共に外部電源端子８４から入力電圧Ｖｉｎ
が入力され、昇圧電圧Ｖｓｈを出力する。この昇圧部８
２からの昇圧電圧Ｖｓｈが入力されると共に制御電圧用
端子８６から制御電圧Ｖｃｏｎが入力され、電圧制御部
８３が降圧した所望の出力電圧Ｖｏｕｔが出力される。
【００１０】より詳しくは、電圧制御部８３は例えば図
９に示す回路構成とすることができ、制御電圧Ｖｃｏｎ
が入力される制御電圧用端子８６と、昇圧部８２からの
昇圧電圧Ｖｓｈが入力される昇圧電圧用端子８８の間
を、抵抗Ｒ９１、Ｒ９２で抵抗分割して得られた分割電
圧Ｖａを、オペアンプＯＰによる電圧フォロワを使って
出力電圧Ｖｏｕｔとして出力している（従来例２）。
９に示す回路構成とすることができ、制御電圧Ｖｃｏｎ
が入力される制御電圧用端子８６と、昇圧部８２からの
昇圧電圧Ｖｓｈが入力される昇圧電圧用端子８８の間
を、抵抗Ｒ９１、Ｒ９２で抵抗分割して得られた分割電
圧Ｖａを、オペアンプＯＰによる電圧フォロワを使って
出力電圧Ｖｏｕｔとして出力している（従来例２）。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た従来例２の方法による場合には、いったんチャージポ
ンプ方式の昇圧回路で昇圧した電位を降圧して用いるた
め、必要な電圧以上に昇圧することになり電力の損失が
生じてしまう。具体的には、図９に示す回路構成による
場合には、昇圧電圧用端子８８から制御電圧用端子８６
へ向かって流れるｉshによる電力｛（Ｖｓｈ−Ｖｃｏ
ｎ）×ｉsh｝と、Ｖｓｈを出力電圧Ｖｏｕｔに降圧する
ための電力｛（Ｖｓｈ−Ｖｏｕｔ）×ｉout｝と、更に
オペアンプの自己消費電力（Ｖｓｈ×ｉop）とが電源回
路の損失として余計に生じることになる。
た従来例２の方法による場合には、いったんチャージポ
ンプ方式の昇圧回路で昇圧した電位を降圧して用いるた
め、必要な電圧以上に昇圧することになり電力の損失が
生じてしまう。具体的には、図９に示す回路構成による
場合には、昇圧電圧用端子８８から制御電圧用端子８６
へ向かって流れるｉshによる電力｛（Ｖｓｈ−Ｖｃｏ
ｎ）×ｉsh｝と、Ｖｓｈを出力電圧Ｖｏｕｔに降圧する
ための電力｛（Ｖｓｈ−Ｖｏｕｔ）×ｉout｝と、更に
オペアンプの自己消費電力（Ｖｓｈ×ｉop）とが電源回
路の損失として余計に生じることになる。
【００１２】一般に、チャージポンプ方式の昇圧回路で
コンデンサのスイッチングに使用されているのは電界効
果トランジスタなどの素子であるが、電力損失の多く
は、この電界効果トランジスタのスイッチング時におけ
る貫通電流により生じている。
コンデンサのスイッチングに使用されているのは電界効
果トランジスタなどの素子であるが、電力損失の多く
は、この電界効果トランジスタのスイッチング時におけ
る貫通電流により生じている。
【００１３】また、チャージポンプ方式の昇圧回路を電
源として用いる場合、その負荷が最大になる場合でも出
力電圧の降下が許容範囲内に収まるように考慮しなけれ
ばならない。この場合の方法として、使用するコンデン
サの容量を大きくするか、又は昇圧用スイッチングクロ
ック信号の周波数を大きくするといった方法がある。
源として用いる場合、その負荷が最大になる場合でも出
力電圧の降下が許容範囲内に収まるように考慮しなけれ
ばならない。この場合の方法として、使用するコンデン
サの容量を大きくするか、又は昇圧用スイッチングクロ
ック信号の周波数を大きくするといった方法がある。
【００１４】しかしながら、コンデンサの容量を大きく
する方法による場合には、低消費電力化と小型化が求め
られる携帯情報端末などでは部品搭載領域の確保が難し
く、コンデンサの大容量化を図るのは困難である。
する方法による場合には、低消費電力化と小型化が求め
られる携帯情報端末などでは部品搭載領域の確保が難し
く、コンデンサの大容量化を図るのは困難である。
【００１５】また、昇圧用スイッチングクロック信号の
周波数を大きくする方法による場合には、スイッチング
時の損失が大きくなり電圧変換効率が低下する。更に
は、重負荷時だけでなく無負荷に近いような軽負荷時に
も同じようにチャージポンプの昇圧動作が行われている
ため、昇圧動作による一定の電力損失も生じてしまうと
いう問題がある。
周波数を大きくする方法による場合には、スイッチング
時の損失が大きくなり電圧変換効率が低下する。更に
は、重負荷時だけでなく無負荷に近いような軽負荷時に
も同じようにチャージポンプの昇圧動作が行われている
ため、昇圧動作による一定の電力損失も生じてしまうと
いう問題がある。
【００１６】本発明は、こうした従来技術の課題を解決
するものであり、電圧変換効率の向上及び消費電力の低
減を図ることができると共に、出力電圧を任意に設定す
ることができるチャージポンプ方式の電源回路、並びに
それを用いた表示装置及び電子機器を提供することを目
的とする。
するものであり、電圧変換効率の向上及び消費電力の低
減を図ることができると共に、出力電圧を任意に設定す
ることができるチャージポンプ方式の電源回路、並びに
それを用いた表示装置及び電子機器を提供することを目
的とする。
【００１７】
【課題を解決するための手段】本発明の電源回路は、入
力される電圧をそれぞれ昇圧させる複数段の昇圧回路を
有し、電源からの入力電圧と動作用クロック信号と昇圧
用クロック信号とが入力され、該動作用クロック信号に
基づいて最終段の昇圧回路を除く各昇圧回路が入力電圧
を昇圧して次段の昇圧回路に出力するとともに、該最終
段の昇圧回路が、該昇圧用クロック信号に基づいて入力
電圧を昇圧して出力するようになった昇圧部と、該昇圧
部における最終段の昇圧回路の出力電圧と、外部から入
力される制御電圧とを比較する比較部と、前記動作用ク
ロックおよび該比較部の出力が入力されており、該比較
部の出力に基づいて、該動作用クロックにより生成され
る前記昇圧用クロックの前記最終段の昇圧回路への供給
および停止を制御する昇圧制御部とを備え、そのことに
より上記目的が達成される。
力される電圧をそれぞれ昇圧させる複数段の昇圧回路を
有し、電源からの入力電圧と動作用クロック信号と昇圧
用クロック信号とが入力され、該動作用クロック信号に
基づいて最終段の昇圧回路を除く各昇圧回路が入力電圧
を昇圧して次段の昇圧回路に出力するとともに、該最終
段の昇圧回路が、該昇圧用クロック信号に基づいて入力
電圧を昇圧して出力するようになった昇圧部と、該昇圧
部における最終段の昇圧回路の出力電圧と、外部から入
力される制御電圧とを比較する比較部と、前記動作用ク
ロックおよび該比較部の出力が入力されており、該比較
部の出力に基づいて、該動作用クロックにより生成され
る前記昇圧用クロックの前記最終段の昇圧回路への供給
および停止を制御する昇圧制御部とを備え、そのことに
より上記目的が達成される。
【００１８】 前記昇圧部における最終段の昇圧回路の
出力電圧を抵抗分割する電圧分割回路を備え、該電圧分
割回路により生成された分割電圧と前記制御電圧とを前
記比較部により比較する構成としてもよい。
出力電圧を抵抗分割する電圧分割回路を備え、該電圧分
割回路により生成された分割電圧と前記制御電圧とを前
記比較部により比較する構成としてもよい。
【００１９】 前記比較部によって、前記制御電圧が前
記分割電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記分割電圧が前記制御
電圧を超えることが検出されると、前記昇圧制御部が前
記昇圧用クロック信号を前記昇圧部に供給することを停
止してもよい。
記分割電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記分割電圧が前記制御
電圧を超えることが検出されると、前記昇圧制御部が前
記昇圧用クロック信号を前記昇圧部に供給することを停
止してもよい。
【００２０】 前記比較部によって、前記分割電圧が前
記制御電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記前記制御電圧が分割
電圧を超えることが検出されると、前記昇圧制御部が前
記昇圧用クロック信号を前記昇圧部に供給することを停
止してもよい。
記制御電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記前記制御電圧が分割
電圧を超えることが検出されると、前記昇圧制御部が前
記昇圧用クロック信号を前記昇圧部に供給することを停
止してもよい。
【００２１】本発明の表示装置が、前記電源回路を用い
てもよい。
てもよい。
【００２２】本発明の他の表示装置が、前記動作用クロ
ック信号として、線順次駆動の走査ラインのシフトクロ
ック信号、又はそれを分周して作成したクロック信号を
用いてもよい。
ック信号として、線順次駆動の走査ラインのシフトクロ
ック信号、又はそれを分周して作成したクロック信号を
用いてもよい。
【００２３】本発明の電子機器が、電源回路を用いても
よい。
よい。
【００２４】以下に、本発明の作用について説明する。
【００２５】上記構成によれば、比較部が昇圧部の出力
電圧と外部から入力される制御電圧とを比較して、その
結果を信号出力し、昇圧制御部が動作用クロック信号に
従って動作し、比較部からの出力信号に基づく昇圧用ク
ロック信号を昇圧部に供給し、昇圧部がこの昇圧用クロ
ック信号に基づいて電源からの入力電圧を所定の出力電
圧に昇圧する。このため、チャージポンプ方式を用いな
がら制御電圧により出力電圧を任意に設定することが可
能となる。また、比較部からの出力信号に基づいて昇圧
制御部が昇圧部の動作を制御し必要以上の昇圧を行わな
いので、負荷特性に対応する最適な昇圧動作を行うこと
が可能となる。従って、電源回路全体の電圧変換効率の
向上及び消費電力の低減を図ることが可能となる。
電圧と外部から入力される制御電圧とを比較して、その
結果を信号出力し、昇圧制御部が動作用クロック信号に
従って動作し、比較部からの出力信号に基づく昇圧用ク
ロック信号を昇圧部に供給し、昇圧部がこの昇圧用クロ
ック信号に基づいて電源からの入力電圧を所定の出力電
圧に昇圧する。このため、チャージポンプ方式を用いな
がら制御電圧により出力電圧を任意に設定することが可
能となる。また、比較部からの出力信号に基づいて昇圧
制御部が昇圧部の動作を制御し必要以上の昇圧を行わな
いので、負荷特性に対応する最適な昇圧動作を行うこと
が可能となる。従って、電源回路全体の電圧変換効率の
向上及び消費電力の低減を図ることが可能となる。
【００２６】また、昇圧部の出力電圧を抵抗分割する電
圧分割回路を備え、この電圧分割回路により生成された
分割電圧と制御電圧とを比較部により比較する構成にす
ると、昇圧部の動作を低い制御電圧により制御すること
が可能となり、電源回路において一層の消費電力の低減
を図ることが可能となる。
圧分割回路を備え、この電圧分割回路により生成された
分割電圧と制御電圧とを比較部により比較する構成にす
ると、昇圧部の動作を低い制御電圧により制御すること
が可能となり、電源回路において一層の消費電力の低減
を図ることが可能となる。
【００２７】また、上記電源回路を表示装置及び電子機
器に用いることによって、表示装置及び電子機器の消費
電力を低減することが可能となり、電池寿命を伸ばし使
用可能な時間を長くすることが可能となる。
器に用いることによって、表示装置及び電子機器の消費
電力を低減することが可能となり、電池寿命を伸ばし使
用可能な時間を長くすることが可能となる。
【００２８】加えて、上記動作用クロック信号として、
線順次駆動の走査ラインのシフトクロック信号、又はそ
れを分周して作成したクロック信号を用いる構成にする
と、クロック信号発生回路を新たに設ける必要がなく、
その分消費電力を低減することが可能となる。
線順次駆動の走査ラインのシフトクロック信号、又はそ
れを分周して作成したクロック信号を用いる構成にする
と、クロック信号発生回路を新たに設ける必要がなく、
その分消費電力を低減することが可能となる。
【００２９】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。
面に基づいて具体的に説明する。
【００３０】（実施形態１）本発明による電源回路１
は、例えば液晶表示装置を駆動するためのものであっ
て、図１に示すように、外部電源入力端子１１から入力
電圧Ｖｉｎが入力されると共に昇圧用クロック信号ＣＬ
ＫＡが入力され、入力電圧Ｖｉｎを所定の出力電圧Ｖｏ
ｕｔに昇圧する昇圧部２と、この昇圧部２の出力電圧Ｖ
ｏｕｔを抵抗分割する電圧分割回路５と、この電圧分割
回路５により生成された分割電圧Ｖｍと制御電圧入力端
子１３からの制御電圧Ｖｃｏｎとを比較して、その結果
を出力信号Ｖｃとして出力する比較部４と、この比較部
４からの出力信号Ｖｃ及び動作用クロック信号ＣＬＫ１
が入力され、昇圧用クロック信号ＣＬＫＡを昇圧部２に
供給する昇圧制御部３とを有する。
は、例えば液晶表示装置を駆動するためのものであっ
て、図１に示すように、外部電源入力端子１１から入力
電圧Ｖｉｎが入力されると共に昇圧用クロック信号ＣＬ
ＫＡが入力され、入力電圧Ｖｉｎを所定の出力電圧Ｖｏ
ｕｔに昇圧する昇圧部２と、この昇圧部２の出力電圧Ｖ
ｏｕｔを抵抗分割する電圧分割回路５と、この電圧分割
回路５により生成された分割電圧Ｖｍと制御電圧入力端
子１３からの制御電圧Ｖｃｏｎとを比較して、その結果
を出力信号Ｖｃとして出力する比較部４と、この比較部
４からの出力信号Ｖｃ及び動作用クロック信号ＣＬＫ１
が入力され、昇圧用クロック信号ＣＬＫＡを昇圧部２に
供給する昇圧制御部３とを有する。
【００３１】ここで、上記の電源回路１の詳細について
の説明をする前に、まずチャージポンプ方式の昇圧回路
による昇圧方法を、図２及び図３を用いて説明する。
の説明をする前に、まずチャージポンプ方式の昇圧回路
による昇圧方法を、図２及び図３を用いて説明する。
【００３２】図２（ａ）は、昇圧回路に用いるスイッチ
部２０を簡略化して示しており、クロック信号ＣＬＫ２
により、スイッチ２１をＨ側端子又はＬ側端子に切り替
えることで、高圧側の電位ＶH又は低圧側の電位ＶLが入
出力端子ＶI/Oに生じる。より具体的には、スイッチ部
２０は例えば図２（ｂ）に示す回路構成とすることがで
き、Ｃ１，Ｃ２は結合コンデンサ、Ｄ１，Ｄ２はダイオ
ード、Ｒ１，Ｒ２は抵抗、Ｑ１，Ｑ２は電界効果トラン
ジスタである。このスイッチ部２０は、ＣＬＫ２端子に
入力される信号が“Ｈｉｇｈ”になったとき電界効果ト
ランジスタＱ１がＯＮし、高圧側の電位ＶHが入出力端
子ＶI/Oに生じる。このとき電界効果トランジスタＱ２
はＯＦＦである。他方、ＣＬＫ２端子に入力される信号
が“Ｌｏｗ”になったとき電界効果トランジスタＱ２が
ＯＮし、低圧側の電位ＶLが入出力端子ＶI/Oに生じる。
このとき電界効果トランジスタＱ１はＯＦＦである。
部２０を簡略化して示しており、クロック信号ＣＬＫ２
により、スイッチ２１をＨ側端子又はＬ側端子に切り替
えることで、高圧側の電位ＶH又は低圧側の電位ＶLが入
出力端子ＶI/Oに生じる。より具体的には、スイッチ部
２０は例えば図２（ｂ）に示す回路構成とすることがで
き、Ｃ１，Ｃ２は結合コンデンサ、Ｄ１，Ｄ２はダイオ
ード、Ｒ１，Ｒ２は抵抗、Ｑ１，Ｑ２は電界効果トラン
ジスタである。このスイッチ部２０は、ＣＬＫ２端子に
入力される信号が“Ｈｉｇｈ”になったとき電界効果ト
ランジスタＱ１がＯＮし、高圧側の電位ＶHが入出力端
子ＶI/Oに生じる。このとき電界効果トランジスタＱ２
はＯＦＦである。他方、ＣＬＫ２端子に入力される信号
が“Ｌｏｗ”になったとき電界効果トランジスタＱ２が
ＯＮし、低圧側の電位ＶLが入出力端子ＶI/Oに生じる。
このとき電界効果トランジスタＱ１はＯＦＦである。
【００３３】図３は、このスイッチ部２０を用いた昇圧
回路３０の構成を示しており、電圧入力端子３１から入
力電圧Ｖｉｎが入力されると共に、昇圧用クロック信号
入力端子３２から昇圧用クロック信号ＣＬＫ３が入力さ
れスイッチング動作を行う高圧側スイッチ部３４及び低
圧側スイッチ部３５と、それらのスイッチ部３４、３５
のスイッチング動作によって切り替えられる昇圧用フラ
イングコンデンサ３６及び出力用コンデンサ３７とを有
し、これらのコンデンサ３６、３７を用いて、入力電圧
Ｖｉｎを昇圧し、出力端子３３に所定の出力電圧Ｖｏｕ
ｔを出力する。
回路３０の構成を示しており、電圧入力端子３１から入
力電圧Ｖｉｎが入力されると共に、昇圧用クロック信号
入力端子３２から昇圧用クロック信号ＣＬＫ３が入力さ
れスイッチング動作を行う高圧側スイッチ部３４及び低
圧側スイッチ部３５と、それらのスイッチ部３４、３５
のスイッチング動作によって切り替えられる昇圧用フラ
イングコンデンサ３６及び出力用コンデンサ３７とを有
し、これらのコンデンサ３６、３７を用いて、入力電圧
Ｖｉｎを昇圧し、出力端子３３に所定の出力電圧Ｖｏｕ
ｔを出力する。
【００３４】より詳しくは、まず、電圧入力端子３１に
入力電圧Ｖｉｎが入力され、昇圧用クロック信号入力端
子３２に“Ｌｏｗ”のＣＬＫ３信号が入力されると、高
圧側スイッチ部３４及び低圧側スイッチ部３５はスイッ
チング動作によりＬ側の端子に接続される。従って、昇
圧用フライングコンデンサ３６には入力電圧Ｖｉｎが印
加され、電荷が蓄えられる。次に、昇圧用クロック信号
入力端子３２に“Ｈｉｇｈ”のＣＬＫ３信号が入力され
ると、高圧側スイッチ部３４及び低圧側スイッチ部３５
はスイッチング動作によりＨ側の端子に接続される。こ
のとき、昇圧用フライングコンデンサ３６と出力用コン
デンサ３７は電気的に接続され、先の動作で昇圧用フラ
イングコンデンサ３６に充電された電荷は出力用コンデ
ンサ３７へ送られる。この動作を繰り返すことによって
昇圧動作が行われ、適正な昇圧用クロック信号ＣＬＫ３
で昇圧動作を繰り返した場合、出力端子３３には出力電
圧Ｖｏｕｔとして入力電圧Ｖｉｎの２倍の電圧が生じ
る。
入力電圧Ｖｉｎが入力され、昇圧用クロック信号入力端
子３２に“Ｌｏｗ”のＣＬＫ３信号が入力されると、高
圧側スイッチ部３４及び低圧側スイッチ部３５はスイッ
チング動作によりＬ側の端子に接続される。従って、昇
圧用フライングコンデンサ３６には入力電圧Ｖｉｎが印
加され、電荷が蓄えられる。次に、昇圧用クロック信号
入力端子３２に“Ｈｉｇｈ”のＣＬＫ３信号が入力され
ると、高圧側スイッチ部３４及び低圧側スイッチ部３５
はスイッチング動作によりＨ側の端子に接続される。こ
のとき、昇圧用フライングコンデンサ３６と出力用コン
デンサ３７は電気的に接続され、先の動作で昇圧用フラ
イングコンデンサ３６に充電された電荷は出力用コンデ
ンサ３７へ送られる。この動作を繰り返すことによって
昇圧動作が行われ、適正な昇圧用クロック信号ＣＬＫ３
で昇圧動作を繰り返した場合、出力端子３３には出力電
圧Ｖｏｕｔとして入力電圧Ｖｉｎの２倍の電圧が生じ
る。
【００３５】次に、図１に示した本発明の電源回路１の
具体的構成を図４〜図６を用いて詳しく説明する。
具体的構成を図４〜図６を用いて詳しく説明する。
【００３６】チャージポンプ方式の昇圧部２は、図４に
示すように、上述した図３の昇圧回路３０と同じ３つの
昇圧回路４１、４２、４３を組み合わせて、入力電圧Ｖ
ｉｎに対し最大で８倍の昇圧を行えるようにしている。
これは、一般に携帯情報端末では入力電圧Ｖｉｎが＋３
Ｖ程度であるのに対し、携帯情報端末に用いられる液晶
表示装置の駆動電圧として＋２０Ｖ程度を必要とするた
めである。昇圧制御部３は、図６に示すようにＡＮＤゲ
ート６１で構成されており、比較部４は、図５に示すよ
うにコンパレータ５１で構成されている。図１に示す抵
抗Ｒｃ、Ｒｓは、昇圧部２からの出力電圧を用いて液晶
駆動用の基準電圧を作成するための分割抵抗であり、こ
こではその抵抗比をＲｃ：Ｒｓ＝１５：１とした。
示すように、上述した図３の昇圧回路３０と同じ３つの
昇圧回路４１、４２、４３を組み合わせて、入力電圧Ｖ
ｉｎに対し最大で８倍の昇圧を行えるようにしている。
これは、一般に携帯情報端末では入力電圧Ｖｉｎが＋３
Ｖ程度であるのに対し、携帯情報端末に用いられる液晶
表示装置の駆動電圧として＋２０Ｖ程度を必要とするた
めである。昇圧制御部３は、図６に示すようにＡＮＤゲ
ート６１で構成されており、比較部４は、図５に示すよ
うにコンパレータ５１で構成されている。図１に示す抵
抗Ｒｃ、Ｒｓは、昇圧部２からの出力電圧を用いて液晶
駆動用の基準電圧を作成するための分割抵抗であり、こ
こではその抵抗比をＲｃ：Ｒｓ＝１５：１とした。
【００３７】まず、昇圧部２の動作を説明する。昇圧動
作としては上述した図３の昇圧回路３０と同様であり、
具体的には、図４に示すように、第１段昇圧回路４１に
は、電圧入力端子４４から入力電圧Ｖｉｎが供給される
と共に、昇圧用クロック信号入力端子４５から昇圧用ク
ロック信号ＣＬＫＡが入力され、高圧側スイッチ部Ｓ１
H及び低圧側スイッチ部Ｓ１Lのスイッチング動作によ
り、昇圧用フライングコンデンサＣＦ１から出力用コン
デンサＣＣ１へ電荷が転送される。ここで、適正な昇圧
用クロック信号ＣＬＫＡにより昇圧動作を繰り返した場
合には、図４に示すＡ点には２×Ｖｉｎの電圧ＶAが生
じる。
作としては上述した図３の昇圧回路３０と同様であり、
具体的には、図４に示すように、第１段昇圧回路４１に
は、電圧入力端子４４から入力電圧Ｖｉｎが供給される
と共に、昇圧用クロック信号入力端子４５から昇圧用ク
ロック信号ＣＬＫＡが入力され、高圧側スイッチ部Ｓ１
H及び低圧側スイッチ部Ｓ１Lのスイッチング動作によ
り、昇圧用フライングコンデンサＣＦ１から出力用コン
デンサＣＣ１へ電荷が転送される。ここで、適正な昇圧
用クロック信号ＣＬＫＡにより昇圧動作を繰り返した場
合には、図４に示すＡ点には２×Ｖｉｎの電圧ＶAが生
じる。
【００３８】次に、第２段昇圧回路４２には、昇圧用ク
ロック信号入力端子４５から昇圧用クロック信号ＣＬＫ
Ａが入力され、高圧側スイッチ部Ｓ２H及び低圧側スイ
ッチ部Ｓ２Lのスイッチング動作により、Ａ点に生じた
電圧が適宜切り替えられることで、昇圧用フライングコ
ンデンサＣＦ２から出力用コンデンサＣＣ２へ電荷が転
送される。ここで、適正な昇圧用クロック信号ＣＬＫＡ
により昇圧動作を繰り返した場合には、図４に示すＢ点
には４×Ｖｉｎの電圧ＶBが生じる。
ロック信号入力端子４５から昇圧用クロック信号ＣＬＫ
Ａが入力され、高圧側スイッチ部Ｓ２H及び低圧側スイ
ッチ部Ｓ２Lのスイッチング動作により、Ａ点に生じた
電圧が適宜切り替えられることで、昇圧用フライングコ
ンデンサＣＦ２から出力用コンデンサＣＣ２へ電荷が転
送される。ここで、適正な昇圧用クロック信号ＣＬＫＡ
により昇圧動作を繰り返した場合には、図４に示すＢ点
には４×Ｖｉｎの電圧ＶBが生じる。
【００３９】次に、第３段昇圧回路４３には、昇圧用ク
ロック信号入力端子４５から昇圧用クロック信号ＣＬＫ
Ａが入力され、高圧側スイッチ部Ｓ３H及び低圧側スイ
ッチ部Ｓ３Lのスイッチング動作により、Ｂ点に生じた
電圧が適宜切り替えられることで、昇圧用フライングコ
ンデンサＣＦ３から出力用コンデンサＣＣ３へ電荷が転
送される。ここで、適正な昇圧用クロック信号ＣＬＫＡ
により昇圧動作を繰り返した場合には、図４に示す電圧
出力端子４６には出力電圧Ｖｏｕｔとして８×Ｖｉｎの
電圧が生じる。このようにして、図１に示す昇圧部２に
よって、入力電圧Ｖｉｎが８倍に昇圧された出力電圧Ｖ
ｏｕｔが得られる。
ロック信号入力端子４５から昇圧用クロック信号ＣＬＫ
Ａが入力され、高圧側スイッチ部Ｓ３H及び低圧側スイ
ッチ部Ｓ３Lのスイッチング動作により、Ｂ点に生じた
電圧が適宜切り替えられることで、昇圧用フライングコ
ンデンサＣＦ３から出力用コンデンサＣＣ３へ電荷が転
送される。ここで、適正な昇圧用クロック信号ＣＬＫＡ
により昇圧動作を繰り返した場合には、図４に示す電圧
出力端子４６には出力電圧Ｖｏｕｔとして８×Ｖｉｎの
電圧が生じる。このようにして、図１に示す昇圧部２に
よって、入力電圧Ｖｉｎが８倍に昇圧された出力電圧Ｖ
ｏｕｔが得られる。
【００４０】次に、比較部４の動作を説明する。この比
較部４は、例えば図５（ａ）で示す回路で構成されてお
り、昇圧部２で昇圧された出力電圧Ｖｏｕｔを抵抗Ｒ
ｃ、Ｒｓにより抵抗分割して得られる分割電圧Ｖｍと、
制御電圧Ｖｃｏｎとが入力され、コンパレータ５１で両
者を比較し、その結果を信号Ｖｃとして出力する。この
コンパレータ５１の動作は、図５（ｂ）の表に示すよう
に、Ｖｃｏｎ＞Ｖｍのとき出力信号Ｖｃは“Ｈｉｇｈ”
となり、Ｖｃｏｎ＜Ｖｍのときは出力信号Ｖｃは“Ｌｏ
ｗ”となる。ここでは周辺回路を省略して示したが、実
際には出力Ｖｃの振れを抑えるため、周辺回路により、
図７（ｄ）にＶｗで示すように、コンパレータ５１にあ
る程度のヒステリシスを持たせている。
較部４は、例えば図５（ａ）で示す回路で構成されてお
り、昇圧部２で昇圧された出力電圧Ｖｏｕｔを抵抗Ｒ
ｃ、Ｒｓにより抵抗分割して得られる分割電圧Ｖｍと、
制御電圧Ｖｃｏｎとが入力され、コンパレータ５１で両
者を比較し、その結果を信号Ｖｃとして出力する。この
コンパレータ５１の動作は、図５（ｂ）の表に示すよう
に、Ｖｃｏｎ＞Ｖｍのとき出力信号Ｖｃは“Ｈｉｇｈ”
となり、Ｖｃｏｎ＜Ｖｍのときは出力信号Ｖｃは“Ｌｏ
ｗ”となる。ここでは周辺回路を省略して示したが、実
際には出力Ｖｃの振れを抑えるため、周辺回路により、
図７（ｄ）にＶｗで示すように、コンパレータ５１にあ
る程度のヒステリシスを持たせている。
【００４１】次に、昇圧制御部３の動作を説明する。こ
の昇圧制御部３は、例えば図６に示すようにＡＮＤゲー
ト６１で構成されており、動作用クロック信号ＣＬＫ１
と比較部４の出力信号ＶｃのＡＮＤをとって昇圧用クロ
ック信号ＣＬＫＡを出力する。尚、ここではＡＮＤゲー
トを例としてあげたが、入力信号の極性等によっては、
ＮＡＮＤ、ＯＲ、ＮＯＲ等の素子を用いてもよい。
の昇圧制御部３は、例えば図６に示すようにＡＮＤゲー
ト６１で構成されており、動作用クロック信号ＣＬＫ１
と比較部４の出力信号ＶｃのＡＮＤをとって昇圧用クロ
ック信号ＣＬＫＡを出力する。尚、ここではＡＮＤゲー
トを例としてあげたが、入力信号の極性等によっては、
ＮＡＮＤ、ＯＲ、ＮＯＲ等の素子を用いてもよい。
【００４２】ここで、上述した各部の動作に従って電源
回路１全体の動作を電源投入時から順に説明する。ま
ず、図１に示す電源回路１に、入力電圧Ｖｉｎ（例えば
＋３Ｖ）、動作用クロック信号ＣＬＫ１（図７（ａ）参
照）、制御電圧Ｖｃｏｎ（例えば＋１Ｖ）が入力された
とする。このとき、昇圧部２は動作していないので出力
電圧Ｖｏｕｔは０Ｖである。よって分割電圧Ｖｍも０Ｖ
である。従って、比較部４は制御電圧Ｖｃｏｎと分割電
圧Ｖｍの電圧比較を行い、Ｖｃｏｎ＞Ｖｍであるので出
力信号Ｖｃとして“Ｈｉｇｈ”信号を出力する。これに
よって動作用クロック信号ＣＬＫ１は昇圧制御部３を通
過して昇圧部２に入力される。これにより昇圧部２は昇
圧動作を開始し、出力電圧Ｖｏｕｔは上昇する。よって
分割電圧Ｖｍも上昇する。分割電圧Ｖｍは制御電圧Ｖｃ
ｏｎの電位（例えば＋１Ｖ）を越えるまで上昇を続け
る。尚、分割電圧Ｖｍは出力電圧Ｖｏｕｔの１／１６の
電圧なので、出力電圧Ｖｏｕｔは＋１６Ｖを越えるまで
上昇を続ける。
回路１全体の動作を電源投入時から順に説明する。ま
ず、図１に示す電源回路１に、入力電圧Ｖｉｎ（例えば
＋３Ｖ）、動作用クロック信号ＣＬＫ１（図７（ａ）参
照）、制御電圧Ｖｃｏｎ（例えば＋１Ｖ）が入力された
とする。このとき、昇圧部２は動作していないので出力
電圧Ｖｏｕｔは０Ｖである。よって分割電圧Ｖｍも０Ｖ
である。従って、比較部４は制御電圧Ｖｃｏｎと分割電
圧Ｖｍの電圧比較を行い、Ｖｃｏｎ＞Ｖｍであるので出
力信号Ｖｃとして“Ｈｉｇｈ”信号を出力する。これに
よって動作用クロック信号ＣＬＫ１は昇圧制御部３を通
過して昇圧部２に入力される。これにより昇圧部２は昇
圧動作を開始し、出力電圧Ｖｏｕｔは上昇する。よって
分割電圧Ｖｍも上昇する。分割電圧Ｖｍは制御電圧Ｖｃ
ｏｎの電位（例えば＋１Ｖ）を越えるまで上昇を続け
る。尚、分割電圧Ｖｍは出力電圧Ｖｏｕｔの１／１６の
電圧なので、出力電圧Ｖｏｕｔは＋１６Ｖを越えるまで
上昇を続ける。
【００４３】次に、Ｖｃｏｎ＜Ｖｍとなったとき、比較
部４の出力信号Ｖｃは“Ｌｏｗ”信号に変わる（図７
（ｂ）参照）。すると動作用クロック信号ＣＬＫ１は昇
圧制御部３でカットされ昇圧部２の動作は停止する。こ
れにより、出力電圧Ｖｏｕｔの上昇は停止し、昇圧部２
の最終段にある図４に示すコンデンサＣＣ３と負荷によ
る放電特性によって出力電圧Ｖｏｕｔは徐々に低下し、
出力電圧Ｖｏｕｔは分割電圧Ｖｍが制御電圧Ｖｃｏｎの
値を下回るまで低下していく。これらの動作を繰り返す
ことによって、分割電圧Ｖｍは、図７（ｄ）に示すよう
に、制御電圧Ｖｃｏｎの値とヒステリシスの幅±（１／
２）Ｖｗの間に収まるように動作する。尚、この電圧Ｖ
ｗは液晶表示に影響が出ないように設定した。また、図
７（ｃ）に示すように、符号Ｓと符号Ｔで示す期間は昇
圧用クロック信号ＣＬＫＡが停止しており昇圧動作が行
われていない。よって、スイッチングによる電力の損失
も発生しない。
部４の出力信号Ｖｃは“Ｌｏｗ”信号に変わる（図７
（ｂ）参照）。すると動作用クロック信号ＣＬＫ１は昇
圧制御部３でカットされ昇圧部２の動作は停止する。こ
れにより、出力電圧Ｖｏｕｔの上昇は停止し、昇圧部２
の最終段にある図４に示すコンデンサＣＣ３と負荷によ
る放電特性によって出力電圧Ｖｏｕｔは徐々に低下し、
出力電圧Ｖｏｕｔは分割電圧Ｖｍが制御電圧Ｖｃｏｎの
値を下回るまで低下していく。これらの動作を繰り返す
ことによって、分割電圧Ｖｍは、図７（ｄ）に示すよう
に、制御電圧Ｖｃｏｎの値とヒステリシスの幅±（１／
２）Ｖｗの間に収まるように動作する。尚、この電圧Ｖ
ｗは液晶表示に影響が出ないように設定した。また、図
７（ｃ）に示すように、符号Ｓと符号Ｔで示す期間は昇
圧用クロック信号ＣＬＫＡが停止しており昇圧動作が行
われていない。よって、スイッチングによる電力の損失
も発生しない。
【００４４】制御電圧Ｖｃｏｎの値を変化させた場合
も、上記と同様にして分割電圧Ｖｍは制御電圧Ｖｃｏｎ
の値とヒステリシスの幅±（１／２）Ｖｗの間に収まる
ように動作する。このため、下記（１）式の関係が常に
成り立ち、出力電圧Ｖｏｕｔには制御電圧Ｖｃｏｎの約
１６倍の電圧が出力される。
も、上記と同様にして分割電圧Ｖｍは制御電圧Ｖｃｏｎ
の値とヒステリシスの幅±（１／２）Ｖｗの間に収まる
ように動作する。このため、下記（１）式の関係が常に
成り立ち、出力電圧Ｖｏｕｔには制御電圧Ｖｃｏｎの約
１６倍の電圧が出力される。
【００４５】
Ｖｃｏｎ＝Ｖｍ＝（１／１６）Ｖｏｕｔ・・・・（１）
つまり、チャージポンプ回路の出力電圧Ｖｏｕｔを可変
とすることができる。また、液晶の表示パターンが変わ
った場合などで負荷が大きくなった場合や逆に負荷が小
さくなった場合にも、同様の動作により上記（１）式の
関係が保たれ、そのときの負荷に応じた昇圧動作が行わ
れるため電力の損失は低減される。
とすることができる。また、液晶の表示パターンが変わ
った場合などで負荷が大きくなった場合や逆に負荷が小
さくなった場合にも、同様の動作により上記（１）式の
関係が保たれ、そのときの負荷に応じた昇圧動作が行わ
れるため電力の損失は低減される。
【００４６】また、比較部４のコンパレータ５１は、自
己消費電流が数μＡオーダーのものを使用し、コンパレ
ータの電源としては例えば＋３Ｖの入力電圧Ｖｉｎを使
用したため、この負荷回路における電力損失は全体の消
費電力の１％以下である。
己消費電流が数μＡオーダーのものを使用し、コンパレ
ータの電源としては例えば＋３Ｖの入力電圧Ｖｉｎを使
用したため、この負荷回路における電力損失は全体の消
費電力の１％以下である。
【００４７】（実施形態２）前記実施形態１では、昇圧
用クロックＣＬＫＡを用いて各段の昇圧回路を同時に制
御した。しかしながら、昇圧回路の一部を制御すること
によっても、本発明を実施することができる。
用クロックＣＬＫＡを用いて各段の昇圧回路を同時に制
御した。しかしながら、昇圧回路の一部を制御すること
によっても、本発明を実施することができる。
【００４８】以下に、実施形態２における電源回路１５
０を図１０を用いて説明する。
０を図１０を用いて説明する。
【００４９】図１０は、実施形態２における電源回路１
５０のブロックを示す図である。電源回路１５０は、昇
圧部１０６と、昇圧制御部１０７と、比較部１０８とを
備えている。実施形態２では、動作用クロック信号ＣＬ
Ｋ１が昇圧制御部１０７だけでなく昇圧部１０６にも入
力されていることが前記実施形態１と異なる。
５０のブロックを示す図である。電源回路１５０は、昇
圧部１０６と、昇圧制御部１０７と、比較部１０８とを
備えている。実施形態２では、動作用クロック信号ＣＬ
Ｋ１が昇圧制御部１０７だけでなく昇圧部１０６にも入
力されていることが前記実施形態１と異なる。
【００５０】図１１は、昇圧部１０６の詳細を示す図で
ある。
ある。
【００５１】昇圧部１０６は、第１段昇圧回路１１１
と、第２段昇圧回路１１２と、第３段昇圧回路１１３と
を備えている。
と、第２段昇圧回路１１２と、第３段昇圧回路１１３と
を備えている。
【００５２】前記実施形態１の昇圧部２では、昇圧用ク
ロック信号ＣＬＫＡが全ての昇圧段に入力されていた
が、実施形態２の昇圧部１０６では、昇圧用クロック信
号ＣＬＫＡが第３段昇圧回路１１３のみに入力されてお
り、第１段昇圧回路１１１と第２段昇圧回路１１２には
動作用クロック信号ＣＬＫ１が入力されている。
ロック信号ＣＬＫＡが全ての昇圧段に入力されていた
が、実施形態２の昇圧部１０６では、昇圧用クロック信
号ＣＬＫＡが第３段昇圧回路１１３のみに入力されてお
り、第１段昇圧回路１１１と第２段昇圧回路１１２には
動作用クロック信号ＣＬＫ１が入力されている。
【００５３】図１２は、動作用クロック信号ＣＬＫ１及
び昇圧用クロック信号ＣＬＫＡなどを示す図である。
び昇圧用クロック信号ＣＬＫＡなどを示す図である。
【００５４】図１２に示すように、動作用クロック信号
ＣＬＫ１は、電源回路１５０が動作している間、停止し
ない信号である。このため、実施形態２の回路構成で
は、第１段昇圧回路１１１と第２段昇圧回路１１２は常
に動作しており、図１１に示す点Ａには２×Ｖｉｎの電
圧が現われ、図１１に示す点Ｂには４×Ｖｉｎが現われ
る。
ＣＬＫ１は、電源回路１５０が動作している間、停止し
ない信号である。このため、実施形態２の回路構成で
は、第１段昇圧回路１１１と第２段昇圧回路１１２は常
に動作しており、図１１に示す点Ａには２×Ｖｉｎの電
圧が現われ、図１１に示す点Ｂには４×Ｖｉｎが現われ
る。
【００５５】また、第３段昇圧回路１１３には、実施形
態１と同様に昇圧用クロックＣＬＫＡが入力されてお
り、間欠昇圧動作はこの第３段昇圧回路でのみで行われ
る。
態１と同様に昇圧用クロックＣＬＫＡが入力されてお
り、間欠昇圧動作はこの第３段昇圧回路でのみで行われ
る。
【００５６】図１０及び図１１に示す回路によって、出
力電圧Ｖｏｕｔの可変範囲は、前記実施形態１の「０Ｖ
〜２４Ｖ」から「１２Ｖ〜２４Ｖ」へと狭くなるという
デメリットがある反面、間欠動作を行う昇圧段が最終段
だけになるので、全ての昇圧段が間欠動作を行う場合に
比べて昇圧動作に伴うリップル電圧の発生が抑えられる
（出力電圧が安定する）というメリットがある。
力電圧Ｖｏｕｔの可変範囲は、前記実施形態１の「０Ｖ
〜２４Ｖ」から「１２Ｖ〜２４Ｖ」へと狭くなるという
デメリットがある反面、間欠動作を行う昇圧段が最終段
だけになるので、全ての昇圧段が間欠動作を行う場合に
比べて昇圧動作に伴うリップル電圧の発生が抑えられる
（出力電圧が安定する）というメリットがある。
【００５７】また、液晶表示素子の駆動電圧は通常１２
Ｖ以上であればよいため、前述のデメリットは事実上問
題とはならない。
Ｖ以上であればよいため、前述のデメリットは事実上問
題とはならない。
【００５８】昇圧動作に伴うリップル電圧の発生を抑え
ることにより、図１０に示すＶｍ電位のリップル電圧も
抑えられるため、前記実施形態１では比較部４にヒステ
リシス特性を持たせていたが、図５に示すヒステリシス
特性を持たない比較部を用いることができる。
ることにより、図１０に示すＶｍ電位のリップル電圧も
抑えられるため、前記実施形態１では比較部４にヒステ
リシス特性を持たせていたが、図５に示すヒステリシス
特性を持たない比較部を用いることができる。
【００５９】上述したように、図１２は、実施形態２の
電源回路１５０の信号の動作波形を示す図である。
電源回路１５０の信号の動作波形を示す図である。
【００６０】前記実施形態１と異なるところは、昇圧用
クロックＣＬＫＡを供給或いは停止させるタイミングを
ＶｃｏｎとＶｍの電位が反転するところで行っているこ
とにある。
クロックＣＬＫＡを供給或いは停止させるタイミングを
ＶｃｏｎとＶｍの電位が反転するところで行っているこ
とにある。
【００６１】ただし、比較部１０８として使用されるコ
ンパレータと、昇圧部１０６のスイッチング素子による
遅延時間ｔの影響でＶｃｏｎ＜Ｖｍになった直後もしば
らく昇圧動作が行われるため、Ｖｍの電位は昇圧用クロ
ックＣＬＫＡが停止するまで上昇し、その後下降に転じ
る。
ンパレータと、昇圧部１０６のスイッチング素子による
遅延時間ｔの影響でＶｃｏｎ＜Ｖｍになった直後もしば
らく昇圧動作が行われるため、Ｖｍの電位は昇圧用クロ
ックＣＬＫＡが停止するまで上昇し、その後下降に転じ
る。
【００６２】同様にＶｃｏｎ＞Ｖｍとなった直後もしば
らくは昇圧動作が行われないため、昇圧用クロックＣＬ
ＫＡが入力されるまで下降し、その後上昇に転じる。
らくは昇圧動作が行われないため、昇圧用クロックＣＬ
ＫＡが入力されるまで下降し、その後上昇に転じる。
【００６３】これらの動作は前記実施形態１では、出力
電圧が本実施例に比べ昇圧動作に伴うリップル電圧の発
生が大きい。これは、全ての昇圧段が同時に動作したり
停止したりするためである。このため、ヒステリシスを
持たせた比較部によってリップル電圧の上限と下限を制
限することが望ましい。しかし本実施例の構成のように
最終の昇圧段だけを間欠動作させることで出力電圧に影
響する昇圧動作によるリップル電圧の発生を抑えること
ができ、比較部１０８の構成を図５のようにヒステリシ
スを持たないものを利用しても安定した出力電圧が得ら
れる。
電圧が本実施例に比べ昇圧動作に伴うリップル電圧の発
生が大きい。これは、全ての昇圧段が同時に動作したり
停止したりするためである。このため、ヒステリシスを
持たせた比較部によってリップル電圧の上限と下限を制
限することが望ましい。しかし本実施例の構成のように
最終の昇圧段だけを間欠動作させることで出力電圧に影
響する昇圧動作によるリップル電圧の発生を抑えること
ができ、比較部１０８の構成を図５のようにヒステリシ
スを持たないものを利用しても安定した出力電圧が得ら
れる。
【００６４】消費電力の観点で見ると、前記実施形態１
では、全ての昇圧段が間欠動作を行っているのに対し、
本実施形態では、第３段の昇圧段のみ間欠動作を行い、
その他の昇圧段が常に動作しているため、消費電力の観
点から本実施形態が不利であるように思われる。しかし
ながら、第２段の昇圧段まででは、昇圧された電圧は液
晶表示（液晶を駆動する）に必要な電圧以下であり、第
２段の昇圧段までが常に動作していることで、第３段の
昇圧段の間欠動作の停止時間が長くなる。このため、昇
圧回路全体で見ると、本実施形態と、第１の実施形態に
は消費電力に大きな差はみられない。
では、全ての昇圧段が間欠動作を行っているのに対し、
本実施形態では、第３段の昇圧段のみ間欠動作を行い、
その他の昇圧段が常に動作しているため、消費電力の観
点から本実施形態が不利であるように思われる。しかし
ながら、第２段の昇圧段まででは、昇圧された電圧は液
晶表示（液晶を駆動する）に必要な電圧以下であり、第
２段の昇圧段までが常に動作していることで、第３段の
昇圧段の間欠動作の停止時間が長くなる。このため、昇
圧回路全体で見ると、本実施形態と、第１の実施形態に
は消費電力に大きな差はみられない。
【００６５】ここでは、便宜上ＶｃｏｎとＶｍの電位差
と周辺の回路動作を添付図面の構成に沿って動作説明を
行った。このため、Ｖｃｏｎ＜Ｖｍで昇圧動作が開始さ
れ、Ｖｃｏｎ＞Ｖｍのとき昇圧動作が停止する。しかし
ながら、比較部及び昇圧制御部の論理構成によっては逆
の構成にしても問題はない。
と周辺の回路動作を添付図面の構成に沿って動作説明を
行った。このため、Ｖｃｏｎ＜Ｖｍで昇圧動作が開始さ
れ、Ｖｃｏｎ＞Ｖｍのとき昇圧動作が停止する。しかし
ながら、比較部及び昇圧制御部の論理構成によっては逆
の構成にしても問題はない。
【００６６】
【発明の効果】以上説明したように、本発明の電源回路
によれば、比較部が昇圧部の出力電圧と外部から入力さ
れる制御電圧とを比較して、その結果を信号出力し、昇
圧制御部が動作用クロック信号に従って動作し、比較部
からの出力信号に基づく昇圧用クロック信号を昇圧部に
供給し、昇圧部が、この昇圧用クロック信号に基づい
て、電源からの入力電圧を所定の出力電圧に昇圧する。
このため、チャージポンプ方式を用いながら制御電圧に
より出力電圧を任意に設定することができる。また、比
較部からの出力信号に基づいて昇圧制御部が昇圧部の動
作を制御し必要以上の昇圧を行わないので、負荷特性に
対応する最適な昇圧動作を行うことができる。従って、
電源回路全体の電圧変換効率の向上及び消費電力の低減
を図ることができる。
によれば、比較部が昇圧部の出力電圧と外部から入力さ
れる制御電圧とを比較して、その結果を信号出力し、昇
圧制御部が動作用クロック信号に従って動作し、比較部
からの出力信号に基づく昇圧用クロック信号を昇圧部に
供給し、昇圧部が、この昇圧用クロック信号に基づい
て、電源からの入力電圧を所定の出力電圧に昇圧する。
このため、チャージポンプ方式を用いながら制御電圧に
より出力電圧を任意に設定することができる。また、比
較部からの出力信号に基づいて昇圧制御部が昇圧部の動
作を制御し必要以上の昇圧を行わないので、負荷特性に
対応する最適な昇圧動作を行うことができる。従って、
電源回路全体の電圧変換効率の向上及び消費電力の低減
を図ることができる。
【００６７】また、昇圧部の出力電圧を抵抗分割する電
圧分割回路を備え、この電圧分割回路により生成された
分割電圧と制御電圧とを比較部により比較する構成にす
ると、昇圧部の動作を低い制御電圧により制御すること
ができ、電源回路において一層の消費電力の低減を図る
ことができる。
圧分割回路を備え、この電圧分割回路により生成された
分割電圧と制御電圧とを比較部により比較する構成にす
ると、昇圧部の動作を低い制御電圧により制御すること
ができ、電源回路において一層の消費電力の低減を図る
ことができる。
【００６８】また、上記電源回路を表示装置及び電子機
器に用いることによって、表示装置及び電子機器の消費
電力を低減することができ、電池寿命を伸ばし使用可能
な時間を長くすることができる。
器に用いることによって、表示装置及び電子機器の消費
電力を低減することができ、電池寿命を伸ばし使用可能
な時間を長くすることができる。
【００６９】加えて、上記動作用クロック信号として、
線順次駆動の走査ラインのシフトクロック信号、又はそ
れを分周して作成したクロック信号を用いる構成にする
と、クロック信号発生回路を新たに設ける必要がなく、
その分消費電力を低減することができる。
線順次駆動の走査ラインのシフトクロック信号、又はそ
れを分周して作成したクロック信号を用いる構成にする
と、クロック信号発生回路を新たに設ける必要がなく、
その分消費電力を低減することができる。
【図１】本発明の電源回路の構成を示すブロック図であ
る。
る。
【図２】本発明の電源回路に用いるスイッチ部を示す図
であって、（ａ）が略図、（ｂ）回路図である。
であって、（ａ）が略図、（ｂ）回路図である。
【図３】チャージポンプ方式の昇圧回路の一例を示す図
である。
である。
【図４】本発明の電源回路における昇圧部の回路例を示
す図である。
す図である。
【図５】本発明の電源回路における比較部を示す図であ
って、（ａ）が回路図、（ｂ）が動作状態を表す表であ
る。
って、（ａ）が回路図、（ｂ）が動作状態を表す表であ
る。
【図６】本発明の電源回路における昇圧制御部の回路例
を示す図である。
を示す図である。
【図７】本発明の電源回路の動作を示すタイムチャート
である。
である。
【図８】従来の電源回路の構成を示すブロック図であ
る。
る。
【図９】従来の電源回路における電圧制御部の回路例を
示す図である。
示す図である。
【図１０】実施形態２における電源回路１５０のブロッ
クを示す図である。
クを示す図である。
【図１１】昇圧部１０６の詳細を示す図である。
【図１２】実施形態２の電源回路１５０の信号の動作波
形を示す図である。
形を示す図である。
１ 電源回路
２ 昇圧部
３ 昇圧制御部
４ 比較部
５ 電圧分割回路
２０ スイッチ部
３０ 昇圧回路
３４、Ｓ１H、Ｓ２H、Ｓ３H 高圧側スイッチ部
３５、Ｓ１L、Ｓ２L、Ｓ３L 低圧側スイッチ部
３６、ＣＦ１、ＣＦ２、ＣＦ３ フライングコンデンサ
３７、ＣＣ１、ＣＣ２、ＣＣ３ 出力用コンデンサ
４１ 第１段昇圧回路
４２ 第２段昇圧回路
４３ 第３段昇圧回路
５１ コンパレータ
６１ ＡＮＤゲート回路
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｃｏｎ 制御電圧
Ｖｍ 分割電圧
Ｖｃ 比較部の出力信号
ＣＬＫ１ 動作用クロック信号
ＣＬＫＡ、ＣＬＫ３ 昇圧用クロック信号
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/07
G02F 1/133
G09G 3/20
G09G 3/36
Claims (7)
- 【請求項１】 入力される電圧をそれぞれ昇圧させる複
数段の昇圧回路を有し、電源からの入力電圧と動作用ク
ロック信号と昇圧用クロック信号とが入力され、該動作
用クロック信号に基づいて最終段の昇圧回路を除く各昇
圧回路が入力電圧を昇圧して次段の昇圧回路に出力する
とともに、該最終段の昇圧回路が、該昇圧用クロック信
号に基づいて入力電圧を昇圧して出力するようになった
昇圧部と、 該昇圧部における最終段の昇圧回路の出力電圧と、外部
から入力される制御電圧とを比較する比較部と、前記動作用クロックおよび該比較部の出力が入力されて
おり、該比較部の出力に基づいて、該動作用クロックに
より生成される前記昇圧用クロックの前記最終段の昇圧
回路への供給および停止を制御する 昇圧制御部とを備え
た電源回路。 - 【請求項２】 前記昇圧部における最終段の昇圧回路の
出力電圧を抵抗分割する電圧分割回路を備え、該電圧分
割回路により生成された分割電圧と前記制御電圧とを前
記比較部により比較する構成とした請求項１に記載の電
源回路。 - 【請求項３】 前記比較部によって、前記制御電圧が前
記分割電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記分割電圧が前記制御電圧を超
えることが検出されると、 前記昇圧制御部が前記昇圧用
クロック信号を前記昇圧部に供給することを停止する、
請求項２に記載の電源回路。 - 【請求項４】 前記比較部によって、前記分割電圧が前
記制御電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、 前記比較部によって、前記前記制御電圧が分割電圧を超
えることが検出されると、前記昇圧制御部が前記昇圧用
クロック信号を前記昇圧部に供給することを停止する、
請求項２に記載の電源回路。 - 【請求項５】 請求項１〜４のうちの１つに記載の電源
回路を用いた表示装置。 - 【請求項６】 前記動作用クロック信号として、線順次
駆動の走査ラインのシフトクロック信号、又はそれを分
周して作成したクロック信号を用いる請求項１〜４うち
の１つに記載の電源回路を用いた表示装置。 - 【請求項７】 請求項１〜４のうちの１つに記載の電源
回路を用いた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25497299A JP3487581B2 (ja) | 1998-09-22 | 1999-09-08 | 電源回路それを用いた表示装置及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874398 | 1998-09-22 | ||
| JP10-268743 | 1998-09-22 | ||
| JP25497299A JP3487581B2 (ja) | 1998-09-22 | 1999-09-08 | 電源回路それを用いた表示装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000166220A JP2000166220A (ja) | 2000-06-16 |
| JP3487581B2 true JP3487581B2 (ja) | 2004-01-19 |
Family
ID=26541951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25497299A Expired - Fee Related JP3487581B2 (ja) | 1998-09-22 | 1999-09-08 | 電源回路それを用いた表示装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487581B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855532B2 (en) | 2006-06-08 | 2010-12-21 | Nec Electronics Corporation | Power supply circuit with control switches to voltage multiplier having same frequency as clock |
| CN105406711A (zh) * | 2015-11-27 | 2016-03-16 | 上海晶丰明源半导体有限公司 | 双路电压转换控制芯片、双路电压转换器和电子式电能表 |
| US9350233B2 (en) | 2013-03-22 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage conversion circuit and switching control circuit |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4212791B2 (ja) | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
| JP4576736B2 (ja) * | 2001-03-28 | 2010-11-10 | セイコーエプソン株式会社 | 電源回路、表示装置および電子機器 |
| KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
| JP4100178B2 (ja) * | 2003-01-24 | 2008-06-11 | ソニー株式会社 | 表示装置 |
| US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| JP4425727B2 (ja) | 2004-02-27 | 2010-03-03 | Ｎｅｃエレクトロニクス株式会社 | 電源回路 |
| KR100604849B1 (ko) | 2004-05-04 | 2006-07-26 | 삼성전자주식회사 | 출력단의 부하의 크기에 따라 전류 구동능력이 가변되는드라이버를 포함하는 ｌｃｄ 드라이버의 차지펌프 회로 |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| JP2007006576A (ja) * | 2005-06-22 | 2007-01-11 | New Japan Radio Co Ltd | 昇圧方法および回路 |
| CN100454736C (zh) * | 2005-08-02 | 2009-01-21 | 蜜蜂工房半导体有限公司 | 电源装置 |
| JP4750530B2 (ja) | 2005-10-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びそれを用いた非接触電子装置 |
| JP4968904B2 (ja) * | 2006-12-08 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 表示パネル駆動装置、表示パネル駆動方法および表示装置 |
| TWI358884B (en) * | 2008-06-13 | 2012-02-21 | Green Solution Tech Co Ltd | Dc/dc converter circuit and charge pump controller |
| US8816659B2 (en) | 2010-08-06 | 2014-08-26 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| EP2346169A3 (en) | 2008-07-18 | 2013-11-20 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9030248B2 (en) | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| US8072409B2 (en) * | 2009-02-25 | 2011-12-06 | Au Optronics Corporation | LCD with common voltage driving circuits |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| US9899916B2 (en) * | 2012-11-13 | 2018-02-20 | Toyota Jidosha Kabushiki Kaisha | Boost converter control apparatus |
| US10084379B2 (en) * | 2012-11-13 | 2018-09-25 | Toyota Jidosha Kabushiki Kaisha | Boost converter control apparatus |
| JP6842271B2 (ja) * | 2016-10-07 | 2021-03-17 | ラピスセミコンダクタ株式会社 | 電源回路及び半導体記憶装置 |
-
1999
- 1999-09-08 JP JP25497299A patent/JP3487581B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855532B2 (en) | 2006-06-08 | 2010-12-21 | Nec Electronics Corporation | Power supply circuit with control switches to voltage multiplier having same frequency as clock |
| US9350233B2 (en) | 2013-03-22 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage conversion circuit and switching control circuit |
| CN105406711A (zh) * | 2015-11-27 | 2016-03-16 | 上海晶丰明源半导体有限公司 | 双路电压转换控制芯片、双路电压转换器和电子式电能表 |
| CN105406711B (zh) * | 2015-11-27 | 2018-06-29 | 上海晶丰明源半导体股份有限公司 | 双路电压转换控制芯片、双路电压转换器和电子式电能表 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000166220A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487581B2 (ja) | 電源回路それを用いた表示装置及び電子機器 | |
| JP3224744B2 (ja) | 降圧型ｄｃ−ｄｃレギュレータ | |
| US7851946B2 (en) | Switching power supply and electronic apparatus employing the same | |
| US6438005B1 (en) | High-efficiency, low noise, inductorless step-down DC/DC converter | |
| US6717458B1 (en) | Method and apparatus for a DC-DC charge pump voltage converter-regulator circuit | |
| JP5214221B2 (ja) | チャージポンプ回路ならびにその制御回路および制御方法 | |
| US20210175805A1 (en) | Regulation Loop Circuit | |
| EP1361649B1 (en) | Dc/dc buck-boost converter | |
| US20090121781A1 (en) | Control circuit and control method for charge pump circuit | |
| JPH10136640A (ja) | スイッチング電圧レギュレータ回路およびスイッチング電圧レギュレータを制御する方法 | |
| US6504349B2 (en) | Pulse width modulated voltage regulation circuit and related methods | |
| JP3829753B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2009017668A (ja) | 昇圧電源回路 | |
| WO2007007539A1 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
| JP2002159169A (ja) | Ｄｃ−ｄｃコンバータ | |
| US11095220B2 (en) | Voltage regulation replica transistors, comparator, ramp signal, and latch circuit | |
| US10284089B2 (en) | Integrated bi-directional driver with modulated signals | |
| US20200161968A1 (en) | Charge pump | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| CN112821762A (zh) | 控制电路及升压电路 | |
| WO2018075686A1 (en) | Bootstrap circuit for dc/dc converter | |
| JP2009124824A (ja) | チャージポンプ回路ならびにその制御回路、制御方法 | |
| US7142041B2 (en) | Controlled active shutdown of charge pump | |
| CN109120149B (zh) | 升压降压电荷泵、电压管理芯片、装置及方法 | |
| JP3384484B2 (ja) | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |