[go: up one dir, main page]

JP3476612B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3476612B2
JP3476612B2 JP33310195A JP33310195A JP3476612B2 JP 3476612 B2 JP3476612 B2 JP 3476612B2 JP 33310195 A JP33310195 A JP 33310195A JP 33310195 A JP33310195 A JP 33310195A JP 3476612 B2 JP3476612 B2 JP 3476612B2
Authority
JP
Japan
Prior art keywords
resistor
semiconductor device
circuit pattern
layer
signal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33310195A
Other languages
English (en)
Other versions
JPH09172140A (ja
Inventor
健一 金澤
規由 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33310195A priority Critical patent/JP3476612B2/ja
Priority to US08/691,318 priority patent/US5767579A/en
Priority to DE69626371T priority patent/DE69626371T2/de
Priority to EP96113105A priority patent/EP0780899B1/en
Publication of JPH09172140A publication Critical patent/JPH09172140A/ja
Application granted granted Critical
Publication of JP3476612B2 publication Critical patent/JP3476612B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はモジュール化された
半導体装置に関し、特に内部に有するスイッチング素子
にゲート抵抗が付加された半導体装置に関する。
【０００２】
【従来の技術】図１３は、モジュール化された従来の電
力用半導体装置の構成を説明するための概略図であり、
図１４は図１３のＡＡ線における矢視断面図である。図
１３および図１４において、導体箔で所定の回路パター
ンが形成された絶縁基板２上に、スイッチング素子Ｔ１
〜Ｔ３が搭載されている。絶縁基板２上には、大きな２
つの導体箔パターン２１および２２と、比較的小さな導
体箔パターン２３、２４、２５が形成され、スイッチン
グ素子Ｔ１〜Ｔ３は導体箔パターン２１上に一列に搭載
されている。なお、絶縁基板２はスイッチング素子Ｔ１
〜Ｔ３が動作時に発する熱を放熱するための放熱板１の
上面に搭載されている。
【０００３】また、放熱板１の上面には絶縁基板２を取
り囲むように箱状の樹脂ケース３が搭載されている。樹
脂ケース３はその側壁内部に埋め込まれた主電極板Ｍ１
およびＭ２、信号端子板Ｓ１を有している。
【０００４】主電極板Ｍ１およびＭ２、信号端子板Ｓ１
はそのほとんどの部分が樹脂ケース３の側壁内部に埋め
込まれており、樹脂ケース１上に突出する部分と、ケー
ス内側の端子台Ｎ１、Ｎ２、Ｐ１となる部分だけが露出
している。
【０００５】端子台Ｎ１は主電極板Ｍ１の一方の端部で
あり、端子台Ｎ２は主電極板Ｍ２の一方の端部であり、
端子台Ｐ１は信号端子板Ｓ１の一方の端部である。そし
て、端子台Ｎ１は導体箔パターン２１に電気的に接続さ
れ、端子台Ｎ２にはスイッチング素子Ｔ１〜Ｔ３が電気
的に接続されている。そして、スイッチング素子Ｔ１〜
Ｔ３の制御電極（後に説明）は、それぞれ導体箔パター
ン２３〜２５に電気的に接続され、導体箔パターン２３
〜２５はそれぞれ抵抗体Ｒ１〜Ｒ３を介して導体箔パタ
ーン２２に電気的に接続されている。なお、端子板と導
体箔パターン間、スイッチング素子と端子板間の電気的
接続は、ワイヤ線（ボンディングワイヤ）ＷＬによって
なされている。
【０００６】図１５に、従来の半導体装置の回路構成を
示す。図１５においてスイッチング素子Ｔ１〜Ｔ３（こ
こではＩＧＢＴ：Insulated Gate Bipolar Transisto
r）が並列に接続されている。スイッチング素子Ｔ１〜
Ｔ３のコレクタ電極は主電極板Ｍ１に接続され、スイッ
チング素子Ｔ１〜Ｔ３のエミッタ電極は主電極板Ｍ２に
接続されている。そして、スイッチング素子Ｔ１〜Ｔ３
のゲート電極は、それぞれ抵抗体Ｒ１〜Ｒ３を介して信
号端子板Ｓ１に接続されている。
【０００７】図１５から理解されるように、抵抗体Ｒ１
〜Ｒ３はスイッチング素子Ｔ１〜Ｔ３のゲート抵抗であ
り、スイッチング素子Ｔ１〜Ｔ３のオン・オフ制御を行
う上で、スイッチング素子Ｔ１〜Ｔ３のゲート電流を均
一にする効果がある。すなわち、スイッチング素子Ｔ１
〜Ｔ３のそれぞれのゲートまでの配線経路は、レイアウ
トの都合上すべて同じ長さにできない場合がある。その
場合、スイッチング素子Ｔ１〜Ｔ３のそれぞれのゲート
には異なった値の配線抵抗が接続されることになり、ゲ
ートを制御するためのゲート信号の電圧が異なって、ス
イッチング素子Ｔ１〜Ｔ３のゲート電流が均一に流れな
くなる。そこで、スイッチング素子Ｔ１〜Ｔ３のそれぞ
れの配線抵抗よりも十分大きい抵抗を付加することで配
線抵抗の差異を解消し、ゲート電流を均一にするための
抵抗が抵抗体Ｒ１〜Ｒ３であり、スイッチング素子Ｔ１
〜Ｔ３のゲート電流を均一にするという意味で、バラン
ス抵抗と呼ばれる。
【０００８】ここで、従来の抵抗体Ｒ１〜Ｒ３の構造に
ついて説明するため、図１３に示す“Ｂ”部分の詳細図
を図１６に示す。図１６において（ａ）に平面図を、
（ｂ）にＢＢ線における矢視断面図を示す。図１６に示
すように、従来の抵抗体Ｒ２（Ｒ１、Ｒ３も同様）は、
絶縁体板ＩＳと、当該絶縁体板ＩＳの上主面中央部に選
択的に形成された薄膜の抵抗層ＲＳと、抵抗層ＲＳの向
かい合う一対の端縁部に係合する薄膜の導体層ＣＳ１お
よびＣＳ２とを有していた。また、抵抗層ＲＳの上部に
は、水分の浸入防止や、外力による破損を防止するため
の保護膜ＰＳを有していた。
【０００９】導体層ＣＳ１およびＣＳ２は、抵抗層ＲＳ
の向かい合う一対の端縁部のそれぞれから反対方向に延
在し、絶縁体板ＩＳの向かい合う一対の側面および下主
面にかけて形成されている。絶縁体板ＩＳの下主面にお
いては導体層ＣＳ１およびＣＳ２は端縁部のみに形成さ
れているだけであり、互いに接触してはいない。
【００１０】そして、抵抗層ＲＳが形成されていない面
（すなわち下主面）を下にして、導体層ＣＳ１およびＣ
Ｓ２がそれぞれ導体箔パターン２２および導体箔パター
ン２４に接触するようにして接合すると、抵抗層ＲＳに
は導体層ＣＳ１およびＣＳ２を介して電流が流れること
になる。
【００１１】なお、導体層ＣＳ１およびＣＳ２には直接
にはワイヤ線ＷＬをボンディングできなかったので、導
体箔パターン２４にスイッチング素子Ｔ２からのワイヤ
線ＷＬをボンディングする構成となっている。すなわ
ち、電気的に独立した導体箔パターン間に渡って載置す
るという抵抗体の構造は、直接にワイヤ線をボンディン
グできない抵抗体の構造に起因しており、導体箔パター
ン２４はワイヤボンディングのための構成であった。
【００１２】
【発明が解決しようとする課題】以上説明したように従
来の電力用半導体装置においては、並列に接続されたス
イッチング素子Ｔ１〜Ｔ３を均一に動作させるために、
スイッチング素子Ｔ１〜Ｔ３のそれぞれに抵抗体Ｒ１〜
Ｒ３を付加していた。その抵抗体には直接にワイヤ線を
ボンディングできず、電気的に独立した導体箔パターン
間に渡して使用する構造となっていた。従って、抵抗体
Ｒ１〜Ｒ３を付加するためには、スイッチング素子Ｔ１
〜Ｔ３のゲート電極からのワイヤ線ＷＬをボンディング
するための専用の導体箔パターンが必要であった。
【００１３】従って、装置のレイアウト設計において制
約が多く、また、ワイヤボンディング専用の導体箔パタ
ーンを作り込むので絶縁基板上の回路パターンが複雑
化、大型化して装置全体を小型化できないという問題が
あった。
【００１４】本発明は上記のような問題点を解消するた
めになされたもので、直接にワイヤ線をボンディングで
きる抵抗体を用いることで小型化された半導体装置を提
供する。
【００１５】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置は、基台と、その底面部に前記基台を配
置する箱状の電気絶縁性の樹脂ケースと、所定の回路パ
ターンを有し前記基台上に設けられた回路基板と、前記
回路基板上に設けられた少なくとも１のスイッチング素
子と、前記少なくとも１のスイッチング素子の制御電極
に与えられる制御信号の導入部となる信号端子板と、前
記制御電極と前記信号端子板の間に電気的に介挿される
抵抗体とを備える半導体装置において、前記抵抗体が、
絶縁体板と、前記絶縁体板の一方の主面側に選択的に設
けられた金属薄膜の抵抗層と、前記絶縁体板の一方の主
面側のみに設けられ前記抵抗層に接続されて当該抵抗層
の一方の電流入出力部となる第１の電極層と、前記絶縁
体板の一方の主面側から他方の主面側にかけて設けら
れ、前記抵抗層に接続されて当該抵抗層の他方の電流入
出力部となる第２の電極層とを有し、前記制御電極と前
記抵抗体との電気的な接続は、前記制御電極と前記第１
の電極層間に直接にワイヤ線をボンディングして行われ
る。
【００１６】本発明に係る請求項２記載の半導体装置
は、前記回路基板の前記所定の回路パターンが、前記少
なくとも１のスイッチング素子を搭載する第１の回路パ
ターンと、前記抵抗体を搭載する第２の回路パターンと
を有し、前記抵抗体は、前記第２の電極層を前記第２の
回路パターン上に接合することで前記第２の回路パター
ン上に搭載され、前記信号端子板と前記第２の回路パタ
ーンとを電気的に接続することで、前記抵抗体が前記制
御電極と前記信号端子板の間に電気的に介挿されてい
る。
【００１７】本発明に係る請求項３記載の半導体装置
は、前記回路基板とは独立して設けられ、前記抵抗体を
搭載するための抵抗体用回路パターンを有する抵抗体搭
載基板をさらに備え、前記抵抗体は、前記第２の電極層
を前記抵抗体用回路パターン上に接合することで前記抵
抗体用回路パターン上に搭載され、前記信号端子板と前
記抵抗体用回路パターンとを電気的に接続することで、
前記抵抗体が前記制御電極と前記信号端子板の間に電気
的に介挿されている。
【００１８】本発明に係る請求項４記載の半導体装置
は、前記信号端子板は、一方端が前記樹脂ケースの上面
から外部へ突出し、他方端が前記樹脂ケース内側におい
て端子台となった構成を有し、前記抵抗体は、前記第２
の電極層を前記端子台上に接合することで前記制御電極
と前記信号端子板の間に電気的に介挿されている。
【００１９】本発明に係る請求項５記載の半導体装置
は、前記抵抗体の前記第１の電極層が、前記絶縁体板の
一方の主面に直接に接するとともに、前記抵抗層に直接
に接続するように設けられた第１の導体層と、前記第１
の導体層上に設けられ、ワイヤボンディングが可能に形
成された第２の導体層とを有している。
【００２０】
【発明の実施の形態】
＜実施の形態１＞図１に本発明に係る半導体装置の実施
の形態１として、モジュール化された電力用半導体装置
１００の概略図を示す。また、図２に図１のＡＡ線にお
ける矢視断面図を示す。なお、実際の装置では、主電極
板の形状および配置状態、回路パターンやスイッチング
素子の配置状態はさらに複雑であるが、簡単化のため単
純な構成としている。また、装置内部に充填された樹
脂、および密閉のための蓋などは省略する。
【００２１】図１および図２において、導体箔で所定の
回路パターンが形成された回路基板である絶縁基板２０
上に、スイッチング素子Ｔ１〜Ｔ３および抵抗体Ｒ１０
〜Ｒ３０が搭載されている。絶縁基板２０上には、導体
箔パターン２０１および２０２が設けられ、スイッチン
グ素子Ｔ１〜Ｔ３は導体箔パターン２０１上に搭載さ
れ、抵抗体Ｒ１０〜Ｒ３０は導体箔パターン２０１上に
搭載されている。なお、絶縁基板２０はスイッチング素
子Ｔ１〜Ｔ３が動作時に発する熱を放熱するための放熱
板１の上面に搭載されている。
【００２２】また、放熱板１の上面には絶縁基板２０を
取り囲むように箱状の樹脂ケース３が搭載されている。
樹脂ケース３はその側壁内部に埋め込まれた主電極板Ｍ
１およびＭ２、信号端子板Ｓ１を有している。
【００２３】主電極板Ｍ１およびＭ２、信号端子板Ｓ１
はそのほとんどの部分が樹脂ケース３の側壁内部に埋め
込まれており、樹脂ケース１上に突出する部分と、ケー
ス内側の端子台Ｎ１、Ｎ２、Ｐ１となる部分だけが露出
している。
【００２４】端子台Ｎ１は主電極板Ｍ１の一方の端部で
あり、端子台Ｎ２は主電極板Ｍ２の一方の端部であり、
端子台Ｐ１は信号端子板Ｓ１の一方の端部である。そし
て、端子台Ｎ１は導体箔パターン２０１に電気的に接続
され、端子台Ｎ２にはスイッチング素子Ｔ１〜Ｔ３が接
続されている。なお、導体箔パターン２０１とスイッチ
ング素子Ｔ１〜Ｔ３の電気的な接続については、本発明
との関係が薄いので省略する。そして、スイッチング素
子Ｔ１〜Ｔ３の制御電極（後に説明）は、それぞれ抵抗
体Ｒ１０〜Ｒ３０にワイヤ線ＷＬにより電気的に接続さ
れている。また、端子板と導体箔パターン間、スイッチ
ング素子と端子板間の電気的接続は、ワイヤ線ＷＬによ
ってなされている。
【００２５】なお、電力用半導体装置１００の回路構成
は、図１５を用いて説明した従来の電力用半導体装置と
ほぼ同様であり、異なるのは、図１５における抵抗体Ｒ
１〜Ｒ３が、抵抗体Ｒ１０〜Ｒ３０となるだけであり、
図示は省略する。
【００２６】抵抗体Ｒ１０〜Ｒ３０はスイッチング素子
Ｔ１〜Ｔ３のゲート抵抗であり、スイッチング素子Ｔ１
〜Ｔ３のオン・オフ制御を行う上で、スイッチング素子
Ｔ１〜Ｔ３のゲート電流を均一にする効果がある。すな
わち、スイッチング素子Ｔ１〜Ｔ３のそれぞれのゲート
までの配線経路は、レイアウトの都合上すべて同じ長さ
にできない場合がある。その場合、スイッチング素子Ｔ
１〜Ｔ３のそれぞれのゲートには異なった値の配線抵抗
が接続されることになり、ゲートを制御するためのゲー
ト信号の電圧が異なって、スイッチング素子Ｔ１〜Ｔ３
のゲート電流が均一に流れなくなる。そこで、スイッチ
ング素子Ｔ１〜Ｔ３のそれぞれの配線抵抗を補正して、
均一にするための抵抗が抵抗体Ｒ０１〜Ｒ３０であり、
スイッチング素子Ｔ１〜Ｔ３のゲート電流を均一にする
という意味でバランス抵抗と呼ばれる。
【００２７】ここで、抵抗体Ｒ１０の詳細を図３に示す
斜視図を用いて説明する。図３において、抵抗体Ｒ１０
（Ｒ２０、Ｒ３０も同様）は、絶縁体板１０と、当該絶
縁体板１０の上主面に選択的に形成された金属薄膜の抵
抗層１１と、抵抗層１１の向かい合う一対の端縁部に係
合する薄膜の電極層１２および１３と、電極層１２およ
び１３の上面に形成された表面電極層１４および１５と
を有している。また、抵抗層１０の上部には、水分の浸
入防止や、外力による破損を防止するための保護膜１６
を有している。
【００２８】抵抗層１１は厚さ１０〜２０μｍ程度の金
属薄膜で形成され、その材質は、スイッチング素子Ｔ１
〜Ｔ３の動作時の発熱により、半導体装置内の温度が上
昇（室温程度から１２０〜１３０℃程度まで）した場合
にも抵抗値が変化しないような合金膜や、金属酸化膜、
アモルファス金属膜などが使用される。
【００２９】電極層１２および１３は、抵抗層１１の向
かい合う一対の端縁部の下部からそれぞれ反対方向に延
在し、それぞれ絶縁体板１０の端部まで形成されてい
る。そして表面電極層１４は電極層１２の端部まで形成
され、表面電極層１５は、電極層１３の端縁部から絶縁
体板１０の向かい合う一対の側面の一方面上および、絶
縁体板１０の下主面全体にかけて形成されている。な
お、電極層１２および１３には、抵抗値が小さく（抵抗
層１１に比べて十分小さく）、絶縁体板１０の材質、例
えばアルミナセラミックス（Ａｌ2Ｏ3）との密着性が良
好な材質、例えば銀とパラジウムの合金の薄膜が選ば
れ、表面電極層１４はワイヤボンディングが可能となる
ような材質、例えばニッケルが選ばれ、ボンディングツ
ールが接触できるだけの十分な面積が得られるように形
成されている。なお、表面電極層１４および電極層１２
は抵抗層１１の一方の電流入力または出力部（以後一方
の電流入出力部と呼称）となるので、両者を合わせて第
１の電極層と呼ぶこともできる。同様に、表面電極層１
３および電極層１５は抵抗層１１の他方の電流入力また
は出力部（以後他方の入出力部と呼称）となるので、両
者を合わせて第２の電極層と呼ぶこともできる。ここ
で、一方の電流入出力部、他方の入出力部とは、電流が
双方向に流れると言う意味で用いているが、電流の入力
部としてだけ使用する場合、電流の出力部としてだけ使
用する場合、すなわち抵抗体に電流を一方向にだけしか
流さないような場合も含んでいる。
【００３０】そして、抵抗層１１が形成されていない面
を下にして、表面電極層１５を導体箔パターン２０２に
接合（接合方法は一般的には半田付けであるが、場所に
よっては導電性接着材などを使用）し、表面電極層１４
上にワイヤ線ＷＬをボンディングすると、導体箔パター
ン２０２から表面電極層１５、電極層１３、抵抗層１
１、電極層１２、表面電極層１４、ワイヤ線ＷＬの経路
（反対の経路でも可）で電流を流すことができる。
【００３１】なお、絶縁体板１０の材質としてはアルミ
ナセラミックス（Ａｌ2Ｏ3）だけでなく、窒化アルミセ
ラミックスなどを使用しても良い。
【００３２】このように、本発明に係る電力用半導体装
置１００によれば、ワイヤ線のボンディングが可能で、
電流を上面側から下面側、あるいはその逆に流すことが
可能な抵抗体Ｒ１０〜Ｒ３０を導体箔パターン２０２上
に接合するので、従来のようにワイヤボンディングのた
めの電気的に独立した導体箔パターンを形成する必要が
なく、絶縁基板２０上の回路パターンを簡単化でき、抵
抗体Ｒ１０〜Ｒ３０の配置の自由度が増すとともに、絶
縁基板２０の面積が小さくなって、装置全体を小型化す
ることができる。
【００３３】例えば、図１と図１３との比較において
は、導体箔パターン２３〜２５が不要になるので、図１
の導体箔パターン２０１と２０２との間隔は、図１３の
導体箔パターン２１と２２との間隔に比べて狭くなって
いる。その分だけ絶縁基板２０の面積は小さくなり、装
置全体も小さくなっている。
【００３４】＜実施の形態２＞以上説明した電力用半導
体装置１００では、スイッチング素子Ｔ１には抵抗体Ｒ
１０、スイッチング素子Ｔ２には抵抗体Ｒ２０、スイッ
チング素子Ｔ３には抵抗体Ｒ３０が付加されている構成
を示したが、１つのスイッチング素子に複数の抵抗体を
付加しても良い。
【００３５】図４に、本発明に係る半導体装置の実施の
形態２として、電力用半導体装置２００の概略図を示
す。なお、図４において、図１に示す電力用半導体装置
１００と同一の構成については同一の符号を付し、重複
する説明は省略する。
【００３６】図４において、導体箔パターン２０１上に
は抵抗体Ｒ１０、Ｒ１１、Ｒ２０、Ｒ２１、Ｒ３０、Ｒ
３１が搭載されている。そして、スイッチング素子Ｔ１
〜Ｔ３の制御電極は、それぞれ抵抗体Ｒ１０〜Ｒ３０に
ワイヤ線ＷＬにより電気的に接続され、抵抗体Ｒ１０と
Ｒ１１、抵抗体Ｒ２０とＲ２１、抵抗体Ｒ３０とＲ３１
もワイヤ線ＷＬにより電気的に接続されている。
【００３７】図５に半導体装置２００の回路構成を示
す。図５においてスイッチング素子Ｔ１〜Ｔ３（ここで
はＩＧＢＴ：Insulated Gate Bipolar Transistor）が
並列に接続されている。スイッチング素子Ｔ１〜Ｔ３の
コレクタ電極は主電極板Ｍ１に接続され、スイッチング
素子Ｔ１〜Ｔ３のエミッタ電極は主電極板Ｍ２に接続さ
れている。そして、スイッチング素子Ｔ１〜Ｔ３のゲー
ト電極は、それぞれ並列に接続された抵抗体Ｒ１０とＲ
１１、抵抗体Ｒ２０とＲ２１、抵抗体Ｒ３０とＲ３１を
介して信号端子板Ｓ１に接続されている。
【００３８】このように、複数の抵抗体を予め導体箔パ
ターン２０２上に搭載しておき、必要に応じて並列に接
続して使用することでゲート抵抗の値を任意に変えるこ
とが可能となる。
【００３９】しかも、従来の半導体装置であれば、ワイ
ヤボンディングのための電気的に独立した導体箔パター
ンを形成する必要があったので、抵抗体の個数を増やせ
ば、電気的に独立した導体箔パターンの個数、あるいは
面積が増えることになり、装置の大型化、レイアウト設
計の複雑化を招来していたが、ワイヤ線のボンディング
が可能で、電流を上面側から下面側、あるいはその逆に
流すことが可能な抵抗体を用いることで、抵抗体の個数
を増やすことによる、装置の大型化、レイアウト設計の
複雑化はほとんど招来しない。
【００４０】＜実施の形態３＞図６に本発明に係る半導
体装置の実施の形態３として、モジュール化された電力
用半導体装置３００の概略図を示す。また、図７に図６
のＡＡ線における矢視断面図を示す。なお、図６におい
て、図１に示す電力用半導体装置１００と同一の構成に
ついては同一の符号を付し、重複する説明は省略する。
【００４１】図６および図７において、絶縁基板２０Ａ
上には導体箔パターン２０１Ａが形成され、スイッチン
グ素子Ｔ１〜Ｔ３が導体箔パターン２０１Ａ上に搭載さ
れている。そして、所定の導体箔パターン３０１を有す
るプリント基板（例えばガラスエポキシ樹脂のプリント
基板）３０が絶縁基板２０Ａから独立して設けられ、抵
抗体Ｒ１０〜Ｒ３０は導体箔パターン３０１上に搭載さ
れている。
【００４２】このように、抵抗体Ｒ１０〜Ｒ３０をプリ
ント基板３０に搭載し、スイッチング素子Ｔ１〜Ｔ３を
搭載する絶縁基板２０Ａとは別個に設けることで、絶縁
基板２０Ａの面積を小さくすることができる。
【００４３】なお、絶縁基板とは窒化アルミセラミック
スなどの絶縁体板の一方主面に回路パターンを、他方主
面に放熱板との接合を行うための導体層を形成したもの
を指し、熱伝導性は良好であるがコスト的に高価であ
る。例えば、同面積のガラスエポキシ樹脂のプリント基
板（これも広義には絶縁基板であるが窒化アルミセラミ
ックスを用いたものに比べて放熱性において劣る）と比
較すると、価格的に１０倍程度高価である。従って、熱
源となるスイッチング素子は放熱性に優れた絶縁基板上
に搭載する必要があるが、その他の素子は必ずしも放熱
性に優れた絶縁基板上に搭載する必要はない。
【００４４】抵抗体Ｒ１０〜Ｒ３０にはスイッチング素
子Ｔ１〜Ｔ３のゲート制御信号が流れるだけなので、発
熱量も僅かであり熱伝導性の低いガラスエポキシ樹脂の
プリント基板に搭載しても問題にはならない。ただし、
スイッチング素子Ｔ１〜Ｔ３の発する熱はプリント基板
３０にも伝わり、プリント基板３０の温度を上昇させる
可能性があるので、絶縁基板２０Ａとプリント基板３０
との間はできるだけ（装置を大型化しない程度に）離す
方が良い。ここで、抵抗体Ｒ１０〜Ｒ３０は金属薄膜の
抵抗層１１を使用しているので、温度上昇による抵抗値
の変化は小さく、プリント基板３０の温度が多少上昇し
ても問題はない。
【００４５】このように、本発明に係る電力用半導体装
置３００によれば、抵抗体Ｒ１０〜Ｒ３０をプリント基
板３０に搭載し、スイッチング素子Ｔ１〜Ｔ３を搭載す
る絶縁基板２０Ａとは別個に設けることで、絶縁基板２
０Ａの面積を小さくすることができ、絶縁基板のコスト
を低減し、ひいては装置全体のコストを低減することが
できる。
【００４６】＜実施の形態４＞図８に本発明に係る半導
体装置の実施の形態４として、モジュール化された電力
用半導体装置４００の概略図を示す。また、図９に図８
のＡＡ線における矢視断面図を示す。なお、図８におい
て、図１に示す電力用半導体装置１００と同一の構成に
ついては同一の符号を付し、重複する説明は省略する。
【００４７】図８および図９において、絶縁基板２０Ａ
上には導体箔パターン２０１Ａが形成され、スイッチン
グ素子Ｔ１〜Ｔ３が導体箔パターン２０１Ａ上に搭載さ
れている。そして、抵抗体Ｒ１０〜Ｒ３０は信号端子板
Ｓ１の一方の端部である端子台Ｐ１の上に搭載されてい
る。
【００４８】これまでに説明した本発明に係る電力用半
導体装置１００〜３００では、抵抗体Ｒ１０〜Ｒ３０
は、絶縁基板あるいはプリント基板上に形成された導体
箔パターン上に搭載される例を示したが、抵抗体Ｒ１０
〜Ｒ３０が最終的に信号端子板Ｓ１に電気的に接続され
るのであれば、信号端子板Ｓ１の一方の端部である端子
台Ｐ１の上に直接搭載しても良い。そして、このような
構成が採れるのは、ワイヤ線のボンディングが可能で、
電流を上面側から下面側、あるいはその逆に流すことが
可能な抵抗体Ｒ１０〜Ｒ３０を用いるからである。
【００４９】このように、本発明に係る電力用半導体装
置３００によれば、抵抗体Ｒ１０〜Ｒ３０を端子台Ｐ１
の上に搭載することで、絶縁基板上に抵抗体Ｒ１０〜Ｒ
３０を搭載するための導体箔パターンを設けたり、抵抗
体Ｒ１０〜Ｒ３０を搭載するためのプリント基板を絶縁
基板とは別個に設けたりする必要がなくなる。従って、
絶縁基板の面積の縮小、あるいはプリント基板の削除に
より装置全体を小型化することが可能となる。なお、図
８においては図６との差異を明確に示すため、プリント
基板３０を除去し、その跡が空白となった状態を示して
いるが、実際にはこの空白部に相当する面積分だけ装置
全体が小型化されることになる。
【００５０】＜実施の形態５＞図１０に本発明に係る半
導体装置の実施の形態５として、モジュール化された電
力用半導体装置５００の概略図を示す。また、図１１に
図１０のＡＡ線における矢視断面図を示す。なお、実際
の装置では、主電極板の形状および配置状態、回路パタ
ーンやスイッチング素子の配置状態はさらに複雑である
が、簡単化のため単純な構成としている。また、装置内
部に充填された樹脂、および密閉のための蓋などは省略
する。
【００５１】図１０および図１１において、導体箔で所
定の回路パターンが形成された絶縁基板４０上に、スイ
ッチング素子Ｔ１０および抵抗体Ｒ４０が搭載されてい
る。絶縁基板４０上には、導体箔パターン４０１および
４０２が設けられ、スイッチング素子Ｔ１０は導体箔パ
ターン４０１上に搭載され、抵抗体Ｒ４０は導体箔パタ
ーン２０１上に搭載されている。なお、絶縁基板４０は
スイッチング素子Ｔ１０が動作時に発する熱を放熱する
ための放熱板１Ｂの上面に搭載されている。
【００５２】また、放熱板１Ｂの上面には絶縁基板４０
を取り囲むように箱状の樹脂ケース３Ｂが搭載されてい
る。樹脂ケース３Ｂはその側壁内部に埋め込まれた主電
極板Ｍ１０およびＭ２０、信号端子板Ｓ１０を有してい
る。
【００５３】主電極板Ｍ１０およびＭ２０、信号端子板
Ｓ１０はそのほとんどの部分が樹脂ケース３Ｂの側壁内
部に埋め込まれており、樹脂ケース１Ｂ上に突出する部
分と、ケース内側の端子台Ｎ１０、Ｎ２０、Ｐ１０とな
る部分だけが露出している。
【００５４】端子台Ｎ１０は主電極板Ｍ１０の一方の端
部であり、端子台Ｎ２０は主電極板Ｍ２０の一方の端部
であり、端子台Ｐ１０は信号端子板Ｓ１０の一方の端部
である。そして、端子台Ｎ１０は導体箔パターン４０１
に電気的に接続され、端子台Ｎ２０にはスイッチング素
子Ｔ１０が電気的に接続されている。なお、導体箔パタ
ーン４０１とスイッチング素子Ｔ１０の電気的な接続に
ついては、本発明との関係が薄いので省略する。そし
て、スイッチング素子Ｔ１０の制御電極（後に説明）
は、抵抗体Ｒ４０にワイヤ線ＷＬにより電気的に接続さ
れている。また、端子板と導体箔パターン間、スイッチ
ング素子と端子板間の電気的接続は、ワイヤ線ＷＬによ
ってなされている。
【００５５】電力用半導体装置５００の回路構成を図１
２を用いて説明する。図１２において、スイッチング素
子Ｔ１０のコレクタ電極は主電極板Ｍ１０に接続され、
スイッチング素子Ｔ１のエミッタ電極は主電極板Ｍ２０
に接続されている。そして、スイッチング素子Ｔ１０の
ゲート電極は、抵抗体Ｒ４０を介して信号端子板Ｓ１０
に接続されている。
【００５６】図１２から理解されるように、抵抗体Ｒ４
０はスイッチング素子Ｔ１０のゲート抵抗であるが、ス
イッチング素子Ｔ１０は単独で存在するので、スイッチ
ング素子Ｔ１０が有する寄生コンデンサの充放電速度を
コントロールするための抵抗として動作する。
【００５７】一般に、スイッチング素子の動作速度（ス
イッチング速度）は素子自身の有する寄生コンデンサの
充放電速度で決定される。従って、抵抗体Ｒ４０はスイ
ッチング素子Ｔ１０の動作速度をコントロールする抵抗
であるということができる。
【００５８】ここで、抵抗体Ｒ４０の抵抗値が大きくな
るとスイッチング素子Ｔ１０の動作速度は遅くなる。す
なわち、抵抗体Ｒ４０はスイッチング素子Ｔ１０の動作
速度を遅くする方向に制御するためのものであり、スイ
ッチング素子Ｔ１０の動作速度は抵抗体Ｒ４０が存在し
ない場合が最も速いことになる。スイッチング素子Ｔ１
０の動作速度が速いということは、スイッチング素子Ｔ
１０に流れる電流、電圧の変化も速いということであ
り、ノイズなどを発生しやすくなる。そこで、スイッチ
ング素子Ｔ１０の動作速度を適度に遅くすることでノイ
ズなどを発生を低減し、使い勝手の良い素子にすること
が抵抗体Ｒ４０を付加する理由である。
【００５９】なお、これまでに説明した本発明に係る電
力用半導体装置１００〜４００では、抵抗体Ｒ１０〜Ｒ
３０がバランス抵抗として作用することのみを強調して
いたが、動作速度をコントロールする抵抗としても作用
することは言うまでもない。
【００６０】このように、本発明に係る電力用半導体装
置５００によれば、ワイヤ線のボンディングが可能で、
電流を上面側から下面側、あるいはその逆に流すことが
可能な抵抗体Ｒ４０を導体箔パターン４０２上に接合す
るので、従来のようにワイヤボンディングのための電気
的に独立した導体箔パターンを形成する必要がなく、絶
縁基板４０上の回路パターンを簡単化でき、絶縁基板４
０の面積が小さくなって、装置全体を小型化することが
できる。
【００６１】なお、これまでに説明した本発明に係る電
力用半導体装置２００〜４００の構成を電力用半導体装
置５００に適用しても良いことは言うまでもない。
【００６２】
【発明の効果】本発明に係る請求項１記載の半導体装置
によれば、第１の電極層、抵抗層、第２の電極層の経
路、あるいはその逆の経路で電流を流すことが可能な抵
抗体を使用するので、第１の電極層に直接にワイヤ線を
ボンディングし、信号端子板と電気的に接続されるよう
に第２の電極層を下にして配置することで、制御信号が
第２の電極層、抵抗層、第１の電極層の経路、すなわ
ち、下面側から上面側に与えられることになる。従っ
て、直接にワイヤ線をボンディングすることができず、
電気的に独立した２つの導体箔パターン間に渡るように
配置する必要があった抵抗体を用いる従来の半導体装置
に比べて、抵抗体配置の自由度が増すとともに、装置全
体を小型化可能な半導体装置が得られる。
【００６３】本発明に係る請求項２記載の半導体装置に
よれば、抵抗体を第２の電極層を第２の回路パターン上
に接合するように配置し、信号端子板と第２の回路パタ
ーンとを電気的に接続することで、制御信号が第２の電
極層、抵抗層、第１の電極層の経路、すなわち、下面側
から上面側に与えるための現実的な構成が得られる。
【００６４】本発明に係る請求項３記載の半導体装置に
よれば、回路基板とは電気的に独立して設けられた抵抗
体搭載基板を備えるので、抵抗体用回路パターンを回路
基板上に有する場合に比べて、回路基板の面積を小さく
することができる。そして、抵抗体搭載基板を回路基板
よりコスト的に安価材料で構成することで、製造コスト
を低減した半導体装置を得ることができる。
【００６５】本発明に係る請求項４記載の半導体装置に
よれば、信号端子板の他方端である端子台上に第２の電
極層が接合されるように抵抗体を配置することで、抵抗
体が制御電極と信号端子板の間に電気的に介挿されるこ
とになるので、抵抗体用回路パターンを回路基板上に設
ける場合や。回路基板とは独立した抵抗体搭載基板を設
ける場合に比べて、装置全体をさらに小型化した半導体
装置が得られる。
【００６６】本発明に係る請求項５記載の半導体装置に
よれば、抵抗体の第１の電極層を第１および第２の導体
層で構成するので、第１の導体層を絶縁体板との密着性
に優れた材料で形成し、第２の導体層をワイヤボンディ
ングが可能な材質および、ボンディングツールが接触可
能な面積を有するように形成することで、直接にワイヤ
線をボンディングすることが可能な抵抗体を得ることが
でき、装置全体を小型化するための現実的な構成を得る
ことができる。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の実施の形態１の構
成を説明する概略図である。
【図２】 本発明に係る半導体装置の実施の形態１の構
成を説明する断面図である。
【図３】 本発明に係る半導体装置に使用される抵抗体
を示す斜視図である。
【図４】 本発明に係る半導体装置の実施の形態２の構
成を説明する概略図である。
【図５】 本発明に係る半導体装置の実施の形態２の回
路構成を説明する図である。
【図６】 本発明に係る半導体装置の実施の形態３の構
成を説明する概略図である。
【図７】 本発明に係る半導体装置の実施の形態３の構
成を説明する断面図である。
【図８】 本発明に係る半導体装置の実施の形態４の構
成を説明する概略図である。
【図９】 本発明に係る半導体装置の実施の形態４の構
成を説明する断面図である。
【図１０】 本発明に係る半導体装置の実施の形態５の
構成を説明する概略図である。
【図１１】 本発明に係る半導体装置の実施の形態５の
構成を説明する断面図である。
【図１２】 本発明に係る半導体装置の実施の形態５の
回路構成を説明する図である。
【図１３】 従来の半導体装置の構成を説明する概略図
である。
【図１４】 従来の半導体装置の構成を説明する断面図
である。
【図１５】 従来の半導体装置の回路構成を説明する図
である。
【図１６】 従来の半導体装置に使用される抵抗体の構
成を説明する図である。
【符号の説明】
１ 放熱板、３ 樹脂ケース、２０，２０Ａ，４０ 絶
縁基板、３０ プリント基板、２０１，２０２，２０１
Ａ，３０１，４０１，４０２ 導体箔パターン、１０
絶縁体板、１１ 抵抗層、１２，１３ 電極層、１４，
１５ 表面電極層、１６ 保護膜、Ｒ１０〜Ｒ４０、Ｒ
１１，Ｒ２１，Ｒ３１ 抵抗体、Ｓ１，Ｓ１０ 信号端
子板、Ｐ１，Ｐ１０ 端子台、Ｔ１〜Ｔ３，Ｔ１０ ス
イッチング素子。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 基台と、その底面部に前記基台を配置す
    る箱状の電気絶縁性の樹脂ケースと、所定の回路パター
    ンを有し前記基台上に設けられた回路基板と、前記回路
    基板上に設けられた少なくとも１のスイッチング素子
    と、前記少なくとも１のスイッチング素子の制御電極に
    与えられる制御信号の導入部となる信号端子板と、前記
    制御電極と前記信号端子板の間に電気的に介挿される抵
    抗体とを備える半導体装置において、 前記抵抗体は、 絶縁体板と、 前記絶縁体板の一方の主面側に選択的に設けられた金属
    薄膜の抵抗層と、 前記絶縁体板の一方の主面側のみに設けられ前記抵抗層
    に接続されて当該抵抗層の一方の電流入出力部となる第
    １の電極層と、 前記絶縁体板の一方の主面側から他方の主面側にかけて
    設けられ、前記抵抗層に接続されて当該抵抗層の他方の
    電流入出力部となる第２の電極層とを有し、 前記制御電極と前記抵抗体との電気的な接続は、前記制
    御電極と前記第１の電極層間に直接にワイヤ線をボンデ
    ィングして行われることを特徴とする半導体装置。
  2. 【請求項２】 前記回路基板の前記所定の回路パターン
    は、 前記少なくとも１のスイッチング素子を搭載する第１の
    回路パターンと、 前記抵抗体を搭載する第２の回路パターンとを有し、 前記抵抗体は、前記第２の電極層を前記第２の回路パタ
    ーン上に接合することで前記第２の回路パターン上に搭
    載され、 前記信号端子板と前記第２の回路パターンとを電気的に
    接続することで、前記抵抗体が前記制御電極と前記信号
    端子板の間に電気的に介挿される請求項１記載の半導体
    装置。
  3. 【請求項３】 前記回路基板とは独立して設けられ、前
    記抵抗体を搭載するための抵抗体用回路パターンを有す
    る抵抗体搭載基板をさらに備え、 前記抵抗体は、前記第２の電極層を前記抵抗体用回路パ
    ターン上に接合することで前記抵抗体用回路パターン上
    に搭載され、 前記信号端子板と前記抵抗体用回路パターンとを電気的
    に接続することで、前記抵抗体が前記制御電極と前記信
    号端子板の間に電気的に介挿される請求項１記載の半導
    体装置。
  4. 【請求項４】 前記信号端子板は、一方端が前記樹脂ケ
    ースの上面から外部へ突出し、他方端が前記樹脂ケース
    内側において端子台となった構成を有し、 前記抵抗体は、前記第２の電極層を前記端子台上に接合
    することで前記制御電極と前記信号端子板の間に電気的
    に介挿される請求項１記載の半導体装置。
  5. 【請求項５】 前記抵抗体の前記第１の電極層は、 前記絶縁体板の一方の主面に直接に接するとともに、前
    記抵抗層に直接に接続するように設けられた第１の導体
    層と、 前記第１の導体層上に設けられ、ワイヤボンディングが
    可能に形成された第２の導体層とを有する請求項１記載
    の半導体装置。
JP33310195A 1995-12-21 1995-12-21 半導体装置 Expired - Fee Related JP3476612B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33310195A JP3476612B2 (ja) 1995-12-21 1995-12-21 半導体装置
US08/691,318 US5767579A (en) 1995-12-21 1996-08-02 Semiconductor device having an electrical connection between a control electrode and a resistive layer
DE69626371T DE69626371T2 (de) 1995-12-21 1996-08-14 Halbleiterschaltung
EP96113105A EP0780899B1 (en) 1995-12-21 1996-08-14 Semiconductor assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33310195A JP3476612B2 (ja) 1995-12-21 1995-12-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH09172140A JPH09172140A (ja) 1997-06-30
JP3476612B2 true JP3476612B2 (ja) 2003-12-10

Family

ID=18262298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33310195A Expired - Fee Related JP3476612B2 (ja) 1995-12-21 1995-12-21 半導体装置

Country Status (4)

Country Link
US (1) US5767579A (ja)
EP (1) EP0780899B1 (ja)
JP (1) JP3476612B2 (ja)
DE (1) DE69626371T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281579B1 (en) * 1997-02-14 2001-08-28 International Rectifier Corporation Insert-molded leadframe to optimize interface between powertrain and driver board
US6049470A (en) * 1997-05-30 2000-04-11 Dalsa, Inc. Package with reticulated bond shelf
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
TW473882B (en) 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
JP4209070B2 (ja) * 2000-05-23 2009-01-14 三菱電機株式会社 半導体装置
US6646521B1 (en) * 2000-09-15 2003-11-11 Hei, Inc. Connection for conducting high frequency signal between a circuit and a discrete electric component
DE102004061908B4 (de) * 2004-12-22 2009-07-30 Siemens Ag Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
US8259765B2 (en) * 2006-12-06 2012-09-04 Google Inc. Passive phase control in an external cavity laser
US8299603B2 (en) * 2007-01-22 2012-10-30 Mitsubishi Electric Corporation Power semiconductor device
US8227908B2 (en) 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
US8241925B2 (en) * 2009-11-24 2012-08-14 Atmel Corporation Calibration of temperature sensitive circuits with heater elements
CN104380463B (zh) * 2012-06-19 2017-05-10 Abb 技术有限公司 用于将多个功率晶体管安装在其上的衬底和功率半导体模块
KR20150060036A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
DE112017001953B4 (de) 2016-09-01 2021-08-19 Hitachi Metals, Ltd. Isolierendes Substrat und Halbleitervorrichtung, die dieses verwendet
JP6958274B2 (ja) * 2017-11-16 2021-11-02 富士電機株式会社 電力用半導体装置
JP6893169B2 (ja) 2017-12-26 2021-06-23 株式会社日立製作所 パワーモジュールおよび電力変換装置
JP7099027B2 (ja) * 2018-04-19 2022-07-12 富士電機株式会社 半導体装置
US20220223546A1 (en) * 2019-06-19 2022-07-14 Mitsubishi Electric Corporation Semiconductor device and power converter
WO2024157707A1 (ja) * 2023-01-23 2024-08-02 住友電気工業株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800140A (nl) * 1988-01-22 1989-08-16 Philips Nv Laserdiode module.
US4941067A (en) * 1989-04-07 1990-07-10 Motorola Inc. Thermal shunt for electronic circuits
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US5537074A (en) * 1993-08-24 1996-07-16 Iversen; Arthur H. Power semiconductor packaging
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
JPH05275608A (ja) * 1992-03-27 1993-10-22 Kyocera Corp 半導体素子収納用パッケージ
JPH05347377A (ja) * 1992-06-16 1993-12-27 Fuji Electric Co Ltd 半導体装置
TW238419B (ja) * 1992-08-21 1995-01-11 Olin Corp
JPH06165570A (ja) * 1992-11-19 1994-06-10 Nippon Densan Corp 直流モータ用混成集積回路
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
JP3157362B2 (ja) * 1993-09-03 2001-04-16 株式会社東芝 半導体装置
US5519253A (en) * 1993-09-07 1996-05-21 Delco Electronics Corp. Coaxial switch module
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
US5539254A (en) * 1994-03-09 1996-07-23 Delco Electronics Corp. Substrate subassembly for a transistor switch module

Also Published As

Publication number Publication date
JPH09172140A (ja) 1997-06-30
US5767579A (en) 1998-06-16
DE69626371T2 (de) 2004-02-05
EP0780899B1 (en) 2003-02-26
EP0780899A3 (en) 1998-11-11
EP0780899A2 (en) 1997-06-25
DE69626371D1 (de) 2003-04-03

Similar Documents

Publication Publication Date Title
JP3476612B2 (ja) 半導体装置
WO2013187120A1 (ja) 半導体装置
KR960015945A (ko) 반도체 장치
JPH1174433A (ja) 半導体装置
JP2003100987A (ja) 半導体装置
JP2848068B2 (ja) 半導体装置
JP3164658B2 (ja) 電子回路装置
JP4461639B2 (ja) 半導体装置
JPH09321216A (ja) 電力用半導体装置
JPH06283639A (ja) 混成集積回路
JP3279842B2 (ja) 電力用半導体装置
JPH04273150A (ja) 半導体装置
JP3133544B2 (ja) 混成集積回路
JPH0645515A (ja) 混成集積回路装置
JPH08340082A (ja) 電力用半導体装置
JP3096536B2 (ja) 混成集積回路
JP2005039118A (ja) 半導体装置
JPH08125116A (ja) 電力用半導体装置
JP2867737B2 (ja) 混成集積回路
JPH0645516A (ja) 混成集積回路装置
JP2771567B2 (ja) 混成集積回路
JPH0636592Y2 (ja) 混成集積回路装置
JP2879503B2 (ja) 面実装型電子回路装置
JP2024516717A (ja) 半導体デバイス
JP2592869Y2 (ja) 混成ｉｃ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees