JP3468616B2

JP3468616B2 - Ｍｏｓ半導体装置およびその製造方法

Info

Publication number: JP3468616B2
Application number: JP16304995A
Authority: JP
Inventors: 田中　　誠
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1995-02-02
Filing date: 1995-06-06
Publication date: 2003-11-17
Anticipated expiration: 2018-11-17
Also published as: JPH08274331A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳ半導体装置およ
びその製造方法に関する。

【０００２】

【従来の技術】従来、サブハーフミクロン以下のＣＭＯ
Ｓデバイスでは、短チャネル効果の抑制のため素子構造
をＰｃｈ−Ｔｒ、Ｎｃｈ−Ｔｒのいずれも、表面型にす
る必要があり、Ｐｃｈ−ＴｒのポリシリコンゲートにＰ
型の不純物を、Ｎｃｈ−ＴｒのポリシリコンゲートにＮ
型の不純物を導入（注入）するデュアルゲートの採用が
考えられてきた。

【０００３】この場合、両ゲートをオーミック接合で連
結（閾値電圧シフト等の回避や高速化に必要）し、かつ
ゲート抵抗・コンタクト抵抗の低減（高速化に必要。Ｐ
型不純物である硼素（Ｂ）は固溶限が低く、また注入に
よる手法を用いることから従来のＮ+ ゲートに比べ抵抗
が高い）を図るため、ポリサイドやサリサイドといった
技術が必要不可欠になっている。

【０００４】ポリサイドゲートを形成する場合、その材
料としては耐熱性（高融点）、耐腐食性（密着性）が良
好なＷＳｉｘ、Ｗ等が有力である。しかし、このシリサ
イドは注入不純物に対する拡散係数が高く、ポリシリコ
ンゲート中から不純物（特にＢ）を吸い出してゲート空
乏化（閾値電圧の変動・シフト、酸化膜経時信頼性の低
下等の原因となる）を引き起こしたり、吸い出した不純
物を反対側のポリシリコン層に拡散（シリサイドを経由
する相互拡散）：（Ｐ型⇔ポリサイド⇔Ｎ型）させ、や
はりゲート空乏化を引き起こしたりすることが知られて
いる。

【０００５】上記の不純物吸い出しや、シリサイドを介
しての相互拡散を抑制する方法として、下記のような手
法が提案されている。ＴｉＮなど、低抵抗の拡散防止
膜（ＷＳｉに比べて不純物の拡散係数が小さい）をポリ
シリコン層とシリサイド（ポリサイド）層の中間層とし
て設けるもの。具体例としては、特開平１−２６５５４
２号公報、特開平２−１８３５６５号公報および特開平
２−１９２１６１号公報にそれぞれ記載されたものが挙
げられる。この技術は、極めて有効であると考えられる
が、ＴｉはＷに比べて耐熱性・耐食性に欠ける（これ
が、ポリサイドの材料としてＷＳｉが一般に用いられる
理由である）ため、膜剥がれ等の心配がある。

【０００６】上記技術において、中間層として低融点
金属を用いたもの。具体例としては、特開平２−５４２
２号公報に開示されたものがある。この方法は、シリサ
イドの膜ストレスによる膜剥がれの防止に有効とされて
いる。但し、上記のものより一層、耐熱性・耐食性に欠
ける問題がある。

【０００７】窒化膜を中間層として設けるもの。具体
例としては、特開昭６４−２５４７５号公報に記載され
たものがある。この技術は、シリサイド金属がポリシリ
コン層に深く侵入して耐圧不良を招くのを防ぐものであ
り、上層のシリサイド層と下層のポリシリコン層の電気
的連結は、サイドウォールにポリシリコンを用いて行
う。上記特開昭６４−２５４７５号公報には、不純物拡
散防止に関する記載はないが、窒化膜は上記，と同様な
効果があり、特にＢの拡散バリアとして有効である。し
かし、サイドウォールから、あるいはサイドウォールを
介しての不純物拡散が同様な問題となる。また、サイド
ウォールが絶縁体であるか否かでトランジスタ特性も異
なってくる。さらに、窒化層は酸化層と同様にシリサイ
ドとの密着性が低く、そのため膜剥がれの危険がある。

【０００８】シリサイド中に所定濃度以上のＢ原子を
濃度勾配なしに導入するもの。この技術は、濃度勾配が
ないため拡散が起きないという原理に基づいている。具
体例としては、特開平５−１８３１１７号公報に記載の
ものがある。

【０００９】シリサイド及び／又はポリシリコン中に
窒素原子やインジウム原子をイオン注入等により導入す
るもの。この方法による不純物拡散抑制のメカニズムの
詳細は不明であるが、窒素原子あるいは窒化物がゲート
不純物、とくにＢの拡散を抑制するためであると考えら
れる。

【００１０】

【発明が解決しようとする課題】本発明は、上記従来技
術の問題点に鑑みなされたもので、シリサイド（ポリサ
イド）層の密着性、耐食性およびゲートの低抵抗化を損
なうことなく、シリサイドによるゲート不純物の吸い出
しを抑制（同時にシリサイド層を介した相互拡散も抑
制）しようとするものである。すなわち、本発明の目的
は、ゲート電極を構成するポリシリコン層と高融点金属
シリサイド層の界面近傍におけるポリシリコン層の粒界
のみを酸化及び／又は窒化処理（以下、粒界処理と略記
することがある）することにより、低抵抗化やポリシリ
コン層−高融点金属シリサイド層間の密着性を損なわず
に、ポリシリコン層からのゲート不純物（特にＢ）の吸
い出しを抑制して、ゲート空乏化（ゲート不純物の吸い
出し及び／又は相互拡散）の防止を図ることにある。さ
らに本発明は、少量のシリサイド材料を加えて、粒界処
理の促進および、シリサイドの密着性向上を達成するこ
とを目的としている。

【００１１】

【課題を解決するための手段】参考例の、ポリサイドゲ
ートを有するＭＯＳ半導体装置は、図１に示すように、
ゲート電極を構成するポリシリコン層３と、高融点金属
シリサイド層５（ＷＳｉｘ，ＴｉＳｉｘ，ＭｏＳｉｘ
等）の界面近傍におけるポリシリコン層３の粒界４（ポ
リシリコン層表面の粒界部分）が酸化、窒化または酸化
窒化処理されている（例えば酸窒化物として存在する）
ことを特徴とする。なお、図１において、１はシリコン
基板、２はゲート酸化膜である。

【００１２】請求項１に記載のポリサイドゲートＭＯＳ
半導体装置は、図２に示すように、ゲート電極を構成す
るポリシリコン層３と高融点金属シリサイド層５の界面
近傍におけるポリシリコン層３の粒界４が、酸化シリサ
イド、窒化シリサイドまたは酸窒化シリサイドとなって
いることを特徴とする。なお、図２において粒界４は、
酸窒化シリサイドまたは、酸窒化シリサイドとシリサイ
ドの積層になっている。

【００１３】図１に記載の参考例のＭＯＳ半導体装置を
製造する方法は、ゲート電極を構成するポリシリコン層
３上に、高融点金属のシリサイド層５（ＷＳｉｘ，Ｔｉ
Ｓｉｘ，ＭｏＳｉｘ等）を積層する前に、図３に示すよ
うに、ポリシリコン層３表面のウエットエッチング工
程、酸化及び／又は窒化処理工程、絶縁膜エッチバック
工程の順に処理することを特徴とする。すなわち、図３
において（ａ）に示すように、ポリシリコン層３表面を
ウエットエッチし（２点鎖線は、エッチング前の状態を
示す）、（ｂ）のようにポリシリコン層３表面を例えば
酸化窒化して酸窒化シリコン膜３１を形成し、さらに
（ｃ）のように酸窒化シリコン膜３１の一部をエッチバ
ックし、その後にシリサイド層５を積層する。

【００１４】請求項２に記載の半導体装置の製造方法
は、請求項１に記載のＭＯＳ半導体装置を製造するため
のものであって、ゲート電極を構成するポリシリコン層
上に高融点金属シリサイド層５（ＷＳｉｘ，ＴｉＳｉ
ｘ，ＭｏＳｉｘ等）を積層する前に、ポリシリコン表面
のウエットエッチ工程（図示せず）、図４（ａ）に示す
ように極少量のシリサイド材料４１（シリサイドまたは
シリサイド用金属）を蒸着する工程、図４（ｂ）に示す
ような酸化及び／又は窒化処理工程、図４（ｃ）に示す
ような絶縁膜エッチバック工程の順に処理することを特
徴とするものである。なお、図４において４２は酸窒化
シリサイド、４３は酸化窒化膜である。

【００１５】請求項３に記載の半導体装置の製造方法
は、請求項１に記載のＭＯＳ半導体装置を製造するに際
し、酸化及び／又は窒化処理工程前に蒸着する微量のシ
リサイド材料として、耐熱性の高い高融点金属または高
融点金属シリサイドを用いることを特徴とする。

【００１６】

【作用】図１に示されるポリサイドゲートＭＯＳ半導体
装置において、ポリシリコン層３内にイオン注入等の方
法で導入されたゲート不純物は、その後の熱処理工程に
よってポリシリコン層３内で拡散・活性化するが、ゲー
ト不純物の大部分は、ポリシリコン層３の粒界を拡散す
ると考えられる。従って、上層のシリサイド層５への不
純物の拡散（シリサイド層５による不純物の吸い出し）
を抑制するには、この粒界制御が重要となる。シリコン
酸化膜、シリコン窒化膜またはシリコン酸化窒化膜は、
シリコンに比べゲート導入不純物に対する拡散係数が低
いため、拡散バリアになり得る。しかし、ポリシリコン
表面全体にこのような絶縁膜を形成すると、シリサイド
層５との電気的連結ができないだけでなく、密着性が低
下するため膜剥がれが発生する心配がある。そこで、シ
リサイドの密着性を損なわないでポリシリコン層３から
の不純物の拡散（シリサイド層５による不純物吸い出
し）を抑制するため、本発明ではシリサイド層５とポリ
シリコン層３の界面近傍のポリシリコン粒界４を制御す
る（上記酸化処理及び／又は窒化処理）により解決した
ものである。

【００１７】なお、一般にポリシリコン層の表面上に堆
積された高融点金属シリサイド層と下層のポリシリコン
層との密着性は、その後の熱処理工程におけるポリシリ
コンとの反応によってシリサイドのシリサイド化を高め
ることで向上させることができる。但し、高融点金属シ
リサイドの代わりに高融点金属を用いた場合、熱処理工
程においてシリサイド化反応が激しくなりすぎて応力等
のストレスやスパイク等が発生し、ポリシリコン層やゲ
ート酸化膜に損傷を与える恐れがある。ＭＯＳ構造の信
頼性を考慮すれば、高融点金属シリサイドを使用する方
が有利といえる。

【００１８】図２のポリサイドゲートＭＯＳ半導体装置
では、図１の半導体装置に比べて粒界４の酸化及び／又
は窒化されている部分が大きいため、不純物拡散の防止
作用が増大するので、閾値電圧のシフトを小さくする
（空乏化抑制作用の向上）ことができる。

【００１９】図１の半導体装置の製造方法においては、
酸化及び／又は窒化処理工程でポリシリコン層３表面は
酸化及び／又は窒化されるが、結晶粒よりも粒界４の方
が前記反応の速度が速い。従って、その後にエッチバッ
ク（通常はドライエッチング）で絶縁膜を除去するので
あるが、エッチング速度を制御してオーバーエッチング
を防止することにより、ポリシリコン層３表面の粒界４
部分に選択的に酸化及び／又は窒化された部分を残留さ
せることができる。

【００２０】ポリシリコン層への不純物の導入は、イオ
ン注入その他、公知の技術を用いて行うが、この不純物
導入およびその拡散はシリサイド層形成前（すなわち、
ポリシリコン層形成後、ウエットエッチング前）に行う
方がよい。その理由は、不純物がポリシリコン層表面近
傍に集中するのを防ぐためであり、吸い出しによるゲー
ト空乏化を回避しやすくなる利点がある。

【００２１】前記ウエットエッチング工程では、ポリシ
リコン層３表面のエッチングを行うが、結晶粒に比べて
粒界４の方がエッチング速度が速いため粒界部分の溝
を、より顕著化することができ、エッチバック後におい
て粒界部分に選択的に酸化及び／又は窒化された部分を
残留させることが、より容易となる〔図３、特に（ｃ）
を参照〕。上記粒界４のウエットエッチングはＳｅｃｃ
ｏエッチングとも呼ばれ、エッチング用の薬液として、
フッ酸とＫ₂Ｃｒ₂Ｏ₇水溶液の混合液等が使用される。
酸化及び／又は窒化工程では、ポリシリコン層表面を酸
化及び／又は窒化するが、粒界部分は、結晶粒に比べて
緻密でないため、これら酸化及び／又は窒化の速度は結
晶粒よりも速い。酸化膜も不純物拡散バリアとして作用
するが、窒化膜または窒化された酸化膜の方が、より不
純物（特にＢ）の吸い出し抑制には効果が高い。ストイ
キオメトリ（化学量論的組成）のとれた窒化膜は酸化膜
に比べて形成しにくいが、酸化膜の軽い窒化は比較的容
易であり、Ｂ吸い出しの抑制には、窒化の度合いが数ａ
ｔｏｍ％程度あれば十分である。また、酸化膜の窒化で
は、窒素は酸化膜中を拡散して酸化膜とポリシリコン層
の界面に最も偏析しやすいため、エッチバック後に粒界
の窒化部分を残留させることは極めて容易である。上記
のように、酸化膜及び／又は窒化膜（特に窒化膜）は、
粒界の深い部分にまで形成されるため、絶縁膜のエッチ
バック後において粒界にこれを残留させることが可能と
なる。

【００２２】請求項２に記載の半導体装置の製造方法に
おいては、酸化及び／又は窒化処理工程の前に蒸着する
シリサイド材料は、平均膜厚１０〜２０Å程度以下でよ
い。このような場合、蒸着された材料は層状形態ではな
く島状になっており、その性質は固相というより、むし
ろ液相に近い。蒸着時あるいは蒸着後に適度な熱処理
（シリサイド化が起こらない温度、例えば高融点金属材
料であれば３００℃程度）を施すことにより、ポリシリ
コン層３表面をマイグレートすれば、蒸着された材料
は、先に述べた粒界部分の溝により多く停留することに
なる。この熱処理は蒸着時の基板加熱処理を利用して、
あるいは、酸化及び／又は窒化工程での熱処理（昇温時
の熱処理）を利用して行うこともできる。また、上記蒸
着は抵抗加熱法やスパッタリング法など、公知の方法で
行うことができる。上記の状態で酸化及び／又は窒化処
理を行うと、シリサイド材料の停留部分においてシリサ
イド化が起こり、それと同時に酸化及び／又は窒化が促
進される。従って、粒界部分は他の部分のそれよりも酸
化及び／又は窒化が促進され、その領域は図１の半導体
装置の製造方法によるものと比べて広くなる。次の絶縁
膜エッチバック工程で、表面の酸化膜、窒化膜、シリサ
イドが除去され、所望のポリシリコン表面が得られる。

【００２３】

【実施例】次に、本発明の実施例を説明する。実施例１ウエル形成、素子分離、基板チャネルドープ、ゲート酸
化膜形成等、ＭＯＳ半導体素子およびＣＭＯＳ半導体素
子、ならびにその集積回路の作製に必要な前工程がなさ
れたＭＯＳ半導体素子形成領域上に、まずポリシリコン
膜を２０００Å成膜した。次に、公知の写真製版技術に
よる工程をはさんで、イオン注入法によりＰＭＯＳ形成
部分にＢ注入（４Ｅ１５／ｃｍ² ：４Ｅ１５という表記
は４×１０ ¹⁵ を意味する。以下も同様。）、ＮＭＯＳ形
成部分にＡｓ注入（４Ｅ１５／ｃｍ²）を行い、その後
８５０℃・２０分程度の熱処理を行った。この時点でポ
リシリコン内の不純物分布をＳＩＭＳ分析したところ、
投影飛程の部分で若干濃度が高いものの、ほぼ均一に不
純物が拡散していることが確認された。また、注入時の
ポリシリコン膜のダメージもほぼ回復し、再結晶化（ポ
リシリコン化）していることがＲＨＥＥＤパターンによ
り観察された。

【００２４】次に、フッ酸とＫ₂Ｃｒ₂Ｏ₇水溶液の混合
液を十分希釈して粒界エッチングを行った。次に、抵抗
加熱法によりＴｉを平均膜厚で１５Å程度デポした（レ
ート×時間により算出）。また、比較のため、これをデ
ポしない試料も用意した。次に、酸素雰囲気中で１１０
０℃・１０ｓｅｃ程度のＲＴＡ（ＲＴＯ）処理を施し
た。この時点での表面酸化膜の膜厚は両者とも５０Å程
度であり、顕著な差は見られなかった。但し、この膜厚
は平均的なものであり、粒界部分での酸化膜厚（酸化深
さ）を反映した値ではない。次に、アンモニア雰囲気中
で９５０℃・６０ｓｅｃ以下程度のＲＴＡ（ＲＴＮ）処
理を施した。この時点での表面酸化窒化膜のＳＩＭＳ分
析を行ったところ、酸化膜とポリシリコンの界面での窒
素濃度はほぼ５ａｔｏｍ％であり、酸化膜中の窒素濃度
は、その値の数分の１程度であった。

【００２５】次に、公知のドライエッチング技術によ
り、上記酸化窒化膜について、オーバーエッチングの少
ないエッチバック処理を行った。このエッチング処理条
件はエッチング時間以外の条件を固定して、一連の実験
（一連のＭＯＳ作製工程）を行って決定した。次に、シ
リサイドＷＳｉｘを１０００Å程度成膜した。次に、Ｃ
ＶＤ法を用いて酸化膜５００〜１０００Å程度を成膜し
た。この酸化膜は、次工程以降の熱処理でＷＳｉｘが異
常酸化するのを防ぐためのものである（異常酸化は、初
期耐圧不良等を引き起こす）。ＷＳｉｘ膜とポリシリコ
ン膜との密着性を確保するための熱処理は、後の工程で
のいくつかの熱工程（拡散層の活性化処理や、サイドウ
ォール用の高温酸化膜デポ時の熱履歴）で代用した。こ
のため、特別な処理は施さなかった。以下、ゲートパタ
ーンの形成、拡散層の形成等の処理を行った。

【００２６】上記のようにして作製したＮＭＯＳとＰＭ
ＯＳの閾値電圧およびフラットバンド電圧を評価した結
果、それぞれの不純物拡散抑制効果を確認することがで
きた。本発明による処理条件を［表１］に、本発明およ
び従来法による処理結果を［表２］にそれぞれ示す。

【００２７】

【表１】

【００２８】

【表２】〔註〕（１）ΔＶｆｂ［Ｖ］：シリサイドなしの場合に対して
のフラットバンド電圧のシフト量（２）ΔＶｔｈ［Ｖ］：シリサイドなしの場合に対して
の閾値電圧のシフト量（３）シリサイドなしの試料は、ゲート空乏化がないも
のに相当する（４）表中の数値は、ウエハ面内５０点の平均値の差で
ある

【００２９】

【発明の効果】以上の説明で明らかなように、本発明に
よれば、ポリシリコン層からシリサイド層への不純物拡
散（不純物の吸い出し）が抑制され、相互拡散も殆どな
くなり、ポリサイドゲート作製時に問題となるゲート空
乏化を回避することができる。このため、デバイスの設
計が容易になるうえ、高速動作に支障のないデバイスの
作製が可能になるという効果がある。

【図面の簡単な説明】

【図１】参考例の半導体装置の要部を示す断面図であ
る。

【図２】請求項１に係る半導体装置の要部を示す断面図
である。

【図３】参考例の半導体装置の製造工程を示す説明図で
ある。

【図４】請求項２に係る半導体装置の製造工程を示す説
明図である。

【符号の説明】

１シリコン基板２ゲート酸化膜３ポリシリコン層４粒界（ポリシリコン層表面の粒界部分）５シリサイド層３１酸窒化シリコン４１シリサイド材料４２酸窒化シリサイド４３酸化窒化膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/28 301 H01L 29/49

Claims

(57)【特許請求の範囲】

【請求項１】ポリサイドゲートを有するＭＯＳ半導体
装置において、ゲート電極を構成するポリシリコン層と
高融点金属シリサイド層の界面近傍におけるポリシリコ
ン層の粒界が、酸化シリサイド、窒化シリサイドまたは
酸窒化シリサイドとなっていることを特徴とするポリサ
イドゲートＭＯＳ半導体装置。
【請求項２】ポリサイドゲートを有するＭＯＳ半導体
装置におけるポリサイドゲートを形成するに際し、ゲー
ト電極を構成するポリシリコン層上に高融点金属シリサ
イド層を形成する工程の前に、ポリシリコン表面のウエ
ットエッチ工程、極少量のシリサイド材料を蒸着する工
程、酸化及び／又は窒化処理工程、酸化膜、窒化膜又は
酸化窒化膜のエッチバック工程の順に処理することを特
徴とする半導体装置の製造方法。
【請求項３】前記酸化及び／又は窒化処理工程前に蒸
着する前記シリサイド材料として、高融点金属または高
融点金属シリサイドを用いる請求項２に記載の半導体装
置の製造方法。