[go: up one dir, main page]

JP3467888B2 - 受信装置及び送受信装置 - Google Patents

受信装置及び送受信装置

Info

Publication number
JP3467888B2
JP3467888B2 JP02051395A JP2051395A JP3467888B2 JP 3467888 B2 JP3467888 B2 JP 3467888B2 JP 02051395 A JP02051395 A JP 02051395A JP 2051395 A JP2051395 A JP 2051395A JP 3467888 B2 JP3467888 B2 JP 3467888B2
Authority
JP
Japan
Prior art keywords
clock
frequency
frequency deviation
received signal
correcting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02051395A
Other languages
English (en)
Other versions
JPH08223236A (ja
Inventor
文雄 石津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP02051395A priority Critical patent/JP3467888B2/ja
Priority to US08/460,842 priority patent/US5661765A/en
Priority to CA002152107A priority patent/CA2152107C/en
Priority to AU21790/95A priority patent/AU691272B2/en
Priority to DE69535057T priority patent/DE69535057T2/de
Priority to EP95110564A priority patent/EP0726662B1/en
Priority to CN95108934A priority patent/CN1113477C/zh
Publication of JPH08223236A publication Critical patent/JPH08223236A/ja
Application granted granted Critical
Publication of JP3467888B2 publication Critical patent/JP3467888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、衛星通信、移動体通
信、移動体衛星通信に用いられるディジタル通信の受信
装置及び送受信装置に関するものである。
【０００２】
【従来の技術】従来のクロック再生回路として、例え
ば、“ディジタル信号処理の応用”，電子情報通信学
会、ｐ１６９，に示されたものがあり、図１６は上記の
クロック再生回路をディジタルＰＬＬ化したものであ
り、「ゼロクロス法」と呼ばれている方式である。図１
６において、１は受信信号の入力端子、２は受信信号か
ら復調信号を取り出す復調器、３は復調器２出力から可
変分周器６出力クロックと受信信号のシンボルクロック
成分との位相差を検出する位相比較器、４は位相比較器
３出力を平均化するランダムウォークフィルタ、５は受
信信号のシンボルクロック成分のほぼ整数倍の周波数で
発振する固定発振器、６はランダムウォークフィルタ４
出力に応じた分周数で固定発振器５出力を分周し、受信
信号のシンボルクロックに同期したクロックを各部分へ
出力する可変分周器、１００は位相比較器３、ランダム
ウォークフィルタ４、固定発振器５、可変分周器６から
構成されるクロック再生回路である。
【０００３】また、図１７は位相比較器の構成例を示す
ブロック図である。図１７において、１０は復調器２出
力信号のＭＳＢ（Most Significant Bit) １ビットを入
力する入力端子、１１は可変分周器６出力クロックの入
力端子、１２は入力端子１１出力を反転する反転回路、
１３は入力端子１０入力信号を反転回路１２出力クロッ
クでラッチする第１のラッチ回路、１４は入力端子１０
入力信号を入力端子１１入力クロックでラッチする第２
のラッチ回路、１５，１６はそれぞれ第１，第２のラッ
チ回路１３，１４出力を入力端子１１入力クロックでラ
ッチする第３，第４のラッチ回路、１７は第３，第４の
ラッチ回路１５，１６出力の排他的論理和をとる排他的
論理和回路、１８は排他的論理和回路１７出力を外部に
出力する出力端子、１９は第２，第４のラッチ回路１
４，１６出力の排他的論理和をとる排他的論理和回路、
２０は排他的論理和回路１９出力を外部に出力する出力
端子である。
【０００４】図１９はランダムウォークフィルタ４の構
成例を示すブロック図である。図１９において、３０は
上記出力端子１８出力を入力する入力端子、３１は上記
出力端子２０出力を入力する入力端子、３２は可変分周
器６出力クロックの入力端子、３３は入力端子３２クロ
ックで動作し、入力端子３０入力信号でＵＰ／ＤＯＷＮ
し、入力端子３１入力信号でイネーブル／ディセーブル
動作する２Ｎ段アップダウンカウンタ、３４は２Ｎ段ア
ップダウンカウンタ３３カウント値が２Ｎの時“後退”
信号を出力する出力端子、３５は２Ｎ段アップダウンカ
ウンタ３３カウント値が０の時“進め”信号を出力する
出力端子、３６は上記“後退”信号あるいは“進め”信
号が出力された時２Ｎ段アップダウンカウンタ３３値を
Ｎに設定するＮ設定回路である。
【０００５】図２０は可変分周器６の構成例を示すブロ
ックである。図２０において、４０は上記“後退”信号
の入力端子、４１は上記“進め”信号の入力端子、４２
は入力端子４０入力信号及び入力端子４１入力信号に応
じて固定発振器５出力にパルスを付加したり除去したり
するパルス付加または除去回路、４３はパルス付加また
は除去回路４２出力を分周する分周器、４４は分周器４
３出力を外部に出力する出力端子である。
【０００６】以下に、図１６の動作について説明する。
本ゼロクロス法は、可変分周器６出力クロックでサンプ
ルされたゼロクロス点データ（１，０）の平均値が
「０．５」になるように可変分周器６出力クロックの位
相を制御することで、可変分周器６出力クロックを受信
信号のシンボルクロック成分に位相同期させるものであ
る。入力端子１から入力された受信信号は復調器２で復
調される。そして、位相比較器３へは復調器２出力のベ
ースバンド波形の符号ビット（ＭＳＢ：｛１，０｝）が
入力される。位相比較器３は、入力端子１０から入力さ
れた信号に対して、第１のラッチ回路１３でゼロクロス
点近傍データをサンプルし、第２のラッチ回路１４でナ
イキスト点近傍データをサンプルし、そして、第１，第
２のラッチ回路１３、１４出力は入力端子１１入力クロ
ックで第３，第４のラッチ回路１５、１６でラッチされ
る。それと同時に、第２のラッチ回路１４は次のナイキ
スト点近傍データをサンプルする。
【０００７】図１８（ａ）にベースバンド信号のサンプ
ル例を示す。本例では、データが＋１から−１に変化し
た場合を示している。また、同図（ｂ）に、（ａ）の軟
判定信号を硬判定｛１，０｝した場合の波形を示す。こ
の場合、第２のラッチ回路１４は時刻（ｍ＋１）のナイ
キスト点近傍データ、第３のラッチ回路１５は時刻（ｍ
＋（１／２））のゼロクロス点近傍データ、第４のラッ
チ回路１６では時刻（ｍ）のナイキスト点近傍データを
ラッチする。そして、排他的論理和１７において、第３
のラッチ回路１５出力、即ち時刻（ｍ＋（１／２））の
ゼロクロス点情報と第４のラッチ回路１６出力、即ち時
刻（ｍ）のナイキスト点情報を乗算し、出力端子１８か
ら出力する。これは、データが−１から＋１に変化した
場合と、＋１から−１に変化した場合とで、クロックの
位相誤差とゼロクロスによる位相誤差情報との符号を揃
えるためである。そして、この出力がクロックの“進み
／遅れ”情報に相当し、この値の平均値が“０”になる
ように、即ち符号ビット（０，１）では“０．５”にな
るように制御される。なお、本例では“進み”の場合は
“０”を、“遅れ”の場合は“１”を出力するとする。
【０００８】また、排他的論理和１９は第２のラッチ回
路１４出力、即ち時刻（ｍ＋１）のナイキスト点情報
と、第４のラッチ回路１６出力、即ち時刻（ｍ）のナイ
キスト点情報との排他的論理和をとり、出力端子２０よ
り出力する。これは、連続するナイキスト点間でデータ
が変化しなかった場合には、その間のゼロクロス点情報
は無意味となるため、本信号を用いて出力端子１８から
出力されているゼロクロス点情報の“有意／無意味”を
判断する。なお、本例では、“有意”の場合は“１”
を、無意味の場合は“０”を出力する。
【０００９】こうして、位相比較器３は、可変分周器６
出力クロックの位相がゼロクロス点（あるいはナイキス
ト点）から進んでいる場合には“進み”信号“０”を、
遅れている場合には“遅れ”信号“１”を、また、その
値は“有意”か“無意味”かを示す信号を出力する。
【００１０】次に、ランダムウォークフィルタ４は上記
位相比較器３出力の位相差情報を平均する。２Ｎ段アッ
プダウンカウンタ３３は、入力端子３１入力信号が
“１”の場合、即ち上記位相比較器３出力データが“有
意”とみなされる場合のみ入力端子３２から入力される
クロックでアップ／ダウン動作を行う。そして、入力端
子３０入力信号が“０”の場合にはカウントを１つアッ
プし、“１”の場合にはダウンする。こうして、２Ｎ段
アップダウンカウンタ３３のカウント値が“２Ｎ”にな
った場合、出力端子３４より“後退”信号を出力すると
同時に、Ｎ設定回路３６によって２Ｎ段アップダウンカ
ウンタ３３の値を中央値の“Ｎ”に設定する。また、カ
ウント値が“０”になった場合は、同様に出力端子３５
より“進め”信号を出力すると同時に、Ｎ設定回路３６
によって２Ｎ段アップダウンカウンタ３３の値を中央値
の“Ｎ”に設定する。こうして、上記位相比較器３出力
信号は、２Ｎ段アップダウンカウンタ３３によって平均
化される。
【００１１】次に、ランダムウォークフィルタ４出力
“進め”“後退”信号は可変分周器６に入力される。一
般的に、固定発振器５の発振周波数はシンボルレートの
整数倍に選ばれる。いま、シンボルレートをｆs （Hz)
、固定発振器５出力周波数をｆosc (Hz)とすると、次
式のような関係で表される。 ｆosc （Hz) ＝Ｍ・ｆs (Hz) （Ｍ：整数） （１）
【００１２】入力端子４０，４１から信号が入力されな
い場合は、固定発振器５出力信号はパルス付加または除
去回路４２を通り、分周器４３でＭ分周される。そし
て、分周器４３からは分周されたシンボルレート
（ｆs ）クロックが出力される。
【００１３】いま、入力端子４０より“後退”信号が入
力された場合、パルス付加または除去回路４２は固定発
振器５出力クロックから１周期分クロックを削除する。
これによって分周器４３出力クロック位相は前の位相か
ら（１／Ｍ）周期分遅れることになる。また、入力端子
４１より“進め”信号が入力された場合は、パルス付加
または除去回路４２は固定発振器５出力クロックに１周
期分クロックを追加する。これによって分周器４３出力
クロック位相は前の位相から（１／Ｍ）周期分進むこと
になる。こうして、分周器４３出力クロック信号は入力
端子４０，４１の信号により位相制御される。
【００１４】以上のようにして、図１６に示す“ゼロク
ロス法”のクロック再生回路１００は、可変分周器６出
力クロックを受信信号中に含まれるシンボルクロック成
分に位相同期させることができる。
【００１５】図２１は、従来の２次ループクロック再生
回路で用いられるループフィルタの構成図である。受信
信号に含まれるシンボルクロック成分周波数ｆRX(Hz)
と、クロック再生回路の自走周波数、即ち、ｆs ＝（ｆ
osc ）／Ｍ(Hz)とにクロック周波数偏差がある場合に有
効である。この場合、図１６のクロック再生回路１００
のランダムウォークフィルタ４の部分が図２１に示すよ
うに変更される。このような２次ループ構成にすること
によって、１次ループ構成で生じたクロック周波数偏差
による定常位相誤差を抑えることができる。なお、２次
ループディジタルＰＬＬに関しては、例えば“ＰＬＬ
ＩＣの使い方”，秋葉出版，ｐ１５４，に示されてお
り、定常位相誤差に関しては同じ文献のｐ２６に示され
ている。
【００１６】図２１において、５０は位相比較器３出力
信号を入力する入力端子、５１は可変分周器６出力クロ
ックの入力端子、５２は入力端子５０入力信号におい
て、“有意／無意味”信号が“有意”の場合には進み／
遅れ信号（０，１）を（−１，＋１）に変換し、“無意
味”の場合には“０”を出力する符号変換器、５３は符
号変換器５２出力値とラッチ回路５４出力値とを加算す
る加算器、５４は加算器５３出力値を入力端子５１入力
クロックでラッチするラッチ回路、５５は加算器５３，
ラッチ回路５４で構成される第１の積分器、５６は第１
の積分器５５出力値とラッチ回路５７出力値とを加算す
る加算器、５７は加算器５６出力値を入力端子５１入力
クロックでラッチするラッチ回路、５８は加算器５６，
ラッチ回路５７で構成される第２の積分器、５９は第２
の積分器５８出力値の絶対値がある値以上（例えば積分
器５８がオーバーフロー、あるいはアンダーフローした
場合）になった場合には、“後退”信号、あるいは“進
め”信号を出力する比較器、６０はランダムウォークフ
ィルタ４出力信号と比較器５９出力信号とを加算する加
算器、６１は加算器６０を外部に出力する出力端子であ
る。
【００１７】次に図１６のクロック再生回路１００のラ
ンダムウォークフィルタ４の部分を図２１に示すように
変更されたときの動作について説明する。図１６の位相
比較器３出力の“進み／遅れ”信号と“有意／無意味”
信号は２分岐され、一方はランダムウォークフィルタ４
に、もう一方は符号変換器５２に入力される。ランダム
ウォークフィルタ４は前述したように動作し、“進め／
後退”信号を出力する。もう一方、符号変換器５２は、
“無意味”の場合は“０”を出力し、“有意”かつ“進
み”の場合は“＋１”を、“有意”かつ“遅れ”の場合
は“−１”を出力する。そして、符号変換器５２出力値
（０，±１）は第１の積分器５５に入力され、可変分周
器６出力クロック毎に積分処理される。そして、第１の
積分器５５出力信号は、さらに第２の積分器５８で積分
される。
【００１８】いま、受信信号中のシンボルクロック成分
周波数ｆRX(Hz)とクロック再生回路の自走周波数ｆs (H
z)とに周波数偏差Δｆ(Hz)が存在する場合、ラッチ回路
５４には周波数偏差Δｆ(Hz)に相当する数値（Δｆ情
報）が蓄積される。そして、上記Δｆ情報は第２の積分
器５８で積分され、ほぼ一定間隔で比較器５９のもつし
きい値を越え、比較器５９は“進め／後退”信号を出力
する。一例として、Δｆ情報が正の値の場合の第２の積
分器５８出力値と比較器５９が“後退”信号を出力する
様子を図２２に示す。いま、第１の積分器５５出力値
（Δｆ情報）が正しい場合は、周波数偏差による位相ず
れを補償するように比較器５９から“後退”信号が出力
されるため、位相比較器３出力の“進み／遅れ”信号は
ほぼ同じ頻度で出力される。この結果、第１の積分器５
５の値は平均的には現在の値を保持し、この状態で可変
分周器６出力のシンボルクロックは受信信号中のシンボ
ルクロック成分周波数ｆRX(Hz)に位相同期する。
【００１９】この様に、図２１のような２次ループ構成
によって、受信信号中のシンボルクロック成分周波数ｆ
RX(Hz)とクロック再生回路の自走周波数ｆs (Hz)とに周
波数偏差Δｆ(Hz)が存在する場合でも、定常位相誤差を
生じることなく位相同期することが可能になる。
【００２０】次に、図２３に、ＴＤＭＡ（Time Divisio
n Multiple Access : 時分割多元接続）方式やＴＤＭ
（Time Division Multiplex : 時分割多重化）方式、及
びＳＣＰＣ（Single Carrier Per Channel) のＶＯＸ
（Voice Operated Transmission)制御などのように、受
信信号が間欠的に到来する場合のクロック再生回路に使
用するループフィルタ部の構成図を示す。図中、図２１
と同一機能のものは同一記号を付している。図中、６５
は本ループフィルタ部分のゲート信号の入力端子、６６
は上記ゲート信号によって動作が制御されるランダムウ
ォークフィルタ、６７は第１の積分器５５にゲート端子
が付加され、上記ゲート信号によって動作が制御される
第３の積分器、６８は第２の積分器５８にゲート端子が
付加され、上記ゲート信号によって動作が制御される第
４の積分器である。
【００２１】次に図２３の動作について示す。図２４
（ａ）に示すように受信信号が間欠的に到来する場合、
クロック再生回路を常時動作させると受信信号のない雑
音のみの部分でクロック再生回路は誤動作してしまう。
この誤動作を避けるため、入力端子６５から図２４
（ｂ）に示すような受信中のみ“ＬＯＷ”になるような
ゲート信号を入力し、クロック再生回路のループフィル
タ部分（図２３では、ランダムウォークフィルタ６６，
第３の積分器６７，第４の積分器６８に相当）を受信信
号が無い部分では図２４（ｃ）に示すように“ＨＯＬ
Ｄ”し、それによってクロック再生回路全体を自走状態
にする。これによってクロック再生回路は、受信信号中
は通常に動作し、受信信号の無い部分では自走し、雑音
のみの信号を取り込み誤動作することを防げる。
【００２２】しかし、受信信号中のシンボルクロック成
分周波数ｆRX(Hz)とクロック再生回路の自走周波数ｆs
(Hz)とに周波数偏差Δｆ(Hz)が存在し、受信しない時間
が長い場合、即ちクロック再生回路が自走する時間が長
い場合は、周波数偏差Δｆ(Hz)により位相ずれが生じて
しまい、次に受信するときにはクロック再生回路の同期
がはずれてしまうという問題が生じる。例として、図２
５（ａ）（ｂ）（ｃ）に連続受信時、３ｃｈ−ＴＤＭ受
信時、間欠受信時の受信信号例を示す。図２５（ａ）
（ｂ）に示すような連続受信時や、３ｃｈ−ＴＤＭ受信
時の場合には、クロック再生回路は同期保持ができる
が、同図（ｃ）に示す間欠受信時のように非受信時間が
非常に長い場合には、クロック再生回路は同期保持がで
きなくなる。
【００２３】
【発明が解決しようとする課題】従来のクロック再生回
路を有する受信装置及び送受信装置は以上のように構成
されていて、受信信号中のシンボルクロック成分周波数
とクロック再生回路の自走周波数との周波数偏差が存在
し、非受信時間が長い場合、クロック再生回路の位相同
期保持ができず、また、上記クロック再生回路の出力ク
ロックを用いて制御部が動作する場合、制御部の位相同
期保持もできなくなるという課題があった。さらに、上
記制御部出力クロックを用いて送信信号を生成する場
合、送信信号のクロック精度が低くなるという課題があ
った。
【００２４】この発明は上記のような課題を解消するた
めになされたもので、受信信号中のシンボルクロック成
分周波数とクロック再生回路の自走周波数との周波数偏
差が存在し、非受信時間が長い場合でも、位相同期保持
が可能なクロック再生手段、及び制御手段を有する受信
装置及び送受信装置を得ることを目的とする。さらに、
受信信号中のシンボルクロック成分周波数とクロック再
生回路の自走周波数との周波数偏差が存在し、非受信時
間が長い場合でも、送信信号が平均的に高い精度の送信
クロックを有する送受信装置を得ることを目的とする。
【００２５】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明の受信装置は、受信信号を
復調する復調手段と、受信信号のシンボルクロック成分
に位相同期したクロックを生成するクロック再生手段
と、上記受信信号のシンボルクロック成分周波数と上記
クロック再生手段の自走周波数との周波数偏差を、上記
クロック再生手段の位相制御ループを構成する可変分周
器の可変分周数を制御して補正する周波数偏差補正手段
と、を有し、上記周波数偏差の補正を上記クロック再生
手段とは異なる動作タイミングで行うものである。
【００２６】また、請求項２に係わる発明の受信装置
は、受信信号を復調する復調手段と、受信信号のシンボ
ルクロック成分に位相同期したクロックを生成するクロ
ック再生手段と、上記受信信号のシンボルクロック成分
周波数と上記クロック再生手段の自走周波数との周波数
偏差を、上記クロック再生手段の位相制御ループを構成
する可変分周器の可変分周数を制御して補正する周波数
偏差補正手段と、を有し、上記周波数偏差の補正をフレ
ームパルス又はスロットパルスに相当する動作タイミン
グで行うものである。
【００２７】また、請求項３に係わる発明の受信装置
は、受信信号を復調する復調手段と、受信信号のシンボ
ルクロック成分に位相同期したクロックを生成するクロ
ック再生手段と、高速クロックを可変分周してクロック
再生手段の基準クロックを生成する基準クロック生成手
段と、上記受信信号のシンボルクロック成分周波数と上
記クロック再生手段の自走周波数との周波数偏差を、上
記基準クロック生成手段の高速クロックの可変分周数を
制御して補正する周波数偏差補正手段と、を有し、上記
周波数偏差の補正を上記クロック再生手段とは異なる動
作タイミングで行うものである。
【００２８】また、請求項４に係わる発明の受信装置
は、受信信号を復調する復調手段と、受信信号のシンボ
ルクロック成分に位相同期したクロックを生成するクロ
ック再生手段と、上記受信信号のシンボルクロック成分
周波数と上記クロック再生手段の自走周波数との周波数
偏差を、上記クロック再生手段の位相制御ループを構成
する可変分周器の可変分周数を制御して補正する周波数
偏差補正手段と、を有し、上記周波数偏差の補正を上記
クロック再生手段とは異なる動作タイミングで行うもの
であり、更に、上記クロック再生手段の基準クロックを
受けとり、上記周波数偏差補正手段の周波数偏差情報に
基づき可変分周器の可変分周数を制御して補正し、当該
受信装置内の各部及び関係他装置の動作クロック及び制
御信号を生成する制御手段を有するものである。
【００２９】また、請求項５に係わる発明の送受信装置
は、受信信号を復調する復調手段と、受信信号のシンボ
ルクロック成分に位相同期したクロックを生成するクロ
ック再生手段と、高速クロックを可変分周してクロック
再生手段の基準クロックを生成する基準クロック生成手
段と、上記受信信号のシンボルクロック成分周波数と上
記クロック再生手段の自走周波数との周波数偏差を、上
記基準クロック生成手段の高速クロックの可変分周数を
制御して補正する周波数偏差補正手段と、を有し、上記
周波数偏差の補正を上記クロック再生手段とは異なる動
作タイミングで行うものであり、更に、上記クロック再
生手段の周波数偏差の補正された基準クロックを受けと
り、当該受信装置内の各部及び関係他装置の動作クロッ
ク及び制御信号を生成する制御手段を有するものであ
る。
【００３０】また、請求項６に係わる発明の送受信装置
は、受信信号を復調する復調手段と、受信信号のシンボ
ルクロック成分に位相同期したクロックを生成するクロ
ック再生手段と、上記受信信号のシンボルクロック成分
周波数と上記クロック再生手段の自走周波数との周波数
偏差を、上記クロック再生手段の位相制御ループを構成
する可変分周器の可変分周数を制御して補正する周波数
偏差補正手段と、を有し、上記周波数偏差の補正を上記
クロック再生手段とは異なる動作タイミングで行うもの
であり、更に、上記クロック再生手段の基準クロックを
受けとり、上記周波数偏差補正手段の周波数偏差情報に
基づき可変分周器の可変分周数を制御して補正し、当該
受信装置内の各部及び関係他装置の動作クロック及び制
御信号を生成する制御手段を有し、上記周波数偏差の補
正を上記制御手段の送信タイミング情報に基づき送信時
間以外の時間に行うものである。
【００３１】また、請求項７に係わる発明の受信装置
は、受信信号を復調する復調手段と、受信信号のシンボ
ルクロック成分に位相同期したクロックを生成するクロ
ック再生手段と、高速クロックを可変分周してクロック
再生手段の基準クロックを生成する基準クロック生成手
段と、上記受信信号のシンボルクロック成分周波数と上
記クロック再生手段の自走周波数との周波数偏差を、上
記基準クロック生成手段の高速クロックの可変分周数を
制御して補正する周波数偏差補正手段と、を有し、上記
周波数偏差の補正を上記クロック再生手段とは異なる動
作タイミングで行うものであり、更に、上記クロック再
生手段の周波数偏差の補正された基準クロックを受けと
り、当該送受信装置内の各部及び関係他装置の動作クロ
ック及び制御信号を生成する制御手段を有し、上記周波
数偏差の補正を上記制御手段の送信タイミング情報に基
づき送信時間以外の時間に行うものである。
【００３２】また、請求項８に係わる発明の送受信装置
は、受信信号を復調する復調手段と、受信信号のシンボ
ルクロック成分に位相同期したクロックを生成するクロ
ック再生手段と、上記受信信号のシンボルクロック成分
周波数と上記クロック再生手段の自走周波数との周波数
偏差を、上記クロック再生手段の位相制御ループを構成
する可変分周器の可変分周数を制御して補正する周波数
偏差補正手段と、を有し、上記周波数偏差の補正を上記
クロック再生手段とは異なる動作タイミングで行うもの
であり、更に、上記クロック再生手段の基準クロックを
受けとり、上記周波数偏差補正手段の周波数偏差情報に
基づき可変分周器の可変分周数を制御して補正し、当該
送受信装置内の各部及び関係他装置の動作クロック及び
制御信号を生成する制御手段を有し、上記周波数偏差の
補正を受信同期確立までは自走タイミングで行い、受信
同期確立後は送信時間以外の時間に行うものである。
【００３３】
【作用】以上のように構成された、請求項１に係わる発
明の受信装置では、周波数偏差補正手段が受信信号のシ
ンボルクロック成分周波数とクロック再生手段の自走周
波数との周波数偏差を、上記クロック再生手段の位相制
御ループを構成する可変分周器の可変分周数を制御し
て、上記クロック再生手段とは異なる動作タイミングで
補正を行うことにより、非受信時間が長い場合でも、位
相同期の保持が可能になる。
【００３４】また、請求項２に係わる発明の受信装置で
は、周波数偏差補正手段が受信信号のシンボルクロック
成分周波数とクロック再生手段の自走周波数との周波数
偏差を、上記クロック再生手段の位相制御ループを構成
する可変分周器の可変分周数を制御して、フレームパル
ス又はスロットパルスに相当する動作タイミングで補正
を行うことにより、非受信時間が長い場合でも、位相同
期の保持が可能になる。
【００３５】また、請求項３に係わる発明の受信装置で
は、周波数偏差補正手段が受信信号のシンボルクロック
成分周波数とクロック再生手段の自走周波数との周波数
偏差を、上記クロック再生手段の有する基準クロック生
成手段の高速クロックの可変分周数を制御して、上記ク
ロック再生手段とは異なる動作タイミングで補正を行う
ことにより、非受信時間が長い場合でも、位相同期の保
持が可能になる。
【００３６】また、請求項４に係わる発明の受信装置で
は、周波数偏差補正手段が受信信号のシンボルクロック
成分周波数とクロック再生手段の自走周波数との周波数
偏差を、上記クロック再生手段の位相制御ループを構成
する可変分周器の可変分周数を制御して、上記クロック
再生手段とは異なる動作タイミングで補正を行うことに
より、非受信時間が長い場合でも、位相同期の保持が可
能になる。また、更に、制御手段が上記クロック再生手
段の基準クロックを受けとり、上記周波数偏差補正手段
の周波数偏差情報に基づき可変分周器の可変分周数を制
御して補正を行うことにより、制御手段の位相同期の保
持も可能になる。
【００３７】また、請求項５に係わる発明の送受信装置
では、周波数偏差補正手段が受信信号のシンボルクロッ
ク成分周波数とクロック再生手段の自走周波数との周波
数偏差を、上記クロック再生手段の有する基準クロック
生成手段の高速クロックの可変分周数を制御して、上記
クロック再生手段とは異なる動作タイミングで補正を行
うことにより、非受信時間が長い場合でも、位相同期の
保持が可能になる。また、更に、制御手段が上記クロッ
ク再生手段の周波数偏差の補正された基準クロックを受
けとり制御部内の基準クロックとすることにより、制御
手段の位相同期の保持も可能になる。
【００３８】また、請求項６に係わる発明の送受信装置
では、周波数偏差補正手段が受信信号のシンボルクロッ
ク成分周波数とクロック再生手段の自走周波数との周波
数偏差を、上記クロック再生手段の位相制御ループを構
成する可変分周器の可変分周数を制御して、上記クロッ
ク再生手段とは異なる動作タイミングで補正を行うこと
により、非受信時間が長い場合でも、位相同期の保持が
可能になる。また、制御手段が上記クロック再生手段の
基準クロックを受けとり、上記周波数偏差補正手段の周
波数偏差情報に基づき可変分周器の可変分周数を制御し
て補正を行うことにより、制御手段の位相同期の保持も
可能になる。また、更に、上記周波数偏差の補正を上記
制御手段の送信タイミング情報に基づき送信時間以外の
時間に行うことにより、送信時に送信クロックの位相制
御を行わなくとも、平均的に高精度の送信クロックで送
信が可能になる。
【００３９】また、請求項７に係わる発明の送受信装置
では、周波数偏差補正手段が受信信号のシンボルクロッ
ク成分周波数とクロック再生手段の自走周波数との周波
数偏差を、上記クロック再生手段の有する基準クロック
生成手段の高速クロックの可変分周数を制御して、上記
クロック再生手段とは異なる動作タイミングで補正を行
うことにより、非受信時間が長い場合でも、位相同期の
保持が可能になる。また、制御手段が上記クロック再生
手段の周波数偏差の補正された基準クロックを受けとり
制御部内の基準クロックとすることにより、制御手段の
位相同期の保持も可能になる。また、更に、上記周波数
偏差の補正を上記制御手段の送信タイミング情報に基づ
き送信時間以外の時間に行うことにより、送信時に送信
クロックの位相制御を行わなくとも、平均的に高精度の
送信クロックで送信が可能になる。
【００４０】また、請求項８に係わる発明の送受信装置
では、周波数偏差補正手段が受信信号のシンボルクロッ
ク成分周波数とクロック再生手段の自走周波数との周波
数偏差を、上記クロック再生手段の位相制御ループを構
成する可変分周器の可変分周数を制御して、上記クロッ
ク再生手段とは異なる動作タイミングで補正を行うこと
により、非受信時間が長い場合でも、位相同期の保持が
可能になる。また、制御手段が上記クロック再生手段の
基準クロックを受けとり、上記周波数偏差補正手段の周
波数偏差情報に基づき可変分周器の可変分周数を制御し
て補正を行うことにより、制御手段の位相同期の保持も
可能になる。また、更に、上記周波数偏差の補正を受信
同期確立までは自走タイミングで行い、受信同期確立後
は送信時間以外の時間に行うことにより、受信同期確立
前後に拘らず周波数偏差による位相ずれの補正がなされ
るので、送信時は自走状態でも平均的に高精度な送信ク
ロックによる送信が可能である。
【００４１】
【実施例】
実施例１．図１はこの発明の実施例１を示す構成ブロッ
ク図であり、図中、従来例と同一部分には同一記号を付
している。前述したような、従来の受信装置では受信信
号中のシンボルクロック成分周波数とクロック再生回路
の自走周波数との周波数偏差（以下、適宜、周波数偏差
と呼ぶ）が存在し、非受信時間が長い場合、位相同期が
保持できないという課題に対して、この発明は、周波数
偏差を補正する手段を、受信時間間隔によらず、制御部
からの制御信号と、受信信号中のシンボルクロック成分
周波数とクロック再生回路の自走周波数との周波数偏差
情報とに基づいて動作するようにして、非受信時の位相
ずれを補正するものである。
【００４２】図１において、８０は受信信号中のシンボ
ルクロック成分とクロック再生回路の自走周波数との周
波数偏差及びそれに準ずる偏差を測定する周波数偏差測
定部、８１は受信装置が有する制御部で、受信装置の各
部の動作クロックを生成しタイミングを管理する。８２
は上記周波数偏差測定部８０出力の周波数偏差情報と上
記制御部８１出力の制御信号とに基づいて“進め／後
退”信号を出力する周波数偏差補正部、８３はランダム
ウォークフィルタ６６出力“進め／後退”信号と、周波
数偏差補正部８２出力“進め／後退”信号とを結合して
可変分周器６を制御する“進め／後退”信号を出力する
結合回路である。
【００４３】また、図２は図１の周波数偏差補正部８２
の構成例を示すもので、図２において、９３は上記周波
数偏差測定部８０出力を入力する入力端子、８５は制御
部８１が出力する制御信号の入力端子、８６は入力端子
９３より入力された周波数偏差情報を本周波数偏差補正
部８２用の数値に変換する数値変換部、８７は数値変換
部８６出力値とＤフリップフロップ８８出力値とを加算
する加算器、８８は加算器８７出力値を入力端子８５入
力制御信号でラッチするＤフリップフロップ、８９は加
算器８７とＤフリップフロップ８８とで構成される積分
器、９０は積分器８９の出力値に基づいて、“進め”信
号や“後退”信号を出力する“後退／進め”信号生成
部、９１は“後退／進め”信号生成部９０出力の“後
退”信号を出力する出力端子、９２は“後退／進め”信
号生成部９０出力の“進め”信号を出力する出力端子で
ある。
【００４４】以下に、実施例１の動作について説明す
る。先ず、３ｃｈ−ＴＤＭ受信時に、フレーム周期でク
ロック周波数制御を行う場合について説明する。図３
（ａ）は３ｃｈ−ＴＤＭ受信におけるフレーム構成例を
示したものである。いま、任意の方法で受信信号中のシ
ンボルクロック成分周波数ｆRX(Hz)とクロック再生回路
の自走周波数ｆs (Hz)との周波数偏差情報Δｆd (Hz)が
得られたとし、その値は“Ｌフレーム”に“Ｋ回”可変
分周器６を“進め”制御することに相当する値とする。
“後退”制御の場合は、上記“Ｋ値”を負の数で表現す
る。また、制御部８１から出力される制御信号例とし
て、図３（ａ）に示されるような受信スロットの先頭の
タイミングで出力されるフレームパルスとする。上記周
波数偏差情報Δｆd (Hz)は数値変換部８６において、次
式によって積分器８９に入力される値“Ｒ”に変換され
る。 Ｒ＝Ｋ／Ｌ （Ｒ：実数，｜Ｒ｜≦１） （２） （Ｋ：整数） （Ｌ：正の整数）
【００４５】積分器８９は上記フレームパルス信号毎に
Ｒ値を積算する。そして、積分器８９出力値は｛０，
Ｒ，２Ｒ，３Ｒ，…｝と増加していき、“Ｌフレーム”
で“Ｋ値”になる。“後退／進め”信号生成部９０は積
分器８９出力値の整数値が変化する度に、“Ｒ”が正の
数の場合には“進め”信号を、“Ｒ”が負の数の場合に
は“後退”信号をそれぞれ出力端子９２、９１より出力
する。よって、出力端子９１、９２から同時に“後退”
信号と“進め”信号とが出力されることはない。なお、
上記動作の場合、積分器８９は絶対値が「０〜１」の範
囲を積算できればよく、“後退／進め”信号生成部９０
は積分器８９の整数部へのオーバーフローフラグやアン
ダーフローフラグを検出すればよい。図４に、フレーム
パルス、積分器８９出力値、“後退／進め”信号生成部
９０出力、即ち周波数偏差補正部８２出力の例を示す。
【００４６】周波数偏差補正部８２から出力された“後
退／進め”信号は結合回路８３を通って可変分周器６を
制御し、周波数偏差による位相ずれを補正することが可
能になる。この時、位相同期を行うための制御は、従来
と同様、位相比較器３、ランダムウォークフィルタ６
６、結合回路８３によって行われる。なお、上記位相同
期用制御は従来例図２４（ｂ）で示したゲート信号によ
って、受信スロット時のみ動作する。
【００４７】次に、実施例１の動作について、非受信時
間が長い場合、例えば間欠受信する場合の動作について
説明する。図３（ｂ）は間欠受信時の受信フレーム構成
例を示したものである。この場合は、複数フレームで構
成されるスーパーフレーム単位でしか受信しないため、
位相比較器３、ランダムウォークフィルタ６６、結合回
路８３、可変分周器６、固定発振器５で構成されるクロ
ック再生手段は端子６５から入力するゲート信号によっ
てスーパーフレーム単位でしか動作しない。これに対し
て、周波数偏差測定部８０と周波数偏差補正部８２で構
成される周波数偏差を補正する手段は、３ｃｈ−ＴＤＭ
受信、間欠受信に依らず、フレームパルスによるフレー
ム単位で制御を行うため、間欠受信時でも３ｃｈ−ＴＤ
Ｍ受信時と同様の頻度で周波数偏差による位相ずれを補
正する。
【００４８】以上のように本実施例１は、周波数偏差を
補正する手段を、受信時間間隔によらず制御部からの制
御信号と、任意の得られた周波数偏差情報に基づいて動
作させて、受信信号中のシンボルクロック成分周波数と
クロック再生回路の自走周波数との周波数偏差による非
受信時の位相ずれを補正するので、非受信時間が長い場
合でも位相同期の保持が可能になる。
【００４９】なお、同様の効果を得る方法として、周波
数偏差情報を積分器８９の入力値として与えるのではな
く、制御部８１から出力される制御信号の頻度や周期を
変えてもよい。
【００５０】また、周波数偏差が大きく、可変分周器６
を１フレームに１回以上制御しなくてはならない場合
は、制御部からのフレームパルスに相当する制御信号の
頻度を増加させたり、１回の制御信号に対して複数回制
御するような構成にすることで対応できる。さらに、周
波数偏差情報を徐々に補正することで、温度変動や経時
変動などにも対応可能になる。
【００５１】また、上記周波数偏差を補正する手段は、
間欠受信時などのように非受信時間が長い場合のみ動作
させてもよい。
【００５２】また、制御部８１が制御信号（例えばフレ
ームパルス）を非受信時に出力するように設定すること
で、ランダムウォークフィルタ６６が出力する“後退／
進め”信号と周波数偏差補正部８２が出力する“後退／
進め”信号とが同時に出力されることは避けられる。
【００５３】また、固定発振器５の代わりに電圧制御発
振器を使用しても構わない。
【００５４】以下に、周波数偏差情報Δｆd 値を出力す
る周波数偏差測定部の構成例を３つ示す。なお、この周
波数偏差測定部は単独で使用してもよいし、測定精度を
上げるため組み合わせて使用してもよい。
【００５５】図５は周波数偏差情報Δｆd 値を出力する
周波数偏差測定部の構成例１であり、図中、図１と同一
部分は同一記号で示されている。図５において、１１０
は単位時間間隔で入力されるパルスの入力端子、１１１
はランダムウォークフィルタ６６から“進め”信号が出
力された場合にはカウントアップし、“後退”信号が出
力された場合にはカウントダウンし、入力端子１１０入
力パルスによって値がリセットされるアップダウンカウ
ンタ、１１２は入力端子１１０入力パルスによってカウ
ンタ１１１のカウント値をラッチするラッチ回路、１１
３は上記ラッチ回路１０３出力値を１回以上平均化する
平均回路、１１４は上記平均回路出力値の出力端子であ
る。
【００５６】次に、図５の動作について説明する。い
ま、受信信号中のシンボルクロック成分周波数ｆRX(Hz)
とクロック再生回路の自走周波数ｆs (Hz)との周波数偏
差情報Δｆd (Hz)があり、その状態で再生クロックが位
相同期している場合、クロック再生回路は周波数偏差に
よる位相ずれを補正するため、即ち受信信号中のシンボ
ルクロック成分に追随するためにランダムウォークフィ
ルタ６６から“後退”信号や“進め”信号などの制御信
号が出力される。そして、ｆs (Hz)＞ｆRX(Hz)の場合は
平均的に“後退”信号が多く出力され、ｆs (Hz)＜ｆRX
(Hz)の場合は平均的に“進め”信号が多く出力され、そ
の頻度は周波数偏差量に応じて変化する。よって、アッ
プダウンカウンタ１１１によって単位時間あたりのラン
ダムウォークフィルタ６６出力回数、即ち可変分周器６
の制御量をカウントすることで、等化的に周波数偏差量
を検出できる。アップダウンカウンタ１１１は、カウン
ト値をラッチ回路１１２でラッチされた後はリセットさ
れる。平均回路１１３は、上記のようにして測定したカ
ウント値、即ち周波数偏差量を平均して精度を向上し、
周波数偏差情報Δｆd として出力する。このようにし
て、周波数偏差情報を得ることができる。
【００５７】なお、平均回路１１３を積分器にしたり、
平均回路１１３出力の後段に積分器を挿入することで、
周波数偏差の変動にも追随可能になる。
【００５８】図６は、周波数偏差測定部の構成例２であ
り、図中において図２３と同一機能のものは同一記号で
示されている。図６において、１１５は第３の積分器６
７出力値の出力端子である。
【００５９】次に、図６の動作について説明する。図２
３のようなループフィルタを用いたクロック再生回路に
おいて、再生クロックが位相同期している場合、第３の
積分器には周波数偏差情報が蓄積される。よって、この
出力を出力端子１１５より外部に出力することによって
周波数偏差情報Δｆd を得ることができる。
【００６０】なお、第３の積分器６７出力値を平均して
精度を向上しても、後段に積分器を挿入して周波数偏差
の変動に追随可能にしてもよい。
【００６１】図７は、周波数偏差測定部の構成例３であ
り、図中、図１と同一機能のものは同一記号で示されて
いる。図７において、１２０は受信装置や送受信装置が
有している高精度発振器、１２１は、高精度発振器１２
０出力を基準に、固定発振器５の周波数をカウントする
周波数カウンタ、１２２は周波数カウンタ１２１出力値
に基づいて固定発振器５の周波数偏差を計算する周波数
偏差計算部、１２３は周波数偏差計算部１２３出力値を
外部に出力する出力端子である。
【００６２】次に、図７の動作について説明する。高精
度発振器１２０出力を基準にして固定発振器５出力周波
数をカウントすると、原理的には高精度発振器１２０の
精度で固定発振器５出力周波数がカウントできる。この
カウント値に基づいて、周波数偏差計算部１２２によっ
て固定発振器５出力の周波数偏差を計算し、周波数偏差
情報Δｆd (Hz)とすることができる。
【００６３】なお、前記３通りの周波数偏差を測定する
手段以外に、別の方法で周波数偏差を測定し、初期値と
して与える方式をとることもできる。
【００６４】実施例２．図８はこの発明の実施例２を示
す構成ブロック図であり、図中、従来例、前記実施例と
同一部分には同一記号を付している。この発明は、周波
数偏差による位相ずれの補正を、クロック再生回路の可
変分周器の“後退／進め”信号で行うのではなく、高速
クロックの分周数を制御して、クロック再生回路の基準
クロック自体を周波数制御するものである。
【００６５】図８において、１３０は式（１）で示され
る可変分周器６の基準クロック周波数ｆosc （Hz) の整
数倍の周波数で発振する高速固定発信器、１３１は第２
の周波数偏差補正部１３２出力の制御信号で制御される
分周数で、高速固定発信器１３０出力クロックを分周す
る第２の可変分周器、１３２は周波数偏差測定部８０出
力の周波数偏差情報に対応する周期で第２の可変分周器
１３１に“後退／進め”信号を出力する第２の周波数偏
差補正部である。
【００６６】次に、図８の動作について説明する。高速
固定発振器１３０は第２の可変分周器１３１によって分
周される。そして、第２の可変分周器１３１出力クロッ
クは可変分周器６の基準クロックとして使用され、第２
の可変分周器１３１が制御されていない場合は、高速固
定発振器１３０と第２の可変分周器１３１とで基準クロ
ックを生成する固定発振器５と同様な機能を果たす。受
信信号中のシンボルクロック成分周波数ｆRX(Hz)とクロ
ック再生回路の自走周波数ｆs (Hz)との周波数偏差情報
Δｆd (Hz)は周波数偏差測定部８０から第２の周波数偏
差補正部１３２に入力される。なお、上記周波数偏差情
報Δｆd (Hz)は、実施例１と同様な周波数偏差測定部に
より得られる。第２の周波数偏差補正部１３２は、図２
の周波数偏差補正部８２と基本構成は同じである。第２
の周波数偏差補正部１３２は入力された周波数偏差情報
に応じた数値「Ｓ値」を数値変換部８６から出力し、積
分器８９に入力する。積分器８９は、再生クロック毎に
上記「Ｓ値」を加算し、その出力値は｛０，Ｓ，２Ｓ，
３Ｓ，…｝となる。そして、“後退／進め”信号作成部
９０は、積分器８９出力値に応じて“後退”信号や“進
め”信号を出力する。第２の可変分周器１３１は、“後
退”信号が入力された場合はその出力クロックの位相を
高速固定発振器１３０出力クロック１周期分遅れさせ、
“進め”信号が入力された場合は進める。この結果、第
２の可変分周器１３１出力の平均周波数が変化し、それ
を原振とする可変分周器６の自走周波数の平均値は受信
信号中のシンボルクロック周波数と等しくなる。これに
よって、等価的に周波数偏差を補正することができる。
【００６７】また、間欠受信時のように非受信時間が長
い場合でも、上記可変分周器６は自走しており、上記ク
ロック周波数補正手段は動作している。よって、非受信
時間が長くなっても位相同期を保持することが可能であ
る。
【００６８】以上のように本実施例２は、可変分周器６
の原振は高速固定発振器１３０と第２の可変分周器１３
１からなる基準クロック生成手段１３５で構成し、第２
の可変分周器１３１を、得られた周波数偏差情報（例え
ば、実施例１で説明した周波数偏差測定部のいずれかに
よる）と再生クロック及びそれに準ずる信号に基づいて
動作するようにして、受信信号中のシンボルクロック成
分周波数とクロック再生回路の自走周波数との周波数偏
差による非受信時の位相ずれを補正するので、非受信時
間が長い場合でも位相同期の保持が可能になる。
【００６９】なお、同様の効果を得るものとして、第２
の周波数偏差補正部１３２を再生クロックではなく、制
御部から出力される制御信号を用いてもよい。また、周
波数偏差に応じて第２の周波数偏差補正部１３２出力頻
度を変える手段として、積分器８９入力信号を変えるの
ではなく、積分器８９の動作頻度を変えてもよい。
【００７０】また高速固定発振器１３０の代わりに高速
電圧制御発振器を用いてもよい。
【００７１】また、周波数偏差測定部としては実施例１
で説明した前記３通りのいずれかの周波数偏差を測定す
る方法、もしくは別の方法で周波数偏差を測定し、初期
値として与える方式をとることもできる。
【００７２】実施例３．図９はこの発明の実施例３を示
す構成ブロック図であり、図中、従来例、前記実施例と
同一部分には同一記号を付している。この発明は、タイ
ミング再生回路のみでなく制御部内のクロック生成部も
周波数偏差による位相ずれの補正を行うことによって、
制御部の位相同期も保持するものである。
【００７３】図９において、１４０は固定発振器５出力
を基準クロックとし、周波数偏差補正部８２出力信号で
位相制御される第３の可変分周器、１４１は上記第３の
可変分周器１４０の出力を用いて、各制御信号を生成す
る制御信号生成部、１４２は第３の可変分周器１４０と
制御信号生成部１４１とを有し当該受信装置及び関係の
他装置の各部の動作クロックを生成しタイミングを管理
する第２の制御部である。
【００７４】次に図９の動作について説明する。第２の
制御部１４２は固定発振器５を基準クロックとした動作
クロックを第３の可変分周器１４０で生成し、その出力
に基づいて当該受信装置及び他装置の各部の動作クロッ
クを生成し、タイミングを管理する。その役割には、例
えばフレームパルスや同期語検出に使用するアパーチャ
の作成などが含まれる。よって、図９のようにクロック
再生回路と同じ固定発振器５を基準クロックとして用い
た場合、第２の制御部１４２において周波数制御を行わ
ないと、受信信号中のシンボルクロック成分と第３の可
変分周器１４０の自走周波数との周波数偏差が存在した
場合、第２の制御部１４２が生成する各信号の位相がず
れてしまい、位相同期が保持できなくなる。このため、
周波数偏差補正部８２が出力する“後退／進め”信号、
あるいはそれに相当する信号を第３の可変分周器１４０
に入力し、可変分周器６と同様に周波数偏差による位相
ずれを補正する。
【００７５】また、間欠受信中のように非受信時間が長
い場合でも、第３の可変分周器１４０は可変分周器６と
同様に、非受信時もクロック周波数補正を行うため位相
同期が保持できる。
【００７６】以上のように本実施例３は、第２の制御部
１４２内で動作クロックを生成する第３の可変分周器１
４０も、周波数偏差補正部８２出力の“後退／進め”信
号で制御するため、受信信号中のシンボルクロック成分
周波数と第３の可変分周器１４０の自走周波数との周波
数偏差による非受信時の位相ずれを補正するので非受信
時間が長い場合でも第２の制御部１４２の位相同期保持
が可能になる。
【００７７】なお、本実施例において、可変分周器６と
第３の可変分周器１４０との分周数は同じである必要は
なく、異なっていてもよい。
【００７８】同様な効果を得るものとして第３の可変分
周器１４０出力の代わりに可変分周器６の出力を用いて
もよい。また、第３の可変分周器１４０出力クロックを
可変分周器６出力クロックに位相追随させてもよい。
【００７９】また、周波数偏差測定部としては実施例１
で説明した前記３通りのいずれかの周波数偏差を測定す
る方法、もしくは別の方法で周波数偏差を測定し、初期
値として与える方式をとることもできる。
【００８０】実施例４．図１０はこの発明の実施例４を
示す構成ブロック図であり、図中、従来例、前記実施例
と同一部分には同一記号を付している。この発明は、周
波数偏差が補正された第２の可変分周器１３１出力を、
制御部内のクロック生成部の基準クロックとして用いる
ことによって、制御部の位相同期保持も可能にするもの
である。
【００８１】図１０において、１５０は第２の可変分周
器１３１出力クロックを基準クロックとし第３の制御部
１５１の動作クロックを生成するクロック生成部、１５
１はクロック生成部１５０を有し当該受信装置の各部、
及び関係他部の動作クロックを生成しタイミングを管理
する第３の制御部である。
【００８２】次に図１０の動作について説明する。クロ
ック生成部１５０は第２の可変分周器１３１出力のクロ
ックを基準クロックとし、第３の制御部１５１は上記基
準クロックに基づいて、当該受信装置の各部、及び関係
他部の動作クロックを生成し、タイミングを管理する。
第２の可変分周器１３１が第２の周波数偏差補正部１３
２によって周波数偏差を補正することにより、クロック
再生回路と同様に、第３の制御部１５１の位相同期も保
持することができる。
【００８３】以上のように本実施例４は、第３の制御部
１５１の動作クロックを生成するクロック生成部１５０
の基準クロックにクロック再生回路の周波数偏差補正さ
れた第２の可変分周器１３１出力クロックを使用するこ
とにより、クロック再生回路とともに第３の制御部１５
１の位相同期も保持することができる。
【００８４】また、周波数偏差測定部としては実施例１
で説明した前記３通りのいずれかの周波数偏差を測定す
る方法、もしくは別の方法で周波数偏差を測定し、初期
値として与える方式をとることもできる。
【００８５】実施例５．図１１はこの発明の実施例５を
示す構成ブロック図であり、図中、従来例、前記実施例
と同一部分には同一記号を付している。この発明は、送
受信装置が認識している送信タイミングを利用して、周
波数偏差を補正する制御信号を送信時間以外の時間に出
力するように設定し、周波数偏差が補正されたクロック
を送信部で使用することにより、例えば、“ＲＣＲ Ｓ
ＴＤ−２７Ｂ ４．１．９．１ 移動局の標準送信タイ
ミング”に記載されているような送信時はクロック位相
を制御しない方式でも、平均的に高い精度のクロックを
用いた送信を可能にするものである。
【００８６】図１１において、１６０は第３の可変分周
器１４０と制御信号生成部１４１とを有し送信部１６１
へ送信用クロック及び制御信号を供給する第４の制御
部、１６１は第４の制御部１６０出力クロック及び制御
信号に基づいて送信を行う送信部である。
【００８７】次に図１１の動作について説明する。い
ま、送受信信号タイミングが図１２（ａ）に示されるフ
レーム構成をとっているとする。この場合、制御信号生
成部１４１は周波数偏差補正用の制御信号を図１２
（ｂ）に示されるタイミングで出力する。このタイミン
グで周波数偏差補正用の制御信号が出力される場合、送
信時に第３の可変分周器１４０の出力が自走周波数であ
っても、アイドル区間中に周波数偏差による位相ずれが
補正されるため、送信クロックとしては平均的に高精度
なものを得ることができる。
【００８８】以上のように本実施例５は、第４の制御部
１６０出力の動作クロック及び制御信号に基づいて送信
し、周波数偏差補正部８２を送信区間以外の時間に動作
させることにより、送信時に動作クロックが自走周波数
であっても平均的に高精度な送信クロックによる送信が
可能になる。
【００８９】なお、第３の可変分周器１４０出力クロッ
クの位相を可変分周器６出力クロックの位相に追随させ
た場合でも、第３に可変分周器１４０の追随を送信時間
以外の時間にするか、図１２（ｂ）に示されるタイミン
グで周波数偏差を補正することにより平均的に高精度な
クロックによる送信が可能になる。また、制御信号生成
部１８１や送信部１６１に可変分周器６出力を用いる場
合でも、図１２（ｂ）に示されるタイミングで周波数偏
差を補正することにより平均的に高精度なクロックによ
る送信が可能になる。
【００９０】また、周波数偏差測定部としては実施例１
で説明した前記３通りのいずれかの周波数偏差を測定す
る方法、もしくは別の方法で周波数偏差を測定し、初期
値として与える方式をとることもできる。
【００９１】実施例６．図１３はこの発明の実施例６を
示す構成ブロック図であり、図中、従来例、前記実施例
と同一部分には同一記号を付している。この発明は、実
施例４で示したクロック再生回路及び制御部におけるク
ロック周波数偏差の補正を送信時以外の時間に行うこと
により、送信時にクロックが自走周波数であっても、平
均的に高精度なクロックで送信を可能にするものであ
る。
【００９２】図１３において、１７０はクロック生成部
１５０出力クロックに基づいて当該送受信装置の各部の
動作クロックと制御信号を生成し、タイミングを管理す
る制御信号生成部、１７１はクロック生成部１５０と制
御信号生成部１７０とを有し、送信部１６１へ送信用ク
ロック及び制御信号を供給する第５の制御部、１７２は
制御信号生成部１７０が出力するゲート信号によって第
２の周波数偏差補正部１３２出力信号にゲートをかける
ゲート回路である。
【００９３】次に図１３の動作について説明する。クロ
ック生成部１５０は周波数偏差を補正された第２の可変
分周器１３１出力クロックを基準クロックとして動作
し、制御信号生成部１７０は上記クロック生成部１５０
出力クロックで当該送受信装置の各制御信号を生成し、
タイミング管理を行う。そして、送信部１６１は第５の
制御部１７１が出力する動作クロックと制御信号とに基
づいて送信する。上記制御信号生成部１７０は、またゲ
ート回路１７２に送信時間以外はイネーブルになるゲー
ト信号を入力する。この結果、第２の可変分周器１３１
の出力クロックは送信時以外の時間でクロック周波数偏
差補正の制御をうけ周波数偏差による位相ずれが補正さ
れるため、送信時に送信クロックは自走周波数となる
が、平均的に高精度な送信クロックで送信することが可
能になる。
【００９４】以上のように本実施例６は、制御信号生成
部１７０によって第２の可変分周器１３１を送信時以外
で制御するため送信時は自走クロックとなるが、送信時
以外で周波数偏差による位相ずれが補正されるため、平
均的に高精度な送信クロックで送信することが可能にな
る。
【００９５】また、周波数偏差測定部としては実施例１
で説明した前記３通りのいずれかの周波数偏差を測定す
る方法、もしくは別の方法で周波数偏差を測定し初期値
として与える方式をとることもできる。
【００９６】実施例７．図１４はこの発明の実施例７を
示す構成ブロック図であり、図中、従来例、前記実施例
と同一部分には同一記号を付している。この発明は、周
波数偏差を補正する制御信号を、受信同期確立前は自走
タイミングで出力し、受信同期確立後は送信時間以外の
時間で出力することにより、受信同期確立前後に依らず
周波数偏差による位相ずれの補正を可能にし、送信時は
自走状態でも平均的に高精度な送信クロックによる送信
を可能にしたものである。
【００９７】図１４において、１８０は同期語検出など
に基づいて受信同期確立を検出する受信同期検出部、１
８１は第３の可変分周器１４０出力クロックを基準クロ
ックとし、受信同期検出部１８０出力信号によって周波
数補正用の制御信号の出力タイミングを可変できる制御
信号生成部、１８２は第３の可変分周器１４０と受信同
期検出部１８０と制御信号生成部１８１とを有し、送受
信装置各部の動作クロックと、制御信号を生成し、タイ
ミング管理を行う第６の制御部である。
【００９８】次に図１４の動作について説明する。受信
同期が確立する前は復調器２は図１５（ａ）に示すよう
に連続受信する。この時点ではフレームタイミングなど
は不明のため、受信同期検出部１８０は“非同期状態”
信号を出力する。そして、制御信号生成部１８１は“非
同期状態”信号をうけて周波数偏差補正用の制御信号を
自走状態で出力し、周波数偏差補正部８２は上記自走制
御信号によって“後退／進め”信号を出力する。これに
よって、“非同期状態”においてもクロック周波数偏差
による位相ずれが補正される。
【００９９】そして、同期語検出などによって受信同期
が確立した場合は、受信同期検出部１８０は“同期状
態”信号を出力する。制御信号生成部１８１は上記“同
期状態”信号を入力して、送信時間以外にクロック周波
数補正用の制御信号を出力することにより周波数偏差に
よる位相ずれの補正が成されるので、送信時は自走状態
でも平均的に高精度な送信クロックによる送信が可能に
なる。
【０１００】以上のように本実施例は、受信同期状態に
応じて周波数補正用の制御信号を制御することによっ
て、受信同期確立前後に依らず周波数偏差による位相ず
れの補正を可能にし、送信中は自走状態でも平均的に高
精度な送信クロックによる送信を可能にしたものであ
る。
【０１０１】なお、図１３による実施例６のゲート回路
１７２に入力するゲート信号を、受信同期状態に応じて
制御しても同様の効果が得られる。
【０１０２】また、周波数偏差測定部としては実施例１
で説明した前記３通りのいずれかの周波数偏差を測定す
る方法、もしくは別の方法で周波数偏差を測定し初期値
として与える方式をとることもできる。
【０１０３】
【発明の効果】以上のように請求項１の発明によれば、
受信信号中のシンボルクロック成分周波数とクロック再
生回路の自走周波数との周波数偏差が存在し、非受信時
間が長い場合でも、位相同期保持が可能なクロック再生
手段を有する受信装置を得ることができる。
【０１０４】また、請求項２の発明によれば、受信信号
中のシンボルクロック成分周波数とクロック再生回路の
自走周波数との周波数偏差が存在し、非受信時間が長い
場合でも、位相同期保持が可能なクロック再生手段を有
する受信装置を得ることができる。
【０１０５】また、請求項３の発明によれば、受信信号
中のシンボルクロック成分周波数とクロック再生回路の
自走周波数との周波数偏差が存在し、非受信時間が長い
場合でも、位相同期保持が可能なクロック再生手段を有
する受信装置を得ることができる。
【０１０６】また、請求項４の発明によれば、受信信号
中のシンボルクロック成分周波数とクロック再生回路の
自走周波数との周波数偏差が存在し、非受信時間が長い
場合でも、位相同期保持が可能なクロック再生手段と制
御手段とを有する受信装置を得ることができる。
【０１０７】また、請求項５の発明によれば、受信信号
中のシンボルクロック成分周波数とクロック再生回路の
自走周波数との周波数偏差が存在し、非受信時間が長い
場合でも、位相同期保持が可能なクロック再生手段と制
御手段とを有する受信装置を得ることができる。
【０１０８】また、請求項６の発明によれば、受信信号
中のシンボルクロック成分周波数とクロック再生回路の
自走周波数との周波数偏差が存在し、非受信時間が長い
場合でも、位相同期保持が可能なクロック再生手段と制
御手段とを有する、且つ送信時に送信クロックの位相制
御を行わなくとも平均的に高精度の送信クロックで送信
が可能な送受信装置を得ることができる。
【０１０９】また、請求項７の発明によれば、受信信号
中のシンボルクロック成分周波数とクロック再生回路の
自走周波数との周波数偏差が存在し、非受信時間が長い
場合でも、位相同期保持が可能なクロック再生手段と制
御手段とを有する、且つ送信時に送信クロックの位相制
御を行わなくとも平均的に高精度の送信クロックで送信
が可能な送受信装置を得ることができる。
【０１１０】また、請求項８の発明によれば、受信信号
中のシンボルクロック成分周波数とクロック再生回路の
自走周波数との周波数偏差が存在し、非受信時間が長い
場合でも、位相同期保持が可能なクロック再生手段と制
御手段とを有する、且つ送信時に送信クロックの位相制
御を行わなくとも平均的に高精度の送信クロックで送信
が可能な送受信装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施例１を示す構成ブロック図であ
る。
【図２】図１の周波数偏差補正部の構成例を示すブロッ
ク図である。
【図３】３ｃｈ−ＴＤＭ受信時と間欠受信時の受信信号
例を示す図である。
【図４】図１の周波数偏差補正部の動作を説明する図で
ある。
【図５】図１の周波数偏差測定部の構成例１を示すブロ
ック図である。
【図６】図１の周波数偏差測定部の構成例２を示すブロ
ック図である。
【図７】図１の周波数偏差測定部の構成例３を示すブロ
ック図である。
【図８】この発明の実施例２を示す構成ブロック図であ
る。
【図９】この発明の実施例３を示す構成ブロック図であ
る。
【図１０】この発明の実施例４を示す構成ブロック図で
ある。
【図１１】この発明の実施例５を示す構成ブロック図で
ある。
【図１２】図１１の動作を説明する送受信タイミング図
である。
【図１３】この発明の実施例６を示す構成ブロック図で
ある。
【図１４】この発明の実施例７を示す構成ブロック図で
ある。
【図１５】図１４の動作を説明する送受信タイミング図
である。
【図１６】従来例を示す構成ブロック図である。
【図１７】図１６の位相比較器の構成を示すブロック図
である。
【図１８】図１６の動作を説明する波形図である。
【図１９】図１６のランダムウォークフィルタの構成を
示すブロック図である。
【図２０】図１６の可変分周器の構成を示すブロック図
である。
【図２１】従来の２次ループ型クロック再生回路のルー
プフィルタを示す構成図である。
【図２２】図２１の第２の積分器及び比較器の動作を説
明する図である。
【図２３】従来の他のクロック再生回路のループフィル
タを示す構成図である。
【図２４】図２３の動作を説明する図である。
【図２５】連続受信時、３ｃｈ−ＴＤＭ受信時、間欠受
信時の受信信号例を示す図である。
【符号の説明】
１ 入力端子 ２ 復調器 ３ 位相比較器 ４ ランダムウォークフィルタ ５ 固定発振器 ６ 可変分周器 １０ 復調器出力信号（MSB)の入力端子 １１ 可変分周器出力クロックの入力端子 １２ 反転回路 １３ 第１のラッチ回路 １４ 第２のラッチ回路 １５ 第３のラッチ回路 １６ 第４のラッチ回路 １７ 排他的論理和 １８ 出力端子 １９ 排他的論理和 ２０ 出力端子 ３０ “進み／遅れ”信号入力端子 ３１ “有意／無意味”信号入力端子 ３２ 可変分周器出力クロックの入力端子 ３３ ２Ｎ段アップダウンカウンタ ３４ “後退”信号出力端子 ３５ “進め”信号出力端子 ３６ Ｎ設定回路 ４０ “後退”信号入力端子 ４１ “進め”信号入力端子 ４２ パルス付加または除去回路 ４３ 分周器 ４４ 出力端子 ５０ 入力端子 ５１ 可変分周器出力クロックの入力端子 ５２ 符号変換器 ５３ 加算器 ５４ ラッチ回路 ５５ 第１の積分器 ５６ 加算器 ５７ ラッチ回路 ５８ 第２の積分器 ５９ 比較器 ６０ 加算器 ６１ 出力端子 ６６ ランダムウォークフィルタ ６７ 第３の積分器 ６８ 第４の積分器 ８０ 周波数偏差測定部 ８１ 制御部 ８２ 周波数偏差補正部 ８３ 結合回路 ８５ 入力端子 ８６ 数値変換部 ８７ 加算器 ８８ Ｄフリップフロップ ８９ 積分器 ９０ “後退／進め”信号生成部 ９１ “後退”信号出力端子 ９２ “進め”信号出力端子 １００ クロック再生回路 １０５ａ，１０５ｂ クロック再生手段 １１０ パルス入力端子 １１１ アップダウンカウンタ １１２ ラッチ回路 １１３ 平均回路 １１４ 出力端子 １１５ 出力端子 １２０ 高精度発振器 １２１ 周波数カウンタ １２２ 周波数偏差計算部 １２３ 出力端子 １３０ 高速発振器 １３１ 第２の可変分周器 １３２ 第２の周波数偏差補正部 １３５ 基準クロック生成手段 １４０ 第３の可変分周器 １４１ 制御信号生成部 １４２ 第２の制御部 １４５ａ，１４５ｂ 周波数偏差補正手段 １５０ クロック生成部 １５１ 第３の制御部 １６０ 第４の制御部 １６１ 送信部 １７０ 制御信号生成部 １７１ 第５の制御部 １７２ ゲート回路 １８０ 受信同期検出部 １８１ 制御信号生成部 １８２ 第６の制御部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/30 H04L 7/00 - 7/10

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記クロ
    ック再生手段の位相制御ループを構成する可変分周器の
    可変分周数を制御して補正する周波数偏差補正手段と、
    を有し、 上記周波数偏差の補正を上記クロック再生手段とは異な
    る動作タイミングで行うことを特徴とする受信装置。
  2. 【請求項２】 受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記クロ
    ック再生手段の位相制御ループを構成する可変分周器の
    可変分周数を制御して補正する周波数偏差補正手段と、
    を有し、 上記周波数偏差の補正をフレームパルス又はスロットパ
    ルスに相当する動作タイミングで行うことを特徴とする
    受信装置。
  3. 【請求項３】 受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 高速クロックを可変分周してクロック再生手段の基準ク
    ロックを生成する基準クロック生成手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記基準
    クロック生成手段の高速クロックの可変分周数を制御し
    て補正する周波数偏差補正手段と、を有し、 上記周波数偏差の補正を上記クロック再生手段とは異な
    る動作タイミングで行うことを特徴とする受信装置。
  4. 【請求項４】受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記クロ
    ック再生手段の位相制御ループを構成する可変分周器の
    可変分周数を制御して補正する周波数偏差補正手段と、
    を有し上記周波数偏差の補正を上記クロック再生手段と
    は異なる動作タイミングで行う受信装置であって、 更に、上記クロック再生手段の基準クロックを受けと
    り、上記周波数偏差補正手段の周波数偏差情報に基づき
    可変分周器の可変分周数を制御して補正し、当該受信装
    置内の各部及び関係他装置の動作クロック及び制御信号
    を生成する制御手段を有することを特徴とする受信装
    置。
  5. 【請求項５】受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 高速クロックを可変分周してクロック再生手段の基準ク
    ロックを生成する基準クロック生成手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記基準
    クロック生成手段の高速クロックの可変分周数を制御し
    て補正する周波数偏差補正手段と、を有し、 上記周波数偏差の補正を上記クロック再生手段とは異な
    る動作タイミングで行う受信装置であって、 更に、上記クロック再生手段の周波数偏差の補正された
    基準クロックを受けとり、当該受信装置内の各部及び関
    係他装置の動作クロック及び制御信号を生成する制御手
    段を有することを特徴とする受信装置。
  6. 【請求項６】 受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記クロ
    ック再生手段の位相制御ループを構成する可変分周器の
    可変分周数を制御して補正する周波数偏差補正手段と、
    を有し上記周波数偏差の補正を上記クロック再生手段と
    は異なる動作タイミングで行う送受信装置であって、 更に、上記クロック再生手段の基準クロックを受けと
    り、上記周波数偏差補正手段の周波数偏差情報に基づき
    可変分周器の可変分周数を制御して補正し、当該受信装
    置内の各部及び関係他装置の動作クロック及び制御信号
    を生成する制御手段を有し、 上記周波数偏差の補正を上記制御手段の送信タイミング
    情報に基づき送信時間以外の時間に行うことを特徴とす
    る送受信装置。
  7. 【請求項７】 受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 高速クロックを可変分周してクロック再生手段の基準ク
    ロックを生成する基準クロック生成手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記基準
    クロック生成手段の高速クロックの可変分周数を制御し
    て補正する周波数偏差補正手段と、を有し、 上記周波数偏差の補正を上記クロック再生手段とは異な
    る動作タイミングで行う送受信装置であって、 更に、上記クロック再生手段の周波数偏差の補正された
    基準クロックを受けとり、当該送受信装置内の各部及び
    関係他装置の動作クロック及び制御信号を生成する制御
    手段を有し、 上記周波数偏差の補正を上記制御手段の送信タイミング
    情報に基づき送信時間以外の時間に行うことを特徴とす
    る送受信装置。
  8. 【請求項８】 受信信号を復調する復調手段と、 受信信号のシンボルクロック成分に位相同期したクロッ
    クを生成するクロック再生手段と、 上記受信信号のシンボルクロック成分周波数と上記クロ
    ック再生手段の自走周波数との周波数偏差を、上記クロ
    ック再生手段の位相制御ループを構成する可変分周器の
    可変分周数を制御して補正する周波数偏差補正手段と、
    を有し上記周波数偏差の補正を上記クロック再生手段と
    は異なる動作タイミングで行う送受信装置であって、 更に、上記クロック再生手段の基準クロックを受けと
    り、上記周波数偏差補正手段の周波数偏差情報に基づき
    可変分周器の可変分周数を制御して補正し、当該送受信
    装置内の各部及び関係他装置の動作クロック及び制御信
    号を生成する制御手段を有し、 上記周波数偏差の補正を受信同期確立までは自走タイミ
    ングで行い、受信同期確立後は送信時間以外の時間に行
    うことを特徴とする送受信装置。
JP02051395A 1995-02-08 1995-02-08 受信装置及び送受信装置 Expired - Fee Related JP3467888B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP02051395A JP3467888B2 (ja) 1995-02-08 1995-02-08 受信装置及び送受信装置
US08/460,842 US5661765A (en) 1995-02-08 1995-06-05 Receiver and transmitter-receiver
CA002152107A CA2152107C (en) 1995-02-08 1995-06-19 Receiver and transmitter-receiver
AU21790/95A AU691272B2 (en) 1995-02-08 1995-06-20 Receiver and transmitter-receiver
DE69535057T DE69535057T2 (de) 1995-02-08 1995-07-06 Empfänger und Senderempfänger
EP95110564A EP0726662B1 (en) 1995-02-08 1995-07-06 Receiver and transmitter-receiver
CN95108934A CN1113477C (zh) 1995-02-08 1995-07-21 接收机和收发两用机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02051395A JP3467888B2 (ja) 1995-02-08 1995-02-08 受信装置及び送受信装置

Publications (2)

Publication Number Publication Date
JPH08223236A JPH08223236A (ja) 1996-08-30
JP3467888B2 true JP3467888B2 (ja) 2003-11-17

Family

ID=12029247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02051395A Expired - Fee Related JP3467888B2 (ja) 1995-02-08 1995-02-08 受信装置及び送受信装置

Country Status (7)

Country Link
US (1) US5661765A (ja)
EP (1) EP0726662B1 (ja)
JP (1) JP3467888B2 (ja)
CN (1) CN1113477C (ja)
AU (1) AU691272B2 (ja)
CA (1) CA2152107C (ja)
DE (1) DE69535057T2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2151547T3 (es) * 1994-01-12 2001-01-01 Rca Thomson Licensing Corp Filtro de bucle de fase digital de orden superior.
US5953648A (en) * 1996-08-13 1999-09-14 Qualcomm Incorporated System and method for estimating clock error in a remote communication device
US6618435B1 (en) 1997-10-20 2003-09-09 Comsat Corporation Method for measurement and reduction of frequency offsets in distributed satellite/wireless networks and corresponding communications system
EP1042932B1 (en) * 1997-10-20 2006-01-11 Viasat, Inc. A method for uplink power control for distributed satellite networks to compensate for rain fade
US6567855B1 (en) * 1998-01-02 2003-05-20 Intel Corporation Portable processing system with always on, always connected capability
JP3846003B2 (ja) * 1998-01-23 2006-11-15 ソニー株式会社 移動局送受信機
JP3173457B2 (ja) * 1998-03-23 2001-06-04 日本電気株式会社 データ通信装置
EP0969636B1 (en) * 1998-06-30 2007-04-25 Lucent Technologies Inc. Tracking carrier timing utilising frequency offset error signal
US6549587B1 (en) * 1999-09-20 2003-04-15 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
EP1161108B1 (en) * 2000-01-12 2005-11-02 Mitsubishi Denki Kabushiki Kaisha Mobile communication terminal
EP1134889A1 (de) * 2000-03-13 2001-09-19 Infineon Technologies AG Anordnung und Verfahren zur Kompensation des Eingangs-Offsets eines Mischers
JP3866908B2 (ja) * 2000-07-31 2007-01-10 三菱電機株式会社 無線通信用受信装置
DE10108110A1 (de) * 2001-02-21 2002-08-29 Philips Corp Intellectual Pty Empfänger und Verfahren zum anfänglichen Synchronisieren eines Empfängers auf die Trägerfrequenz eines gewünschten Kanals
US7155174B2 (en) * 2001-10-18 2006-12-26 Broadcom Corporation Method and apparatus for compensating for frequency offsets caused by a free-running oscillator
DE60211460T2 (de) * 2001-10-30 2006-12-21 Stmicroelectronics Pvt. Ltd. Volldigitale Taktrückgewinnung mit Teiler mit gebrochenem Teilungsverhältnis
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US7469026B2 (en) * 2002-03-07 2008-12-23 The Aerospace Corporation Random walk filter timing recovery loop
US7170964B2 (en) * 2002-08-07 2007-01-30 Broadcom Corporation Transition insensitive timing recovery method and apparatus
US7263153B2 (en) 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
US7668271B2 (en) * 2003-09-30 2010-02-23 Rambus Inc. Clock-data recovery (“CDR”) circuit, apparatus and method for variable frequency data
US11451275B2 (en) 2004-04-02 2022-09-20 Rearden, Llc System and method for distributed antenna wireless communications
US10277290B2 (en) 2004-04-02 2019-04-30 Rearden, Llc Systems and methods to exploit areas of coherence in wireless systems
US10886979B2 (en) 2004-04-02 2021-01-05 Rearden, Llc System and method for link adaptation in DIDO multicarrier systems
US11309943B2 (en) 2004-04-02 2022-04-19 Rearden, Llc System and methods for planned evolution and obsolescence of multiuser spectrum
US10749582B2 (en) 2004-04-02 2020-08-18 Rearden, Llc Systems and methods to coordinate transmissions in distributed wireless systems via user clustering
US10187133B2 (en) 2004-04-02 2019-01-22 Rearden, Llc System and method for power control and antenna grouping in a distributed-input-distributed-output (DIDO) network
US9312929B2 (en) 2004-04-02 2016-04-12 Rearden, Llc System and methods to compensate for Doppler effects in multi-user (MU) multiple antenna systems (MAS)
US8654815B1 (en) * 2004-04-02 2014-02-18 Rearden, Llc System and method for distributed antenna wireless communications
US10200094B2 (en) 2004-04-02 2019-02-05 Rearden, Llc Interference management, handoff, power control and link adaptation in distributed-input distributed-output (DIDO) communication systems
US10985811B2 (en) 2004-04-02 2021-04-20 Rearden, Llc System and method for distributed antenna wireless communications
US10425134B2 (en) 2004-04-02 2019-09-24 Rearden, Llc System and methods for planned evolution and obsolescence of multiuser spectrum
US8542763B2 (en) 2004-04-02 2013-09-24 Rearden, Llc Systems and methods to coordinate transmissions in distributed wireless systems via user clustering
US11394436B2 (en) 2004-04-02 2022-07-19 Rearden, Llc System and method for distributed antenna wireless communications
WO2005122407A1 (en) * 2004-06-10 2005-12-22 Koninklijke Philips Electronics N.V. Synchronization scheme with coupled frequency dividers
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
US9685997B2 (en) 2007-08-20 2017-06-20 Rearden, Llc Systems and methods to enhance spatial diversity in distributed-input distributed-output wireless systems
JP4687047B2 (ja) 2004-09-21 2011-05-25 株式会社ケンウッド 無線通信制御装置及び無線通信方法
US7664635B2 (en) * 2005-09-08 2010-02-16 Gables Engineering, Inc. Adaptive voice detection method and system
CN101772151B (zh) * 2009-12-25 2013-05-08 中兴通讯股份有限公司 一种恢复时分复用输出的时钟信号的装置及方法
US11050468B2 (en) 2014-04-16 2021-06-29 Rearden, Llc Systems and methods for mitigating interference within actively used spectrum
US11189917B2 (en) 2014-04-16 2021-11-30 Rearden, Llc Systems and methods for distributing radioheads
US11190947B2 (en) 2014-04-16 2021-11-30 Rearden, Llc Systems and methods for concurrent spectrum usage within actively used spectrum
US10194346B2 (en) 2012-11-26 2019-01-29 Rearden, Llc Systems and methods for exploiting inter-cell multiplexing gain in wireless cellular systems via distributed input distributed output technology
US10164698B2 (en) 2013-03-12 2018-12-25 Rearden, Llc Systems and methods for exploiting inter-cell multiplexing gain in wireless cellular systems via distributed input distributed output technology
US9973246B2 (en) 2013-03-12 2018-05-15 Rearden, Llc Systems and methods for exploiting inter-cell multiplexing gain in wireless cellular systems via distributed input distributed output technology
RU2767777C2 (ru) 2013-03-15 2022-03-21 Риарден, Ллк Системы и способы радиочастотной калибровки с использованием принципа взаимности каналов в беспроводной связи с распределенным входом - распределенным выходом
US11290162B2 (en) 2014-04-16 2022-03-29 Rearden, Llc Systems and methods for mitigating interference within actively used spectrum

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702379A (en) * 1970-08-06 1972-11-07 Motorola Inc Data transferring system utilizing frame and bit timing recovery technique
JPS57173230A (en) * 1981-04-17 1982-10-25 Hitachi Ltd Phase synchronizing circuit
US4847876A (en) * 1986-12-31 1989-07-11 Raytheon Company Timing recovery scheme for burst communication systems
DE3882489T2 (de) * 1987-11-16 1994-02-17 Sanyo Electric Co PLL-Schaltung zum Generieren eines mit einem Eingangssignal mittels eines geschalteten Teilers synchronisierten Ausgangssignals.
JPH01307317A (ja) * 1988-06-06 1989-12-12 Mitsubishi Electric Corp Ｐｌｌ回路
US4926447A (en) * 1988-11-18 1990-05-15 Hewlett-Packard Company Phase locked loop for clock extraction in gigabit rate data communication links
US4959844A (en) * 1989-10-24 1990-09-25 Amp Incorporated Clock recovery circuit for digital demodulator
JP2512586B2 (ja) * 1990-03-08 1996-07-03 富士通株式会社 フレ―ム同期依存型ビット同期抽出回路
JP3094632B2 (ja) * 1992-03-25 2000-10-03 松下電器産業株式会社 データ受信装置
JP2985489B2 (ja) * 1992-03-31 1999-11-29 日本電気株式会社 位相同期ループ
JP2932861B2 (ja) * 1992-10-13 1999-08-09 日本電気株式会社 位相同期検出回路

Also Published As

Publication number Publication date
EP0726662B1 (en) 2006-06-14
US5661765A (en) 1997-08-26
AU691272B2 (en) 1998-05-14
EP0726662A2 (en) 1996-08-14
DE69535057T2 (de) 2007-01-04
EP0726662A3 (en) 1998-07-08
DE69535057D1 (de) 2006-07-27
CN1128918A (zh) 1996-08-14
JPH08223236A (ja) 1996-08-30
CA2152107C (en) 2000-05-16
AU2179095A (en) 1996-08-15
CN1113477C (zh) 2003-07-02
CA2152107A1 (en) 1996-08-09

Similar Documents

Publication Publication Date Title
JP3467888B2 (ja) 受信装置及び送受信装置
EP1398899B1 (en) Synchronization equipment
EP0375770B1 (en) Fast locking phase-locked loop utilizing frequency estimation
US4380815A (en) Simplified NRZ data phase detector with expanded measuring interval
US4718074A (en) Dejitterizer method and apparatus
US4661965A (en) Timing recovery circuit for manchester coded data
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
CN109787925B (zh) 检测电路、时钟数据恢复电路和信号检测方法
JPH06102964A (ja) 情報処理システム
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
US7346139B2 (en) Circuit and method for generating a local clock signal
JP2002526963A (ja) クロック信号周波数を追従調整するための周波数検出方法および該方法を実施するための周波数検出回路
CN100591002C (zh) 从数据信号中提取时钟信号的时钟信号提取设备和方法
KR100487191B1 (ko) 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
US7035253B2 (en) Communication timing coordination techniques
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
JP3886392B2 (ja) クロック再生回路
JPH11215112A (ja) Ｐｌｌ回路
US6356612B1 (en) Clock signal reproducing apparatus
JP3121995B2 (ja) 同期装置
JP4956989B2 (ja) クロック同期方法およびクロック同期回路
JP2003229920A (ja) Ｆｓｋ復調信号の中心レベル検出補正回路
JP3587201B2 (ja) クロック再生装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees