[go: up one dir, main page]

JP2512586B2 - フレ―ム同期依存型ビット同期抽出回路 - Google Patents

フレ―ム同期依存型ビット同期抽出回路

Info

Publication number
JP2512586B2
JP2512586B2 JP5489190A JP5489190A JP2512586B2 JP 2512586 B2 JP2512586 B2 JP 2512586B2 JP 5489190 A JP5489190 A JP 5489190A JP 5489190 A JP5489190 A JP 5489190A JP 2512586 B2 JP2512586 B2 JP 2512586B2
Authority
JP
Japan
Prior art keywords
synchronization
frame synchronization
signal
bit
received data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5489190A
Other languages
English (en)
Other versions
JPH03258048A (ja
Inventor
幹夫 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5489190A priority Critical patent/JP2512586B2/ja
Priority to DE69123473T priority patent/DE69123473T2/de
Priority to EP91103480A priority patent/EP0445806B1/en
Priority to CA002037739A priority patent/CA2037739C/en
Priority to US07/666,703 priority patent/US5259004A/en
Publication of JPH03258048A publication Critical patent/JPH03258048A/ja
Application granted granted Critical
Publication of JP2512586B2 publication Critical patent/JP2512586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 〔概 要〕 ISDNベーシックユーザ網インタフェースの参照点S/T
におけるISDN回線インタフェースでビット同期のために
用いられるフレーム同期依存型ビット同期抽出回路に関
し、 ビット同期抽出時間を短縮し、フレーム同期確立後は
回線ノイズに強くし、タイミング抽出ジッタを小さく
し、かつデータ送出時のビットタイミング抽出ジッタを
規定範囲内に抑えることを目的とし、 ISDNベーシックユーザ網インタフェースの参照点S/T
におけるISDN回線インタフェースでビット同期のために
用いられるビット同期抽出回路において、自走信号を発
振する発振手段と、自走信号を分周して所望の周波数の
ビット同期信号を生成するカウンタ手段と、カウンタ手
段の出力信号と受信データとの位相比較を行う位相比較
手段と、位相比較手段の出力に得られる位相差に応じて
自走信号のパルス数を増減するパルス調整手段と、受信
データの変化点を検出する変化点検出手段と、受信デー
タからフレーム同期を検出するフレーム同期検出手段と
を具備し、フレーム同期検出手段によりフレーム同期が
検出されないときは変化点検出手段により受信データの
変化点で該カウンタ手段をプリセットしてビット同期の
抽出を行い、フレーム同期検出手段によりフレーム同期
が検出されたときは位相比較手段の出力に得られる位相
差に応じて自走信号のパルス数を増減するように構成す
る。
〔産業上の利用分野〕
本発明は、ISDNベッシックユーザ網インタフェースの
参照点S/TにおけるISDN回線インタフェースでビット同
期のために用いられるビット同期抽出回路に関し、特
に、フレーム同期に依存したビット同期抽出回路に関す
る。
ISDNベーシックユーザ網インタフェースの参照点S/T
を含むシステムの構成を第６図に示す。同図において、
ネットワーク60に接続された網終端装置（NT）61とISDN
端末装置（TE）62とがS/T点を介して接続されている。
網終端装置（NT）61とISDN端末装置（TE）62との間を
伝送される信号のフレーム構成を第７図に示す。同図に
示すように、ISDNベーシックユーザ網インタフェースに
おいては、192kbit/s（１位相5.5μｓ）の速度で48ビッ
トを１フレーム（250μｓ）として双方向のデータ伝送
をしている。
ISDN端末装置（TE）62と網終端装置（NT）61との通信
のためには、ISDN端末装置（TE）62と網終端装置（NT）
61とが同一のタイミングで動作する必要がある。しかし
ISDN端末装置（TE）62で発振器により分周して生成した
192kHzのクロックはそのままでは網終端装置（NT）61か
らの受信信号のタイミングとは位相がずれているため相
互の通信ができない。
そこで端末は発振器により分周して生成した192kHzの
クロックを受信信号のタイミングに周期と位相を合わせ
るビット同期の機能が必要である。
第８図はISDN端末装置（TE）62内のISDN回線インタフ
ェースの構成を示すブロック図である。同図において、
81はレシーバ、82はビット同期抽出部、83はフレーム同
期検出部、84はフレーム分解部、85はフレーム組立部、
86はフリップフロップ、87はドライバである。
レシーバ61はISDN回線を介して網終端装置（NT）61か
ら受信データを受け取る。
ビット同期抽出部82はビット同期のために網終端装置
（NT）61からの受信信号から192kHzのビットタイミング
の抽出を行う。
フレーム同期検出部83はフレーム同期のために受信信
号から正常な48ビットフレームを３回連続して受信した
ときフレーム同期が確立したとみなす。
ISDN端末装置（TE）62は、フレーム同期が確立したと
みなすと、フレーム構成から4kHzのフレームタイミング
を生成し、受信データの分解と送信データの組立、およ
び信号の送信を開始する。また正常な48ビットフレーム
の受信が２回連続してできないときはフレーム同期が外
れたとみなし、ただちに信号の送信を停止しなければな
らない。その後再び、フレーム同期の検出を開始する。
ISDN端末装置（TE）62は、自装置から網終端装置（N
T）61への送信信号をビットタイミングに同期させなけ
ればならない。送信信号で観測したときのビットタイミ
ング抽出ジッタはビット周期（5.2μｓ）の±７％（0.3
6μｓ）以内と規定されているため、ビット同期が確立
され抽出された192kHzのビットタイミングは網終端装置
（NT）61からの受信信号に対してビット周期の±７％
（0.36μｓ）以内でなければならない。
第８図のISDN回線インタフェースの動作を第９図によ
って説明する。レシーバ81で受信した信号（ａ）はビッ
ト同期抽出部82、フレーム同期検出部83、及びフレーム
分解部84に入る。ビット同期抽出部83では受信信号と同
期した同位相の192kHzはビットタイミング信号（ｂ）を
作成する。フレーム同期検出部83は正常フレームを３フ
レーム連続して受信したときはフレーム同期が確立した
ことを示すためにフレーム同期信号（ｃ）として“1"を
出力し、正常フレームを２フレーム連続して受信できな
いときはフレーム同期が外れたことを示すためにフレー
ム同期信号（ｃ）として“0"を出力する。フレーム分解
部84ではフレーム同期が確立しているときに受信信号を
B1、B2、Ｄに分解する。フレーム組立部85ではフレーム
同期が確立しているときにB1、B2、Ｄをフレームに組立
て、さらにフリップフロップ86によりビット同期抽出部
82からのビットタイミング信号（ｂ）に位相を合わせて
送信データを生成し、ドライバ87を介して送信する。
本発明は、上記ISDNユーダ網インタフェースにおける
ビット同期抽出部82に関するものである。
ビット同期抽出部82においては、ビット同期抽出時間
はできるだけ短いことが望ましく、タイミング抽出ジッ
タはできるだけ小さいことが望ましく、また、回線ノイ
ズに対してもビットタイミングが安定していることが望
まれる。
〔従来の技術〕
従来のビット同期抽出部にはカウンタプリセット方式
とDPLL方式があった。
カウンタプリセット方式を第10図及び第11図によって
説明する。同図において、変化点検出部101により回線
からの受信データa4の変化点を検出してパルスa9を発生
させる。一方、自走している発振部102からのクロック
信号a1をカウンタ部103により分周してa2とし、ビット
タイミングを生成するカウンタ部104を、変化点検出部1
01からのパルスによりプリセットする。
より詳細には、受信信号に同期したαHz（α＝192×1
03）のビットタイミング信号a3（第11図（５））を生成
するために、発振部101により自走するβHz（β＝α×
Ｍ×N:M、Ｎは整数：例としてＭ＝２、Ｎ＝16でβ＝6.1
44×106）の信号a1（第11図（１））を作成し、この信
号a1をカウンタ部103により1/Mに分周して信号a2（第11
図（２））とし、信号a2をカウンタ部104により1/Nに分
周する。変化点検出部101は受信信号の変化点p1を検出
してクロック信号c1及びc2によりパルスa9（第11図
（４））を発生させ、このパルスa9によりカウンタ部10
4に対してプリセットをかける。カウンタ部104はパルス
a9の立ち上がりからビット周期の5.2μｓをカウントし
た後に出力を立ち上げる。こうして、受信データにビッ
ト同期したαHzのビットタイミング信号が得られる。
このカウンタプリセット方式はビット同期が受信信号
の変化点ですぐに確立するが、受信データに含まれる回
線ノイズに対してすぐにビット抽出タイミングが影響を
受けてしまうことと、また受信信号のたびにカウンタ２
をプリセットするためタイミング抽出ジッタが大きいと
いう欠点がある。
DPLL（ディジタル位相同期ループ）方式を第12図、第
13図及び第14図によって説明する。この方式は、内部で
自走している発振器121から分周して生成するビットタ
イミング信号a3と回線からの受信データの位相比較をお
こなってその位相差によりビットタイミングの補正をす
る。
より詳細には、DPLL方式のビット同期抽出部は、受信
データa4に同期したαHz（α＝192×103）のビットタイ
ミング信号a3を生成するために、自走するβHz（β＝α
×Ｍ×N:M、Ｎは整数：例としてＭ＝２、Ｎ＝16でβ＝
6.144×106）の信号a1を作成する発振部121と、信号a1
を1/Mに分周してさらにパルスの増加と減少を調整する
パルス調整部122と、パルス調整部122の出力a2を1/N分
周して受信データa4にビット同期がとれたビットタイミ
ング信号a3を作成するカウンタ部123と、受信データa4
とカウンタ部123の出力のビットタイミング信号a3との
位相を比較してビットタイミングが進んでいるときは進
みパルスa5をビットタイミングが遅れているときは遅れ
パルスa6を出力する位相比較部124と、遅れパルスa6が
途中で発生することなしに進みパルスa5が続けてＬ回
（例Ｌ＝８）発生するとパルス調整部122に対し減少指
示信号a7を出力し、進みパルスa5が途中で発生すること
なしに遅れパルスが続けてＬ回（例Ｌ＝８）発生すると
パルス調整部122に対し増加指示信号a8を出力する段数
保護部125からなる。
受信データa4とカウンタ部123の出力があるビットタ
イミング信号a3との位相を比較してビットタイミングが
進んでいるときは位相比較部124から進みパルスa5が発
生する。進みパルスa5が続けてＬ回（例Ｌ＝８）発生す
るとパルス調整部122に対し減少指示信号a7を出力し、
パルス調整部122によりパルスが減少される。そのため
カウンタ部123により1/N分周したときにビットタイミン
グは１ステップ分の1/β秒（β＝6,144MHzの時は0.16μ
ｓ）だけ遅れ、受信データa4に近づく。これを繰り返す
ことで徐々に受信データa4に対してビットタイミング信
号a3の位相が合ってくる。
また受信データa4とカウンタ部123の出力のビットタ
イミング信号a3との位相を比較してビットタイミングが
遅れているときは位相比較部124から遅れパルスa6が発
生する。遅れパルスa6が続けてＬ回（例Ｌ＝８）発生す
るとパルス調整部122に対し増加指示信号a5を出力し、
パルス調整部122によりパルスが増加される。そのため
カウンタ部123によりパルス調整部122の出力信号a2を1/
N分周したときにビットタイミング信号a3は１ステップ
分の1/β秒（β＝6,144MHzの時は0.16μｓ）だけ進み、
受信データの位相に近づく。これを繰り返すことで徐々
に受信データa4の位相に対してビットタイミング信号a3
の位相が合ってくる。
この方法ではビット同期がとれて位相が合うと、回線
ノイズに対してはビットタイミングは安定しており、ま
た１ステップ分づつ補正するためタイミング抽出ジッタ
は1/β秒（例では0.16μｓ）である。
〔発明が解決しようとする課題〕
このように従来のカウンタプリセット方式はビット同
期抽出時間は短いという長所があるが、回線ノイズに弱
く、タイミング抽出ジッタが大きいという欠点がある。
また、従来のDPLL方式は回線ノイズにも強く、タイミ
ング抽出ジッタが小さいという長所があるが、ビット同
期抽出時間が長いという欠点がある。すなわち、ビット
同期確立までの補正分は最悪2.6μｓ（5.2μs/2）であ
る。これを0.36μｓ以内のステップで補正していくため
ビット同期確立時間が長いという欠点があった。例え
ば、0.16μｓのステップで補正するとビット同期確立ま
で16ステップ（2.6μｓ÷0.16μｓ）の補正が必要であ
る。そのため保護段数を８段とすると128ビット（16ス
テップ×８段）のデータの変化点が必要である。そこで
１フレーム（250μｓ）の48ビット中に最小でデータ変
化点が４であるため、同期確立時間は最大で8ms（128ビ
ット/4×250μｓ）の時間がかかることになる。
ISDN端末はビット同期抽出回路82により抽出されたビ
ットタイミングを用いて、回線にデータを送出する。デ
ータ送出時の規定であるビットタイミング抽出ジッタを
±７％（0.36μｓ）以内を保証するためには、前者では
規格を満足できないため、後者のDPLL方式が使われてい
た。
〔課題を解決するための手段〕
第１図は本発明の原理ブロック図である。同図におい
て、ISDNベーシックユーザ網インタフェースの参照点S/
TにおけるISDN回線インタフェースでビット同期のため
に用いられるビット同期抽出回路が示されており、１は
自走信号を発振する発振手段、２は自走信号を分周して
所望の周波数のビット同期信号を生成するカウンタ手
段、３はカウンタ手段２の出力信号と受信データとの位
相比較を行う位相比較手段、４は位相比較手段３の出力
に得られる位相差に応じて自走信号のパルス数を増減す
るパルス調整手段、５は受信データの変化点を検出する
変化点検出手段、６は受信データからフレーム同期を検
出するフレーム同期検出手段である。フレーム同期検出
手段６によりフレーム同期が検出されないときは変化点
検出手段５により受信データの変化点で該カウンタ手段
２をプリセットしてビット同期の抽出を行い、フレーム
同期検出手段６によりフレーム同期が検出されたときは
位相比較手段３の出力に得られる位相差に応じて自走信
号のパルス数を増減する。
上記フレーム同期検出手段６に代えて、受信信号の後
方保護段数２段以下、前方保護段数２段以上の擬似フレ
ーム同期検出手段７を用いてもよい。この場合、疑似フ
レーム同期検出手段７により擬似フレーム同期が検出さ
れないときは変化点検出手段５により受信データの変化
点でカウンタ手段２をプリセットしてビット同期の抽出
を行い、疑似フレーム同期検出手段７により擬似フレー
ム同期が検出されたときは位相比較手段３の出力に得ら
れる位相差に応じて該自走信号のパルス数を増減するよ
うにする。
ビットタイミング抽出ジッタの規定はデータ送出に対
する規定である。そこでビット同期のためのDPLLの動作
をフレーム同期に依存させて動作させるようにした。
このために、ISDNユーザ網インタフェースに接続され
るISDN端末からISDN回線へのデータ送出は受信データの
同期確立時にのみ行い、同期外れ時にはデータ送出は行
わないということを利用し、 本発明の一態様によれば、フレーム同期が検出されな
いときは変化点検出部により受信信号の変化点でカウン
タ部をプリセットしてビット同期の抽出を行う機能と、
フレーム同期が検出されたときは内部で自走している発
振回路から分周して生成する192kHzのビットタイミング
と網終端装置NTからの受信信号の位相比較をおこなって
その位相差によりビットタイミングの補正をする機能を
もち、フレーム同期に依存してビット同期抽出方式を切
り換えることを特徴としたビット同期抽出回路が提供さ
れ、それにより、ビット同期抽出時間を短縮し、かつフ
レーム同期確立時は回線ノイズにも強くタイミング抽出
ジッタが小さいためデータ送出時の規定であるビットタ
イミング抽出ジッタを±７％（0.36μｓ）以内を保証す
ることができるようにしたものである。
また、本発明の他の態様によれば、後方保護段数２段
以下、前方保護段数２段以上の擬似フレーム同期回路を
有し、擬似フレーム同期が検出されないときは変化点検
出部により受信信号の変化点でカウンタ部をプリセット
してビット同期の検出を行う機能と、擬似フレーム同期
が検出されたときは内部で自走している発振回路から分
周して生成する192kHzのビットタイミングとNTからの受
信信号の位相比較をおこなってその位相差によりビット
タイミングの補正をする機能を持ち、擬似フレーム同期
に依存してビット同期抽出方式を切り換えることを特徴
としたビット同期検出回路が提供され、それにより、ビ
ット同期抽出時間を短縮し、かつ擬似フレーム同期確立
とフレーム同期確立の間に１フレーム以上の時間を保証
することでフレーム同期確立時は回線ノイズにも強くタ
イミング抽出ジッタが小さいためデータ送出時の規定で
あるビットタイミング抽出ジッタを±７％（0.36μｓ）
以内を保証することができる様にしたものである。
〔作 用〕
本発明によりフレーム同期に依存してビット同期抽出
方式を切り換えることにより、ビット同期抽出時間を短
縮し、かつフレーム同期確立時は回線ノイズにも強く、
タイミング抽出ジッタが小さいためデータ送出時の規定
であるビットタイミング抽出ジッタを±７％（0.36μ
ｓ）以内を保証することができる。
〔実施例〕
ビットタイミング抽出ジッタの規定はデータ送出に対
する規定である。そこでビット同期のためのDPLLの動作
をフレーム同期に依存させて動作させるようにした。
ISDNユーザ網インタフェースに接続されるISDN端末に
おいてはISDN回線へのデータ送出は受信データの同期確
立時にのみ行い、同期外れ時には送出を行わないという
ことを利用し、 本発明の一実施例によれば、はフレーム同期が検出さ
れないとき（すなわち正常フレーム３回連続受信まで）
は変化点検出部により受信信号の変化点でカウンタ部を
プリセットしてビット同期の抽出を行う。この時の動作
はカウンタプリセット方式と同様である。さらにフレー
ム同期が検出されたときは内部で自走している発振回路
から分周して生成する。
192kHzのビットタイミングとNTからの受信信号の位相
比較をおこなってその位相差によりビットタイミングの
補正をする。この動作はDPLL方式と同様である。
本発明の他の実施例によれば、フレーム同期について
後方保護段数Ｐ段（Ｐ≦２）、前方保護段数Ｑ段（Ｑ≧
２）の擬似フレーム同期検出部を持ち擬似フレーム同期
が検出されないとき（すなわち正常フレームＰ回連続受
信まで）は変化点検出部により受信信号の変化点でカウ
ンタ部をプリセットしてビット同期の抽出を行う。この
時の動作はカウンタプリセット方式と同様である。さら
に擬似フレーム同期が検出されたときは内部で自走して
いる発振回路から分周して生成する192kHzのビットタイ
ミングとNTからの受信信号の位相比較をおこなってその
位相差によりビットタイミングの補正をする。この時の
動作はDPLL方式と同様である。擬似フレーム同期確立と
フレーム同期確立の間に１フレーム以上の時間を保証し
ている。
以下、本発明の実施例を詳細に説明する。
第２図は本発明の実施例によるフレーム依存型ビット
同期抽出回路の構成を示すブロック図、第３図は第２図
の回路の動作説明図である。
第２図において、フレーム依存型ビット同期抽出回路
はISDN端末装置（TE）内のISDN回線インタフェースに含
まれており、受信データa4に同期したαHz（α＝192×1
03）のビットタイミング信号a3を生成するために、自走
するβHz（β＝α×Ｍ×N:M、Ｎは整数：例としてＭ＝
２、Ｎ＝16でβ＝6.144×106）の信号a1を作成する発振
部21と、信号a1を1/Mに分周してさらにパルスの増加と
減少を調整するパルス調整部22と、パルス調整部22の出
力a2を1/N分周して受信データa4にビット同期がとれた
ビットタイミング信号a3を作成するカウンタ部23と、受
信データa4とカウンタ部23の出力のビットタイミング信
号a3との位相を比較してビットタイミングが進んでいる
ときは進みパルスa5をビットタイミングが遅れていると
きは遅れパルスa6を出力する位相比較部24と、遅れパル
スa6が途中で発生することなしに進みパルスa5が続けて
Ｌ回（例Ｌ＝８）発生するとパルス調整部122に対し減
少指示信号a7を出力し、進みパルスa5が途中で発生する
ことなしに遅れパルスが続けてＬ回（例Ｌ＝８）発生す
るとパルス調整部22に対し増加指示信号a8を出力する段
数保護部25を備え、更に、受信データa4の変化点を検出
して変化点検出パルスa9を出力する変化点検出部26と、
受信データからフレーム同期を検出しフレーム同期信号
a10を出力するフレーム同期検出部30と、フレーム同期
信号a10を反転するインバータ27と、変化点検出部26か
らの変化点検出パルスa9とインバータ27の出力との論理
積をとるANDゲート28とを備えている。
第３図に示すように、第２図の回路は、フレーム同期
が確立する前はカウンタプリセットモードで動作し、そ
の後はDPLLモードで動作する。
フレーム同期信号a10がローレベルであるカウンタプ
リセットモードでは、受信データa4に同期したαHz（α
＝192×103）のビットタイミング信号a3を生成するため
に、発振部21により自走するβHz（β＝α×Ｍ×N:M、
Ｎは整数：例としてＭ＝２、Ｎ＝16でβ＝6.144×106）
の信号a1を作成し、この信号a1をパルス調整部22により
1/Mに分周して信号a2とし、信号a2をカウンタ部23によ
り1/Nに分周する。変化点検出部26は受信信号の変化点
を検出して従来同様にクロック信号によりパルスa9を発
生させる。このパルスa9はANDゲート28を通過してカウ
ンタ部23に対してプリセットをかける。カウンタ部23は
パルスa9の立ち上がりからビット周期の5.2μｓをカウ
ントした後に出力を立ち上げる。こうして、受信データ
にビット同期したαHzのビットタイミング信号が得られ
る。そのためビット同期が受信データa4の変化点ですぐ
に確立する。
正常フレームを３回受信してフレーム同期信号a10が
ハイレベルになると、インバータ27の出力はローレベル
となり、変化点検出パルスa9はANDゲート28を通過しな
くなってDPLL（ディジタル位相同期ループ）モードとな
る。この場合、内部で自走している発振部21から分周し
て生成するビットタイミング信号a3と回線からの受信デ
ータa4との位相比較を位相較部24により行ってその位相
差によりビットタイミングの補正をする。より詳細に
は、受信データa4とカウンタ部23の出力であるビットタ
イミング信号a3との位相を比較してビットタイミングが
進んでいるときは位相比較部24から進みパルスa5が発生
する。進みパルスa5が続けてＬ回（例Ｌ＝８）発生する
とパルス調整部22に対し減少指示信号a7を出力し、パル
ス調整部22によりパルスが減少される。そのためカウン
タ部23により1/N分周したときにビットタイミングは１
ステップ分の1/β秒（β＝6,144MHzの時は0.16μｓ）だ
け遅れ、受信データa4に近づく。これを繰り返すことで
徐々に受信データa4に対してビットタイミング信号a3の
位相が合ってくる。
また受信データa4とカウンタ部23の出力のビットタイ
ミング信号a3との位相を比較してビットタイミングが遅
れているときは位相比較部24から遅れパルスa6が発生す
る。遅れパルスa6が続けてＬ回（例Ｌ＝８）発生すると
パルス調整部22に対し増加指示信号a5を出力し、パルス
調整部22によりパルスが増加される。そのためカウンタ
部23によりパルス調整部22の出力信号a2を1/N分周した
ときにビットタイミング信号a3は１ステップ分の1/β秒
（β＝6,144MHzの時は0.16μｓ）だけ進み、受信データ
の位相に近づく。これを繰り返すことで徐々に受信デー
タa4の位相に対してビットタイミング信号a3の位相が合
ってくる。
この方法ではビット同期がとれて位相が合うと、回線
ノイズに対してはビットタイミングは安定しており、ま
た１ステップ分づつ補正するためタイミング抽出ジッタ
は1/β秒（例では0.16μｓ）である。
エラーフレームを続けて２回受信するとフレーム同期
信号a10がローレベルになり、再びカウンタプリセット
モードに戻る。
第２図及び第３図によって説明した上記実施例によ
り、フレーム同期に依存してビット同期抽出方式を切り
換えることにより、ビット同期抽出時間を短縮し、かつ
フレーム同期確立時は回線ノイズにも強く、タイミング
抽出ジッタが小さいためデータ送出時の規定であるビッ
トタイミング抽出ジッタを±７％（0.36μｓ）以内を保
証することができる。
第４図は本発明の他の実施例によるフレーム同期依存
型ビット同期検出抽出回路の構成を示すブロック図、第
５図は第４図の回路の動作説明図である。
第４図において、第２図と異なるところは、第２図に
おいてはフレーム同期信号a10を用いてカウンタプリセ
ットモードとDPLLモードとを切り替えていたのに対し、
第４図においては疑似フレーム同期検出部40を用いてい
ることであり、他の構成は第２図と同様であって各構成
要素は同一参照番号で示してある。擬似フレーム同期検
出部40は、受信データの後方保護段数Ｐを２段以下、前
方保護段数Ｑを２段以上とした擬似フレームを検出す
る。すなわち、受信データ中に正常フレームを１又は２
個検出すると擬似フレーム同期を検出し、擬似フレーム
の確立中にエラーフレームを２個以上検出したとき、擬
似フレーム同期が外れたとする。実施例ではＰ＝1,Q＝
２としている。したがって、第２図の実施例におけるフ
レーム同期信号a10は、正常フレームを３回受信したと
きにハイレベルとなるものであったが、本実施例におけ
る疑似フレーム同期信号a11は、正常フレームを１回受
信すると直ちに発生するものである。正常フレームを１
回だけ受信しても連続３回受信するまではフレーム同期
は確立したとみなされないので、フレームの分解、フレ
ームの組立、及びデータの送信は行われないが、疑似フ
レーム同期信号a11がハイレベルになるとカウンタプリ
セットモードからDPLLモードに移行する。そして、エラ
ーフレームを続けて２回受信するとDPLLモードからカウ
ンタプリセットモードに戻る。DPLLモードに一早く移行
するので、第一の実施例と比較して、DPLLモードの時間
が長く、このため安定にデータの送信が行われる。
〔発明の効果〕
以上の説明から明らかなように、本発明によりフレー
ム同期に依存してビット同期抽出方式とDPLL方式とを切
り換えることにより、ビット同期抽出時間を短縮し、か
つフレーム同期確立時は回線ノイズにも強く、タイミン
グ抽出ジッタが小さいためデータ送出時の規定であるビ
ットタイミング抽出ジッタを±７％（0.36μｓ）以内を
保証することができる。
【図面の簡単な説明】
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の説明図、 第３図は第２図の回路の動作説明図、 第４図は本発明の他の実施例の説明図、 第５図は第４図の回路の動作説明図、 第６図は本発明の産業上の利用分野におけるシステム構
成を示すブロック図、 第７図は本発明の産業上の利用分野のISDN網におけるデ
ータのフレーム構成図、 第８図は本発明の背景であるISDN回線インタフェースの
構成を示すブロック図、 第９図は第８図の装置の動作説明図、 第10図は従来のビット同期抽出部の一例を示すブロック
図、 第11図は第10図の装置の動作説明図、 第12図は従来のビット同期抽出部の他の一例を示すブロ
ック図、 第13図及び第14図は第12図の装置の動作説明図である。 図において、 １……発振手段、 ２……カウンタ手段、 ３……位相比較手段、 ４……パルス調整手段、 ５……変化点検出手段、 ６……フレーム同期検出手段、 ７……疑似フレーム同期検出手段である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ISDNベーシックユーザ網インタフェースの
    参照点S/TにおけるISDN回線インタフェースでビット同
    期のために用いられるビット同期抽出回路において、 自走信号を発振する発振手段（１）と、 該自走信号を分周して所望の周波数のビット同期信号を
    生成するカウンタ手段（２）と、 該カウンタ手段（２）の出力信号と受信データとの位相
    比較を行う位相比較手段（３）と、 該位相比較手段（３）の出力に得られる位相差に応じて
    該自走信号のパルス数を増減するパルス調整手段（４）
    と、 該受信データの変化点を検出する変化点検出手段（５）
    と、 該受信データからフレーム同期を検出するフレーム同期
    検出手段（６）とを具備し、 該フレーム同期検出手段（６）によりフレーム同期が検
    出されないときは該変化点検出手段（５）により受信デ
    ータの変化点で該カウンタ手段（２）をプリセットして
    ビット同期の抽出を行い、該フレーム同期検出手段
    （６）によりフレーム同期が検出されたときは該位相比
    較手段（３）の出力に得られる位相差に応じて該自走信
    号のパルス数を増減するようにした、フレーム同期依存
    型ビット同期抽出回路。
  2. 【請求項２】ISDNベーシックユーザ網インタフェースの
    参照点S/TにおけるISDN回線インタフェースでビット同
    期のために用いられるビット同期抽出回路において、 自走信号を発振する発振手段（１）と、 該自走信号を分周して所望の周波数のビット同期信号を
    生成するカウンタ手段（２）と、 該カウンタ手段（２）の出力信号と受信データとの位相
    比較を行う位相比較手段（３）と、 該位相比較手段（３）の出力に得られる位相差に応じて
    該自走信号のパルス数を増減するパルス調整手段（４）
    と、 該受信データの変化点を検出する変化点検出手段（５）
    と、 該受信データの後方保護段数２段以下、前方保護段数２
    段以上の擬似フレーム同期検出手段（７）とを具備し、 該疑似フレーム同期検出手段（７）により擬似フレーム
    同期が検出されないときは該変化点検出手段（５）によ
    り受信データの変化点で該カウンタ手段（２）をプリセ
    ットしてビット同期の抽出を行い、該疑似フレーム同期
    検出手段（７）により擬似フレーム同期が検出されたと
    きは該位相比較手段（３）の出力に得られる位相差に応
    じて該自走信号のパルス数を増減するようにした、フレ
    ーム同期依存型ビット同期抽出回路。
JP5489190A 1990-03-08 1990-03-08 フレ―ム同期依存型ビット同期抽出回路 Expired - Fee Related JP2512586B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5489190A JP2512586B2 (ja) 1990-03-08 1990-03-08 フレ―ム同期依存型ビット同期抽出回路
DE69123473T DE69123473T2 (de) 1990-03-08 1991-03-07 Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation
EP91103480A EP0445806B1 (en) 1990-03-08 1991-03-07 Frame synchronization dependent type bit synchronization extraction circuit
CA002037739A CA2037739C (en) 1990-03-08 1991-03-07 Frame synchronization dependent type bit synchronization extraction circuit
US07/666,703 US5259004A (en) 1990-03-08 1991-03-08 Frame synchronization dependent type bit synchronization extraction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5489190A JP2512586B2 (ja) 1990-03-08 1990-03-08 フレ―ム同期依存型ビット同期抽出回路

Publications (2)

Publication Number Publication Date
JPH03258048A JPH03258048A (ja) 1991-11-18
JP2512586B2 true JP2512586B2 (ja) 1996-07-03

Family

ID=12983218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5489190A Expired - Fee Related JP2512586B2 (ja) 1990-03-08 1990-03-08 フレ―ム同期依存型ビット同期抽出回路

Country Status (5)

Country Link
US (1) US5259004A (ja)
EP (1) EP0445806B1 (ja)
JP (1) JP2512586B2 (ja)
CA (1) CA2037739C (ja)
DE (1) DE69123473T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694428A (en) * 1992-03-12 1997-12-02 Ntp Incorporated Transmitting circuitry for serial transmission of encoded information
US5436937A (en) * 1993-02-01 1995-07-25 Motorola, Inc. Multi-mode digital phase lock loop
JPH0779209A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd フレーム／マルチフレーム位相補正方式
US5463351A (en) * 1994-09-29 1995-10-31 Motorola, Inc. Nested digital phase lock loop
JP3311517B2 (ja) * 1994-10-20 2002-08-05 富士通株式会社 位相比較型ビット同期確立回路
JPH08195740A (ja) * 1995-01-18 1996-07-30 Nec Corp ビット同期回路
JP3467888B2 (ja) * 1995-02-08 2003-11-17 三菱電機株式会社 受信装置及び送受信装置
US5598448A (en) * 1995-03-06 1997-01-28 Motorola Inc. Method and apparatus for controlling a digital phase lock loop and within a cordless telephone
US6169772B1 (en) * 1995-04-07 2001-01-02 Via-Cyrix, Inc. Stretching setup and hold times in synchronous designs
US6885715B1 (en) * 1998-07-29 2005-04-26 Intel Corporation Method and apparatus for synchronizing a network link
US6643788B1 (en) * 1998-11-30 2003-11-04 Raytheon Company Method for detecting a number of consecutive valid data frames and advancing into a lock mode to monitor synchronization patterns within a synchronization window
JP3727206B2 (ja) * 1999-11-11 2005-12-14 Ｎｅｃエレクトロニクス株式会社 クロック乗換回路及びその方法
JP4425945B2 (ja) * 2007-03-20 2010-03-03 富士通株式会社 トランスポンダユニット、トランスポンダユニット制御装置、トランスポンダユニット制御方法およびトランスポンダユニット制御プログラム
KR100894486B1 (ko) * 2007-11-02 2009-04-22 주식회사 하이닉스반도체 디지털 필터, 클록 데이터 복구 회로 및 그 동작방법, 반도체 메모리 장치 및 그의 동작방법
JP5238980B2 (ja) * 2009-10-28 2013-07-17 有限会社アール・シー・エス 瞬時に同期を確立しかつ保持できる同期発振器
US8730251B2 (en) 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
JP2012182594A (ja) * 2011-02-28 2012-09-20 Nec Corp 光送受信システム及び光受信装置
US8907707B2 (en) * 2013-03-01 2014-12-09 Laurence H. Cooke Aligning multiple chip input signals using digital phase lock loops
US8593191B1 (en) * 2013-03-01 2013-11-26 Laurence H. Cooke Aligning multiple chip input signals using digital phase lock loops
WO2017183101A1 (ja) * 2016-04-19 2017-10-26 三菱電機株式会社 スペクトラム拡散信号受信装置および拡散符号の初期化方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671776A (en) * 1970-05-01 1972-06-20 Xerox Corp Digital signal synchronizing system
JPS626548A (ja) * 1985-07-03 1987-01-13 Hitachi Ltd タイミング信号抽出回路
US4795985A (en) * 1986-04-01 1989-01-03 Hewlett-Packard Company Digital phase lock loop
US4694259A (en) * 1986-09-29 1987-09-15 Laser Magnetic Storage International Company Data tracking clock recovery system having media speed variation compensation
EP0262609A3 (de) * 1986-09-30 1990-04-04 Siemens Aktiengesellschaft Digitaler Phasenregelkreis
US4933959A (en) * 1989-05-08 1990-06-12 Datatape Incorporated Tracking bit synchronizer

Also Published As

Publication number Publication date
CA2037739A1 (en) 1991-09-09
JPH03258048A (ja) 1991-11-18
EP0445806B1 (en) 1996-12-11
EP0445806A2 (en) 1991-09-11
CA2037739C (en) 1995-11-21
DE69123473T2 (de) 1997-04-30
DE69123473D1 (de) 1997-01-23
US5259004A (en) 1993-11-02
EP0445806A3 (en) 1992-12-09

Similar Documents

Publication Publication Date Title
JP2512586B2 (ja) フレ―ム同期依存型ビット同期抽出回路
CA2158113C (en) Nested digital phase lock loop
US5910753A (en) Direct digital phase synthesis
US5859882A (en) Transmission system control circuit including comparator apparatus
US4661965A (en) Timing recovery circuit for manchester coded data
US5486792A (en) Method and apparatus for calculating a divider in a digital phase lock loop
EP0589117B1 (en) Adapter for the connection to a clear-channel telecommunication network
US4733404A (en) Apparatus and method for signal processing
KR100487191B1 (ko) 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
US6088414A (en) Method of frequency and phase locking in a plurality of temporal frames
EP0066622B1 (en) Method and apparatus for demodulating differentially encoded phase modulated data transmissions
US5062107A (en) Synchronizing circuit for reducing waiting-time jitter in a demultiplexer
JPH07273648A (ja) Ｐｌｌ回路
JP3253514B2 (ja) Ｐｌｌ回路におけるクロック生成回路
JP2949310B2 (ja) クロック供給装置及び通信ネットワークシステム
JP3219063B2 (ja) 位相同期制御装置及び位相同期制御方法
KR20000056356A (ko) 데이터/클럭 복원 회로
JP3348840B2 (ja) 装置内クロック選択切替時における低速伝送信号出力方式
JP2562773B2 (ja) 送受タイミング同期方法および制御回路
JP2562775B2 (ja) 送受タイミング同期制御回路
JP2628564B2 (ja) 位相固定ループ回路及び信号送受信装置
JP3525875B2 (ja) 位相同期装置及び位相同期方法
GB2089601A (en) Phase Sensitive Detector
JP3421711B2 (ja) 標本化クロック再生システムおよび装置
JP3388331B2 (ja) テレビジョン信号送信装置及び受信装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees