JP3408961B2 - 電力変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば直流電圧
を交流電圧に変換するインバータのような電力変換装置
に係り、特にその制御技術に関するものである。

【０００２】

【従来の技術】図１５は、例えば特公平７−４４８４１
号公報に示された従来の電力変換装置の構成を示すブロ
ック図である。図において、１は電力変換器としてのイ
ンバータ、２はインバータ１の直流入力である直流電圧
Ｖ_Ｄのバッテリー、３および４はインバータ１からの矩
形波状出力電圧を正弦波状電圧にする交流フィルタを構
成するリアクトルおよびコンデンサ、５は負荷である。

【０００３】６はインバータ１の出力電流Ｉ_Ａを検出す
る電流検出器、７はインバータ１の出力電圧Ｖ_Ｃを検出
する電圧検出器、８は電流指令値Ｉ_Ａrefと出力電流Ｉ
_Ａおよび出力電圧Ｖ_Ｃとに基づき電圧指令値Ｖを生成す
る電流制御回路、９は電流制御回路８からの電圧指令値
Ｖに基づきパルス幅変調（ＰＷＭ）によりインバータ１
へのスイッチング指令信号Ｐを生成するパルス幅変調回
路である。

【０００４】図１６はパルス幅変調回路９の内部構成を
示すブロック図である。図において、１０は例えば三角
波状の搬送波Ｃを生成する搬送波発生回路、１１は電流
制御回路８からの電圧指令値Ｖと搬送波発生回路１０か
らの搬送波Ｃとを比較してスイッチング指令信号Ｐを出
力する比較回路である。

【０００５】次に、この従来例の動作について説明す
る。電流検出器６で検出されたインバータ１の出力電流
Ｉ_Ａと電圧検出器７で検出されたインバータ１の出力電
圧Ｖ_Ｃおよびインバータ出力電流指令値Ｉ_Ａrefを電流
制御回路８へ入力し、この電流制御回路８によりインバ
ータ１の出力電圧指令値Ｖを生成する。この電圧指令値
Ｖをパルス幅変調回路９に入力し、この電圧指令値Ｖと
搬送波発生回路１０が出力する搬送波Ｃとを比較回路１
１で比較することにより、インバータ１のスイッチング
指令信号Ｐが生成される。そして、このスイッチング指
令信号Ｐに基づき、インバータ１が動作し、リアクトル
３とコンデンサ４とからなる交流フィルタを介して正弦
波状の交流出力電圧Ｖ_Ｃが得られる。

【０００６】例えば、電流指令値Ｉ_Ａrefが上昇すると
出力電流Ｉ_Ａとの偏差から電圧指令値Ｖが上昇傾向とな
り、搬送波Ｃとの比較結果から求められるスイッチング
指令信号Ｐによる、インバータ１のスイッチング素子の
通電パルス幅が増大して出力電圧Ｖ_Ｃが増大する方向に
動作し、出力電流Ｉ_Ａを上昇させる。

【０００７】

【発明が解決しようとする課題】従来の電力変換装置は
以上のように構成されており、通常の正常な動作状態で
は、電圧指令値Ｖの波高値は搬送波Ｃの波高値以下の範
囲で変化するように設定されており、電圧指令値Ｖの変
化に応じたパルス幅変調動作が可能となっている。しか
るに、負荷５の急峻で大幅な変動など異常現象が発生
し、これが原因で電圧指令値Ｖが異常に増大して短時間
でも搬送波Ｃの波高値を越えると、以下のような問題点
が生じる。

【０００８】即ち、たとえ電圧指令値Ｖが搬送波Ｃの波
高値を越えても、インバータ１は当該電圧指令値Ｖに応
じた電圧を出力する能力を有していないため、その能力
の範囲内で上記電圧指令値Ｖから外れた値の電圧を出力
せざるを得なくなる。この場合、インバータ１の出力電
圧が電圧指令値Ｖからどのようにずれるかは、上述した
現象が例えば、３相のどの相で生じた異常状態がその要
因となっているか等に影響するものと考えられ、個々の
ケースで異なる現象となる。従って、一般には、上述し
た異常状態では、インバータ１の出力電圧と電圧指令値
Ｖとの間に位相差も発生し、その後、たとえ、電圧指令
値Ｖが搬送波Ｃの大きさの範囲内の値に回復しても、制
御動作が不安定になる現象が避けられないという問題点
があった。

【０００９】この発明は、上述したような問題点を解決
するためになされたもので、出力電圧が常に電圧指令値
に追随可能となり安定した制御特性が得られる電力変換
装置を実現することを目的とする。

【００１０】

【課題を解決するための手段】請求項１に係る電力変換
装置は、電流指令値と電力変換器の出力値との偏差入力
に基づき上記電力変換器の電圧指令値を生成する電流制
御回路、および上記電圧指令値に基づいてパルス幅変調
により上記電力変換器へのスイッチング指令信号を生成
するパルス幅変調回路を備えた電力変換装置において、
上記電流制御回路とパルス幅変調回路との間に挿入さ
れ、上記電流制御回路からの電圧指令値の値に応じて所
定の制限処理を施し上記パルス幅変調回路へ送出する電
圧指令値制限手段と、該電圧指令値制限手段により、電
流制御回路からパルス幅変調回路へ送出する電圧指令値
を制限処理したとき、上記電流制御回路における偏差入
力の積分値を上記制限処理された電圧指令値に基づき再
演算させる積分値再演算手段とを備えたものである。

【００１１】また、請求項２に係る電力変換装置は、請
求項１において、その電力変換器の入力電圧を変動制御
する場合、電圧指令値の制限処理を行う基準として設定
する制限値を、上記入力電圧に応じて変動させるように
したものである。

【００１２】

【発明の実施の形態】実施の形態１． 図１はこの発明の実施の形態１における電力変換装置の
構成を示すブロック図である。図において、１は例えば
トランジスタ等のスイッチング素子をブリッジ結線して
なる電力変換器としてのインバータ、２は中性点に対し
て±Ｖ_Ｄの直流出力電圧を有するバッテリー、３および
４はインバータ１からの矩形波状出力電圧を正弦波状電
圧に整形する交流フィルタを構成するリアクトル（出力
インダクタンスＬ_Ｓ）およびコンデンサ、５は負荷であ
る。

【００１３】６はインバータ１の３相出力電流Ｉ_ＡＵ、
Ｉ_ＡＶ、Ｉ_ＡＷを検出する電流検出器、７はインバータ
１の３相出力電圧Ｖ_ＣＵ、Ｖ_ＣＶ、Ｖ_ＣＷを検出する電
圧検出器、８は電流指令値と出力電流および出力電圧と
に基づき電圧指令値を生成する電流制御回路で、ｄ軸、
ｑ軸の２相成分で制御を行う。このため、インバータ１
の３相の出力電流Ｉ_ＡＵ、Ｉ_ＡＶ、Ｉ_ＡＷを２相の電流
Ｉ_Ａd、Ｉ_Ａqに変換する３相２相変換回路１２、インバ
ータ１の３相の出力電圧Ｖ_ＣＵ、Ｖ_ＣＶ、Ｖ_ＣＷを２相
の電圧Ｖ_Ｃd、Ｖ_Ｃqに変換する３相２相変換回路１３を
備えている。

【００１４】Ｉ_Ａdref、Ｉ_Ａqrefは電流指令値のｄ軸、
ｑ軸成分である。１４は電流制御回路８からの２相の電
圧指令値Ｖd、Ｖqを３相の電圧指令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗ
に変換する２相３相変換回路、９は電圧指令値に基づき
パルス幅変調（ＰＷＭ）によりインバータ１へのスイッ
チング指令信号Ｐを生成するパルス幅変調回路である。
そして、１５は２相３相変換回路１４とパルス幅変調回
路９との間に挿入され、電流制御回路８で生成された２
相３相変換回路１４からの電圧指令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗ
に所定の制限処理を施してパルス幅変調回路９に送出す
る電圧指令値制限処理回路で、その機能、動作の詳細は
後述する。

【００１５】図２は電流制御回路８の内部構成例を示
し、ｄ、ｑ軸上で積分比例制御（ＩＰ制御）を行うもの
で、例えば、特公平７−４６９１７号公報に紹介されて
おり、その動作の概要は以下の通りである。即ち、電流
指令値Ｉ_Ａdref、Ｉ_Ａqrefと出力電流値Ｉ_Ａd、Ｉ_Ａqと
の偏差を計数（Ｋ_Ｉ）倍して積分（１／ｓ）した値に出
力電流値Ｉ_Ａd、Ｉ_Ａqを計数（Ｋ_Ｐ）倍した値、ωＬ_Ｓ
（Ｌ_Ｓは出力インダクタンス）を演算したｄ、ｑ軸の非
干渉成分項、および出力電圧Ｖ_Ｃd、Ｖ_Ｃqのフィードフ
ォワード項を足し合わせて電圧指令値Ｖd、Ｖqを生成出
力する。

【００１６】図３は電圧指令値制限処理回路１５の動作
を説明するプログラム・フローチャートで、このプログ
ラムは定サンプリングのディジタル制御プログラムであ
る。

【００１７】次に、図１の動作について説明する。電流
検出器６で検出されたインバータ１の出力電流Ｉ_ＡＵ、
Ｉ_ＡＶ、Ｉ_ＡＷを３相２相変換回路１２で変換して得ら
れた電流Ｉ_Ａd、Ｉ_Ａq、電圧検出器７で検出されたイン
バータ１の出力電圧Ｖ_ＣＵ、Ｖ_ＣＶ、Ｖ_ＣＷを３相２相
変換回路１３で変換して得られた電圧Ｖ_Ｃd、Ｖ_Ｃq、お
よびインバータ出力電流指令値Ｉ_Ａdref、Ｉ_Ａqrefを電
流制御回路８へ入力し、この電流制御回路８にてインバ
ータ１の出力電圧指令Ｖd、Ｖqを生成する。この出力電
圧指令値Ｖd、Ｖqを２相３相変換回路１４で３相電圧指
令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗに変換し、この電圧Ｖ_Ｕ、Ｖ_Ｖ、
Ｖ_Ｗを電圧指令値制限処理回路１５に入力する。

【００１８】電圧指令値制限処理回路１５では、後述す
る図３に示すプログラム・フローチャートに基づき電圧
指令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗをパルス幅変調回路９の搬送波
Ｃの波高値以下の範囲内になるよう制限処理を行う。電
圧指令値制限処理回路１５で制限処理された電圧指令値
をパルス幅変調回路９に入力し、インバータ１のスイッ
チング指令信号Ｐが生成され、このスイッチング指令信
号Ｐに基づきインバータ１が動作する。以下に、図３に
示すプログラム・フローチャートの各ＳＴＥＰの処理内
容について説明する。

【００１９】図３において、先ず、ＳＴＥＰ１０で、電
圧指令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗ各々の絶対値Ｖ_Ｕabs＝｜Ｖ
_Ｕ｜、Ｖ_Ｖabs＝｜Ｖ_Ｖ｜、Ｖ_Ｗabs＝｜Ｖ_Ｗ｜を演算す
る。次に、ＳＴＥＰ１１で、ＳＴＥＰ１０で求めた絶対
値Ｖ_Ｕabs、Ｖ_Ｖabs、Ｖ_Ｗabsの中の最大値Ｖmax＝max
（Ｖ_Ｕabs、Ｖ_Ｖabs、Ｖ_Ｗabs）を求める。

【００２０】次に、ＳＴＥＰ１２で、ＳＴＥＰ１１で求
めた最大値Ｖmaxが搬送波Ｃの波高値に応じて設定され
た制限値Ｖlimitを超えるかどうかを判断する。ここ
で、制限値Ｖlimitは搬送波Ｃの波高値の０．９５〜
１．０倍程度に設定する。

【００２１】ＳＴＥＰ１２で、最大値Ｖmaxが制限値Ｖl
imitを超えた場合（ＳＴＥＰ１２でＹ）はＳＴＥＰ１３
に進み、下式に基づき電圧指令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗを制
限する。

【００２２】 Ｖ_Ｕ＝Ｖ_Ｕ・（Ｖlimit／Ｖmax） Ｖ_Ｖ＝Ｖ_Ｖ・（Ｖlimit／Ｖmax） Ｖ_Ｗ＝Ｖ_Ｗ・（Ｖlimit／Ｖmax）

【００２３】なお、最大値Ｖmaxが制限値Ｖlimitを超え
ない場合（ＳＴＥＰ１２でＮ）は電圧指令値Ｖ_Ｕ、
Ｖ_Ｖ、Ｖ_Ｗはそのままで制限処理は行わない（ステップ
１４）。

【００２４】以上のように、たとえ電流制御回路８で生
成された電圧指令値が制限値を越えても、その電圧指令
値を搬送波の波高値以内に制限処理してパルス幅変調回
路９に送出するようにしたので、パルス幅変調回路９内
では、インバータ１の出力電圧を電圧指令値に一致させ
る制御が可能となり、電圧指令値と出力電圧との位相差
も解消され安定した制御動作が得られる。また、電圧指
令値の制限処理において、３相各相に対して同一の係数
を乗算する方式を採用しているので、制限処理自体が電
圧指令値の相間アンバランスを引き起こすことがない。

【００２５】実施の形態２． 図４は、この発明の実施の形態２における電圧指令値制
限処理回路１５の動作を説明するプログラム・フローチ
ャートである。先の実施の形態１の図３のものに比較し
て、演算処理の簡便化を図ったものである。図４におい
て、先ず、ＳＴＥＰ２０で電圧指令値Ｖ_Ｕを、搬送波Ｃ
の＋側波高値および−側波高値に対応して設定された制
限値±Ｖlimit以内の値となるよう制限処理を行う。具
体的には、例えば電圧指令値Ｖ_Ｕの瞬時値が＋Ｖlimit
の値を超えると、これを制限値＋Ｖlimitの値に制限す
る。全く同様の制限処理を、電圧指令値Ｖ_ＶおよびＶ_Ｗ
に対しても行う（ステップ２１、２２）。

【００２６】この場合、図３で示したものと比較して演
算処理内容が大幅に簡便となり、演算処理時間も短縮さ
れる利点がある。但し、各相個別に必要な制限処理を行
うので、相間のアンバランスが生じ得ることになる。

【００２７】実施の形態３． 上記実施の形態ではインバータ１の入力電圧である、バ
ッテリー２の直流電圧を変動させなかったが、図５は充
電／放電調節器１６を追加してバッテリー２の直流電圧
を変動させるものである。これは、バッテリー２の直流
電圧を変動させることで、インバータ１の出力制御能力
を補完してその制御出力範囲の拡大を図るためである。
出力範囲が広がる結果、電圧指令値の制限値もそれに応
じて変化させる必要がある。

【００２８】このため、直流電圧とりこみ部１７を設け
て図６で示すプログラム・フローチャートの処理を行
う。即ち、図６において、ＳＴＥＰ３０で直流電圧とり
こみ部１７によりバッテリー２の直流電圧Ｖ_Ｄを読み込
む。そして、ＳＴＥＰ３１で、ＳＴＥＰ３０で読み込ん
だバッテリー２の直流電圧Ｖ_Ｄに基づき、電圧指令値の
制限値Ｖlimitを演算する。ここでは、制限値Ｖlimit＝
直流電圧Ｖ_Ｄとして、制限値Ｖlimitを直流電圧Ｖ_Ｄに
そのまま追随させている。

【００２９】以上のように、この実施の形態３において
は、電圧指令値を制限処理する基準である制限値Ｖlimi
tの値を、変動制御するバッテリー２の直流電圧Ｖ_Ｄに
応じて変動させるようにしたので、上記直流電圧Ｖ_Ｄの
変動によりインバータ１の出力範囲が変化しても、先に
説明した、直流電圧Ｖ_Ｄを変動制御しない場合と同様、
インバータ１の出力電圧を電圧指令値に一致させる制御
が可能となり、安定した制御動作が得られる。

【００３０】実施の形態４． 以上の各実施の形態においては、電流制御回路８とパル
ス幅変調回路９との間の特に３相成分に変換された電圧
指令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗに対して、制限処理を行う構成
としたが、この実施の形態４は、電流制御回路８から出
力された２相成分の電圧指令値Ｖd、Ｖqに対して制限処
理を行うものである。

【００３１】図７はこの発明の実施の形態４における電
力変換装置の構成を示すブロック図である。図におい
て、１８は電流制御回路８と２相３相変換回路１４との
間に挿入された電圧指令値制限処理回路である。図８は
電圧指令値制限処理回路１８の動作を説明するプログラ
ム・フローチャートである。このプログラムも定サンプ
リングのディジタル制御プログラムである。

【００３２】図９は３相インバータにおけるｄ、ｑ軸電
圧ベクトルを示す図である。即ち、一般に、３相インバ
ータは、その各スイッチング素子のオンオフモードによ
り、図に示す正六角形の範囲内の電圧ベクトルをとり得
る。ここで、正六角形の一辺は、図７に示すバッテリー
２の直流電圧Ｖ_Ｄの２・√２／√３倍となる。図９のＶ
_Ｒは上記正六角形の内接円の半径に相当する。電圧指令
値制限処理回路１８は、ｄ、ｑ軸の電圧指令値Ｖd、Ｖq
の合成ベクトルをＶ_Ｒ（Ｖ_Ｒ＝√２・Ｖ_Ｄ）以内に制限
するもので、以下、その動作を図８のフローチャートに
より説明する。

【００３３】先ず、ＳＴＥＰ４０で電圧指令値Ｖd、Ｖq
の平方自乗和＝√（Ｖd^２＋Ｖq^２）を演算する。次に、
ＳＴＥＰ４１で、平方自乗和√（Ｖd^２＋Ｖq^２）が制限
値Ｖ_Ｒを超えた場合（ＳＴＥＰ４１でＹ）は、ＳＴＥＰ
４２に進み、下式に基づき電圧指令値Ｖd、Ｖqを制限す
る。

【００３４】 Ｖd＝Ｖd・（Ｖ_Ｒ／√（Ｖd^２＋Ｖq^２）） Ｖq＝Ｖq・（Ｖ_Ｒ／√（Ｖd^２＋Ｖq^２））

【００３５】なお、平方自乗和√（Ｖd^２＋Ｖq^２）が制
限値Ｖ_Ｒを超えない場合（ＳＴＥＰ４１でＮ）は、電圧
指令値Ｖd、Ｖqはそのままで制限処理は行わない（ＳＴ
ＥＰ４３）。

【００３６】以上のように、電圧指令値制限処理回路１
８はその制限処理をｄ、ｑ軸の２相で行うので、先の
Ｕ、Ｖ、Ｗ３相で行う電圧指令値制限処理回路１５と比
較してその構成が簡便化するとともに演算処理も簡便迅
速となる利点がある。

【００３７】実施の形態５． 図１０は、この発明の実施の形態５における電圧指令値
制限処理回路１８の動作を説明するプログラム・フロー
チャートである。先の実施の形態４の図８のものに比較
して、演算処理の簡便化を図ったものである。図１１
は、ここで採用する制限値ＶdlimおよびＶqlimを説明す
る図である。即ち、ここでは、先の図９で説明した正六
角形に内接する正方形の範囲内に制限処理を行う。但
し、制限値は下式で表される。

【００３８】 Ｖdlim＝Ｖqlim＝２・（√２／（１＋√３））・Ｖ_Ｄ

【００３９】次に図１０により電圧指令値制限処理回路
１８の制限処理の動作について説明する。図１０におい
て、先ず、ＳＴＥＰ５０で電圧指令値Ｖdを制限値±Ｖd
lim以内の値となるよう制限処理を行う。次に、ＳＴＥ
Ｐ５１で電圧指令値Ｖqを制限値±Ｖqlim以内の値とな
るよう制限処理を行う。

【００４０】この場合、図８で示したものと比較して演
算処理内容が大幅に簡便となり、演算処理時間も短縮さ
れる利点がある。但し、各軸個別に必要な制限処理を行
うので、制限の処理量がｄ、ｑ軸で異なり得ることにな
る。

【００４１】実施の形態６． 図１２はこの発明の実施の形態６における電力変換装置
の構成を示すブロック図である。先の実施の形態４にお
ける図７の回路との違いは、電圧指令値制限処理回路１
８で電圧指令値Ｖd、Ｖqの制限処理を行った場合、それ
を電流制御回路にフィードバックし、制限処理に基づく
電流制御の動作の応答性を改善するようにした点であ
る。即ち、先の図７の回路においては、電圧指令値Ｖ
d、Ｖqが制限値を越えて電圧指令値制限処理回路１８に
より制限処理が行われても、電流制御回路８内ではその
積分要素の影響でその出力である電圧指令値Ｖd、Ｖqが
更に上昇し、制限処理動作が無駄に継続する可能性があ
る。図１２の電流制御回路１９はこの点の不具合を解消
するものである。

【００４２】図１３はこの電流制御回路１９の内部構成
を示すブロック図である。図において、先の図２と大き
く異なるのは、その積分比例制御部２０の部分であり、
以下、この部分を中心に説明する。２１は乗数Ｋ_Ｉの計
数器、２２は加算器、２３は電圧指令値制限処理回路１
８から制限処理の有無の信号を受けて、制限処理が無け
ればその接点ｏと接点ａとを接続し、制限処理が有れば
その接点ｏと接点ｂとを接続する選択回路、２４は１サ
ンプリング無駄時間要素、２５は乗数Ｖ_Ｒ／√（Ｖd^２
＋Ｖq^２）の計数器である。

【００４３】図１４は電圧指令値制限処理回路１８の制
限処理有無のフィードバックに着目した電流制御回路１
９の動作を説明するためのプログラム・フローチャート
で、このプログラムも定サンプリングのディジタル制御
プログラムである。以下、図１３と合わせて説明する。

【００４４】本来の動作では、電圧指令値制限処理回路
１８は制限処理を行っていないので、先ず、ここでは選
択回路２３は接点ａを選択しているものとする。この場
合、計数器２１からの出力が１サンプリング前の出力と
加算されて出力されることになり、積分演算が実行され
る。即ち、図１４のＳＴＥＰ６０では次式に示す計算に
より出力電流の積分制御が行われる。 Ｉ_Ａdintg＝（Ｉ_Ａdref−Ｉ_Ａd）・Ｋ_Ｉ＋Ｉ_Ａdintg Ｉ_Ａqintg＝（Ｉ_Ａqref−Ｉ_Ａq）・Ｋ_Ｉ＋Ｉ_Ａqintg ここで、Ｋ_Ｉは積分ゲインである。

【００４５】次に、ＳＴＥＰ６１では、次式に示す計算
を行う。 Ｖdtmp＝Ｖ_Ｃd−Ｋ_Ｐ・Ｉ_Ａd−ω・Ｌ_Ｓ・Ｉ_Ａq Ｖqtmp＝Ｖ_Ｃq−Ｋ_Ｐ・Ｉ_Ａq＋ω・Ｌ_Ｓ・Ｉ_Ａd ここで、Ｋ_Ｐは比例ゲイン、ω・Ｌ_Ｓ・Ｉ_Ａq、ω・Ｌ
_Ｓ・Ｉ_Ａdはｄ、ｑ軸の非干渉成分項である。

【００４６】ＳＴＥＰ６２で、次式により電圧指令値を
求める。 Ｖd＝Ｉ_Ａdintg＋Ｖdtmp Ｖq＝Ｉ_Ａqintg＋Ｖqtmp 従って、以上までの動作は、先の図２の回路の場合と同
様である。

【００４７】次に、ＳＴＥＰ６３で電圧指令値Ｖd、Ｖq
に対する制限処理を行う。その内容は、先に説明した図
８のフローチャートと同様である。ここで、制限処理が
無ければ(ＳＴＥＰ６４でＮ)、電流制御回路１９へは何
らフィードバックすることなく、得られた電圧指令値Ｖ
d、Ｖqを２相３相変換回路１４で３相電圧指令値Ｖ_Ｕ、
Ｖ_Ｖ、Ｖ_Ｗに変換してパルス幅変調回路９へ送出し、こ
こで生成されたスイッチング指令信号Ｐによりインバー
タ１が制御される。

【００４８】電圧指令値制限処理回路１８で制限処理が
なされると（ＳＴＥＰ６４でＹ）、ＳＴＥＰ６５に進
み、積分制御の積分値再計算を行う。図１３の回路で
は、選択回路２３が接点ａから接点ｂに切り換わる結
果、積分値が下式の値に置き換えられることになる。 Ｉ_Ａdintg＝Ｖd・（Ｖ_Ｒ／√（Ｖd^２＋Ｖq^２））−Ｖdtmp Ｉ_Ａqintg＝Ｖq・（Ｖ_Ｒ／√（Ｖd^２＋Ｖq^２））−Ｖqtmp

【００４９】以上のフィードバック動作により、電流制
御回路における積分量の行き過ぎが防止され、電圧指令
値と出力電圧とを一致させる制御動作がより一層確実に
なされる。なお、図１２〜１４の例は、ｄ、ｑ軸の電圧
指令値Ｖd、Ｖqに対して制限処理を行う場合であるが、
図１等で説明した３相電圧指令値Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗに対
して制限処理を行う場合についても、図１２〜１４の場
合と同様の考え方により、その制限処理の有無を電流制
御回路へフィードバックして同様の効果を得ることがで
きることは言うまでもない。

【００５０】なお、以上の各形態例では、電流制御回路
はｄ、ｑ軸の２相制御方式のものとしたが、これに限ら
れるものではなく、３相方式等他の制御方式を採用して
もよい。また、電力変換器は３相インバータとして説明
したが、必ずしもこれに限られるものではなく、この発
明は単相インバータやその他の電力変換器にも適用する
ことができ同等の効果を奏する。

【００５１】

【発明の効果】以上のように、請求項１に係る電力変換
装置は、電流指令値と電力変換器の出力値との偏差入力
に基づき上記電力変換器の電圧指令値を生成する電流制
御回路、および上記電圧指令値に基づいてパルス幅変調
により上記電力変換器へのスイッチング指令信号を生成
するパルス幅変調回路を備えた電力変換装置において、
上記電流制御回路とパルス幅変調回路との間に挿入さ
れ、上記電流制御回路からの電圧指令値の値に応じて所
定の制限処理を施し上記パルス幅変調回路へ送出する電
圧指令値制限手段を備えたので、出力電圧が常に電圧指
令値に追随可能となり安定した制御特性が得られる。ま
た、その電圧指令値制限手段により、電流制御回路から
パルス幅変調回路へ送出する電圧指令値を制限処理した
とき、上記電流制御回路における偏差入力の積分値を、
上記制限処理された電圧指令値に基づき再演算するよう
にしたので、フィードバック動作により、電流制御回路
における積分量の行き過ぎが防止され、電圧指令値と出
力電圧とを一致させる制御動作がより一層確実になされ
る。

【００５２】また、請求項２に係る電力変換装置は、そ
の電力変換器の入力電圧を変動制御する場合、電圧指令
値の制限処理を行う基準として設定する制限値を、上記
入力電圧に応じて変動させるようにしたので、上記入力
電圧の変動により電力変換器の出力範囲が変化しても、
常に、その出力電圧を電圧指令値に一致させる制御が可
能となり、安定した制御動作が得られる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１における電力変換装
置の構成を示すブロック図である。

【図２】 図１の電流制御回路８の内部構成を示すブロ
ック図である。

【図３】 図１の電圧指令値制限処理回路１５の動作を
説明するためのプログラム・フローチャートである。

【図４】 この発明の実施の形態２における電圧指令値
制限処理回路１５の動作を説明するためのプログラム・
フローチャートである。

【図５】 この発明の実施の形態３における電力変換装
置の構成を示すブロック図である。

【図６】 図５の直流電圧とりこみ部１７の動作を説明
するためのプログラム・フローチャートである。

【図７】 この発明の実施の形態４における電力変換装
置の構成を示すブロック図である。

【図８】 図７の電圧指令値制限処理回路１８の動作を
説明するためのプログラム・フローチャートである。

【図９】 図７の電圧指令値制限処理回路１８における
電圧指令値の制限値を説明するための図である。

【図１０】 この発明の実施の形態５における電圧指令
値制限処理回路１８の動作を説明するためのプログラム
・フローチャートである。

【図１１】 図１０における電圧指令値の制限値を説明
するための図である。

【図１２】 この発明の実施の形態６における電力変換
装置の構成を示すブロック図である。

【図１３】 図１２の電流制御回路１９の内部構成を示
すブロック図である。

【図１４】 図１２の電流制御回路１９の動作を説明す
るためのプログラム・フローチャートである。

【図１５】 従来の電力変換装置の構成を示すブロック
図である。

【図１６】 図１５のパルス幅変調回路９の内部構成を
示すブロック図である。

【符号の説明】

１ インバータ、２ バッテリー、６ 電流検出器、７
電圧検出器、８，１９ 電流制御回路、９ パルス幅
変調回路、１０ 搬送波発生回路、１１ 比較回路、１
２，１３ ３相２相変換回路、１４ ２相３相変換回
路、１５，１８ 電圧指令値制限処理回路、１６ 充電
／放電調節器、１７ 直流電圧とりこみ部、２０ 積分
比例制御部、２３ 選択回路、Ｉ_Ａdref，Ｉ_Ａqref 電
流指令値、Ｉ_ＡＵ，Ｉ_ＡＶ，Ｉ_ＡＷ，Ｉ_Ａd，Ｉ_Ａq 出
力電流、Ｖ_ＣＵ，Ｖ_ＣＶ，Ｖ_ＣＷ，Ｖ_Ｃd，Ｖ_Ｃq 出力
電圧、Ｖ_Ｕ，Ｖ_Ｖ，Ｖ_Ｗ，Ｖd，Ｖq 電圧指令値、Ｐ
スイッチング指令信号、Ｃ 搬送波。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 電流指令値と電力変換器の出力値との偏
   差入力に基づき上記電力変換器の電圧指令値を生成する
   電流制御回路、および上記電圧指令値に基づいてパルス
   幅変調により上記電力変換器へのスイッチング指令信号
   を生成するパルス幅変調回路を備えた電力変換装置にお
   いて、 上記電流制御回路とパルス幅変調回路との間に挿入さ
   れ、上記電流制御回路からの電圧指令値の値に応じて所
   定の制限処理を施し上記パルス幅変調回路へ送出する電
   圧指令値制限手段と、該電圧指令値制限手段により、電
   流制御回路からパルス幅変調回路へ送出する電圧指令値
   を制限処理したとき、上記電流制御回路における偏差入
   力の積分値を上記制限処理された電圧指令値に基づき再
   演算させる積分値再演算手段とを備えたことを特徴とす
   る電力変換装置。
2. 【請求項２】 電力変換器の入力電圧を変動制御する場
   合、電圧指令値の制限処理を行う基準として設定する制
   限値を、上記入力電圧に応じて変動させるようにしたこ
   とを特徴とする請求項１に記載の電力変換装置。