JP3362636B2 - Ｔａｂ用テープキャリアの製造方法 - Google Patents
Ｔａｂ用テープキャリアの製造方法Info
- Publication number
- JP3362636B2 JP3362636B2 JP16725397A JP16725397A JP3362636B2 JP 3362636 B2 JP3362636 B2 JP 3362636B2 JP 16725397 A JP16725397 A JP 16725397A JP 16725397 A JP16725397 A JP 16725397A JP 3362636 B2 JP3362636 B2 JP 3362636B2
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- metal
- less
- thickness
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＢＧＡ(Ball Grid A
rray) 型半導体装置に使用されるＴＡＢ（Tape Automat
ed Bonding) 用テープキャリアの製造方法に関し、特
に、作業効率と経済性を向上させたＴＡＢ用テープキャ
リアの製造方法に関する。
rray) 型半導体装置に使用されるＴＡＢ（Tape Automat
ed Bonding) 用テープキャリアの製造方法に関し、特
に、作業効率と経済性を向上させたＴＡＢ用テープキャ
リアの製造方法に関する。
【０００２】
【従来の技術】従来のこの種テープキャリアの製造方法
として、たとえば、日立電線株式会社によって発行され
た「日立電線」、Ｎｏ．１６号（１９９７年１月）の６
９〜７４頁に開示されたような方法が知られている。
として、たとえば、日立電線株式会社によって発行され
た「日立電線」、Ｎｏ．１６号（１９９７年１月）の６
９〜７４頁に開示されたような方法が知られている。
【０００３】すなわち、こゝには、ベースフィルムとな
るポリイミドフィルムの両面に銅箔を形成したのち、ま
ず、銅箔の片側に対してエッチング処理をほどこすこと
によりビアホール開口形状をパターニングし、つぎに、
このパターニングされた銅箔面に対してＣＯ2 レーザを
照射することにより、ベースフィルムに対してはんだボ
ール形成のためのブラインドビアホールを形成し、つい
で、所定の配線パターンを形成したのち、これを保護
し、絶縁処理するＴＡＢ用テープキャリアの製造方法が
開示されている。
るポリイミドフィルムの両面に銅箔を形成したのち、ま
ず、銅箔の片側に対してエッチング処理をほどこすこと
によりビアホール開口形状をパターニングし、つぎに、
このパターニングされた銅箔面に対してＣＯ2 レーザを
照射することにより、ベースフィルムに対してはんだボ
ール形成のためのブラインドビアホールを形成し、つい
で、所定の配線パターンを形成したのち、これを保護
し、絶縁処理するＴＡＢ用テープキャリアの製造方法が
開示されている。
【０００４】この方法は、それ以前の、たとえば、パン
チングによってビアホールを打ち抜き形成する方法や、
アルカリエッチングによってベースフィルムにビアホー
ルを形成する方法などにくらべると、加工の精密度にす
ぐれているとともに、さらには、パンチング法特有の打
ち抜き部分のガサツキやそれを原因としたはんだ濡れ性
阻害等の問題がなく、また、アルカリエッチング法にお
けるような極端な生産性の低さもないことから、有望な
製造方法として期待されている。
チングによってビアホールを打ち抜き形成する方法や、
アルカリエッチングによってベースフィルムにビアホー
ルを形成する方法などにくらべると、加工の精密度にす
ぐれているとともに、さらには、パンチング法特有の打
ち抜き部分のガサツキやそれを原因としたはんだ濡れ性
阻害等の問題がなく、また、アルカリエッチング法にお
けるような極端な生産性の低さもないことから、有望な
製造方法として期待されている。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来のレーザ使用によるテープキャリアの製造方法による
と、エッチング処理によってビアホール開口形状を銅箔
にパターニングしているため、銅箔の厚さが２０μｍ以
上になると、厚さ方向において開口形状が変化し、その
結果、レーザ照射によってベースフィルムに形成される
ブラインドビアホールの加工精度が低下するという問題
がある。また、エッチング処理に多くの時間を必要と
し、生産性の低下によりコストアップになるという問題
がある。
来のレーザ使用によるテープキャリアの製造方法による
と、エッチング処理によってビアホール開口形状を銅箔
にパターニングしているため、銅箔の厚さが２０μｍ以
上になると、厚さ方向において開口形状が変化し、その
結果、レーザ照射によってベースフィルムに形成される
ブラインドビアホールの加工精度が低下するという問題
がある。また、エッチング処理に多くの時間を必要と
し、生産性の低下によりコストアップになるという問題
がある。
【０００６】従って、本発明の目的は加工精度および生
産性の向上を図ることができるＴＡＢ用テープキャリア
の製造方法を提供することである。
産性の向上を図ることができるＴＡＢ用テープキャリア
の製造方法を提供することである。
【０００７】
【課題を解決するための手段】本発明は上記問題点に鑑
み、加工精度および生産性の向上を図るため、絶縁性の
ベースフィルムの両面に少なくとも一方が厚さ１８μｍ
以下の金属箔が形成された両面金属貼積層材を準備し、
前記両面金属貼積層材の前記１８μｍ以下の金属箔にエ
ッチング処理を施すことにより、前記１８μｍ以下の金
属箔に穴を形成し、前記穴を形成された面にレーザを照
射することによって前記穴に応じた貫通孔を前記ベース
フィルムに穿設して、ブラインドビアホールを形成し、
エッチング処理によって前記１８μｍ以下の金属箔を除
去し、前記両面金属貼積層材の他の金属箔にエッチング
処理を施すことにより、前記両面金属貼積層材に所定の
配線パターンを形成し、前記配線パターンの所定の部分
にこれを保護し、絶縁するための被覆層を形成するよう
にしたＴＡＢ用テープキャリアの製造方法を提供するも
のである。
み、加工精度および生産性の向上を図るため、絶縁性の
ベースフィルムの両面に少なくとも一方が厚さ１８μｍ
以下の金属箔が形成された両面金属貼積層材を準備し、
前記両面金属貼積層材の前記１８μｍ以下の金属箔にエ
ッチング処理を施すことにより、前記１８μｍ以下の金
属箔に穴を形成し、前記穴を形成された面にレーザを照
射することによって前記穴に応じた貫通孔を前記ベース
フィルムに穿設して、ブラインドビアホールを形成し、
エッチング処理によって前記１８μｍ以下の金属箔を除
去し、前記両面金属貼積層材の他の金属箔にエッチング
処理を施すことにより、前記両面金属貼積層材に所定の
配線パターンを形成し、前記配線パターンの所定の部分
にこれを保護し、絶縁するための被覆層を形成するよう
にしたＴＡＢ用テープキャリアの製造方法を提供するも
のである。
【０００８】また、本発明は、前記の目的を達成するた
め、絶縁性のベースフィルムの一面に厚さ１８μｍ以下
の金属箔が形成された片面金属貼積層材を準備し、前記
片面金属貼積層材の他面に接着剤層を形成し、前記片面
金属貼積層材の前記１８μｍ以下の金属箔にエッチング
処理を施すことにより、前記１８μｍ以下の金属箔に穴
を形成し、前記穴を形成された面にレーザを照射するこ
とによって前記穴に応じた貫通孔を前記ベースフィルム
に穿設し、エッチング処理によって前記１８μｍ以下の
金属箔を除去し、前記片面金属貼積層材の他面に前記接
着剤層を介して金属箔を貼付して、ブラインドビアホー
ルを形成し、前記片面金属貼積層材の前記金属箔にエッ
チング処理を施すことにより、前記片面金属貼積層材に
所定の配線パターンを形成し、前記配線パターンの所定
の部分にこれを保護し、絶縁するための被覆層を形成す
るようにしたＴＡＢ用テープキャリアの製造方法を提供
するものである。
め、絶縁性のベースフィルムの一面に厚さ１８μｍ以下
の金属箔が形成された片面金属貼積層材を準備し、前記
片面金属貼積層材の他面に接着剤層を形成し、前記片面
金属貼積層材の前記１８μｍ以下の金属箔にエッチング
処理を施すことにより、前記１８μｍ以下の金属箔に穴
を形成し、前記穴を形成された面にレーザを照射するこ
とによって前記穴に応じた貫通孔を前記ベースフィルム
に穿設し、エッチング処理によって前記１８μｍ以下の
金属箔を除去し、前記片面金属貼積層材の他面に前記接
着剤層を介して金属箔を貼付して、ブラインドビアホー
ルを形成し、前記片面金属貼積層材の前記金属箔にエッ
チング処理を施すことにより、前記片面金属貼積層材に
所定の配線パターンを形成し、前記配線パターンの所定
の部分にこれを保護し、絶縁するための被覆層を形成す
るようにしたＴＡＢ用テープキャリアの製造方法を提供
するものである。
【０００９】上記両面金属貼積層材、或いは片面金属貼
積層材の準備は、ベースフィルムを金属箔に対して樹脂
を直接キャスティングすることによって行うことが望ま
しい。上記ベースフィルムの構成材料としては、ポリイ
ミドのようなイミド系樹脂がおもに使用され、金属箔と
しては銅箔や銅合金箔などが使用される。
積層材の準備は、ベースフィルムを金属箔に対して樹脂
を直接キャスティングすることによって行うことが望ま
しい。上記ベースフィルムの構成材料としては、ポリイ
ミドのようなイミド系樹脂がおもに使用され、金属箔と
しては銅箔や銅合金箔などが使用される。
【００１０】レーザとしては、例えば、ＣＯ2 レーザが
使用される。
使用される。
【００１１】金属箔をエッチング処理することによって
形成される配線パターンを保護し、絶縁するための被覆
層の構成材料としては、ソルダーレジスト、あるいは、
フォトソルダーレジストが好適であり、多くのケースに
おいて使用される。
形成される配線パターンを保護し、絶縁するための被覆
層の構成材料としては、ソルダーレジスト、あるいは、
フォトソルダーレジストが好適であり、多くのケースに
おいて使用される。
【００１２】ブラインドビアホールの寸法は、微細な配
線接続性を確保するために、内径２０〜５００μｍの範
囲内であることが好ましく、そのため、レーザ加工に使
用される金属箔への穴の形成は、内径２０〜５００μｍ
となるように行うことが望ましい。また、この金属箔の
厚さは、２μｍ以上あれば良いが、後工程のエッチング
処理の際、簡単に除去できるように１８μｍ以下になっ
ている必要がある。また、ベースフィルムの厚さは、少
なくとも２０μｍであることがその電気絶縁性と搬送強
度とを確保する意味から望ましい。金属箔に対しキャス
ティングによってベースフィルムを形成する場合におけ
るベースフィルムの最大厚さは、キャスティング作業を
良好に行う関係上、７５μｍ以下であることが好ましい
が、平坦性を確保するためにより厚く選択したほうが良
い。また、配線パターンを形成する金属箔の厚さについ
ては、２μｍ以上、３５μｍ以下であることが望まし
い。
線接続性を確保するために、内径２０〜５００μｍの範
囲内であることが好ましく、そのため、レーザ加工に使
用される金属箔への穴の形成は、内径２０〜５００μｍ
となるように行うことが望ましい。また、この金属箔の
厚さは、２μｍ以上あれば良いが、後工程のエッチング
処理の際、簡単に除去できるように１８μｍ以下になっ
ている必要がある。また、ベースフィルムの厚さは、少
なくとも２０μｍであることがその電気絶縁性と搬送強
度とを確保する意味から望ましい。金属箔に対しキャス
ティングによってベースフィルムを形成する場合におけ
るベースフィルムの最大厚さは、キャスティング作業を
良好に行う関係上、７５μｍ以下であることが好ましい
が、平坦性を確保するためにより厚く選択したほうが良
い。また、配線パターンを形成する金属箔の厚さについ
ては、２μｍ以上、３５μｍ以下であることが望まし
い。
【００１３】
【発明の実施の形態】以下、本発明のＴＡＢ用テープキ
ャリアの製造方法を添付図面を参照しながら詳細に説明
する。
ャリアの製造方法を添付図面を参照しながら詳細に説明
する。
【００１４】図１の(a) 〜(f) は本発明の第１の実施の
形態に係るＴＡＢ用テープキャリアの製造方法を示す。
形態に係るＴＡＢ用テープキャリアの製造方法を示す。
【００１５】まず、図１の(a) に示すように、厚さ５０
μｍのポリイミド製のベースフィルム２の両面に厚さ１
８μｍの銅箔１が形成された３層ＣＣＬ（Copper Clad
Laminated)材を準備した。このベースフィルム２は、接
着剤を使用せずにキャスティングによって銅箔１に対し
直接形成されたものである。
μｍのポリイミド製のベースフィルム２の両面に厚さ１
８μｍの銅箔１が形成された３層ＣＣＬ（Copper Clad
Laminated)材を準備した。このベースフィルム２は、接
着剤を使用せずにキャスティングによって銅箔１に対し
直接形成されたものである。
【００１６】次に、図１の(b) に示すように、一方の銅
箔１のインナーリード相当部分と入力リード相当部分に
直径８０μｍのホール１Ａを各６４個づつフォトアプリ
ケーションとエッチング処理で形成した。
箔１のインナーリード相当部分と入力リード相当部分に
直径８０μｍのホール１Ａを各６４個づつフォトアプリ
ケーションとエッチング処理で形成した。
【００１７】続いて、図１の(c) に示すように、ホール
１Ａが形成された銅箔１をマスクとして、ＣＯ2 レーザ
３を照射して、これによってベースフィルム２に対して
合計１２８個のブラインドビアホール４を穿設し、その
後、図１の(d) に示すように、ＣＯ2 レーザ３のマスク
として利用した銅箔１をエッチング処理で除去した。
１Ａが形成された銅箔１をマスクとして、ＣＯ2 レーザ
３を照射して、これによってベースフィルム２に対して
合計１２８個のブラインドビアホール４を穿設し、その
後、図１の(d) に示すように、ＣＯ2 レーザ３のマスク
として利用した銅箔１をエッチング処理で除去した。
【００１８】この後、残りの銅箔１に対してフォトアプ
リケーションとエッチング処理を施すことによって、図
１の(e) のように、図示はしないが、所定のインナーリ
ードと引き回し配線と入力リードとを有し、そして、８
０μｍの配線ピッチを有する配線パターン１′を形成し
たのち、この配線パターン１′の表面、およびブライン
ドビアホール４内に露出した配線パターン１′の裏面に
金めっきを施した。
リケーションとエッチング処理を施すことによって、図
１の(e) のように、図示はしないが、所定のインナーリ
ードと引き回し配線と入力リードとを有し、そして、８
０μｍの配線ピッチを有する配線パターン１′を形成し
たのち、この配線パターン１′の表面、およびブライン
ドビアホール４内に露出した配線パターン１′の裏面に
金めっきを施した。
【００１９】図１の(f) において５が金めっきであり、
次いで配線パターン１′の表面上の金めっき５の上にワ
イヤボンディングを行う部分を除いた領域に対して、配
線パターン１′を保護し、絶縁するためのソルダレジス
ト被覆層６を形成し、これによって所定のＴＡＢ用テー
プキャリアを製造した。
次いで配線パターン１′の表面上の金めっき５の上にワ
イヤボンディングを行う部分を除いた領域に対して、配
線パターン１′を保護し、絶縁するためのソルダレジス
ト被覆層６を形成し、これによって所定のＴＡＢ用テー
プキャリアを製造した。
【００２０】図２は以上のようにして製造されたＴＡＢ
用テープキャリアを使用した半導体装置を示したもの
で、７は搭載されたＬＳＩチップ、８はＬＳＩチップ７
と配線パターン１′間を接続したボンディングワイヤ、
９はこれらを覆うようにして設けられたポッティング封
止部を示す。
用テープキャリアを使用した半導体装置を示したもの
で、７は搭載されたＬＳＩチップ、８はＬＳＩチップ７
と配線パターン１′間を接続したボンディングワイヤ、
９はこれらを覆うようにして設けられたポッティング封
止部を示す。
【００２１】１０はブラインドビアホール４の中に形成
されたはんだボールであり、最高温度２４５℃のリフロ
ー炉のなかで合計１２８個形成された。
されたはんだボールであり、最高温度２４５℃のリフロ
ー炉のなかで合計１２８個形成された。
【００２２】図３の(a) 〜(g) は本発明の第２の実施の
形態に係るＴＡＢ用テープキャリアの製造方法を示す。
形態に係るＴＡＢ用テープキャリアの製造方法を示す。
【００２３】まず、図３の(a) に示すように、厚さ７５
μｍのポリイミド製のベースフィルム２の片面に厚さ１
８μｍの銅箔１が形成された２層ＣＣＬ材を準備し、そ
のベースフィルム２の銅箔１と反対側の面に、接着剤１
１を厚さ７μｍで設けた。このベースフィルム２は、第
１の実施の形態と同様、接着剤を使用せずにキャスティ
ングによって銅箔１に対し直接形成されたものである。
μｍのポリイミド製のベースフィルム２の片面に厚さ１
８μｍの銅箔１が形成された２層ＣＣＬ材を準備し、そ
のベースフィルム２の銅箔１と反対側の面に、接着剤１
１を厚さ７μｍで設けた。このベースフィルム２は、第
１の実施の形態と同様、接着剤を使用せずにキャスティ
ングによって銅箔１に対し直接形成されたものである。
【００２４】次に、図３の(b) に示すように、銅箔１の
インナーリード相当部分と入力リード相当部分に直径８
０μｍのホール１Ａを各６４個づつフォトアプリケーシ
ョンとエッチング処理で形成した。
インナーリード相当部分と入力リード相当部分に直径８
０μｍのホール１Ａを各６４個づつフォトアプリケーシ
ョンとエッチング処理で形成した。
【００２５】続いて、図３の(c) に示すように、銅箔１
をマスクとして、ＣＯ2 レーザ３を照射し、これによっ
てベースフィルム２に対して合計１２８個のブラインド
ビアホール４を穿設し、その後、図３の(d) に示すよう
に、銅箔１をエッチング処理で除去した。
をマスクとして、ＣＯ2 レーザ３を照射し、これによっ
てベースフィルム２に対して合計１２８個のブラインド
ビアホール４を穿設し、その後、図３の(d) に示すよう
に、銅箔１をエッチング処理で除去した。
【００２６】この後、図３の(d),(e) に示すように、接
着剤１１を介してベースフィルム２に厚さ１８μｍの銅
箔１をロールラミネートして貼り合わせた。
着剤１１を介してベースフィルム２に厚さ１８μｍの銅
箔１をロールラミネートして貼り合わせた。
【００２７】そして、図３の(f) に示すように、銅箔１
に対してフォトアプリケーションとエッチング処理を施
すことによって、インナーリードと引き回し配線と入力
リードとを備え、そして、８０μｍの配線ピッチを有す
る配線パターン１′を形成し、次いで、図３の(g) に示
すように、必要部分に金めっき９を施すと共に、配線パ
ターン１′の表面上の金めっき５上のワイヤボンディン
グを行う部分を除いた領域に対して、配線パターン１′
を保護し、絶縁するためのソルダレジスト被覆層６を形
成してＴＡＢ用テープキャリアを製造した。
に対してフォトアプリケーションとエッチング処理を施
すことによって、インナーリードと引き回し配線と入力
リードとを備え、そして、８０μｍの配線ピッチを有す
る配線パターン１′を形成し、次いで、図３の(g) に示
すように、必要部分に金めっき９を施すと共に、配線パ
ターン１′の表面上の金めっき５上のワイヤボンディン
グを行う部分を除いた領域に対して、配線パターン１′
を保護し、絶縁するためのソルダレジスト被覆層６を形
成してＴＡＢ用テープキャリアを製造した。
【００２８】図４は図３の(a) 〜(g) によって製造され
たＴＡＢ用テープキャリアを使用した半導体装置を示し
たもので、７は搭載されたＬＳＩチップ、８はＬＳＩチ
ップ７と配線パターン１′間を接続したボンディングワ
イヤ、９はこれらを覆うようにして設けられたポッティ
ング封止部、１０はブラインドビアホール４の中に形成
された１２８個のはんだボールを示し、このはんだボー
ル１０は、図２の場合と同様、最高温度２４５℃のリフ
ロー炉の中で形成された。
たＴＡＢ用テープキャリアを使用した半導体装置を示し
たもので、７は搭載されたＬＳＩチップ、８はＬＳＩチ
ップ７と配線パターン１′間を接続したボンディングワ
イヤ、９はこれらを覆うようにして設けられたポッティ
ング封止部、１０はブラインドビアホール４の中に形成
された１２８個のはんだボールを示し、このはんだボー
ル１０は、図２の場合と同様、最高温度２４５℃のリフ
ロー炉の中で形成された。
【００２９】図５の(a) 〜(e) は本発明の第１の実施の
形態を示したもので、製造手順(a)〜(e) は、それぞれ
図１の手順(a) 〜(f) と基本的に同じであり、異なるの
はＣＯ2 レーザのマスクとして利用される銅箔１にホー
ル１ｂを設け、これによってベースフィルム２にもホー
ル１２を穿設し、この部分にインナーリード１３を形成
した点にある。
形態を示したもので、製造手順(a)〜(e) は、それぞれ
図１の手順(a) 〜(f) と基本的に同じであり、異なるの
はＣＯ2 レーザのマスクとして利用される銅箔１にホー
ル１ｂを設け、これによってベースフィルム２にもホー
ル１２を穿設し、この部分にインナーリード１３を形成
した点にある。
【００３０】図６はこのＴＡＢ用テープキャリアを使用
した半導体装置を示し、それに搭載されたＬＳＩチップ
７は、その電極部に形成されたバンプ１４をインナーリ
ード１３に対して接続させ、更に、これらのまわりをポ
ッティング封止部９によって覆われている。
した半導体装置を示し、それに搭載されたＬＳＩチップ
７は、その電極部に形成されたバンプ１４をインナーリ
ード１３に対して接続させ、更に、これらのまわりをポ
ッティング封止部９によって覆われている。
【００３１】以上のようにして構成された図２、４、６
の半導体装置を対象に、０℃×３０分および１２５℃×
３０分を１サイクルとしたヒートサイクル試験を連続
１，０００サイクル実施し、２００、５００、１，００
０の各サイクル時における導通抵抗の変動を測定したと
ころ、変動はまったくなく、さらには、はんだボール１
４の脱落も１個も認められなかった。
の半導体装置を対象に、０℃×３０分および１２５℃×
３０分を１サイクルとしたヒートサイクル試験を連続
１，０００サイクル実施し、２００、５００、１，００
０の各サイクル時における導通抵抗の変動を測定したと
ころ、変動はまったくなく、さらには、はんだボール１
４の脱落も１個も認められなかった。
【００３２】また、温度８５℃、湿度８５％の雰囲気下
で、直流バイアス５０Ｖでのマイグレーション試験を連
続１，０００時間実施したが、はんだボール１４の導通
部における導通破壊はなく、もちろん、絶縁破壊の発生
もない、安定した半導体装置であることが確認された。
で、直流バイアス５０Ｖでのマイグレーション試験を連
続１，０００時間実施したが、はんだボール１４の導通
部における導通破壊はなく、もちろん、絶縁破壊の発生
もない、安定した半導体装置であることが確認された。
【００３３】
【発明の効果】以上説明したように、本発明によるＴＡ
Ｂ用テープキャリアの製造方法によれば、両面金属貼積
層材、或いは片面金属貼積層材の厚さ１８μｍ以下の金
属箔にエッチング処理によって穴を形成し、この穴が形
成された面に対してレーザを照射して、ブラインドビア
ホールとなる貫通孔や、ブラインドビアホールそのもの
を形成した後、レーザの照射に利用した厚さ１８μｍ以
下の金属箔を除去するようにしたため、加工精度および
生産性の向上を図ることができる。
Ｂ用テープキャリアの製造方法によれば、両面金属貼積
層材、或いは片面金属貼積層材の厚さ１８μｍ以下の金
属箔にエッチング処理によって穴を形成し、この穴が形
成された面に対してレーザを照射して、ブラインドビア
ホールとなる貫通孔や、ブラインドビアホールそのもの
を形成した後、レーザの照射に利用した厚さ１８μｍ以
下の金属箔を除去するようにしたため、加工精度および
生産性の向上を図ることができる。
【図１】本発明の第１の実施の形態に係るＴＡＢ用テー
プキャリア製造方法を示す断面図。
プキャリア製造方法を示す断面図。
【図２】図１により製造されたＴＡＢ用テープキャリア
を使用して構成された半導体装置の説明図。
を使用して構成された半導体装置の説明図。
【図３】本発明の第２の実施の形態に係るＴＡＢ用テー
プキャリア製造方法を示す断面図。
プキャリア製造方法を示す断面図。
【図４】図３により製造されたＴＡＢ用テープキャリア
を使用して構成された半導体装置の説明図。
を使用して構成された半導体装置の説明図。
【図５】本発明の第３の実施の形態に係るＴＡＢ用テー
プキャリアの製造方法を示す断面図。
プキャリアの製造方法を示す断面図。
【図６】図５により製造されたＴＡＢ用テープキャリア
を使用して構成された半導体装置の説明図。
を使用して構成された半導体装置の説明図。
１ 銅箔
１′ 配線パターン
１Ａ，１Ｂ ホール
２ ベースフィルム
３ ＣＯ2 レーザ
４ ブラインドビアホール
５ 金めっき
６ 被覆層
７ ＬＳＩチップ
８ ボンディングワイヤ
９ ポッティング封止部
１０ はんだボール
１１ 接着剤
１２ ホール
１３ インナーリード
１４ バンプ
フロントページの続き
(56)参考文献 特開 平１−270326（ＪＰ，Ａ)
特開 平３−237736（ＪＰ，Ａ)
特開 平５−277774（ＪＰ，Ａ)
特開 平７−235569（ＪＰ，Ａ)
特開 平10−125817（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 23/12
Claims (8)
- 【請求項１】 絶縁性のベースフィルムの両面に少なく
とも一方が厚さ１８μｍ以下の金属箔が形成された両面
金属貼積層材を準備し、 前記両面金属貼積層材の前記１８μｍ以下の金属箔にエ
ッチング処理を施すことにより、前記１８μｍ以下の金
属箔に穴を形成し、 前記穴を形成された面にレーザを照射することによって
前記穴に応じた貫通孔を前記ベースフィルムに穿設し
て、ブラインドビアホールを形成し、 エッチング処理によって前記１８μｍ以下の金属箔を除
去し、 前記両面金属貼積層材の他の金属箔にエッチング処理を
施すことにより、前記両面金属貼積層材に所定の配線パ
ターンを形成し、 前記配線パターンの所定の部分にこれを保護し、絶縁す
るための被覆層を形成することを特徴とするＴＡＢ用テ
ープキャリアの製造方法。 - 【請求項２】 前記両面金属貼積層材の準備は、前記ベ
ースフィルムを前記１８μｍ以下、或いは他の金属箔に
対して樹脂を直接キャスティングすることによって行う
請求項１記載のＴＡＢ用テープキャリアの製造方法。 - 【請求項３】 前記被覆層の形成は、ソルダーレジス
ト、或いはフォトソルダーレジストを形成することによ
って行う請求項１記載のＴＡＢ用テープキャリアの製造
方法。 - 【請求項４】 前記両面金属貼積層材の準備は、前記ベ
ースフィルムが厚さ２０〜７５μｍとなるように行い、 前記１８μｍ以下の金属箔への穴の形成は、内径２０〜
５００μｍとなるように行い、 前記所定の配線パターンの形成は、配線間のピッチが１
００μｍ以下となるように行う請求項１記載のＴＡＢ用
テープキャリアの製造方法。 - 【請求項５】 絶縁性のベースフィルムの一面に厚さ１
８μｍ以下の金属箔が形成された片面金属貼積層材を準
備し、 前記片面金属貼積層材の他面に接着剤層を形成し、 前記片面金属貼積層材の前記１８μｍ以下の金属箔にエ
ッチング処理を施すことにより、前記１８μｍ以下の金
属箔に穴を形成し、 前記穴を形成された面にレーザを照射することによって
前記穴に応じた貫通孔を前記ベースフィルムに穿設し、 エッチング処理によって前記１８μｍ以下の金属箔を除
去し、 前記片面金属貼積層材の他面に前記接着剤層を介して金
属箔を貼付して、ブラインドビアホールを形成し、 前記片面金属貼積層材の前記金属箔にエッチング処理を
施すことにより、前記片面金属貼積層材に所定の配線パ
ターンを形成し、 前記配線パターンの所定の部分にこれを保護し、絶縁す
るための被覆層を形成することを特徴とするＴＡＢ用テ
ープキャリアの製造方法。 - 【請求項６】 前記片面金属貼積層材の準備は、前記ベ
ースフィルムを前記１８μｍ以下の金属箔に対して樹脂
を直接キャスティングすることによって行う請求項５記
載のＴＡＢ用テープキャリアの製造方法。 - 【請求項７】 前記被覆層の形成は、ソルダーレジス
ト、或いはフォトソルダーレジストを形成することによ
って行う請求項５記載のＴＡＢ用テープキャリアの製造
方法。 - 【請求項８】 前記片面金属貼積層材の準備は、前記ベ
ースフィルムが厚さ２０〜７５μｍとなるように行い、 前記１８μｍ以下の金属箔への穴の形成は、内径２０〜
５００μｍとなるように行い、 前記所定の配線パターンの形成は、配線間のピッチが１
００μｍ以下となるように行う請求項５記載のＴＡＢ用
テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16725397A JP3362636B2 (ja) | 1997-06-24 | 1997-06-24 | Ｔａｂ用テープキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16725397A JP3362636B2 (ja) | 1997-06-24 | 1997-06-24 | Ｔａｂ用テープキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116957A JPH1116957A (ja) | 1999-01-22 |
| JP3362636B2 true JP3362636B2 (ja) | 2003-01-07 |
Family
ID=15846311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16725397A Expired - Fee Related JP3362636B2 (ja) | 1997-06-24 | 1997-06-24 | Ｔａｂ用テープキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362636B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3876953B2 (ja) | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2007150099A (ja) * | 2005-11-29 | 2007-06-14 | Hitachi Cable Ltd | 配線基板及びその製造方法並びに配線基板を用いた電子部品の製造方法及びその装置 |
| WO2011152312A1 (ja) * | 2010-06-04 | 2011-12-08 | イビデン株式会社 | 配線板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532126B2 (ja) * | 1988-04-22 | 1996-09-11 | 日本電信電話株式会社 | 導波路形フィルムキャリアおよびその端子接続方法 |
| JPH0787204B2 (ja) * | 1989-08-31 | 1995-09-20 | 住友金属鉱山株式会社 | ２層ｔａｂの製造方法 |
| JPH05277774A (ja) * | 1992-01-28 | 1993-10-26 | Furukawa Electric Co Ltd:The | 導体層付き絶縁基板における絶縁体層の部分的除去方法 |
| JP2900785B2 (ja) * | 1994-02-21 | 1999-06-02 | 日立電線株式会社 | ２層ｔａｂテープキャリアの製造方法 |
| JPH10125817A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Cable Ltd | ２層配線基板 |
-
1997
- 1997-06-24 JP JP16725397A patent/JP3362636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1116957A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| TW200416897A (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JPH0399456A (ja) | 半導体装置およびその製造方法 | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| JPS61176193A (ja) | 配線板の製造法 | |
| JP3362636B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP2010080528A (ja) | 半導体パッケージの製造方法 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP2001053194A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JP3351312B2 (ja) | Ｔ−ｂｇａ用ｔａｂテープの製造方法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| JP3893088B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| JP3136194B2 (ja) | リードフレームの製造方法 | |
| JP3541741B2 (ja) | 多層ｔａｂテープの製造方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JPH1116956A (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH1117331A (ja) | 可撓性回路基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081025 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081025 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20111025 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |