[go: up one dir, main page]

JPH08330472A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH08330472A
JPH08330472A JP7156844A JP15684495A JPH08330472A JP H08330472 A JPH08330472 A JP H08330472A JP 7156844 A JP7156844 A JP 7156844A JP 15684495 A JP15684495 A JP 15684495A JP H08330472 A JPH08330472 A JP H08330472A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
ball
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7156844A
Other languages
English (en)
Inventor
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP7156844A priority Critical patent/JPH08330472A/ja
Publication of JPH08330472A publication Critical patent/JPH08330472A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 パッケージサイズを半導体素子サイズに近い
大きさまで、小型化を可能とし、さらに、工程数および
材料費を削減し、コストを低下させ、またさらに、外部
基板への実装性を向上させることを可能とする半導体装
置とその製造方法を提供する。 【構成】 リードフレームなどの金属基板１上に半導体
素子３を搭載し、該半導体素子３の電極上にボールボン
ディングによりＡｕボール４を形成し、封止樹脂５でモ
ールドした後、該樹脂の半導体素子側の表面を研磨して
前記Ａｕボール４の表面を露出させてなる半導体装置で
ある。該半導体装置は、電気的接続用のバンプ８等を介
して外部回路に実装される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＬＳＩ、ＶＬＳＩ等に代
表される半導体集積回路に用いられるいわゆるボールグ
リッドアレイやクワッドフラットパッケージ等の半導体
装置とその製造方法に関するものであり、さらに詳しく
は半導体装置の小型化を実現させる半導体装置とその製
造方法に関するものである。
【０００２】
【従来の技術】従来の半導体装置の製造方法は例えば図
３に示すように、１つ目の形態としては、両面に銅箔が
設けられたエポキシ系等の基板２１を用い、ドリルにて
スルーホール２２を形成し、めっき法（無電解メッキお
よび電解メッキ）によりスルーホール内にメッキを施
し、基板両面の導通を図る。次いで、フォトリソグラフ
ィー工程により基板両面にそれぞれ配線パターン２３、
２４を設け、半導体素子２５を搭載し、次いで、ワイヤ
２６によるボンディングにより半導体素子２５と上記配
線パターン２３、２４との電気的接続を行い、続いてポ
ッティング法により樹脂２７で封止し、リフロー法によ
り基板裏面側に外部端子との接続用の半田ボール２８を
形成するといった半導体装置の製造方法である。
【０００３】また、２つ目の形態としては図４に示すよ
うに、両面に銅箔が設けられたエポキシ系等の基板２１
を用い、ドリルにてスルーホール２２を形成し、めっき
法（無電解メッキおよび電解メッキ）によりスルーホー
ル内にメッキを施し、基板両面の導通を図り、フォトリ
ソグラフィー工程により基板両面にそれぞれ配線パター
ン２３、２４を設ける。次いで、基板の片面に感光性絶
縁樹脂３１を塗布し、露光、現像を行い、ビアホール２
９を形成し、次いで、メッキ法により絶縁層表面および
ビアホール内に導体層を形成し、さらに、これをフォト
リソグラフィー工程によりパターンニングして配線パタ
ーン３０を形成する。半導体装置２５を搭載し、次い
で、ワイヤ２６によるボンディングにより半導体素子２
５と配線パターン３０との電気的接続を行い、続いて、
ポッティング法により樹脂２７で封止し、リフロー法に
より基板裏面側に外部端子との接続用の半田ボール２８
を形成するといった半導体装置の製造方法である。
【０００４】
【発明が解決しようとする課題】上記したような従来の
半導体装置の製造方法では、スルーホールの形成にはド
リル加工という機械加工が必要となり、その結果どうし
てもスルーホールの孔径が大きくなり、また、ワイヤボ
ンディングにより半導体素子と基板回路との電気的接続
を行うために、パッケージの面積が大きくなるといった
問題があった。また、基板上に半導体素子を搭載し、ワ
イヤボンディングにより半導体素子と基板回路との電気
的接続を行い、ポッティング法により樹脂封止を行うた
めにパッケージの薄型化ができないといった問題点があ
った。さらに、基板の片面に封止樹脂のポッティングを
行い樹脂を硬化させるため、その際にパッケージに反り
が発生しやすく、外部回路基板への実装性が低いといっ
た問題があった。
【０００５】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的とするところは、パッケージサ
イズを半導体素子サイズに近い大きさまで、小型化を可
能とし、さらに、工程数および材料費を削減し、コスト
を低下させ、またさらに、外部基板への実装性を向上さ
せることを可能とする半導体装置とその製造方法を提供
することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は、半導体素子を搭載し、樹脂封止
され、外部回路に実装される半導体装置において、リー
ドフレームなどの導電性基板上に１つまたは複数の半導
体素子を搭載し、該半導体素子の電極上にボールボンデ
ィングによりボールを形成し、樹脂封止を施した後、該
樹脂の表面を研磨し前記ボール表面を露出させてなるこ
とを特徴とする半導体装置である。
【０００７】また、請求項２の発明は、半導体素子を搭
載し、樹脂封止され、外部回路に実装されるボールグリ
ッドアレイの半導体装置であって、１つまたは複数のア
イランドのみを有するリードフレーム等の導電性基板の
アイランド上に１つまたは複数の半導体素子を搭載し、
該半導体素子の電極上にボールボンディングによりボー
ルを形成し、樹脂封止を施した後、該樹脂の表面を研磨
し前記ボール表面を露出させてなることを特徴とする半
導体装置である。
【０００８】また、請求項３の発明は、前記ボールを露
出させた表面上に、導体層および絶縁層を積層してなる
多層回路を形成したことを特徴とする請求項１または２
記載の半導体装置である。
【０００９】また、請求項４の発明は、半導体素子を搭
載し、樹脂封止され、外部回路に実装されるクワッドフ
ラットパッケージの半導体装置であって、タブ下げされ
たリードフレームのアイランド上に半導体素子を搭載
し、該半導体素子の電極上にボールボンディングにより
ボールを形成し、樹脂封止を施した後、該樹脂を研磨し
前記ボール表面およびリードフレームのインナーリード
の一部を露出させてなることを特徴とする半導体装置で
ある。
【００１０】また、請求項５の発明は、前記ボールを露
出させた表面上に、導体層を形成し、半導体素子とリー
ドフレームとを電気的に接続してなることを特徴とする
請求項４記載の半導体装置である。
【００１１】また、請求項６の発明は、最表面に外部端
子との接続を行うためのバンプを設けてなることを特徴
とする請求項１、２または３記載の半導体装置である。
【００１２】また、請求項７の発明は、半導体素子を搭
載し、樹脂封止され、外部回路に実装される半導体装置
の製造方法において、リードフレームなどの導電性基板
上に１つまたは複数の半導体素子を搭載し、搭載した該
半導体素子の電極上にボールボンディングを行い、次い
で、樹脂封止を施した後、該封止樹脂の表面を研磨する
ことにより前記ボールボンディングで形成したボール表
面を露出させることを特徴とする半導体装置の製造方法
である。
【００１３】また、請求項８の発明は、半導体素子を搭
載し、樹脂封止され、外部回路に実装されるボールグリ
ッドアレイの半導体装置の製造方法であって、１つまた
は複数のアイランドのみを有するリードフレーム等の導
電性基板のアイランド上に１つまたは複数の半導体素子
を搭載し、搭載した該半導体素子の電極上にボールボン
ディングを行い、次いで、樹脂封止を施した後、該封止
樹脂の表面を研磨することにより前記ボールボンディン
グで形成したボール表面を露出させることを特徴とする
半導体装置の製造方法である。
【００１４】また、請求項９の発明は、前記ボールを露
出させた表面上に、リソグラフィー法により導体パター
ンを形成し、その上に感光性絶縁樹脂を塗布し、露光、
現像によりビアホールを形成し、次いで、メッキ法等に
より絶縁層表面およびビアホール内に導体層を形成し、
これをリソグラフィー法によりパターンニングする工程
を繰り返すことにより、導体層および絶縁層を積層して
なる多層回路を形成することを特徴とする請求項７また
は８記載の半導体装置である。
【００１５】また、請求項１０の発明は、半導体素子を
搭載し、樹脂封止され、外部回路に実装されるクワッド
フラットパッケージの半導体装置の製造方法であって、
タブ下げされたリードフレームのアイランド上に半導体
素子を搭載し、搭載した該半導体素子の電極上にボール
ボンディングを行い、次いで、樹脂封止を施した後、該
封止樹脂を研磨することにより前記ボールボンディング
で形成したボール表面およびリードフレームのインナー
リードの一部を露出させることを特徴とする半導体装置
の製造方法である。
【００１６】また、請求項１１の発明は、前記ボールを
露出させた表面上に、リソグラフィー法により導体パタ
ーンを形成し、半導体素子とリードフレームとを電気的
に接続することを特徴とする請求項１０記載の半導体装
置の製造方法である。
【００１７】さらに、請求項１２の発明は、最表面に外
部端子との接続を行うためのバンプを設けることを特徴
とする請求項７、８または９記載の半導体装置の製造方
法である。
【００１８】
【作用】本発明に係わる半導体装置とその製造方法によ
ると、半導体素子と外部回路との間での電気的中継形態
が、従来のようなワイヤボンディングにより半導体素子
の外周にワイヤを張り出し、そこから下部にバンプが形
成された形態ではなく、半導体素子上の電極上にバンプ
が形成された形態であるため、ドリルなどの機械的加工
方法によりスルーホールを形成する必要がないので、パ
ッケージサイズを半導体素子サイズに近い大きさまでに
小型化することが可能となる。
【００１９】また、本発明によると、フォトリソグラフ
ィー工程やエッチング工程が従来よりも減り、ドリル加
工を必要とせず、さらに両面銅貼りエポキシ系基板も必
要としないので、工程数および材料費が削減され、製造
コストの削減が可能となる。
【００２０】また、本発明によると、基板の両面に樹脂
封止を施すため、パッケージに反りが発生し難く、外部
回路基板への実装性を向上させることが可能となる。
【００２１】さらに、本発明によると、半導体素子を搭
載する基板は金属基板等を使用できるため、半導体素子
から発生する熱の放熱性を向上させて半導体素子の劣化
を防止することが可能となる。
【００２２】
【実施例】以下、図面を参照して、本発明の具体的実施
例を詳述する。 ＜実施例１＞図１は、本発明の一実施例に係る半導体装
置の製造方法を工程順に示す断面図である。
【００２３】同図（ａ）は、金属基板として例えば、材
質；Ｃｕ合金、板厚；０．１２５ｍｍのアイランドのみ
を有するリードフレーム１を用い、そのアイランド２上
にＡｇペーストを塗布し、半導体素子３を搭載し、該半
導体素子３の表面の電極上にＡｕボールボンディングを
行った状態を示しており、ここで、バンプ（Ａｕボール
４）の高さは、１００μｍとした。
【００２４】次に、上記で得られたリードフレーム部材
を封止樹脂５として例えばエポキシ系樹脂を用い、トラ
ンスファモールドを行い、モールド部材を作製した。こ
こで、アイランド２側の樹脂厚を３００μｍとし、半導
体素子３側の樹脂厚を１００μｍとした。
【００２５】次に、同図（ｂ）に示すように、半導体素
子３側の樹脂表面を研磨し、Ａｕボール４の表面を６０
μｍ径程露出させた。
【００２６】次いで、同図（ｃ）に示すように、上記で
露出させたＡｕボール４の表面に、再びＡｕボールボン
ディングを行い、外部回路との電気的接続用となるバン
プ８を設けることにより、本発明の半導体装置を作製し
た（なお、該半導体装置から張り出している金属基板１
は最後に切断される。）。
【００２７】このようにして作製した本発明の半導体装
置は、いわゆるボールグリッドアレイの半導体装置であ
って、上記バンプ８により外部回路と接続され、外部回
路に実装される。
【００２８】また、上記で作製した本発明の半導体装置
は、好ましくは、図１（ｄ）に示すように、前記Ａｕボ
ール４を露出させた表面上に、導体層および絶縁層を積
層してなる多層回路を形成した態様のものである。
【００２９】すなわち、上記（ｂ）でＡｕボール４表面
を露出させた半導体素子側の樹脂表面に、無電解銅メッ
キおよび電気銅メッキを施して導体層を形成し、これに
感光性レジスト樹脂を塗布して、露光、現像、エッチン
グを行い、このようなフォトリソグラフィー工程により
配線パターン９を形成した。
【００３０】次いで、感光性絶縁樹脂６として例えばエ
ポキシ系感光性樹脂を塗布し、露光、現像を行い、ビア
ホール７を形成した。
【００３１】次いで、再度、無電解銅メッキおよび電気
銅メッキを施し、絶縁層表面およびビアホール７内に導
体層を形成し、上述のフォトリソグラフィー工程により
配線パターン（ボールパターン）１０を形成した。
【００３２】次いで、リフロー法により上記配線パター
ン１０上に半田ボールのバンプ８を形成し、本発明によ
る、外部回路との接続側に多層回路を設けた構成の半導
体装置を作製した（図１（ｄ）参照）。 ＜実施例２＞図２は、本発明の他の実施例に係る半導体
装置の製造方法を工程順に示す断面図である。
【００３３】同図（ａ）は、金属基板として例えば、材
質；Ｃｕ合金、板厚；０．１５０ｍｍで、インナーリー
ド先端幅１００μｍのリードフレーム１１を用い、その
アイランド１３の吊りリード１２によりアイランド１３
のタブ下げを行い、さらにインナーリードの先端１６の
コイニングを行なった後、アイランド１３上にＡｇペー
ストを塗布して、半導体素子１４を搭載し、該半導体素
子１４の電極上にＡｕボールボンディングを行った状態
を示している。ここで、バンプ（Ａｕボール１５）の高
さは、１００μｍとした。なお、インナーリード先端１
６のコイニングを行うことは必ずしも必要ではないが、
コイニングを行っておくと、後の工程で封止樹脂を研磨
してインナーリードの先端の一部を露出させることが容
易になる。
【００３４】次に、同図（ｂ）に示すように、上記で得
られたリードフレーム部材を封止樹脂１７として例えば
エポキシ系樹脂を用い、トランスファモールドを行い、
モールド部材を作製した。ここで、アイランド１３側の
樹脂厚を３００μｍとし、半導体素子１４側の樹脂厚を
１００μｍとした。
【００３５】次に、同図（ｃ）に示すように、半導体素
子１４側の封止樹脂１７の表面を研磨して、上記Ａｕボ
ール１５の表面を６０μｍ径程露出させ、かつ、インナ
ーリード先端１６のコイニング部を露出させた。
【００３６】次いで、同図（ｄ）に示すように、先ず、
上記Ａｕボール１５表面およびインナーリード先端のコ
イニング部を露出させた半導体素子側の樹脂表面に、無
電解銅メッキおよび電気銅メッキにより導体層を形成
し、該導体層表面に感光性レジスト樹脂を塗布し、露
光、現像、エッチングを行い、このようなフォトリソグ
ラフィー工程により、先端幅６０μｍのリードパターン
１８を形成すると同時に、これによりリードフレーム１
１と半導体素子１４との電気的接続を行い、さらに、ス
クリーン印刷法により、ソルダーレジスト（図示してい
ない）を塗布し、本発明の半導体装置を作製した。
【００３７】このようにして作製された本実施例の半導
体装置は、いわゆるクワッドフラットパッケージ（ＱＦ
Ｐ）タイプの半導体装置であって、前記実施例１と同様
にして、半導体素子側に導体層および絶縁層を積層して
なる多層回路を設ける構成とすることは任意である。
【００３８】尚、多層回路の形成方法としては、上記実
施例に制約を受けるものではなく、感光性絶縁樹脂を用
いなくとも、レーザー加工によるＶＩＡホールの形成を
行い多層化を図っても良い。
【００３９】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置とその製造方法によれば、半導体素子と外部回
路との間での電気的中継形態が、従来のようなワイヤボ
ンディングにより半導体素子の外周にワイヤを張り出
し、そこから下部にバンプが形成された形態ではなく、
半導体素子上の電極上にバンプが形成された形態である
ため、ドリルなどの機械的加工方法によりスルーホール
を形成する必要がないので、パッケージサイズを半導体
素子サイズに近い大きさまでに小型化することが可能に
なるという効果を奏する。
【００４０】また、本発明によれば、フォトリソグラフ
ィー工程やエッチング工程が従来よりも減り、ドリル加
工を必要とせず、さらに両面銅貼りエポキシ系基板も必
要としないので、工程数および材料費を削減でき、その
結果製造コストを削減することが可能になるという効果
を奏する。
【００４１】また、本発明によれば、基板の両面に樹脂
封止を施すため、パッケージに反りが発生し難くなるの
で、外部回路基板への実装性を向上させることが可能に
なるという効果を奏する。
【００４２】さらに、本発明によれば、半導体素子を搭
載する基板は金属基板等を使用できるため、半導体素子
から発生する熱の放熱性を向上させて半導体素子の劣化
を防止することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の製造方法
を工程順に示す断面図である。
【図２】本発明の他の実施例に係る半導体装置の製造方
法を工程順に示す断面図である。
【図３】従来の半導体装置の構成を示す断面図である。
【図４】従来の半導体装置の構成を示す断面図である。
【符号の説明】
１ リードフレーム ２ アイランド ３ 半導体素子 ４ Ａｕボール ５ 封止樹脂 ６ 感光性絶縁樹脂 ７ ビアホール ８ バンプ ９、１０ 配線パターン １１ リードフレーム １２ 吊りリード １３ アイランド １４ 半導体素子 １５ Ａｕボール １６ インナーリード先端 １７ 封止樹脂 １８ リードパターン ２１ 両面銅貼りエポキシ系基板 ２２ スルーホール ２３、２４ 配線パターン ２５ 半導体装置 ２６ ワイヤ ２７ 封止樹脂 ２８ 半田ボール ２９ ビアホール ３０ 配線パターン ３１ 感光性絶縁樹脂

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載し、樹脂封止され、外
    部回路に実装される半導体装置において、リードフレー
    ムなどの導電性基板上に１つまたは複数の半導体素子を
    搭載し、該半導体素子の電極上にボールボンディングに
    よりボールを形成し、樹脂封止を施した後、該樹脂の表
    面を研磨し前記ボール表面を露出させてなることを特徴
    とする半導体装置。
  2. 【請求項２】 半導体素子を搭載し、樹脂封止され、外
    部回路に実装されるボールグリッドアレイの半導体装置
    であって、１つまたは複数のアイランドのみを有するリ
    ードフレーム等の導電性基板のアイランド上に１つまた
    は複数の半導体素子を搭載し、該半導体素子の電極上に
    ボールボンディングによりボールを形成し、樹脂封止を
    施した後、該樹脂の表面を研磨し前記ボール表面を露出
    させてなることを特徴とする半導体装置。
  3. 【請求項３】 前記ボールを露出させた表面上に、導体
    層および絶縁層を積層してなる多層回路を形成したこと
    を特徴とする請求項１または２記載の半導体装置。
  4. 【請求項４】 半導体素子を搭載し、樹脂封止され、外
    部回路に実装されるクワッドフラットパッケージの半導
    体装置であって、タブ下げされたリードフレームのアイ
    ランド上に半導体素子を搭載し、該半導体素子の電極上
    にボールボンディングによりボールを形成し、樹脂封止
    を施した後、該樹脂を研磨し前記ボール表面およびリー
    ドフレームのインナーリードの一部を露出させてなるこ
    とを特徴とする半導体装置。
  5. 【請求項５】 前記ボールを露出させた表面上に、導体
    層を形成し、半導体素子とリードフレームとを電気的に
    接続してなることを特徴とする請求項４記載の半導体装
    置。
  6. 【請求項６】 最表面に外部端子との接続を行うための
    バンプを設けてなることを特徴とする請求項１、２また
    は３記載の半導体装置。
  7. 【請求項７】 半導体素子を搭載し、樹脂封止され、外
    部回路に実装される半導体装置の製造方法において、リ
    ードフレームなどの導電性基板上に１つまたは複数の半
    導体素子を搭載し、搭載した該半導体素子の電極上にボ
    ールボンディングを行い、次いで、樹脂封止を施した
    後、該封止樹脂の表面を研磨することにより前記ボール
    ボンディングで形成したボール表面を露出させることを
    特徴とする半導体装置の製造方法。
  8. 【請求項８】 半導体素子を搭載し、樹脂封止され、外
    部回路に実装されるボールグリッドアレイの半導体装置
    の製造方法であって、１つまたは複数のアイランドのみ
    を有するリードフレーム等の導電性基板のアイランド上
    に１つまたは複数の半導体素子を搭載し、搭載した該半
    導体素子の電極上にボールボンディングを行い、次い
    で、樹脂封止を施した後、該封止樹脂の表面を研磨する
    ことにより前記ボールボンディングで形成したボール表
    面を露出させることを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 前記ボールを露出させた表面上に、リソ
    グラフィー法により導体パターンを形成し、その上に感
    光性絶縁樹脂を塗布し、露光、現像によりビアホールを
    形成し、次いで、メッキ法等により絶縁層表面およびビ
    アホール内に導体層を形成し、これをリソグラフィー法
    によりパターンニングする工程を繰り返すことにより、
    導体層および絶縁層を積層してなる多層回路を形成する
    ことを特徴とする請求項７または８記載の半導体装置。
  10. 【請求項１０】 半導体素子を搭載し、樹脂封止され、
    外部回路に実装されるクワッドフラットパッケージの半
    導体装置の製造方法であって、タブ下げされたリードフ
    レームのアイランド上に半導体素子を搭載し、搭載した
    該半導体素子の電極上にボールボンディングを行い、次
    いで、樹脂封止を施した後、該封止樹脂を研磨すること
    により前記ボールボンディングで形成したボール表面お
    よびリードフレームのインナーリードの一部を露出させ
    ることを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 前記ボールを露出させた表面上に、リ
    ソグラフィー法により導体パターンを形成し、半導体素
    子とリードフレームとを電気的に接続することを特徴と
    する請求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 最表面に外部端子との接続を行うため
    のバンプを設けることを特徴とする請求項７、８または
    ９記載の半導体装置の製造方法。
JP7156844A 1995-05-31 1995-05-31 半導体装置とその製造方法 Pending JPH08330472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7156844A JPH08330472A (ja) 1995-05-31 1995-05-31 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7156844A JPH08330472A (ja) 1995-05-31 1995-05-31 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH08330472A true JPH08330472A (ja) 1996-12-13

Family

ID=15636614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7156844A Pending JPH08330472A (ja) 1995-05-31 1995-05-31 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH08330472A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040912A1 (de) * 1997-03-10 1998-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und verfahren zur herstellung einer chipanordnung
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
WO2003015165A3 (de) * 2001-07-31 2003-07-31 Infineon Technologies Ag Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
JP2010086996A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040912A1 (de) * 1997-03-10 1998-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und verfahren zur herstellung einer chipanordnung
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
WO2003015165A3 (de) * 2001-07-31 2003-07-31 Infineon Technologies Ag Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
JP2004538641A (ja) * 2001-07-31 2004-12-24 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 合成樹脂筐体を有する電子部品、および、その製造方法
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
US7276783B2 (en) 2001-07-31 2007-10-02 Infineon Technologies Ag Electronic component with a plastic package and method for production
JP2010086996A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Similar Documents

Publication Publication Date Title
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP3888854B2 (ja) 半導体集積回路の製造方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
JP2000003980A (ja) 半導体搭載用回路基板及びその製造方法
US20050200006A1 (en) Semiconductor package and fabrication method thereof
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2003007916A (ja) 回路装置の製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JPH09283925A (ja) 半導体装置及びその製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
KR100442911B1 (ko) 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법
JPH11204560A (ja) 半導体装置及びその製造方法
JPH08330472A (ja) 半導体装置とその製造方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP3084648B2 (ja) 半導体装置
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JPH0897330A (ja) チップキャリア及びその製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JP3497774B2 (ja) 配線基板とその製造方法
JP4014125B2 (ja) リードフレーム
JP3777687B2 (ja) チップキャリア