JP3351498B2 - Ｉｃカードリーダライタ - Google Patents
ＩｃカードリーダライタInfo
- Publication number
- JP3351498B2 JP3351498B2 JP14734796A JP14734796A JP3351498B2 JP 3351498 B2 JP3351498 B2 JP 3351498B2 JP 14734796 A JP14734796 A JP 14734796A JP 14734796 A JP14734796 A JP 14734796A JP 3351498 B2 JP3351498 B2 JP 3351498B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminal
- card
- card reader
- writer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Credit Cards Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路を搭載
するＩＣ（集積回路）カードに対するデータの読込み、
書込みを行うＩＣカードリーダライタに関し、特にＩＣ
カードに対するデータの読込み、書込みに際してＩＣカ
ードに搭載された集積回路に接触する接触部の接触エラ
ーを確実に検出できるようにして信頼性を高めたＩＣカ
ードリーダライタに関する。
するＩＣ（集積回路）カードに対するデータの読込み、
書込みを行うＩＣカードリーダライタに関し、特にＩＣ
カードに対するデータの読込み、書込みに際してＩＣカ
ードに搭載された集積回路に接触する接触部の接触エラ
ーを確実に検出できるようにして信頼性を高めたＩＣカ
ードリーダライタに関する。
【０００２】
【従来の技術】最近、銀行カード等の各種カードとして
集積回路を搭載したＩＣカードが提案されている。この
ＩＣカードは従来の磁気カード等と比較して格段に多く
の情報を記憶することができるので、その使用形態が大
幅に拡大されるという利点がある。
集積回路を搭載したＩＣカードが提案されている。この
ＩＣカードは従来の磁気カード等と比較して格段に多く
の情報を記憶することができるので、その使用形態が大
幅に拡大されるという利点がある。
【０００３】しかし、ＩＣカードに対するデータの読込
み、書込みを行うＩＣカードリーダライタにおいては、
ＩＣカードに搭載された集積回路に対するデータの読込
み、書込みに際して、集積回路の端子に接触する接触部
（コンタクト部）を介して行うので、このコンタクト部
において接触不良、すなわち接触エラーが生じる虞があ
るという問題があった。
み、書込みを行うＩＣカードリーダライタにおいては、
ＩＣカードに搭載された集積回路に対するデータの読込
み、書込みに際して、集積回路の端子に接触する接触部
（コンタクト部）を介して行うので、このコンタクト部
において接触不良、すなわち接触エラーが生じる虞があ
るという問題があった。
【０００４】そこで、従来のＩＣカードリーダライタに
おいては、コンタクト部が集積回路の端子に正しく接触
されたか否かを判定するために、ＩＣカードの集積回路
の端子にＩＣカードリーダライタのコンタクト部が接触
された状態において、ＩＣカードリーダライタからこの
コンタクト部を介してＩＣカードの集積回路の電源端子
にＩＣカード用の電源を供給するとともに、このコンタ
クト部を介してＩＣカードの集積回路のクロック端子に
クロック信号を供給し、かつＩＣカードの集積回路のリ
セット端子をハイレベル状態にした後、ＩＣカードの集
積回路の入出力端子から自動的に出力されるデータを読
み出し、このデータが期待するデータと一致するか否か
によりＩＣカードの集積回路の端子にＩＣカードリーダ
ライタのコンタクト部が正しく接触されているかを判定
していた。
おいては、コンタクト部が集積回路の端子に正しく接触
されたか否かを判定するために、ＩＣカードの集積回路
の端子にＩＣカードリーダライタのコンタクト部が接触
された状態において、ＩＣカードリーダライタからこの
コンタクト部を介してＩＣカードの集積回路の電源端子
にＩＣカード用の電源を供給するとともに、このコンタ
クト部を介してＩＣカードの集積回路のクロック端子に
クロック信号を供給し、かつＩＣカードの集積回路のリ
セット端子をハイレベル状態にした後、ＩＣカードの集
積回路の入出力端子から自動的に出力されるデータを読
み出し、このデータが期待するデータと一致するか否か
によりＩＣカードの集積回路の端子にＩＣカードリーダ
ライタのコンタクト部が正しく接触されているかを判定
していた。
【０００５】
【発明が解決しようとする課題】しかし、上述したＩＣ
カードの集積回路のクロック端子にクロック信号を供給
し、かつＩＣカードの集積回路のリセット端子をハイレ
ベル状態にした後、ＩＣカードの集積回路の入出力端子
から自動的に出力されるデータが期待するデータと一致
するか否かによりＩＣカードの集積回路の端子にＩＣカ
ードリーダライタのコンタクト部が正しく接触されてい
るかを判定する従来のＩＣカードリーダライタにおいて
は、例えば、ＩＣカードの集積回路の電源端子に接触不
良が生じていても、ＩＣカードの集積回路の他の端子に
供給された信号がＩＣカードの集積回路の内部で回り込
んで電源として作用する場合があり、この場合はＩＣカ
ードリーダライタのコンタクト部がＩＣカードの集積回
路の端子に正しく接触していないにも係わらず、ＩＣカ
ードの集積回路の入出力端子から期待するデータと一致
するデータが出力され、これによりＩＣカードリーダラ
イタのコンタクト部がＩＣカードの集積回路の端子に正
しく接触されていると誤検出してしまうという問題があ
った。
カードの集積回路のクロック端子にクロック信号を供給
し、かつＩＣカードの集積回路のリセット端子をハイレ
ベル状態にした後、ＩＣカードの集積回路の入出力端子
から自動的に出力されるデータが期待するデータと一致
するか否かによりＩＣカードの集積回路の端子にＩＣカ
ードリーダライタのコンタクト部が正しく接触されてい
るかを判定する従来のＩＣカードリーダライタにおいて
は、例えば、ＩＣカードの集積回路の電源端子に接触不
良が生じていても、ＩＣカードの集積回路の他の端子に
供給された信号がＩＣカードの集積回路の内部で回り込
んで電源として作用する場合があり、この場合はＩＣカ
ードリーダライタのコンタクト部がＩＣカードの集積回
路の端子に正しく接触していないにも係わらず、ＩＣカ
ードの集積回路の入出力端子から期待するデータと一致
するデータが出力され、これによりＩＣカードリーダラ
イタのコンタクト部がＩＣカードの集積回路の端子に正
しく接触されていると誤検出してしまうという問題があ
った。
【０００６】この場合、ＩＣカードの集積回路の入出力
端子からデータを読み出すには十分な電源が供給される
かも知れないが、ＩＣカードの集積回路の入出力端子か
らデータを書き込むには不十分であり、このままＩＣカ
ードの集積回路の入出力端子からデータを書き込む処理
を行うと、書込みエラーが生じることがあった。一般
に、ＩＣカードはこの書込みエラーが生じると集積回路
に格納されたセキュリティ情報が破壊されることがあ
り、この場合は、このＩＣカードの以後の使用が不可能
になるという問題があった。
端子からデータを読み出すには十分な電源が供給される
かも知れないが、ＩＣカードの集積回路の入出力端子か
らデータを書き込むには不十分であり、このままＩＣカ
ードの集積回路の入出力端子からデータを書き込む処理
を行うと、書込みエラーが生じることがあった。一般
に、ＩＣカードはこの書込みエラーが生じると集積回路
に格納されたセキュリティ情報が破壊されることがあ
り、この場合は、このＩＣカードの以後の使用が不可能
になるという問題があった。
【０００７】そこで、この発明は、ＩＣカードに搭載さ
れた集積回路に接触する接触部の接触エラーを確実に検
出し、ＩＣカードに書込みエラーが発生する前に適切な
処理ができるようにしたＩＣカードリーダライタを提供
することを目的とする。
れた集積回路に接触する接触部の接触エラーを確実に検
出し、ＩＣカードに書込みエラーが発生する前に適切な
処理ができるようにしたＩＣカードリーダライタを提供
することを目的とする。
【０００８】
【課題を解決するための手段】上述した目的を達成する
ため、この発明では、ＩＣカードに搭載された集積回路
の端子に接触する接触部を有し、該接触部を介して前記
集積回路に対するデータの読込み、書込みを行うＩＣカ
ードリーダライタにおいて、前記集積回路のリセット端
子に前記接触部を介して供給されるリセット信号をロー
レベルに制御するとともに、前記集積回路のクロック端
子に前記接触部を介して供給される前記集積回路用のク
ロック信号をローレベルに制御し、その後前記集積回路
の電源端子に前記接触部を介して前記集積回路用の電源
を供給し、このとき前記接触部を介して前記集積回路の
入出力端子から出力される電圧が所定の基準電圧より小
さい場合は、前記接触部の接触エラーとして検出する接
触エラー検出手段を具備することを特徴とする。
ため、この発明では、ＩＣカードに搭載された集積回路
の端子に接触する接触部を有し、該接触部を介して前記
集積回路に対するデータの読込み、書込みを行うＩＣカ
ードリーダライタにおいて、前記集積回路のリセット端
子に前記接触部を介して供給されるリセット信号をロー
レベルに制御するとともに、前記集積回路のクロック端
子に前記接触部を介して供給される前記集積回路用のク
ロック信号をローレベルに制御し、その後前記集積回路
の電源端子に前記接触部を介して前記集積回路用の電源
を供給し、このとき前記接触部を介して前記集積回路の
入出力端子から出力される電圧が所定の基準電圧より小
さい場合は、前記接触部の接触エラーとして検出する接
触エラー検出手段を具備することを特徴とする。
【０００９】ここで、前記接触エラー検出手段は、前記
集積回路の電源端子に前記集積回路用の電源を供給した
後、前記集積回路のリセットが正常に終了するまでの所
定時間、前記集積回路のクロック端子にクロック信号を
供給し、その後前記クロック信号を再びローレベルに制
御するように構成することができる。
集積回路の電源端子に前記集積回路用の電源を供給した
後、前記集積回路のリセットが正常に終了するまでの所
定時間、前記集積回路のクロック端子にクロック信号を
供給し、その後前記クロック信号を再びローレベルに制
御するように構成することができる。
【００１０】また、前記ＩＣカードリーダライタは、前
記集積回路用のクロック信号を発生する集積回路用クロ
ック発生手段と、前記集積回路用の電源を発生する集積
回路用電源手段とを具備し、前記接触エラー検出手段
は、前記接触部を介して前記集積回路のリセット端子に
供給されるリセット信号をローレベルに制御する第１の
制御手段と、前記集積回路用クロック信号発生手段を制
御して前記接触部を介して前記集積回路のクロック端子
に供給される前記集積回路用のクロック信号をローレベ
ルに制御する第２の制御手段と、前記集積回路用電源手
段を制御して前記接触部を介して前記集積回路の電源端
子に前記集積回路用の電源を供給する第３の制御手段
と、前記接触部を介して前記集積回路の入出力端子から
出力される電圧を所定の基準電圧と比較する比較手段と
を具備して構成することができる。
記集積回路用のクロック信号を発生する集積回路用クロ
ック発生手段と、前記集積回路用の電源を発生する集積
回路用電源手段とを具備し、前記接触エラー検出手段
は、前記接触部を介して前記集積回路のリセット端子に
供給されるリセット信号をローレベルに制御する第１の
制御手段と、前記集積回路用クロック信号発生手段を制
御して前記接触部を介して前記集積回路のクロック端子
に供給される前記集積回路用のクロック信号をローレベ
ルに制御する第２の制御手段と、前記集積回路用電源手
段を制御して前記接触部を介して前記集積回路の電源端
子に前記集積回路用の電源を供給する第３の制御手段
と、前記接触部を介して前記集積回路の入出力端子から
出力される電圧を所定の基準電圧と比較する比較手段と
を具備して構成することができる。
【００１１】また、前記ＩＣカードリーダライタは、中
央演算処理部を有し、前記第１の制御手段および前記第
２の制御手段および前記第３の制御手段は、前記中央演
算処理部で実現するように構成することができる。
央演算処理部を有し、前記第１の制御手段および前記第
２の制御手段および前記第３の制御手段は、前記中央演
算処理部で実現するように構成することができる。
【００１２】ここで、前記比較手段は、前記中央演算処
理部で実現するように構成することができる。
理部で実現するように構成することができる。
【００１３】また、前記集積回路用クロック発生手段
は、前記中央演算処理部にクロック信号を供給する中央
演算処理部用クロック発生手段と共用するように構成す
ることができる。
は、前記中央演算処理部にクロック信号を供給する中央
演算処理部用クロック発生手段と共用するように構成す
ることができる。
【００１４】また、前記集積回路用電源手段は、前記中
央演算処理部に電源を供給する中央演算処理部で電源手
段と共用するように構成することができる。
央演算処理部に電源を供給する中央演算処理部で電源手
段と共用するように構成することができる。
【００１５】
【発明の実施の形態】以下、この発明に係わるＩＣカー
ドリーダライタの一実施例を添付図面を参照して詳細に
説明する。
ドリーダライタの一実施例を添付図面を参照して詳細に
説明する。
【００１６】図１はこの発明に係わるＩＣカードリーダ
ライタ１０の制御系の全体構成を示すブロック図であ
り、このＩＣカードリーダライタ１０は、ＩＣカード２
０に搭載された集積回路２１に対してデータの書込み、
読み出しを行うもので、ＩＣカード２０の集積回路２１
の端子に接触するコンタクト部１１、このコンタクト部
１１を介して集積回路２１の電源端子Ｖｃｃに供給され
るＩＣカード用電源を発生するＩＣカード用電源１２、
ＩＣカード用電源１２から発生されるＩＣカード用電源
を制御する電源制御部１３、コンタクト部１１を介して
集積回路２１のクロック端子ＣＬＫに供給されるＩＣカ
ード用クロックを発生するクロック発振器１４、クロッ
ク発振器１４から発生されるクロックを制御するクロッ
ク制御部１５、ＩＣカード２０の集積回路２１の入出力
端子（Ｉ／Ｏ端子）から発生され、コンタクト部１１を
介して入力される信号を所定の基準レベルと比較する比
較器１６、電源制御部１３およびクロック制御部１５を
制御するとともに、コンタクト部１１を介して集積回路
２１のリセット端子ＲＳＴにリセット信号を供給する処
理およびＩＣカード２０の集積回路２１の入出力端子に
対してコンタクト部１１を介してデータの書込み、読み
出しを行う処理および比較器１６の出力に基づきコンタ
クト部１１の接触エラーの判断処理等を行う中央演算処
理部（ＣＰＵ）１７を具備して構成される。
ライタ１０の制御系の全体構成を示すブロック図であ
り、このＩＣカードリーダライタ１０は、ＩＣカード２
０に搭載された集積回路２１に対してデータの書込み、
読み出しを行うもので、ＩＣカード２０の集積回路２１
の端子に接触するコンタクト部１１、このコンタクト部
１１を介して集積回路２１の電源端子Ｖｃｃに供給され
るＩＣカード用電源を発生するＩＣカード用電源１２、
ＩＣカード用電源１２から発生されるＩＣカード用電源
を制御する電源制御部１３、コンタクト部１１を介して
集積回路２１のクロック端子ＣＬＫに供給されるＩＣカ
ード用クロックを発生するクロック発振器１４、クロッ
ク発振器１４から発生されるクロックを制御するクロッ
ク制御部１５、ＩＣカード２０の集積回路２１の入出力
端子（Ｉ／Ｏ端子）から発生され、コンタクト部１１を
介して入力される信号を所定の基準レベルと比較する比
較器１６、電源制御部１３およびクロック制御部１５を
制御するとともに、コンタクト部１１を介して集積回路
２１のリセット端子ＲＳＴにリセット信号を供給する処
理およびＩＣカード２０の集積回路２１の入出力端子に
対してコンタクト部１１を介してデータの書込み、読み
出しを行う処理および比較器１６の出力に基づきコンタ
クト部１１の接触エラーの判断処理等を行う中央演算処
理部（ＣＰＵ）１７を具備して構成される。
【００１７】また、コンタクト部１１は、ＩＣカード２
０の集積回路２１の電源端子Ｖｃｃ、クロック端子ＣＬ
Ｋ、リセット端子ＲＳＴ、入出力端子Ｉ／Ｏにそれぞれ
接触する電源端子１１−１、クロック端子１１−２、リ
セット端子１１−３、入出力端子１１−４を具備してい
る。
０の集積回路２１の電源端子Ｖｃｃ、クロック端子ＣＬ
Ｋ、リセット端子ＲＳＴ、入出力端子Ｉ／Ｏにそれぞれ
接触する電源端子１１−１、クロック端子１１−２、リ
セット端子１１−３、入出力端子１１−４を具備してい
る。
【００１８】なお、ＩＣカード用電源１２は、ＩＣカー
ドリーダライタ１０の電源と共用することができる。
ドリーダライタ１０の電源と共用することができる。
【００１９】また、クロック発振器１４は、ＩＣカード
リーダライタ１０の中央演算処理部（ＣＰＵ）１７にＣ
ＰＵ用クロックを供給するクロック発振器と共用するこ
とができる。
リーダライタ１０の中央演算処理部（ＣＰＵ）１７にＣ
ＰＵ用クロックを供給するクロック発振器と共用するこ
とができる。
【００２０】また、比較器１６は、ＩＣカードリーダラ
イタ１０の中央演算処理部（ＣＰＵ）１７内に設けられ
たＴＴＬやＣＭＯＳ等の論理ＩＣの入力部を用いて構成
してもよい。
イタ１０の中央演算処理部（ＣＰＵ）１７内に設けられ
たＴＴＬやＣＭＯＳ等の論理ＩＣの入力部を用いて構成
してもよい。
【００２１】上記構成において、ＩＣカードリーダライ
タ１０におけるコンタクト部１１の接触エラーの検出処
理の概要を示すと以下のようになる。
タ１０におけるコンタクト部１１の接触エラーの検出処
理の概要を示すと以下のようになる。
【００２２】１）ＩＣカードリーダライタ１０の図示し
ないＩＣカード挿入口からＩＣカード２０を挿入するこ
とにより、ＩＣカード２０の集積回路２１の電源端子Ｖ
ｃｃ、クロック端子ＣＬＫ、リセット端子ＲＳＴ、入出
力端子Ｉ／ＯをＩＣカードリーダライタ１０のコンタク
ト部１１の電源端子１１−１、クロック端子１１−２、
リセット端子１１−３、入出力端子１１−４に接触させ
る。
ないＩＣカード挿入口からＩＣカード２０を挿入するこ
とにより、ＩＣカード２０の集積回路２１の電源端子Ｖ
ｃｃ、クロック端子ＣＬＫ、リセット端子ＲＳＴ、入出
力端子Ｉ／ＯをＩＣカードリーダライタ１０のコンタク
ト部１１の電源端子１１−１、クロック端子１１−２、
リセット端子１１−３、入出力端子１１−４に接触させ
る。
【００２３】２）ＩＣカードリーダライタ１０の中央演
算処理部（ＣＰＵ）１７の処理により、ＩＣカード２０
の集積回路２１のリセット端子ＲＳＴに供給するリセッ
ト信号をローレベル状態にする。
算処理部（ＣＰＵ）１７の処理により、ＩＣカード２０
の集積回路２１のリセット端子ＲＳＴに供給するリセッ
ト信号をローレベル状態にする。
【００２４】３）ＩＣカードリーダライタ１０の中央演
算処理部（ＣＰＵ）１７によりクロック制御部１５を制
御して、ＩＣカード２０の集積回路２１のクロック端子
ＣＬＫに供給するクロック信号をローレベル状態にす
る。
算処理部（ＣＰＵ）１７によりクロック制御部１５を制
御して、ＩＣカード２０の集積回路２１のクロック端子
ＣＬＫに供給するクロック信号をローレベル状態にす
る。
【００２５】４）ＩＣカードリーダライタ１０の中央演
算処理部（ＣＰＵ）１７により電源制御部１３を制御し
て、ＩＣカード２０の集積回路２１の電源端子Ｖｃｃに
ＩＣカード用電源１２から発生されたＩＣカード用電源
を供給する。
算処理部（ＣＰＵ）１７により電源制御部１３を制御し
て、ＩＣカード２０の集積回路２１の電源端子Ｖｃｃに
ＩＣカード用電源１２から発生されたＩＣカード用電源
を供給する。
【００２６】５）ＩＣカード２０の集積回路２１のリセ
ットが正常に終了するまでの所定時間、上記集積回路２
１のクロック端子ＣＬＫにクロック信号を供給し、その
後上記クロック信号を再びローレベルに制御する ６）ＩＣカード２０の集積回路２１の入出力端子（Ｉ／
Ｏ端子）から発生された電圧をＩＣカードリーダライタ
１０の比較器１６で所定の基準レベルと比較する。
ットが正常に終了するまでの所定時間、上記集積回路２
１のクロック端子ＣＬＫにクロック信号を供給し、その
後上記クロック信号を再びローレベルに制御する ６）ＩＣカード２０の集積回路２１の入出力端子（Ｉ／
Ｏ端子）から発生された電圧をＩＣカードリーダライタ
１０の比較器１６で所定の基準レベルと比較する。
【００２７】７）ＩＣカードリーダライタ１０の中央演
算処理部（ＣＰＵ）１７は、比較器１６の比較結果から
ＩＣカード２０の集積回路２１の入出力端子（Ｉ／Ｏ端
子）から発生された電圧が所定の基準レベルより小さい
場合は、コンタクト部１１の接触エラーとして判定す
る。
算処理部（ＣＰＵ）１７は、比較器１６の比較結果から
ＩＣカード２０の集積回路２１の入出力端子（Ｉ／Ｏ端
子）から発生された電圧が所定の基準レベルより小さい
場合は、コンタクト部１１の接触エラーとして判定す
る。
【００２８】ここで、５）に示した処理、すなわち、Ｉ
Ｃカード２０の集積回路２１の電源端子Ｖｃｃに電源を
供給した後、ＩＣカード２０の集積回路２１のリセット
が正常に終了するまでの所定時間、クロック端子ＣＬＫ
にクロック信号を供給し、その後上記クロック信号を再
びローレベルに制御する処理を設けた理由は、ＩＣカー
ド２０に搭載された集積回路２１がリセット端子ＲＳＴ
に供給するリセット信号をローレベルにし、クロック端
子ＣＬＫに供給するクロック信号をローレベルにしその
後電源端子Ｖｃｃに電源を供給しただけでは状態が安定
しない種類の集積回路である場合にも、確実に接触部の
接触エラーを検出することができるようにするためであ
る。
Ｃカード２０の集積回路２１の電源端子Ｖｃｃに電源を
供給した後、ＩＣカード２０の集積回路２１のリセット
が正常に終了するまでの所定時間、クロック端子ＣＬＫ
にクロック信号を供給し、その後上記クロック信号を再
びローレベルに制御する処理を設けた理由は、ＩＣカー
ド２０に搭載された集積回路２１がリセット端子ＲＳＴ
に供給するリセット信号をローレベルにし、クロック端
子ＣＬＫに供給するクロック信号をローレベルにしその
後電源端子Ｖｃｃに電源を供給しただけでは状態が安定
しない種類の集積回路である場合にも、確実に接触部の
接触エラーを検出することができるようにするためであ
る。
【００２９】すなわち、ＩＣカード２０に搭載される集
積回路２１の種類によっては、リセット端子ＲＳＴに供
給するリセット信号をローレベルにし、クロック端子Ｃ
ＬＫに供給するクロック信号をローレベルにし、その後
電源端子Ｖｃｃに電源を供給しただけでは、ＩＣカード
２０に搭載される集積回路２１の状態が安定しない場合
がある。
積回路２１の種類によっては、リセット端子ＲＳＴに供
給するリセット信号をローレベルにし、クロック端子Ｃ
ＬＫに供給するクロック信号をローレベルにし、その後
電源端子Ｖｃｃに電源を供給しただけでは、ＩＣカード
２０に搭載される集積回路２１の状態が安定しない場合
がある。
【００３０】そこで、この実施例では、これに対応する
ために、ＩＣカード２０の集積回路２１の電源端子Ｖｃ
ｃに電源を供給した後、上記クロック端子ＣＬＫに所定
時間クロック信号を供給し、これにより上記集積回路２
１のリセットが正常に終了するのを待って、上記集積回
路２１のクロック端子ＣＬＫに供給されるクロック信号
を再びローレベルに制御するように構成している。
ために、ＩＣカード２０の集積回路２１の電源端子Ｖｃ
ｃに電源を供給した後、上記クロック端子ＣＬＫに所定
時間クロック信号を供給し、これにより上記集積回路２
１のリセットが正常に終了するのを待って、上記集積回
路２１のクロック端子ＣＬＫに供給されるクロック信号
を再びローレベルに制御するように構成している。
【００３１】なお、ＩＣカード２０に搭載される集積回
路２１が、リセット端子ＲＳＴに供給するリセット信号
をローレベルにし、クロック端子ＣＬＫに供給するクロ
ック信号をローレベルにし、その後電源端子Ｖｃｃに電
源を供給しただけ安定状態になる種類の集積回路である
場合においては、上記５）の処理は不要である。
路２１が、リセット端子ＲＳＴに供給するリセット信号
をローレベルにし、クロック端子ＣＬＫに供給するクロ
ック信号をローレベルにし、その後電源端子Ｖｃｃに電
源を供給しただけ安定状態になる種類の集積回路である
場合においては、上記５）の処理は不要である。
【００３２】また、比較器１６の比較結果からＩＣカー
ド２０の集積回路２１の入出力端子（Ｉ／Ｏ端子）から
発生された電圧が所定の基準レベルより大きい場合は、
ＩＣカードリーダライタ１０のコンタクト部１１がＩＣ
カード２０の集積回路２１の各端子に正常に接触されて
いると考えられるので、ＩＣカードリーダライタ１０の
中央演算処理部（ＣＰＵ）１７は、クロック制御部１５
を制御してクロック発振器１４から発生されるＩＣカー
ド用クロックをＩＣカード２０の集積回路２１のクロッ
ク端子ＣＬＫに供給し、リセット端子ＲＳＴに供給する
リセット信号をハイレベル状態にし、これによりＩＣカ
ード２０の集積回路２１の入出力端子（Ｉ／Ｏ端子）か
ら自動的に出力されるデータを読み出して、このデータ
が期待するデータと一致するかを調べる従来と同様の検
査を行うことになる。
ド２０の集積回路２１の入出力端子（Ｉ／Ｏ端子）から
発生された電圧が所定の基準レベルより大きい場合は、
ＩＣカードリーダライタ１０のコンタクト部１１がＩＣ
カード２０の集積回路２１の各端子に正常に接触されて
いると考えられるので、ＩＣカードリーダライタ１０の
中央演算処理部（ＣＰＵ）１７は、クロック制御部１５
を制御してクロック発振器１４から発生されるＩＣカー
ド用クロックをＩＣカード２０の集積回路２１のクロッ
ク端子ＣＬＫに供給し、リセット端子ＲＳＴに供給する
リセット信号をハイレベル状態にし、これによりＩＣカ
ード２０の集積回路２１の入出力端子（Ｉ／Ｏ端子）か
ら自動的に出力されるデータを読み出して、このデータ
が期待するデータと一致するかを調べる従来と同様の検
査を行うことになる。
【００３３】図２は、ＩＣカードリーダライタ１０にお
けるコンタクト部１１の接触エラーを検出する上記処理
の詳細をフローチャートで示したものである。
けるコンタクト部１１の接触エラーを検出する上記処理
の詳細をフローチャートで示したものである。
【００３４】図２において、まず、ＩＣカードリーダラ
イタ１０の図示しない電源をＯＮにする（ステップ１０
１）。そして、電源制御部１３を制御してＩＣ用電源を
ＯＦＦにし、ＩＣカード２０の集積回路２１のリセット
端子ＲＳＴに供給するリセット信号をローレベル状態、
クロック端子ＣＬＫに供給するクロック信号をローレベ
ル状態にする（ステップ１０２）。
イタ１０の図示しない電源をＯＮにする（ステップ１０
１）。そして、電源制御部１３を制御してＩＣ用電源を
ＯＦＦにし、ＩＣカード２０の集積回路２１のリセット
端子ＲＳＴに供給するリセット信号をローレベル状態、
クロック端子ＣＬＫに供給するクロック信号をローレベ
ル状態にする（ステップ１０２）。
【００３５】次に、ＩＣカード２０が挿入されるのを待
ち（ステップ１０３）、ＩＣカード２０が挿入される
と、ＩＣカード２０の端子部とコンタクト部１１とを接
圧することによりＩＣカード２０の各端子とコンタクト
部１１とを接触させる（ステップ１０４）。なお、ＩＣ
カードリーダライタ１０が、ＩＣカード２０の挿入と同
時にＩＣカード２０の端子部とコンタクト部１１とが接
圧される構成になっている場合は、このステップ１０４
の処理は不要である。
ち（ステップ１０３）、ＩＣカード２０が挿入される
と、ＩＣカード２０の端子部とコンタクト部１１とを接
圧することによりＩＣカード２０の各端子とコンタクト
部１１とを接触させる（ステップ１０４）。なお、ＩＣ
カードリーダライタ１０が、ＩＣカード２０の挿入と同
時にＩＣカード２０の端子部とコンタクト部１１とが接
圧される構成になっている場合は、このステップ１０４
の処理は不要である。
【００３６】次に、電源制御部１３を制御してＩＣ用電
源をＯＮにし（ステップ１０５）、クロック端子ＣＬＫ
にクロック信号を供給し（ステップ１０６）、リセット
が正常に終了したかを調べる（ステップ１０７）。そし
て、リセットが正常に終了した場合は（ステップ１０７
でＹＥＳ）、クロック端子ＣＬＫに供給するクロック信
号を再びローレベル状態にする（ステップ１０８）。
源をＯＮにし（ステップ１０５）、クロック端子ＣＬＫ
にクロック信号を供給し（ステップ１０６）、リセット
が正常に終了したかを調べる（ステップ１０７）。そし
て、リセットが正常に終了した場合は（ステップ１０７
でＹＥＳ）、クロック端子ＣＬＫに供給するクロック信
号を再びローレベル状態にする（ステップ１０８）。
【００３７】次に、比較器１６によりＩＣカード２０の
集積回路２１の入出力端子（Ｉ／Ｏ端子）の電圧を判定
する（ステップ１０９）。すなわち、ＩＣカード２０の
集積回路２１の入出力端子（Ｉ／Ｏ端子）の電圧を所定
の基準レベルと比較する。
集積回路２１の入出力端子（Ｉ／Ｏ端子）の電圧を判定
する（ステップ１０９）。すなわち、ＩＣカード２０の
集積回路２１の入出力端子（Ｉ／Ｏ端子）の電圧を所定
の基準レベルと比較する。
【００３８】ここで、異常、すなわちＩＣカード２０の
集積回路２１の入出力端子（Ｉ／Ｏ端子）の電圧が所定
の基準レベルより小さい場合は、ＩＣカードリーダライ
タ１０のコンタクト部１１がＩＣカード２０の集積回路
２１の各端子に正常に接触されていないので、ＩＣカー
ド２０の再挿入が必要である旨を利用者に通知する（ス
テップ１１０）。
集積回路２１の入出力端子（Ｉ／Ｏ端子）の電圧が所定
の基準レベルより小さい場合は、ＩＣカードリーダライ
タ１０のコンタクト部１１がＩＣカード２０の集積回路
２１の各端子に正常に接触されていないので、ＩＣカー
ド２０の再挿入が必要である旨を利用者に通知する（ス
テップ１１０）。
【００３９】この場合は、ＩＣカード２０の集積回路２
１のリセット端子ＲＳＴをローレベル、クロック端子Ｃ
ＬＫをローレベルにし、ＩＣ用電源をＯＦＦにし（ステ
ップ１２０）、ＩＣカード２０を排出して（ステップ１
２１）、ステップ１０３に戻る。
１のリセット端子ＲＳＴをローレベル、クロック端子Ｃ
ＬＫをローレベルにし、ＩＣ用電源をＯＦＦにし（ステ
ップ１２０）、ＩＣカード２０を排出して（ステップ１
２１）、ステップ１０３に戻る。
【００４０】なお、ステップ１１０でＩＣカード２０の
再挿入が必要である旨を利用者に通知する代わりに、Ｉ
Ｃカード２０を自動的に再挿入してリトライするように
構成してもよい。
再挿入が必要である旨を利用者に通知する代わりに、Ｉ
Ｃカード２０を自動的に再挿入してリトライするように
構成してもよい。
【００４１】また、ステップ１０９で、正常、すなわち
ＩＣカード２０の集積回路２１の入出力端子（Ｉ／Ｏ端
子）の電圧が所定の基準レベルより大きい場合は、クロ
ック制御部１５を制御してＩＣカード２０の集積回路２
１のクロック端子ＣＬＫにクロック信号を供給し（ステ
ップ１１１）、リセット端子ＲＳＴに供給するリセット
信号をハイレベルにし（ステップ１１２）、ＩＣカード
２０の集積回路２１の入出力端子（Ｉ／Ｏ端子）からＡ
ＴＲ情報を取得する（ステップ１１３）。
ＩＣカード２０の集積回路２１の入出力端子（Ｉ／Ｏ端
子）の電圧が所定の基準レベルより大きい場合は、クロ
ック制御部１５を制御してＩＣカード２０の集積回路２
１のクロック端子ＣＬＫにクロック信号を供給し（ステ
ップ１１１）、リセット端子ＲＳＴに供給するリセット
信号をハイレベルにし（ステップ１１２）、ＩＣカード
２０の集積回路２１の入出力端子（Ｉ／Ｏ端子）からＡ
ＴＲ情報を取得する（ステップ１１３）。
【００４２】そして、このＡＴＲ情報から受信状態を判
定する（ステップ１１４）。
定する（ステップ１１４）。
【００４３】ここで、エラーが発生した場合は、ステッ
プ１１０に進み、ＩＣカード２０の再挿入が必要である
旨を利用者に通知し、ＩＣカード２０の集積回路２１の
リセット端子ＲＳＴをローレベル、クロック端子ＣＬＫ
をローレベルにし、ＩＣ用電源をＯＦＦにし（ステップ
１２０）、ＩＣカード２０を排出して（ステップ１２
１）、ステップ１０３に戻る。
プ１１０に進み、ＩＣカード２０の再挿入が必要である
旨を利用者に通知し、ＩＣカード２０の集積回路２１の
リセット端子ＲＳＴをローレベル、クロック端子ＣＬＫ
をローレベルにし、ＩＣ用電源をＯＦＦにし（ステップ
１２０）、ＩＣカード２０を排出して（ステップ１２
１）、ステップ１０３に戻る。
【００４４】なお、ステップ１２１でＩＣカード２０を
排出する代わりに、ＩＣカード２０の抜き取りを可能に
するまたはＩＣカード２０の抜き取りが可能なことを利
用者に報知するように構成してもよい。
排出する代わりに、ＩＣカード２０の抜き取りを可能に
するまたはＩＣカード２０の抜き取りが可能なことを利
用者に報知するように構成してもよい。
【００４５】ステップ１１４でエラーが発生しない場合
は、次に挿入されたＩＣカード２０が使用可能なカード
かどうかを判定する（ステップ１１５）。
は、次に挿入されたＩＣカード２０が使用可能なカード
かどうかを判定する（ステップ１１５）。
【００４６】ここで、ＩＣカード２０が使用できないカ
ードであると判定された場合は、このＩＣカード２０が
使用できない旨を利用者に通知し（ステップ１１６）、
その後、ＩＣカード２０の集積回路２１のリセット端子
ＲＳＴをローレベル、クロック端子ＣＬＫをローレベル
にし、ＩＣ用電源をＯＦＦにし（ステップ１２０）、Ｉ
Ｃカード２０を排出して（ステップ１２１）、ステップ
１０３に戻る。
ードであると判定された場合は、このＩＣカード２０が
使用できない旨を利用者に通知し（ステップ１１６）、
その後、ＩＣカード２０の集積回路２１のリセット端子
ＲＳＴをローレベル、クロック端子ＣＬＫをローレベル
にし、ＩＣ用電源をＯＦＦにし（ステップ１２０）、Ｉ
Ｃカード２０を排出して（ステップ１２１）、ステップ
１０３に戻る。
【００４７】また、ステップ１１５で、挿入されたＩＣ
カード２０が正常、すなわち使用可能なカードであると
判定された場合は、ＩＣカード２０の集積回路２１の入
出力端子（Ｉ／Ｏ端子）から取得したＡＴＲ情報に基づ
き通信条件を設定し（ステップ１１７）、このＩＣカー
ド２０に対して所定のデータを書き込み、読み出す利用
を行う（ステップ１１８）。
カード２０が正常、すなわち使用可能なカードであると
判定された場合は、ＩＣカード２０の集積回路２１の入
出力端子（Ｉ／Ｏ端子）から取得したＡＴＲ情報に基づ
き通信条件を設定し（ステップ１１７）、このＩＣカー
ド２０に対して所定のデータを書き込み、読み出す利用
を行う（ステップ１１８）。
【００４８】次に、このＩＣカード２０の利用が終了し
たかどうかを判定する（ステップ１１９）。ここで、Ｉ
Ｃカード２０の利用が終了したと判定されると、ＩＣカ
ード２０の集積回路２１のリセット端子ＲＳＴをローレ
ベル、クロック端子ＣＬＫをローレベルにし、ＩＣ用電
源をＯＦＦにし（ステップ１２０）、ＩＣカード２０を
排出して（ステップ１２１）、ステップ１０３に戻る。
たかどうかを判定する（ステップ１１９）。ここで、Ｉ
Ｃカード２０の利用が終了したと判定されると、ＩＣカ
ード２０の集積回路２１のリセット端子ＲＳＴをローレ
ベル、クロック端子ＣＬＫをローレベルにし、ＩＣ用電
源をＯＦＦにし（ステップ１２０）、ＩＣカード２０を
排出して（ステップ１２１）、ステップ１０３に戻る。
【００４９】このような構成によると、ＩＣカードに搭
載された集積回路に接触する接触部の接触エラーを確実
に検出し、ＩＣカードに書込みエラーが発生する前に適
切な処理ができるようにすることが可能になる。
載された集積回路に接触する接触部の接触エラーを確実
に検出し、ＩＣカードに書込みエラーが発生する前に適
切な処理ができるようにすることが可能になる。
【００５０】
【発明の効果】以上説明したようにこの発明によれば、
ＩＣカードに搭載された集積回路のリセット端子に接触
部を介して供給されるリセット信号をローレベルに制御
するとともに、集積回路のクロック端子に接触部を介し
て供給される集積回路用のクロック信号をローレベルに
制御し、その後集積回路の電源端子に接触部を介して集
積回路用の電源を供給し、このとき接触部を介して集積
回路の入出力端子から出力される電圧が所定の基準電圧
より小さい場合は、接触部の接触エラーとして検出する
ように構成したので、ＩＣカードに搭載された集積回路
に接触する接触部の接触エラーを確実に検出することが
でき、ＩＣカードに書込みエラーが発生する前に適切な
処理を行うことが可能になるという効果を奏する。
ＩＣカードに搭載された集積回路のリセット端子に接触
部を介して供給されるリセット信号をローレベルに制御
するとともに、集積回路のクロック端子に接触部を介し
て供給される集積回路用のクロック信号をローレベルに
制御し、その後集積回路の電源端子に接触部を介して集
積回路用の電源を供給し、このとき接触部を介して集積
回路の入出力端子から出力される電圧が所定の基準電圧
より小さい場合は、接触部の接触エラーとして検出する
ように構成したので、ＩＣカードに搭載された集積回路
に接触する接触部の接触エラーを確実に検出することが
でき、ＩＣカードに書込みエラーが発生する前に適切な
処理を行うことが可能になるという効果を奏する。
【図１】この発明に係わるＩＣカードリーダライタの制
御系の全体構成を示すブロック図。
御系の全体構成を示すブロック図。
【図２】図１に示したＩＣカードリーダライタの処理の
詳細を示すフローチャート。
詳細を示すフローチャート。
１０ ＩＣカードリーダライタ １１ コンタクト部 １２ ＩＣカード用電源 １３ 電源制御部 １４ クロック発振器 １５ クロック制御部 １６ 比較器 １７ 中央演算処理部（ＣＰＵ） ２０ ＩＣカード ２１ 集積回路
フロントページの続き (56)参考文献 特開 平６−139413（ＪＰ，Ａ) 特開 昭62−157984（ＪＰ，Ａ) 特開 平６−202891（ＪＰ，Ａ) 実開 平４−108264（ＪＰ，Ｕ) 実開 平３−44756（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 17/00
Claims (7)
- 【請求項１】 ＩＣカードに搭載された集積回路の端子
に接触する接触部を有し、該接触部を介して前記集積回
路に対するデータの読込み、書込みを行うＩＣカードリ
ーダライタにおいて、 前記集積回路のリセット端子に前記接触部を介して供給
されるリセット信号をローレベルに制御するとともに、
前記集積回路のクロック端子に前記接触部を介して供給
される前記集積回路用のクロック信号をローレベルに制
御し、その後前記集積回路の電源端子に前記接触部を介
して前記集積回路用の電源を供給し、このとき前記接触
部を介して前記集積回路の入出力端子から出力される電
圧が所定の基準電圧より小さい場合は、前記接触部の接
触エラーとして検出する接触エラー検出手段を具備する
ことを特徴とするＩＣカードリーダライタ。 - 【請求項２】 前記接触エラー検出手段は、 前記集積回路の電源端子に前記集積回路用の電源を供給
した後、前記集積回路のリセットが正常に終了するまで
の所定時間、前記集積回路のクロック端子にクロック信
号を供給し、その後前記クロック信号を再びローレベル
に制御することを特徴とする請求項１記載のＩＣカード
リーダライタ。 - 【請求項３】 前記ＩＣカードリーダライタは、 前記集積回路用のクロック信号を発生する集積回路用ク
ロック発生手段と、 前記集積回路用の電源を発生する集積回路用電源手段と
を具備し、 前記接触エラー検出手段は、 前記接触部を介して前記集積回路のリセット端子に供給
されるリセット信号をローレベルに制御する第１の制御
手段と、 前記集積回路用クロック信号発生手段を制御して前記接
触部を介して前記集積回路のクロック端子に供給される
前記集積回路用のクロック信号をローレベルに制御する
第２の制御手段と、 前記集積回路用電源手段を制御して前記接触部を介して
前記集積回路の電源端子に前記集積回路用の電源を供給
する第３の制御手段と、 前記接触部を介して前記集積回路の入出力端子から出力
される電圧を所定の基準電圧と比較する比較手段とを具
備することを特徴とする請求項１記載のＩＣカードリー
ダライタ。 - 【請求項４】 前記ＩＣカードリーダライタは、 中央演算処理部を有し、 前記第１の制御手段および前記第２の制御手段および前
記第３の制御手段は、前記中央演算処理部で実現される
ことを特徴とする請求項３記載のＩＣカードリーダライ
タ。 - 【請求項５】 前記比較手段は、 前記中央演算処理部で実現されることを特徴とする請求
項４記載のＩＣカードリーダライタ。 - 【請求項６】 前記集積回路用クロック発生手段は、 前記中央演算処理部にクロック信号を供給する中央演算
処理部用クロック発生手段と共用されることを特徴とす
る請求項４記載のＩＣカードリーダライタ。 - 【請求項７】 前記集積回路用電源手段は、 前記中央演算処理部に電源を供給する中央演算処理部で
電源手段と共用されることを特徴とする請求項４記載の
ＩＣカードリーダライタ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14734796A JP3351498B2 (ja) | 1996-06-10 | 1996-06-10 | Ｉｃカードリーダライタ |
| US09/011,235 US5979759A (en) | 1996-06-10 | 1997-06-09 | IC card reader/writer and its control method |
| PCT/JP1997/001947 WO1997048072A1 (fr) | 1996-06-10 | 1997-06-09 | Dispositif de lecture/ecriture de carte de ci et son procede de controle |
| DE69725550T DE69725550T2 (de) | 1996-06-10 | 1997-06-09 | Chipkartenleser/schreiber und sein steuerverfahren |
| CN97190684A CN1100306C (zh) | 1996-06-10 | 1997-06-09 | 集成电路卡读写器及其控制方法 |
| KR1019980700777A KR100268637B1 (ko) | 1996-06-10 | 1997-06-09 | Ic카드 리더/라이터 및 그 제어방법 |
| EP97924347A EP0855672B1 (en) | 1996-06-10 | 1997-06-09 | Ic card reader/writer and its control method |
| CA002229179A CA2229179C (en) | 1996-06-10 | 1997-06-09 | Ic card reader/writer and its control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14734796A JP3351498B2 (ja) | 1996-06-10 | 1996-06-10 | Ｉｃカードリーダライタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330381A JPH09330381A (ja) | 1997-12-22 |
| JP3351498B2 true JP3351498B2 (ja) | 2002-11-25 |
Family
ID=15428136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14734796A Expired - Lifetime JP3351498B2 (ja) | 1996-06-10 | 1996-06-10 | Ｉｃカードリーダライタ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5979759A (ja) |
| EP (1) | EP0855672B1 (ja) |
| JP (1) | JP3351498B2 (ja) |
| KR (1) | KR100268637B1 (ja) |
| CN (1) | CN1100306C (ja) |
| CA (1) | CA2229179C (ja) |
| DE (1) | DE69725550T2 (ja) |
| WO (1) | WO1997048072A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185724A (ja) * | 1997-09-12 | 1999-03-30 | Oki Electric Ind Co Ltd | Ｃｐｕモード切替回路 |
| FR2803059B1 (fr) * | 1999-12-22 | 2004-01-02 | Ascom Monetel Sa | Lecteur de cartes a puces synchrones |
| US7024371B2 (en) * | 2001-04-13 | 2006-04-04 | I2 Technologies Us, Inc. | High availability planning and scheduling architecture |
| BRPI0311601B8 (pt) * | 2002-07-19 | 2018-02-14 | Matsushita Electric Ind Co Ltd | "aparelho e método decodificador de áudio" |
| JP2005117153A (ja) * | 2003-10-03 | 2005-04-28 | Toshiba Corp | 無線通信装置、無線通信方法、及び無線通信媒体 |
| JP3900152B2 (ja) * | 2003-12-25 | 2007-04-04 | 松下電器産業株式会社 | 情報読取装置および情報読取システム |
| CN103530662A (zh) * | 2012-07-04 | 2014-01-22 | 中国银联股份有限公司 | 一种通信协议转换装置 |
| KR20150090418A (ko) * | 2014-01-29 | 2015-08-06 | 에스케이하이닉스 주식회사 | 최소 동작 전원을 사용하는 시스템 및 메모리의 전원전압 설정 방법 |
| JP2022049882A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | ホスト装置およびメモリシステム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105293A (ja) * | 1985-10-31 | 1987-05-15 | Toshiba Corp | 携帯可能記録媒体の読取・書込装置 |
| JP2563475B2 (ja) * | 1988-05-13 | 1996-12-11 | 沖電気工業株式会社 | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード |
| JPH02135589A (ja) * | 1988-11-15 | 1990-05-24 | Omron Tateisi Electron Co | Ｉｃカードシステム |
| JPH0344756A (ja) * | 1989-07-12 | 1991-02-26 | Nec Corp | 通信経路切換装置 |
| JPH0344756U (ja) * | 1989-09-02 | 1991-04-25 | ||
| DE3935364C1 (ja) * | 1989-10-24 | 1990-08-23 | Angewandte Digital Elektronik Gmbh, 2051 Brunstorf, De | |
| JPH06325222A (ja) * | 1993-05-18 | 1994-11-25 | Fuji Electric Co Ltd | Ｉｃカードリーダライタ |
| US5917168A (en) * | 1993-06-02 | 1999-06-29 | Hewlett-Packard Company | System and method for revaluation of stored tokens in IC cards |
| US5812942A (en) * | 1996-09-24 | 1998-09-22 | Motorola, Inc. | Balanced differential radio receiver and method of operation |
| US5815020A (en) * | 1996-09-24 | 1998-09-29 | Motorola, Inc. | Balance differential receiver |
-
1996
- 1996-06-10 JP JP14734796A patent/JP3351498B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-09 KR KR1019980700777A patent/KR100268637B1/ko not_active IP Right Cessation
- 1997-06-09 EP EP97924347A patent/EP0855672B1/en not_active Expired - Lifetime
- 1997-06-09 CN CN97190684A patent/CN1100306C/zh not_active Expired - Fee Related
- 1997-06-09 CA CA002229179A patent/CA2229179C/en not_active Expired - Fee Related
- 1997-06-09 DE DE69725550T patent/DE69725550T2/de not_active Expired - Fee Related
- 1997-06-09 US US09/011,235 patent/US5979759A/en not_active Expired - Fee Related
- 1997-06-09 WO PCT/JP1997/001947 patent/WO1997048072A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN1195411A (zh) | 1998-10-07 |
| KR100268637B1 (ko) | 2000-10-16 |
| EP0855672B1 (en) | 2003-10-15 |
| DE69725550T2 (de) | 2004-05-13 |
| EP0855672A1 (en) | 1998-07-29 |
| KR19990036109A (ko) | 1999-05-25 |
| US5979759A (en) | 1999-11-09 |
| CA2229179A1 (en) | 1997-12-18 |
| WO1997048072A1 (fr) | 1997-12-18 |
| DE69725550D1 (de) | 2003-11-20 |
| CA2229179C (en) | 2001-05-22 |
| JPH09330381A (ja) | 1997-12-22 |
| CN1100306C (zh) | 2003-01-29 |
| EP0855672A4 (en) | 2000-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3351498B2 (ja) | Ｉｃカードリーダライタ | |
| JP2005136972A (ja) | 非接触近接式自動データ収集システムおよび方法 | |
| JP3486057B2 (ja) | 半導体集積回路及び接触式ｉｃカード | |
| JPH10307896A (ja) | Ｉｃカード | |
| US5689430A (en) | Internal state determining apparatus | |
| EP0971312A2 (en) | Voltage monitoring circuit and memory card incorporating the same | |
| US6722572B2 (en) | Recording medium control method, data management apparatus, and recording medium | |
| US20030126483A1 (en) | Computer starter and starting method for utilizing smart card interface | |
| US5212694A (en) | Improper writing prevention circuit and a memory device and a data processing device which include the circuit | |
| US6760858B1 (en) | Method enabling an exchange of data between a smart card and an apparatus | |
| JP2000172805A (ja) | Ｉｃカード | |
| JPH1153487A (ja) | Ｉｃカードにおける書き込みデータの有効性判定方法 | |
| JPH06231312A (ja) | Ｉｃカード再発行方法 | |
| JP2577376B2 (ja) | 携帯可能電子装置 | |
| JPS62154082A (ja) | 携帯可能電子装置 | |
| JP2703534B2 (ja) | 携帯可能媒体及び携帯可能媒体用基板 | |
| JP3344453B2 (ja) | Ｉｃカードリーダライタ | |
| JPH0338396A (ja) | 次世代ｉｃカード | |
| KR200171853Y1 (ko) | 전자오락기용 카드인식장치 | |
| JP4111294B2 (ja) | Ｉｃカードリーダーシステム、及びｉｃカードリーダーシステムのキーボードコントローラ内のファームウエア運転方法 | |
| JP2688589B2 (ja) | 情報カード処理装置 | |
| JP2001202479A (ja) | Ｉｃカードリーダ・ライタ | |
| JPS6320585A (ja) | 記憶媒体処理装置 | |
| JP2000090209A (ja) | カード処理装置及びカード処理方法 | |
| JPH04163650A (ja) | Ｉｃメモリーカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |