[go: up one dir, main page]

JPH10307896A - Ｉｃカード - Google Patents

Ｉｃカード

Info

Publication number
JPH10307896A
JPH10307896A JP11809497A JP11809497A JPH10307896A JP H10307896 A JPH10307896 A JP H10307896A JP 11809497 A JP11809497 A JP 11809497A JP 11809497 A JP11809497 A JP 11809497A JP H10307896 A JPH10307896 A JP H10307896A
Authority
JP
Japan
Prior art keywords
unit
card
data
read
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11809497A
Other languages
English (en)
Other versions
JP3822707B2 (ja
Inventor
Sozo Fujioka
宗三 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP11809497A priority Critical patent/JP3822707B2/ja
Priority to KR1019970057287A priority patent/KR100263395B1/ko
Priority to US08/962,839 priority patent/US5896325A/en
Priority to TW086117240A priority patent/TW382107B/zh
Priority to CN97122966A priority patent/CN1108588C/zh
Publication of JPH10307896A publication Critical patent/JPH10307896A/ja
Application granted granted Critical
Publication of JP3822707B2 publication Critical patent/JP3822707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 メモリに格納されたデータの機密性を高める
ことができるＩＣカードを得る。 【解決手段】 データ読み出し／書き込み装置とのイン
タフェースを行うインタフェース部と、所定のパスワー
ドが格納されたメモリ部と、メモリ部のデータを読み出
すセンスアンプ回路部と、センスアンプ回路部がデータ
読み出しを完了したか否かの検出を行い、データ読み出
し完了時に読み出し完了信号を出力する読み出し完了検
出部と、メモリ部及びセンスアンプ回路部の動作制御を
行う制御回路部とを備え、制御回路部は、データ読み出
し／書き込み装置から出力されたパスワードとメモリ部
に格納されたパスワードとの照合に際して、読み出し完
了検出部からパスワードの読み出し完了信号が出力され
ない場合、データ読み出し／書き込み装置からのコマン
ドを無視すると共に、所定のエラー処理を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ読み出し／
書き込み装置とのデータの授受を行うＩＣカードに関す
る。
【０００２】
【従来の技術】データ読み出し／書き込み装置とのデー
タの授受を行うＩＣカードとして、データ読み出し／書
き込み装置と電気的に接続してデータの授受を行う接触
型のＩＣカードと、データ読み出し／書き込み装置との
データの授受を電波などの非接触媒体を使用して行う、
非接触型のＩＣカードがあった。図７は、従来の非接触
型のＩＣカードの例を示した概略のブロック図である。
【０００３】図７において、非接触型のＩＣカード（以
下、単にＩＣカードと呼ぶ）１００は、データ読み出し
／書き込み装置（以下、リーダライタと呼ぶ）１０１と
の間で電波の授受を行うアンテナ回路部１０２と、デー
タの変復調を行う変復調回路部１０３と、シリアルデー
タをパラレルデータに変換すると共にパラレルデータを
シリアルデータに変換する入出力回路部１０４と、Ｅ2
ＰＲＯＭで形成された不揮発性メモリ部１０５とセンス
アンプ回路部１０６を備えたメモリ回路部１０７とを備
えている。更に、ＩＣカード１００は、入出力回路部１
０４及びメモリ回路部１０７の制御を行う制御回路部１
０８と、アンテナ回路部１０２で受信した電波を整流し
て各回路に電源として供給する内部電源回路部１０９
と、入出力回路部１０４、メモリ回路部１０７及び制御
回路部１０８を接続するバス１１０とを備えている。
【０００４】図８は、センスアンプ回路部１０６の回路
例を示した図であり、図８で示した回路は、本願発明の
出願人が、先に特願平７−１３０４号の明細書で提案し
た回路である。図８において、不揮発性メモリ部１０５
のメモリセル１２１に接続されたビット線１２２の寄生
容量１２３への充電速度が、メモリセル１２１に電荷が
蓄積されている場合と蓄積されていない場合とで異な
る。
【０００５】このことから、所定の容量のコンデンサ１
２４を設け、読み出し時において、電流供給部１２５の
ｎチャネル型ＭＯＳトランジスタ１２６及び１２７から
供給される電流に対する、寄生容量１２３とコンデンサ
１２４との充電速度を比較して、メモリセル１２１に蓄
積された電荷の有無、すなわち、メモリセル１２１に格
納されたデータの２値のレベルを、検出すると共に読み
出すことができる。なお、不揮発性メモリ部１０５が８
ビット構成の場合、上記センスアンプ回路部１０６は、
図８で示したセンスアンプ回路を各ビットに対応して８
個有しており、図８では、その内の１つを示している。
【０００６】上記のような構成において、制御回路部１
０８は、リーダライタ１０１による不揮発性メモリ部１
０５へのアクセス時にリーダライタ１０１から入力され
るパスワードと、あらかじめ不揮発性メモリ部１０５に
格納されたパスワードとの比較を行う。制御回路部１０
８は、パスワードが一致すると、リーダライタ１０１か
ら入力されたコマンドに従って不揮発性メモリ部１０５
に対するアクセスを行い、パスワードが一致しなかった
場合は、不揮発性メモリ部１０５に対するアクセスを行
わず、所定のエラー処理を行う。このように、リーダラ
イタ１０１は、パスワードが一致しないと不揮発性メモ
リ部１０５にアクセスすることができない。
【０００７】
【発明が解決しようとする課題】ここで、センスアンプ
回路部１０６は、他の各回路部よりも動作電源電圧の範
囲が小さく、すなわち、センスアンプ回路部１０６の動
作電源電圧の下限値が他の回路部よりも高いため、内部
電源回路部１０９から供給される電源電圧が低下した場
合、センスアンプ回路部１０６のみ動作せず、その他の
回路部は動作しているといった状態が起きる。このと
き、センスアンプ回路部１０６の出力は「Ｈ」レベルと
なり、例えば不揮発性メモリ部１０５が８ビット構成で
ある場合、センスアンプ回路部１０６における各センス
アンプ回路の出力はすべて「Ｈ」レベルとなる。このよ
うな状態で、リーダライタ１０１からパスワードの照合
が行われた場合、センスアンプ回路部１０６の出力がす
べて「Ｈ」レベルであることから、不揮発性メモリ部１
０５にあらかじめ格納したパスワードに関係なく、パス
ワードはＦＦということになる。
【０００８】ＩＣカード１００の電源は、内部電源回路
部１０９によって外部からの電波を整流して供給されて
おり、例えば、リーダライタ１０１にＩＣカード１００
を近づけたり遠ざけたりすることによって、ＩＣカード
内の電源電圧を容易に変えることができる。このことか
ら、電源電圧を低下させてセンスアンプ回路部１０６の
みが動作しない状態にし、パスワードＦＦでパスワード
の照合を完了させた後、各センスアンプ回路部１０６が
動作する範囲まで電源電圧を上昇させることによって、
不揮発性メモリ部１０５に対してアクセスが行えるよう
になる。このため、パスワードを知らなくても不揮発性
メモリ部１０５にアクセスが行えるようになり、データ
の機密性を保持することができなくなるという問題があ
った。
【０００９】このような問題は、非接触型のＩＣカード
のみに発生するものではなく、接触型のＩＣカードにお
いても、ＩＣカードに供給する電源電圧を低下させてメ
モリ部におけるセンスアンプ回路部のみが動作しない状
態になると、同じような問題が起きる。本発明は、上記
のような問題を解決するためになされたものであり、メ
モリに格納されたデータの機密性を高めることができる
ＩＣカードを得ることを目的とする。
【００１０】
【課題を解決するための手段】本第１の発明に係るＩＣ
カードは、データ読み出し／書き込み装置とのデータの
授受を行うＩＣカードにおいて、データ読み出し／書き
込み装置とのインタフェースを行うインタフェース部
と、複数のメモリセルで形成され、所定のパスワードが
格納されたメモリ部と、該メモリ部の選択されたメモリ
セルのデータを読み出すセンスアンプ回路部と、該セン
スアンプ回路部がメモリ部からのデータ読み出しを完了
したか否かの検出を行い、該データ読み出しの完了を検
出すると、読み出しが完了したことを示す読み出し完了
信号を出力する読み出し完了検出部と、上記インタフェ
ース部を介して入力されるデータ読み出し／書き込み装
置からのコマンドに従って、上記メモリ部及びセンスア
ンプ回路部の動作制御を行う制御回路部とを備え、該制
御回路部は、データ読み出し／書き込み装置からコマン
ドと共に出力されたパスワードとメモリ部に格納された
パスワードとの照合に際して、読み出し完了検出部から
読み出し完了信号が出力されない場合、データ読み出し
／書き込み装置からのコマンドを無視すると共に、所定
のエラー処理を行うものである。
【００１１】本第２の発明に係るＩＣカードは、第１の
発明において、上記制御回路部は、読み出し完了検出部
から読み出し完了信号が出力されない場合、動作を停止
すると共に、所定の処理を行わない限り復帰しないもの
である。
【００１２】本第３の発明に係るＩＣカードは、第１の
発明において、上記制御回路部は、読み出し完了検出部
から読み出し完了信号が出力されない場合、リセットを
かけて初期状態に戻るものである。
【００１３】本第４の発明に係るＩＣカードは、第１か
ら第３の発明において、上記センスアンプ回路部は、選
択されたメモリセルに接続されたビット線の寄生容量よ
りも容量の大きいコンデンサと、上記メモリ部からデー
タを読み出す際、選択されたメモリセルに接続されたビ
ット線及び該コンデンサに同時に電流を供給する電流供
給部と、選択されたメモリセルに接続されたビット線及
び上記コンデンサにおける、電流供給部からの電流供給
に伴うそれぞれの電位上昇を比較し、該比較結果に応じ
て選択されたメモリセルからの読み出しデータの確定を
行う差動増幅器とを備え、上記読み出し完了検出部は、
該差動増幅器によって読み出しデータの確定が行われる
と所定の読み出し完了信号を出力するものである。
【００１４】本第５の発明に係るＩＣカードは、データ
読み出し／書き込み装置とのデータの授受を行うＩＣカ
ードにおいて、データ読み出し／書き込み装置とのイン
タフェースを行うインタフェース部と、複数のメモリセ
ルで形成され、所定のパスワードが格納されたメモリ部
と、該メモリ部における選択されたメモリセルのデータ
を読み出すセンスアンプ回路部と、上記インタフェース
部を介して入力されるデータ読み出し／書き込み装置か
らのコマンドに従って、上記メモリ部及びセンスアンプ
回路部の動作制御を行う制御回路部とを備え、上記制御
回路部は、センスアンプ回路部よりも動作電源電圧の下
限値が高くなるように形成されるものである。
【００１５】本第６の発明に係るＩＣカードは、第５の
発明において、上記制御回路部は、クロック信号を生成
するクロック生成部を備え、該クロック生成部で生成さ
れたクロック信号を基にして動作し、クロック生成部
は、上記センスアンプ回路部よりも動作電源電圧の下限
値が高くなるように形成されるものである。
【００１６】本第７の発明に係るＩＣカードは、第５の
発明において、上記制御回路部は、マスクＲＯＭを有す
るマイコンで形成され、該マスクＲＯＭに格納されたプ
ログラムに従って動作し、マスクＲＯＭは、上記センス
アンプ回路部よりも動作電源電圧の下限値が高くなるよ
うに形成されるものである。
【００１７】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
ＩＣカードの例を示した概略のブロック図である。
【００１８】図１において、非接触型のＩＣカード（以
下、単にＩＣカードと呼ぶ）１は、データ読み出し／書
き込み装置（以下、リーダライタと呼ぶ）２との間で電
波の授受を行うアンテナ回路部３と、データの変復調を
行う変復調回路部４と、シリアルデータをパラレルデー
タに変換すると共にパラレルデータをシリアルデータに
変換する入出力回路部５と、Ｅ2ＰＲＯＭで形成された
不揮発性メモリ部６とセンスアンプ回路部７を備えたメ
モリ回路部８とを備えている。
【００１９】更に、ＩＣカード１は、センスアンプ回路
部７が不揮発性メモリ部６からのデータ読み出しが完了
したか否かの検出を行う読み出し完了検出部９と、入出
力回路部５及びメモリ回路部８の制御を行う制御回路部
１０と、アンテナ回路部３で受信した電波を整流して各
回路部に電源として供給する内部電源回路部１１と、入
出力回路部５、メモリ回路部８、読み出し完了検出部９
及び制御回路部１０を接続するバス１２とを備えてい
る。なお、アンテナ回路部３、変復調回路部４及び入出
力回路部５はインタフェース部をなし、不揮発性メモリ
部６はメモリ部をなす。
【００２０】アンテナ回路部３は、変復調回路部４及び
内部電源回路部１１にそれぞれ接続され、変復調回路部
４は、入出力回路部５に接続されている。また、入出力
回路部５、メモリ回路部８、読み出し完了検出部９及び
制御回路部１０はバス１２で接続され、内部電源回路部
１１は、変復調回路部４、入出力回路部５、メモリ回路
部８、読み出し完了検出部９及び制御回路部１０にそれ
ぞれ接続されている。
【００２１】このような構成において、リーダライタ２
は、常時、電波を発信しており、アンテナ回路部３は、
リーダライタ２からの電波を受信し、該受信した電波を
電気信号に変換して変復調回路部４及び内部電源回路部
１１に出力する。内部電源回路部１１は、入力された電
気信号の整流を行い各回路部に出力して電源供給を行
う。リーダライタ２は、ＩＣカード１にデータを送信し
ない場合は、無変調の電波を発信しており、データを送
信する場合、該データを搬送波に変調させて含ませた電
波を発信する。
【００２２】リーダライタ２からＩＣカード１にデータ
が送信された場合、変復調回路部４は、アンテナ回路部
３から入力された電気信号の復調を行ってデータの抽出
を行い、抽出したデータを入出力回路部５に出力する。
入出力回路部５は、変復調回路部４から入力されたシリ
アルデータをパラレルデータに変換してバス１２に出力
する。制御回路部１０は、リーダライタ２から発信され
たコマンドに従って動作し、メモリ回路部８の動作制御
を行う。
【００２３】また、メモリ回路部８に格納されたデータ
をリーダライタ２に送信する場合、制御回路部１０は、
メモリ回路部８に対して所望のデータの読み出し動作を
行わせ、該読み出しを行ったデータをバス１２を介して
入出力回路部５にパラレルデータで出力し、入出力回路
部５は入力されたパラレルデータをシリアルデータに変
換して変復調回路部４に出力する。変復調回路部４は、
入力されたシリアルデータを搬送波に変調させて含ませ
る変調動作を行った後、該変調した信号をアンテナ回路
部３に出力し、アンテナ回路部３は、入力された変調信
号を電波にして送信する。
【００２４】次に、図２は、センスアンプ回路部７及び
読み出し完了検出部９の例を示した回路図である。な
お、図２では、複数あるセンスアンプの内の１つを示し
ている。図２において、センスアンプ回路部７は、ｐチ
ャネル型ＭＯＳトランジスタ（以下、ｐＭＯＳトランジ
スタと呼ぶ）２１〜２３、ｎチャネル型ＭＯＳトランジ
スタ（以下、ｎＭＯＳトランジスタと呼ぶ）２４〜２
９、インバータ回路３０，３１及びコンデンサ３２で形
成されたセンスアンプ２０を有している。また、読み出
し完了検出部９は、センスアンプ回路部７の各センスア
ンプに対応する２入力のＮＯＲ回路をそれぞれ有してお
り、図２では、センスアンプ２０に対応する２入力のＮ
ＯＲ回路４０を示している。
【００２５】センスアンプ２０において、ｐＭＯＳトラ
ンジスタ２１及びｎＭＯＳトランジスタ２４でインバー
タ回路３３が形成され、ｐＭＯＳトランジスタ２２及び
ｎＭＯＳトランジスタ２５でインバータ回路３４が形成
されている。インバータ回路３３において、ｐＭＯＳト
ランジスタ２１及びｎＭＯＳトランジスタ２４の各ドレ
インは接続されて出力をなすと共に、ｐＭＯＳトランジ
スタ２１及びｎＭＯＳトランジスタ２４の各ゲートは接
続されて入力をなし、ｎＭＯＳトランジスタ２４のソー
スは接地されている。同様に、インバータ回路３４にお
いて、ｐＭＯＳトランジスタ２２及びｎＭＯＳトランジ
スタ２５の各ドレインは接続されて出力をなすと共に、
ｐＭＯＳトランジスタ２２及びｎＭＯＳトランジスタ２
５の各ゲートは接続されて入力をなし、ｎＭＯＳトラン
ジスタ２５のソースは接地されている。
【００２６】インバータ回路３３の出力はインバータ回
路３４の入力に接続されて該接続部をａとすると共に、
インバータ回路３３の入力はインバータ回路３４の出力
に接続されて該接続部をｂとし、インバータ回路３３及
び３４で差動増幅器３５を形成している。ｐＭＯＳトラ
ンジスタ２１及び２２の各ソースは、それぞれｐＭＯＳ
トランジスタ２３のドレインに接続され、ｐＭＯＳトラ
ンジスタ２３のソースは電源端子ＶDDに接続されてい
る。また、データの読み出し時に制御回路部１０から
「Ｈ」レベルの信号が入力される駆動信号入力端子３６
は、インバータ回路３０を介してｐＭＯＳトランジスタ
２３、ｎＭＯＳトランジスタ２６及び２７の各ゲートに
接続されると共に、ｎＭＯＳトランジスタ２８及び２９
の各ゲートにそれぞれ接続されている。
【００２７】ｎＭＯＳトランジスタ２６及び２８の各ド
レインは、接続部ａに接続されており、ｎＭＯＳトラン
ジスタ２６のソースは接地されている。ｎＭＯＳトラン
ジスタ２８のソースはデータ入力端子３７を介して不揮
発性メモリ部６のビット線４５に接続されると共に、不
揮発性メモリ部６においてビット線４５にはＥ2ＰＲＯ
Ｍの多数のメモリセルに接続されているが、ここでは、
その中の１つであるメモリセル４６を代表して示してい
る。メモリセル４６のドレインはビット線４５に接続さ
れ、メモリセル４６のソースは接地され、ビット線４５
には、寄生容量４７が存在している。
【００２８】また、ｎＭＯＳトランジスタ２７及び２９
の各ドレインは、接続部ｂに接続されており、ｎＭＯＳ
トランジスタ２７のソースは接地され、ｎＭＯＳトラン
ジスタ２９のソースはコンデンサ３２を介して接地され
ている。更に、接続部ａは、読み出し完了検出部９にお
けるＮＯＲ回路４０の一方の入力に接続され、接続部ｂ
は、ＮＯＲ回路４０の他方の入力に接続されると共にイ
ンバータ回路３１の入力に接続され、インバータ回路３
１の出力は出力端子３８に接続され、該出力端子３８は
センスアンプ２０の出力をなすと共にセンスアンプ回路
部７の出力をなす。また、ＮＯＲ回路４０の出力は読み
出し完了検出部９の出力をなし、バス１２を介して制御
回路部１０に接続されている。なお、ｎＭＯＳトランジ
スタ２８及び２９は電流供給部をなす。
【００２９】次に、センスアンプ回路部７の動作を説明
する。制御回路部１０は、センスアンプ回路部７を動作
させないとき、駆動信号入力端子３６に「Ｌ」レベルの
信号を出力しており、ｐＭＯＳトランジスタ２３はオフ
すると共に、ｎＭＯＳトランジスタ２６及び２７はオン
することから、接続部ａ及びｂは共に「Ｌ」レベルとな
る。このため、読み出し完了検出部９におけるＮＯＲ回
路４０の出力は「Ｌ」レベルとなる。次に、駆動信号入
力端子３６に「Ｈ」レベルの信号が入力されると、ｎＭ
ＯＳトランジスタ２６及び２７がオフすることから、接
続部ａ及びｂは共にフローティング状態となる。更に、
ｐＭＯＳトランジスタ２３、ｎＭＯＳトランジスタ２８
及び２９がオンすることから、ｐＭＯＳトランジスタ２
１及び２２がオンして、コンデンサ３２及び寄生容量４
７への充電が始まる。
【００３０】ここで、メモリセル４６のフローティング
ゲートに電荷が存在している場合、すなわち、メモリセ
ル４６に「Ｌ」レベルのデータが格納されている場合、
データ入力端子３７に接続されている選択されたメモリ
セル４６にメモリセル電流Ｉeが流れることから、メモ
リセル４６は導通状態となる。このため、寄生容量４７
を充電する速さよりもコンデンサ３２を充電する速さの
方が速く、コンデンサ３２の充電完了時に、接続部ｂが
先に「Ｈ」レベルとなることから、ｐＭＯＳトランジス
タ２１がオフすると共にｎＭＯＳトランジスタ２４がオ
ンする。
【００３１】この結果、接続部ａが「Ｌ」レベルに固定
されることから、ｐＭＯＳトランジスタ２２がオンしｎ
ＭＯＳトランジスタ２５がオフして、接続部ｂは「Ｈ」
レベルに固定される。接続部ａが「Ｌ」レベルに固定さ
れると共に、接続部ｂが「Ｈ」レベルに固定されること
から、読み出し完了検出部９におけるＮＯＲ回路４０の
出力は「Ｈ」レベルとなり、出力端子３８は「Ｌ」レベ
ルとなる。
【００３２】次に、メモリセル４６のフローティングゲ
ートに電荷が存在していない場合、すなわち、メモリセ
ル４６に「Ｈ」レベルのデータが格納されている場合、
データ入力端子３７に接続されている選択されたメモリ
セル４６にメモリセル電流Ｉeが流れないことから、メ
モリセル４６は非導通状態となる。更に、寄生容量４７
よりもコンデンサ３２の容量の方が大きいため、コンデ
ンサ３２を充電する速さよりも寄生容量４７を充電する
速さの方が速く、寄生容量４７の充電完了時に、接続部
ａが先に「Ｈ」レベルとなることから、ｐＭＯＳトラン
ジスタ２２がオフすると共にｎＭＯＳトランジスタ２５
がオンする。
【００３３】この結果、接続部ｂが「Ｌ」レベルに固定
されることから、ｐＭＯＳトランジスタ２１がオンしｎ
ＭＯＳトランジスタ２４がオフし、接続部ａは「Ｈ」レ
ベルに固定される。接続部ａが「Ｈ」レベルに固定され
ると共に、接続部ｂが「Ｌ」レベルに固定されることか
ら、読み出し完了検出部９のＮＯＲ回路４０の出力は
「Ｈ」レベルとなり、出力端子３８は「Ｈ」レベルとな
る。
【００３４】これらのことから、不揮発性メモリ部６に
格納されているデータを読み出す場合、制御回路部１０
によって駆動信号入力端子３６が「Ｈ」レベルとなり、
メモリセル４６に格納されたデータが出力端子３８から
読み出されると共に、読み出し完了検出部９のＮＯＲ回
路４０の出力が「Ｈ」レベルとなって、読み出しが完了
したことを示し、該「Ｈ」レベルの信号が読み出し完了
信号をなす。また、ＮＯＲ回路４０の出力が「Ｌ」レベ
ルの時は、読み出しが完了していないことを示してい
る。制御回路部１０は、読み出し完了検出部９における
ＮＯＲ回路４０の出力レベルによってセンスアンプ回路
部７によるデータの読み出しが完了したか否かを判定す
る。
【００３５】ここで、図３は、ＩＣカード１とリーダラ
イタ２との間で行われるデータ授受の例を示した図であ
る。図３において、ＩＣカード１からデータを読み出す
場合、リーダライタ２は、リードコマンドＲＣＭＤの後
にパスワードを付加したデータをＩＣカード１に送信す
る。ＩＣカード１は、リーダライタ２から送信されたパ
スワードとあらかじめ不揮発性メモリ部６に格納された
パスワードとの照合を行い、一致するとリードコマンド
ＲＣＭＤを実行して不揮発性メモリ部６から読み出した
データをリーダライタ２に送信する。
【００３６】次に、ＩＣカード１にデータを書き込む場
合、リーダライタ２は、ライトコマンドＷＣＭＤの後に
パスワードを付加し、更にパスワードの後に書き込むデ
−タを付加したデータをＩＣカード１に送信する。ＩＣ
カード１は、リーダライタ２から送信されたパスワード
とあらかじめ不揮発性メモリ部６に格納されたパスワー
ドとの照合を行い、一致するとライトコマンドＷＣＭＤ
を実行してリーダライタ２から送信された書き込みデー
タを不揮発性メモリ部６に書き込んだ後、リーダライタ
２に書き込み完了信号を出力する。
【００３７】このように、リーダライタ２は、ＩＣカー
ド１に対する読み出し及び書き込みのコマンドを送信す
る場合、該コマンドの後に必ずパスワードを付加して送
信し、ＩＣカード１は、リーダライタ２から送信されて
きたパスワードが不揮発性メモリ部６内に格納されたパ
スワードと一致したときのみ、リーダライタ２からのコ
マンドに従って、不揮発性メモリ部６からのデータの読
み出し及び書き込みを行う。上記パスワ−ドの照合は制
御回路部１０内に設けられたパスワード照合部５０で行
われる。
【００３８】図４は、パスワード照合部５０の例を示し
た概略の回路図である。なお、図４では、不揮発性メモ
リ部６が８ビット構成の場合を例にして示している。図
４において、パスワード照合部５０は、パスワード照合
回路５１〜５８と８入力のＮＯＲ回路５９で形成されて
おり、各パスワード照合回路５１〜５８の構成はそれぞ
れ同じであるので、パスワード照合回路５１を例にして
説明する。なお、図４ではパスワード照合回路５３〜５
６を省略している。パスワード照合回路５１は、比較回
路６１、２入力のＮＯＲ回路６２，６３及びＤフリップ
フロップ６４で形成されている。
【００３９】ＮＯＲ回路６２は、一方の入力が反転入力
となっており、他方の入力が非反転入力となっている。
ＮＯＲ回路６２の反転入力は、センスアンプ回路部７に
おけるＮＯＲ回路４０の出力に接続され、非反転入力
は、比較回路６１の出力に接続されている。ＮＯＲ回路
６３において、一方の入力はＮＯＲ回路６２の出力に、
他方の入力はＤフリップフロップ６４の非反転出力Ｑ
に、出力はＤフリップフロップ６４のＤ入力にそれぞれ
接続されている。
【００４０】また、Ｄフリップフロップ６４のクロック
パルス入力Ｔは反転入力になっており、不揮発性メモリ
部６からデータの読み出しを行っていることを示す、例
えばここではデータの読み出しを行っている間は「Ｈ」
レベルとなり、それ以外は「Ｌ」レベルとなる読み出し
信号が制御回路部１０によって入力される。Ｄフリップ
フロップ６４のリセット入力Ｒにおいても反転入力にな
っており、パスワードの比較を行っている間、「Ｈ」レ
ベルの信号が制御回路部１０によって入力され、Ｄフリ
ップフロップ６４の非反転出力ＱはＮＯＲ回路５９の入
力の１つに接続されている。なお、図４において、ＮＯ
Ｒ回路６２の反転入力に入力される信号をｅとし、Ｄフ
リップフロップ６４において、クロックパルス入力Ｔに
入力される信号をｆとし、リセット入力Ｒに入力される
信号をｇとし、ＮＯＲ回路５９から出力される信号をｈ
として示している。
【００４１】比較回路６１の一方の入力には、不揮発性
メモリ部６から読み出されたパスワードを形成する１ビ
ットのデータが入力され、比較回路６１の他方の入力に
はリーダライタ２から送信されたパスワードを形成する
１ビットのデータが入力される。例えば、不揮発性メモ
リ部６から読み出されたパスワードが８ビットのデータ
Ｄ０〜Ｄ７で形成され、該データＤ０〜Ｄ７に対応する
リーダライタ２から入力されたパスワードの８ビットデ
ータをＤａ０〜Ｄａ７とすると、比較回路６１の一方の
入力には１ビットデータＤ０が入力され、比較回路６１
の他方の入力には１ビットデータＤａ０が入力される。
比較回路６１は、データＤ０とデータＤａ０との比較を
行い、一致しなかった場合のみ出力から「Ｈ」レベルの
不一致信号を出力し、その他のときは、出力が「Ｌ」レ
ベルになる。
【００４２】図５は、パスワード照合回路５１における
パスワードが一致しているときの動作例を示したタイミ
ングチャートであり、図５を参照しながらパスワード照
合部５０の動作を説明する。なお、図５では、不揮発性
メモリ部６に格納されたパスワードをＰＷとし、リーダ
ライタ２から入力されたパスワードをＰＷａとして示し
ており、パスワードＰＷ及びＰＷａはそれぞれ複数のバ
イトデータからなり、、８ビットデータを１バイトデー
タとして示している。以下、パスワードＰＷの１バイト
分のデータＤ０〜Ｄ７及び、パスワードＰＷａの１バイ
ト分のデータＤａ０〜Ｄａ７を例にして説明する。
【００４３】センスアンプ回路部７によるデータの読み
出しが完了した場合、読み出し完了検出部９におけるＮ
ＯＲ回路４０の出力は「Ｈ」レベルとなり、ＮＯＲ回路
６２の反転入力に「Ｈ」レベルの信号が入力されること
から、比較回路６１による比較結果、すなわち比較回路
６１の出力レベルに応じてＮＯＲ回路６２の出力のレベ
ルが変化する。比較回路６１による比較の結果、一致し
た場合、比較回路６１の出力は「Ｌ」レベルとなり、Ｎ
ＯＲ回路６２の出力は「Ｌ」レベルとなる。
【００４４】ここで、パスワードの読み出しが行われ
て、クロックパルス入力Ｔが「Ｈ」レベルに立ち上がる
とＤフリップフロップ６４の非反転出力Ｑは「Ｌ」レベ
ルとなる。同様にして、パスワード照合回路５２〜５８
の各比較回路によって１ビットデータＤ１〜Ｄ８とＤａ
１〜Ｄａ８との比較が行われ、パスワード照合回路５２
〜５８の各Ｄフリップフロップの非反転出力Ｑがすべて
「Ｌ」レベルであれば、ＮＯＲ回路５９の出力は「Ｌ」
レベルとなり、照合エラーが発生せず正常であることを
示し、制御回路部１０は、リーダライタ２からパスワー
ドと共に送信されてきたコマンドに従って動作する。
【００４５】また、比較回路６１による比較結果が不一
致であった場合、比較回路６１の出力は「Ｈ」レベルと
なり、ＮＯＲ回路６２の出力は「Ｈ」レベルとなって、
Ｄフリップフロップ６４の非反転出力は「Ｈ」レベルと
なる。この結果、ＮＯＲ回路５９の出力は「Ｈ」レベル
となって照合エラーが発生したことを示す。このよう
に、パスワード照合回路５１〜５８の各Ｄフリップフロ
ップの非反転出力のいずれか１つでも「Ｈ」レベルであ
る場合、ＮＯＲ回路５９の出力は「Ｈ」レベルとなって
照合エラーが発生したことを示す。
【００４６】このことから、制御回路部１０は、所定の
照合エラー処理、例えばパスワードと共に送信されてき
た読み出し又は書き込み等のコマンドの実行を行わず、
リーダライタ２に照合エラーが発生したことを示す所定
の照合エラー信号をバス１２に出力する。バス１２に出
力された照合エラー信号は、入出力回路部５でシリアル
データに変換された後、変復調回路部４で変調されてア
ンテナ回路部３から発信される。なお、所定の照合エラ
ー処理として、リーダライタ２に照合エラー信号を出力
せず、パスワードと共に送信されてきた読み出し又は書
き込み等のコマンドの実行を行わずに、リーダライタ２
からの新たなコマンドの送信を待つようにしてもよい。
【００４７】一方、センスアンプ回路部７によるデータ
の読み出しが完了していない場合、読み出し完了検出部
９におけるＮＯＲ回路４０の出力は「Ｌ」レベルであ
り、ＮＯＲ回路６２の反転入力に「Ｌ」レベルの信号が
入力されることから、比較回路６１の比較結果に関係な
くＮＯＲ回路６２の出力は「Ｈ」レベルになり、ＮＯＲ
回路６３の出力も「Ｈ」レベルになって、Ｄフリップフ
ロップ６４の非反転出力Ｑは「Ｈ」レベルとなる。この
結果、ＮＯＲ回路５９の出力は「Ｈ」レベルとなって照
合エラーが発生したことを示し、制御回路部１０は、所
定の照合エラー処理を行う。
【００４８】ここで、内部電源回路部１１からの電源電
圧が低下し、センスアンプ回路部７のみが動作を停止し
た状態において、制御回路部１０がパスワードの照合を
行うために不揮発性メモリ部６に格納されたパスワード
を読み出す場合、制御回路部１０から「Ｈ」レベルの信
号が駆動信号入力端子３６に入力され、ｎＭＯＳトラン
ジスタ２８及び２９が共にオンすることから、センスア
ンプ２０の接続部ａ及びｂはそれぞれ「Ｌ」レベルとな
る。このため、読み出し完了検出部９におけるＮＯＲ回
路４０の出力は「Ｌ」レベルとなって、読み出しが完了
していないことを示しており、制御回路部１０は、上記
のようなパスワードが一致しなかったときと同じ照合エ
ラー処理を行う。
【００４９】上記においては、制御回路部１０は、照合
エラー処理として、リーダライタ２からパスワードと共
に送信されてきたコマンドの処理を行わず、次の新たな
コマンドがリーダライタ２から送信されるのを待つコマ
ンド待ちの状態になったが、照合エラー処理として制御
回路部１０の動作を停止させ、所定のリセット動作を行
わない限り復帰しないようにしてもよい。このようにす
ることによって、ＩＣカード１の不揮発性メモリ部６に
対する外部からの不正なアクセスをより確実に防止する
ことができ、ＩＣカードのセキュリティ機能を更に高め
ることができる。
【００５０】また、ＮＯＲ回路５９の出力信号を制御回
路部１０のリセット信号として使用してもよく、照合エ
ラーが発生してＮＯＲ回路５９の出力が「Ｈ」レベルに
なると、制御回路部１０にリセットがかかり、制御回路
部１０は、強制的に初期状態に戻ってコマンド待ちとな
る。このようにすることによって、ＩＣカード１がどの
ようにすると照合エラー処理が行われるかが分かり難く
なり、ＩＣカード１のセキュリティ機能を更に一層高め
ることができる。
【００５１】このように、本発明の実施の形態１におけ
るＩＣカードは、制御回路部１０によるパスワード照合
時に、センスアンプ回路が動作していない状態、特に内
部電源回路部１１から供給される電源電圧低下によるセ
ンスアンプ回路の動作停止状態を検出することができ、
不揮発性メモリ部６にあらかじめ格納されたパスワード
が、正常に読み出された否かを検出することができる。
このことから、不揮発性メモリ部６にあらかじめ格納さ
れたパスワードが、正常に読み出されていないことを検
出すると、所定のエラー処理を行い不揮発性メモリ部６
への不正なアクセスを防止することができる。このた
め、電源電圧の低下時にセンスアンプ回路部のみが動作
しない状態における、不正なパスワードの照合が行われ
ることを防止してＩＣカードのセキュリティ機能を高め
ることができ、ＩＣカードに格納されたデータの機密性
を高めることができる。
【００５２】実施の形態２．実施の形態１においては、
内部電源回路部１１から供給される電源電圧低下による
センスアンプ回路部７のみが動作停止した状態において
所定のエラー処理を行ってパスワードの照合が行われな
いようにした。しかし、制御回路部１０の動作電源電圧
の範囲がセンスアンプ回路部７よりも小さくなる、すな
わち、制御回路部１０の動作電源電圧の下限値がセンス
アンプ回路部７よりも高くなるようにして、内部電源回
路部１１から供給される電源電圧が低下した場合、セン
スアンプ回路部７よりも先に制御回路部１０が動作しな
いようにしてもよく、このようにしたものを本発明の実
施の形態２とする。
【００５３】図６は、本発明の実施の形態２におけるＩ
Ｃカードの例を示した概略のブロック図である。なお、
図６において、図１と同じもの同じ符号で示しており、
ここではその説明を省略すると共に、図１との相違点の
み説明する。図６における図１との相違点は、図１の読
み出し完了検出部９をなくし、図１の制御回路部１０の
回路構成を変えたことから図１の制御回路部１０を制御
回路部７１とし、これらに伴って、図１のＩＣカード１
をＩＣカード７５としたことにある。
【００５４】図６において、ＩＣカード７５は、アンテ
ナ回路部３と、変復調回路部４と、入出力回路部５と、
不揮発性メモリ部６とセンスアンプ回路部７を備えたメ
モリ回路部８とを備えている。更に、ＩＣカード７５
は、入出力回路部５及びメモリ回路部８の制御を行う制
御回路部７１と、内部電源回路部１１と、入出力回路部
５、メモリ回路部８及び制御回路部７１を接続するバス
１２とを備えている。アンテナ回路部３は、変復調回路
部４及び内部電源回路部１１にそれぞれ接続され、変復
調回路部４は、入出力回路部５に接続されている。ま
た、入出力回路部５、メモリ回路部８及び制御回路部７
１はバス１２で接続され、内部電源回路部１１は、変復
調回路部４、入出力回路部５、メモリ回路部８及び制御
回路部７１にそれぞれ接続されている。
【００５５】このような構成において、リーダライタ２
からＩＣカード１にデータが送信された場合、制御回路
部７１は、リーダライタ２から送信されたコマンドに従
って動作し、メモリ回路部８の動作制御を行う。また、
メモリ回路部８に格納されたデータをリーダライタ２に
送信する場合、制御回路部７１は、メモリ回路部８に対
して所望のデータの読み出し動作を行わせ、該読み出し
を行ったデータをバス１２を介して入出力回路部５にパ
ラレルデータで出力する。
【００５６】制御回路部７１は、内部にクロック信号を
生成して出力するクロック生成部８１を備えており、該
クロック生成部８１で生成されたクロック信号を基にし
て動作している。クロック生成部８１は、クロック信号
を生成するクロック生成回路部８２とバッファ回路部８
３とで形成されており、クロック生成回路部８２で生成
されたクロック信号はバッファ回路部８３を介して制御
回路部７１内に出力される。クロック生成部８１からク
ロック信号が出力されなくなると、制御回路部７１は動
作を停止する。
【００５７】ここで、制御回路部７１の動作電源電圧の
範囲はセンスアンプ回路部７よりも小さく、すなわち、
制御回路部７１は、動作電源電圧の下限値がセンスアン
プ回路部７よりも高くなるように形成されている。具体
的には、クロック生成部８１におけるバッファ回路部８
３は、動作電源電圧の下限値をセンスアンプ回路部７よ
りも高くなるように形成されている。このようにするこ
とによって、内部電源回路部１１から供給される電源電
圧が低下した場合、ＩＣカード７５内でバッファ回路部
８３が最も高い電源電圧で動作しなくなり、これに伴っ
て、制御回路部７１の動作が停止する。
【００５８】また、制御回路部７１がマイコンで形成さ
れている場合、該マイコンは、内蔵されたマスクＲＯＭ
に格納されているプログラムに従って動作する。従っ
て、マイコンは、マスクＲＯＭが動作しなくなると動作
を停止し、制御回路部７１は動作を停止する。ここで、
マイコンに内蔵されているマスクＲＯＭは、動作電源電
圧の範囲がセンスアンプ回路部７よりも小さくなるよう
に、すなわち、動作電源電圧の下限値をセンスアンプ回
路部７よりも高くなるように形成されている。このよう
にすることによって、内部電源回路部１１から供給され
る電源の電圧が低下した場合、ＩＣカード７５内でマス
クＲＯＭが最も高い電源電圧で動作しなくなり、これに
伴って、マイコンの動作が停止し制御回路部７１の動作
が停止する。
【００５９】このように、本発明の実施の形態２におけ
るＩＣカードは、制御回路部７１において、動作電源電
圧の範囲を小さくして動作電源電圧の下限値がセンスア
ンプ回路部７よりも高くなるようにした。このことか
ら、内部電源回路部１１から供給される電源電圧低下時
に、センスアンプ回路部７のみが動作停止状態になるこ
とをなくし、不正なパスワードの照合が行われないよう
にすることができる。このため、電源電圧の低下時にセ
ンスアンプ回路部７のみが動作を停止し、不正なパスワ
ードの照合が行われることを防止してＩＣカードのセキ
ュリティ機能を高めることができ、ＩＣカードに格納さ
れたデータの機密性を高めることができる。
【００６０】なお、上記実施の形態１及び実施の形態２
においては、非接触型のＩＣカードを例にして説明した
が、本発明はこれに限定するものではなく、接触型のＩ
Ｃカードにおいても適用することができる。接触型のＩ
Ｃカードの場合、アンテナ回路部３をリーダライタ２に
電気的に接続するためのコネクタに置き換え、変復調回
路部４及び入出回路部５をリーダライタ２とのインタフ
ェースを行うインタフェース回路部に置き換え、内部電
源回路部１１がなくリーダライタ２から直接電源が供給
される以外は実施の形態１及び実施の形態２で示した非
接触型のＩＣカードと同様であるのでその説明を省略す
る。なお、このような接触型のＩＣカードカードにおい
ては、上記コネクタ及びインタフェース回路部がインタ
フェース部をなす。
【００６１】
【発明の効果】第１の発明に係るＩＣカードは、制御回
路部によるパスワード照合時に、読み出し完了検出部に
よって、センスアンプ回路部が動作していない状態、特
に電源電圧低下によるセンスアンプ回路部の動作停止状
態を検出することができ、メモリ部にあらかじめ格納さ
れたパスワードが、正常に読み出された否かを検出する
ことができる。このことから、メモリ部にあらかじめ格
納されたパスワードが、正常に読み出されていないこと
を検出すると、所定のエラー処理を行いメモリ部への不
正なアクセスを防止することができる。このため、電源
電圧の低下時にセンスアンプ回路部のみが動作しない状
態における、不正なパスワードの照合が行われることを
防止してＩＣカードのセキュリティ機能を高めることが
でき、ＩＣカードに格納されたデータの機密性を高める
ことができる。
【００６２】第２の発明に係るＩＣカードは、第１の発
明において、具体的には、上記制御回路部は、読み出し
完了検出部から読み出し完了信号が出力されない場合、
動作を停止すると共に、所定の処理を行わない限り復帰
しないようにした。このようにすることによって、ＩＣ
カードのメモリ部に対する外部からの不正なアクセスを
より確実に防止することができ、ＩＣカードのセキュリ
ティ機能を更に高めることができる。
【００６３】第３の発明に係るＩＣカードは、第１の発
明において、具体的には、上記制御回路部は、読み出し
完了検出部から読み出し完了信号が出力されない場合、
リセットをかけて初期状態に戻るようにした。このよう
にすることによって、ＩＣカードがどのようにすると照
合エラー処理が行われるかが分かり難くなり、ＩＣカー
ドのセキュリティ機能を更に一層高めることができる。
【００６４】第４の発明に係るＩＣカードは、第１から
第３の発明において、具体的には、センスアンプ回路部
は、選択されたメモリセルに接続されたビット線及び該
ビット線の寄生容量よりも容量の大きいコンデンサにお
ける、電流供給部からの電流供給に伴うそれぞれの電位
上昇を比較し、該比較結果に応じて選択されたメモリセ
ルからの読み出しデータの確定を行う差動増幅器を備
え、読み出し完了検出部は、該差動増幅器によって読み
出しデータの確定が行われると所定の読み出し完了信号
を出力する。このようにすることによって、制御回路部
によるパスワード照合時に、センスアンプ回路部が動作
していない状態、特に電源電圧低下によるセンスアンプ
回路部の動作停止状態を検出することができ、メモリ部
にあらかじめ格納されたパスワードが、正常に読み出さ
れた否かを検出することができる。このことから、メモ
リ部にあらかじめ格納されたパスワードが、正常に読み
出されていないことを検出すると、所定のエラー処理を
行いメモリ部への不正なアクセスを防止することができ
る。このため、電源電圧の低下時にセンスアンプ回路部
のみが動作しない状態で、不正なパスワードの照合が行
われることを防止してＩＣカードのセキュリティ機能を
高めることができ、ＩＣカードに格納されたデータの機
密性を高めることができる。
【００６５】第５の発明に係るＩＣカードは、制御回路
部における動作電源電圧の範囲を小さくして動作電源電
圧の下限値がセンスアンプ回路部よりも高くなるように
した。このことから、電源電圧低下時に、センスアンプ
回路部のみが動作停止状態になることをなくし、不正な
パスワードの照合が行われないようにすることができ
る。このため、電源電圧の低下時にセンスアンプ回路部
のみが動作を停止し、不正なパスワードの照合が行われ
ることを防止してＩＣカードのセキュリティ機能を高め
ることができ、ＩＣカードに格納されたデータの機密性
を高めることができる。
【００６６】第６の発明に係るＩＣカードは、第５の発
明において、具体的には、上記制御回路部は、クロック
信号を生成するクロック生成部を備え、該クロック生成
部で生成されたクロック信号を基にして動作し、クロッ
ク生成部は、上記センスアンプ回路部よりも動作電源電
圧の下限値が高くなるように形成される。このようにす
ることによって、電源電圧低下時に、センスアンプ回路
部のみが動作停止状態になることをなくし、不正なパス
ワードの照合が行われないようにすることができる。こ
のため、電源電圧の低下時にセンスアンプ回路部のみが
動作を停止し、不正なパスワードの照合が行われること
を防止してＩＣカードのセキュリティ機能を高めること
ができ、ＩＣカードに格納されたデータの機密性を高め
ることができる。
【００６７】第７の発明に係るＩＣカードは、第５の発
明において、具体的には、上記制御回路部は、マスクＲ
ＯＭを有するマイコンで形成されると共に、該マスクＲ
ＯＭに格納されたプログラムに従って動作し、マスクＲ
ＯＭは、上記センスアンプ回路部よりも動作電源電圧の
下限値が高くなるように形成される。このようにするこ
とによって、電源電圧低下時に、センスアンプ回路部の
みが動作停止状態になることをなくし、不正なパスワー
ドの照合が行われないようにすることができる。このた
め、電源電圧の低下時にセンスアンプ回路部のみが動作
を停止し、不正なパスワードの照合が行われることを防
止してＩＣカードのセキュリティ機能を高めることがで
き、ＩＣカードに格納されたデータの機密性を高めるこ
とができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるＩＣカードの
例を示した概略のブロック図である。
【図２】 図１のセンスアンプ回路部７及び読み出し完
了検出部９の例を示した回路図である。
【図３】 ＩＣカード１とリーダライタ２との間で行わ
れるデータ授受の例を示した図である。
【図４】 パスワード照合部５０の例を示した概略の回
路図である。
【図５】 図４のパスワード照合回路５１におけるパス
ワードが一致しているときの動作例を示したタイミング
チャートである。
【図６】 本発明の実施の形態２におけるＩＣカードの
例を示した概略のブロック図である。
【図７】 非接触型のＩＣカードの従来例を示した概略
のブロック図である。
【図８】 図７のセンスアンプ回路部１０６の例を示し
た回路図である。
【符号の説明】
１，７５ ＩＣカード、 ２ リーダライタ、 ３ ア
ンテナ回路部、 ４変復調回路部、 ５ 入出力回路
部、 ６ 不揮発性メモリ部、 ７ センスアンプ回路
部、 ８ メモリ回路部、 ９ 読み出し完了検出部、
１０，７１制御回路部、 １１ 内部電源回路部、
１２ バス、 ５０ パスワード照合部、 ５１〜５８
パスワード照合回路、 ８１ クロック生成部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 データ読み出し／書き込み装置とのデー
    タの授受を行うＩＣカードにおいて、 データ読み出し／書き込み装置とのインタフェースを行
    うインタフェース部と、 複数のメモリセルで形成され、所定のパスワードが格納
    されたメモリ部と、 該メモリ部の選択されたメモリセルのデータを読み出す
    センスアンプ回路部と、 該センスアンプ回路部がメモリ部からのデータ読み出し
    を完了したか否かの検出を行い、該データ読み出しの完
    了を検出すると、読み出しが完了したことを示す読み出
    し完了信号を出力する読み出し完了検出部と、 上記インタフェース部を介して入力されるデータ読み出
    し／書き込み装置からのコマンドに従って、上記メモリ
    部及びセンスアンプ回路部の動作制御を行う制御回路部
    とを備え、 上記制御回路部は、データ読み出し／書き込み装置から
    コマンドと共に出力されたパスワードとメモリ部に格納
    されたパスワードとの照合に際して、読み出し完了検出
    部からパスワードの読み出し完了信号が出力されない場
    合、データ読み出し／書き込み装置からのコマンドを無
    視すると共に、所定のエラー処理を行うことを特徴とす
    るＩＣカード。
  2. 【請求項２】 上記制御回路部は、読み出し完了検出部
    から読み出し完了信号が出力されない場合、動作を停止
    すると共に、所定の処理を行わない限り復帰しないこと
    を特徴とする請求項１に記載のＩＣカード。
  3. 【請求項３】 上記制御回路部は、読み出し完了検出部
    から読み出し完了信号が出力されない場合、リセットを
    かけて初期状態に戻ることを特徴とする請求項１に記載
    のＩＣカード。
  4. 【請求項４】 上記センスアンプ回路部は、 選択されたメモリセルに接続されたビット線の寄生容量
    よりも容量の大きいコンデンサと、 上記メモリ部からデータを読み出す際、選択されたメモ
    リセルに接続されたビット線及び該コンデンサに同時に
    電流を供給する電流供給部と、 選択されたメモリセルに接続されたビット線及び上記コ
    ンデンサにおける、電流供給部からの電流供給に伴うそ
    れぞれの電位上昇を比較し、該比較結果に応じて選択さ
    れたメモリセルからの読み出しデータの確定を行う差動
    増幅器とを備え、 上記読み出し完了検出部は、該差動増幅器によって読み
    出しデータの確定が行われると所定の読み出し完了信号
    を出力することを特徴とする請求項１から請求項３のい
    ずれかに記載のＩＣカード。
  5. 【請求項５】 データ読み出し／書き込み装置とのデー
    タの授受を行うＩＣカードにおいて、 データ読み出し／書き込み装置とのインタフェースを行
    うインタフェース部と、 複数のメモリセルで形成され、所定のパスワードが格納
    されたメモリ部と、 該メモリ部における選択されたメモリセルのデータを読
    み出すセンスアンプ回路部と、 上記インタフェース部を介して入力されるデータ読み出
    し／書き込み装置からのコマンドに従って、上記メモリ
    部及びセンスアンプ回路部の動作制御を行う制御回路部
    とを備え、 上記制御回路部は、センスアンプ回路部よりも動作電源
    電圧の下限値が高くなるように形成されることを特徴と
    するＩＣカード。
  6. 【請求項６】 上記制御回路部は、クロック信号を生成
    するクロック生成部を備え、該クロック生成部で生成さ
    れたクロック信号を基にして動作し、クロック生成部
    は、上記センスアンプ回路部よりも動作電源電圧の下限
    値が高くなるように形成されることを特徴とする請求項
    ５に記載のＩＣカード。
  7. 【請求項７】 上記制御回路部は、マスクＲＯＭを有す
    るマイコンで形成され、該マスクＲＯＭに格納されたプ
    ログラムに従って動作し、マスクＲＯＭは、上記センス
    アンプ回路部よりも動作電源電圧の下限値が高くなるよ
    うに形成されることを特徴とする請求項５に記載のＩＣ
    カード。
JP11809497A 1997-05-08 1997-05-08 Ｉｃカード Expired - Fee Related JP3822707B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11809497A JP3822707B2 (ja) 1997-05-08 1997-05-08 Ｉｃカード
KR1019970057287A KR100263395B1 (ko) 1997-05-08 1997-10-31 아이씨 카드
US08/962,839 US5896325A (en) 1997-05-08 1997-11-03 IC card with error processing unit for sense amplifiers
TW086117240A TW382107B (en) 1997-05-08 1997-11-17 IC card
CN97122966A CN1108588C (zh) 1997-05-08 1997-11-28 集成电路卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11809497A JP3822707B2 (ja) 1997-05-08 1997-05-08 Ｉｃカード

Publications (2)

Publication Number Publication Date
JPH10307896A true JPH10307896A (ja) 1998-11-17
JP3822707B2 JP3822707B2 (ja) 2006-09-20

Family

ID=14727859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11809497A Expired - Fee Related JP3822707B2 (ja) 1997-05-08 1997-05-08 Ｉｃカード

Country Status (5)

Country Link
US (1) US5896325A (ja)
JP (1) JP3822707B2 (ja)
KR (1) KR100263395B1 (ja)
CN (1) CN1108588C (ja)
TW (1) TW382107B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503797A (ja) * 2003-05-30 2007-02-22 プリヴァリス・インコーポレーテッド 機密データへのアクセス及び使用を制御するための回路内セキュリティ・システム及び方法
KR100730903B1 (ko) 1999-04-07 2007-06-22 소니 가부시끼 가이샤 향상된 호환성을 갖춘 보안형 메모리 장치
JP2012512451A (ja) * 2008-12-15 2012-05-31 カードラボ エーピーエス Ｒｆｉｄタグ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566466B1 (ko) * 1995-01-31 2006-03-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
JP3667920B2 (ja) * 1997-02-21 2005-07-06 ローム株式会社 Ｉｃカード
JP2000165375A (ja) 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、ｉｃカード
US6955299B1 (en) 1999-12-17 2005-10-18 Centre For Wireless Communications Of National University Of Singapore System and method for using a smart card
JP2001306316A (ja) * 2000-04-21 2001-11-02 Sharp Corp 制御回路およびそれを用いた半導体装置
EP1158384B1 (de) * 2000-05-22 2005-04-27 Infineon Technologies AG Sicherheits-Datenverarbeitungseinheit sowie dazugehöriges Verfahren
ATE488815T1 (de) * 2001-06-04 2010-12-15 Renesas Electronics Corp Speicherkarte
JP3898481B2 (ja) * 2001-10-03 2007-03-28 富士通株式会社 半導体記憶装置
US7267266B2 (en) * 2003-07-10 2007-09-11 Rouille David W Security system
GB2427330A (en) * 2003-12-08 2006-12-20 Innovision Res & Tech Plc Data storage devices
GB2413195A (en) * 2004-04-17 2005-10-19 Hewlett Packard Development Co A memory tag and reader with password protection of tag memory
EP1864248B1 (en) * 2005-03-30 2013-08-28 Samsung Electronics Co., Ltd. Rf-id tag reading system for using password and method thereof
EP2033145B1 (en) * 2006-06-15 2011-04-06 Kabushiki Kaisha Toshiba Portable electronic device and control method thereof
KR101042349B1 (ko) * 2008-12-22 2011-06-17 한국전자통신연구원 보안 기능이 구비된 반도체 칩 및 그 동작 방법
EP3035230A1 (en) 2014-12-19 2016-06-22 Cardlab ApS A method and an assembly for generating a magnetic field
EP3234858A1 (en) 2014-12-19 2017-10-25 Cardlab ApS A method and an assembly for generating a magnetic field and a method of manufacturing an assembly
EP3082071A1 (en) 2015-04-17 2016-10-19 Cardlab ApS Device for and method of outputting a magnetic field
EP4095728A1 (en) 2021-05-26 2022-11-30 Thales DIS France SA Secure applet access protection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3083187B2 (ja) * 1991-09-30 2000-09-04 富士通株式会社 電子財布システムの鍵管理方式
JPH0877787A (ja) * 1994-06-28 1996-03-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH08190799A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk センスアンプ回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730903B1 (ko) 1999-04-07 2007-06-22 소니 가부시끼 가이샤 향상된 호환성을 갖춘 보안형 메모리 장치
JP2007503797A (ja) * 2003-05-30 2007-02-22 プリヴァリス・インコーポレーテッド 機密データへのアクセス及び使用を制御するための回路内セキュリティ・システム及び方法
US9124930B2 (en) 2003-05-30 2015-09-01 Apple Inc. In-circuit security system and methods for controlling access to and use of sensitive data
US9923884B2 (en) 2003-05-30 2018-03-20 Apple Inc. In-circuit security system and methods for controlling access to and use of sensitive data
JP2012512451A (ja) * 2008-12-15 2012-05-31 カードラボ エーピーエス Ｒｆｉｄタグ
US8912887B2 (en) 2008-12-15 2014-12-16 Cardlab Aps RFID tag

Also Published As

Publication number Publication date
JP3822707B2 (ja) 2006-09-20
KR19980086408A (ko) 1998-12-05
KR100263395B1 (ko) 2000-08-01
CN1199206A (zh) 1998-11-18
CN1108588C (zh) 2003-05-14
TW382107B (en) 2000-02-11
US5896325A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
JPH10307896A (ja) Ｉｃカード
US6480869B1 (en) Random-number generating circuit, non-contact IC card having random-number generating circuit, reader/writer, and method of testing an apparatus having the random generating circuit
CN104239265B (zh) 存储设备
US7392408B2 (en) Method and apparatus for selectively performing lock-out function in integrated circuit device
JP4115494B2 (ja) 複数電圧印加における自動電圧検出
JP3631958B2 (ja) 非接触近接式自動データ収集システムおよび方法
US8157180B2 (en) Integrated circuit device with multiple communication modes and operating method thereof
US20060175420A1 (en) Passive type RFID semiconductor device, IC tag, and control method
JP2563475B2 (ja) マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード
WO1992021104A1 (fr) Carte de ci de type sans contact
JPH1166248A (ja) 非接触型ｉｃカード
JP2001504625A (ja) 最小電圧無線周波識別
JP2002517868A (ja) 集積回路カードの自動回復
JP4152178B2 (ja) メモリカード及び電子デバイス
EP0814427B1 (en) IC card, IC card system, and IC for IC card
JPS63136153A (ja) 情報を秘密に記憶・処理するための不正防止装置付集積回路
US6199764B1 (en) UART with an IC card reading interface and IC card reading system using the same
JP3425118B2 (ja) 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法
JP3922501B2 (ja) 電源装置及びカード状記憶媒体
US5534686A (en) Twin-contact chip card and method of communication with a card reader
CN100505099C (zh) 非易失性存储器
WO1997048072A1 (fr) Dispositif de lecture/ecriture de carte de ci et son procede de controle
JP2004297779A (ja) 無線通信ｉｃおよびこれを用いた無線通信情報記憶媒体
JPH11120305A (ja) 非接触ｉｃカードシステム
US20110025472A1 (en) Connection port system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees