JP3331754B2

JP3331754B2 - 充電装置

Info

Publication number: JP3331754B2
Application number: JP16020594A
Authority: JP
Inventors: 忠利浅田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1994-05-27
Filing date: 1994-07-12
Publication date: 2002-10-07
Anticipated expiration: 2017-10-07
Also published as: JPH0847179A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳトランジスタを
用いた整流器を備える充電装置に関する。本発明の充電
装置は、例えば自動車用オルタネータ（交流発電機）の
交流発電電圧を整流してバッテリを充電する充電装置に
適用される。

【０００２】

【従来の技術】特開平４ー１３８０３０号公報は、図７
に示すようにＭＯＳパワートランジスタを用いた三相全
波整流器を提案している。この三相全波整流器３は、Ｍ
ＯＳトランジスタからなるハイサイドスイッチ３１〜３
３及びローサイドスイッチ３４〜３６を個別に直列接続
してなる３組の相インバータ回路３７〜３９を並列接続
してなり、一対の直流電力端がバッテリ７の高位端及び
低位端に個別に接続され、各相インバータ回路３７〜３
９の両スイッチの接続点４１〜４３すなわち交流入力端
が交流発電機１の電機子巻線１１〜１３の各相出力端に
個別に接続される構成となっている。２はフィールドコ
イル、４はフィールド電流制御トランジスタ、５はフラ
イホイルダイオード、６はコントローラである。

【０００３】また、この従来技術の実施例では、ＮＭＯ
Ｓトランジスタからなるローサイドスイッチ３４〜３６
のバッテリ低位端子側の主電極（Ｓとして図示）をチャ
ンネル直下のＰ型領域（基板領域という）に接続してこ
の基板領域に電位付与し、同様に、ＮＭＯＳトランジス
タからなるハイサイドスイッチ３１〜３３のステータコ
イル側の主電極（Ｓとして図示）をチャンネル直下のＰ
型領域（基板領域という）に接続してこの基板領域に電
位付与している。

【０００４】

【０００５】

【発明が解決しようとする課題】従来のダイオード整流
型の三相全波整流器又は上記ＭＯＳトランジスタ型の三
相全波整流器３において、バッテリ７の充電線８が外れ
たり、車両負荷９の過電流保護用のヒューズ１０が溶断
したりして、三相全波整流器の出力電流が急減する場
合、トランジスタ４はそれに応答してフィールド電流を
削減するべくオフするが、フィールドコイル２にはフラ
イホイルダイオード５にて所定時間還流し続けるため、
及び、電機子巻線１１〜１３が鎖交する磁気回路に蓄積
された磁気エネルギが電機子巻線１１〜１３に誘導電圧
として発生するために、大きなパルス電圧（以下、Ｇパ
ルス電圧という）がＭＯＳトランジスタ３１〜３６のチ
ャンネル又は寄生ダイオードを通じて車両負荷９に印加
されてしまう。

【０００６】このため、従来では、重要な車両負荷には
それぞれサージ対策すなわちＧパルス電圧阻止対策を施
さねばならないという問題があった本発明は、上記事情に鑑みなされたものであり、発電電
流急減時に発電機側で発生するＧパルス電圧がバッテリ
側へ送出されるのを阻止可能な整流器を備えた充電装置
を提供することを、その目的としている。

【０００７】

【０００８】

【０００９】

【００１０】

【課題を解決するための手段】本発明の充電装置の第１
の構成は、ＮチャンネルＭＯＳトランジスタからなるハ
イサイドスイッチ及びローサイドスイッチを直列接続し
てなる相インバータ回路を必要数並列接続してなり、一
対の直流出力端がバッテリ及び負荷の両端に個別に接続
され、前記両スイッチの接続点が交流発電機の電機子巻
線の各相出力端に個別に接続される整流器と、前記各ス
イッチのゲート電位を制御して前記各スイッチを断続す
る制御部とを備える充電装置において、前記ハイサイド
スイッチのゲート電極直下のＰ型領域からなる基板領域
は前記バッテリの低位端に接続されることを特徴として
いる。

【００１１】本発明の第２の構成は、上記第１の構成に
おいて更に、前記制御部が、前記交流発電機の各相出力
端の相電圧を検出するとともに、前記各相電圧のいずれ
かが所定電圧値を超える場合に少なくとも前記ハイサイ
ドスイッチ群を遮断するサージ電圧遮断モードを備える
ものであることを特徴としている。本発明の第３の構成
は、上記第２の構成において更に、前記制御部が、前記
サージ電圧遮断モードを所定時間持続するものであるこ
とを特徴としている。

【００１２】本発明の第４の構成は、上記第２の構成に
おいて更に、前記制御部が、前記各相電圧のいずれかが
所定電圧値を超える間、前記サージ電圧遮断モードを持
続するものであることを特徴としている。本発明の第５
の構成は、上記第２の構成において更に、前記制御部
が、前記各ハイサイドスイッチの内、接続点側の主電極
をなすＮ型電機子巻線側領域に印加される前記相電圧が
前記バッテリの電圧より高い前記ハイサイドスイッチを
オンするものであることを特徴としている。

【００１３】本発明の第６の構成は、上記第２の構成に
おいて更に、前記制御部が、前記各ローサイドスイッチ
の内、接続点側の主電極をなすＮ型電機子巻線側領域に
印加される前記相電圧が前記バッテリの電圧より低い前
記ローサイドスイッチをオンするものであることを特徴
としている。本発明の第７の構成は、上記第２の構成に
おいて更に、前記ハイサイドスイッチの前記バッテリ側
の主電極をなすＮ型バッテリ側領域と前記基板領域との
間の第１寄生ダイオードが、前記バッテリの最大定格電
圧値を超える耐圧を有することを特徴としている。

【００１４】本発明の第８の構成は、上記第２の構成に
おいて更に、前記ハイサイドスイッチの接続点側の主電
極をなすＮ型電機子巻線側領域と前記基板領域との間の
第２寄生ダイオードは、最大発電電圧を超える所定のＧ
パルス電圧値を超える耐圧を有することを特徴としてい
る。本発明の第９の構成は、上記第２の構成において更
に、前記ローサイドスイッチの接続点側の主電極をなす
Ｎ型電機子巻線側領域と前記基板領域との間の第３寄生
ダイオードは、最大発電電圧を超える所定のＧパルス電
圧値を超える耐圧を有することを特徴としている。

【００１５】本発明の第１０の構成は、上記第７の構成
において更に、前記ハイサイドスイッチをなす前記ＭＯ
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ^-型耐圧層を有し、前記Ｎ^-型耐圧層は前記第１寄生
ダイオード側に形成されることを特徴としている。本発
明の第１１の構成は、上記第８の構成において更に、前
記ハイサイドスイッチをなす前記ＭＯＳトランジスタの
主電極をなす両Ｎ型領域の内の一方がＮ^-型耐圧層を有
し、前記Ｎ^-型耐圧層は前記第２寄生ダイオード側に形
成されることを特徴としている。

【００１６】本発明の第１２の構成は、上記第９の構成
において更に、前記ローサイドスイッチをなす前記ＭＯ
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ^-型耐圧層を有し、前記Ｎ^-型耐圧層は前記第３寄生
ダイオード側に形成されることを特徴としている。本発
明の第１３の構成は、上記第２の構成において更に、同
一相の前記相インバータ回路をなす前記ハイサイドスイ
ッチ及びローサイドスイッチはＮ型領域を基板とする同
一チップに集積され、このＮ型基板領域は前記交流発電
機の相出力端に接続されることを特徴としている。

【００１７】本発明の第１４の構成は、上記第２の構成
において更に、前記制御部が、前記サージ電圧遮断モー
ド実施時に、前記全ハイサイドスイッチをオフするとと
もに、前記ローサイドスイッチをオンするものであるこ
とを特徴としている。

【００１８】

【００１９】

【００２０】

【００２１】

【作用及び発明の効果】本発明の第１の構成によれば、
ハイサイドスイッチのゲート電極直下のＰ型領域からな
る基板領域がバッテリの低位端に接続されるので、ハイ
サイドスイッチの接続点側の主電極をなすＮ型電機子巻
線側領域と基板領域（ゲート電極直下の半導体領域）と
の間のＰＮ接合により形成される第２寄生ダイオード
が、電機子巻線で発生したＧパルス電圧が後述する第１
寄生ダイオードを通じて負荷に印加されるのを阻止する
ので、Ｇパルス電圧から各負荷を保護する対策を取る必
要が無い。なお、上記第１寄生ダイオードは、ハイサイ
ドスイッチのバッテリ側の主電極をなすＮ型バッテリ側
領域と基板領域（ゲート電極直下の半導体領域）との間
のＰＮ接合により形成される寄生ダイオードをいう。

【００２２】本発明の第２の構成によれば、上記第１の
構成において更に、交流発電機の各相出力端の相電圧の
いずれかが所定電圧値を超える場合に少なくともハイサ
イドスイッチ群を遮断するので、上記Ｇパルス電圧がオ
ン動作中のハイサイドスイッチに形成されたチャンネル
領域を通じて負荷に印加されるのを阻止するので、Ｇパ
ルス電圧から各負荷を保護する対策を取る必要が無い。

【００２３】本発明の第３の構成によれば、上記第２の
構成において更に、ハイサイドスイッチ群はサージ電圧
検出時点からサージ電圧が減少するのに充分な所定時
間、遮断されるので、ハイサイドスイッチのオン再開時
に残留するサージ電圧が負荷に印加されることがない。
本発明の第４の構成によれば、上記第２の構成において
更に、交流発電機の各相出力端の各相電圧のいずれかが
所定電圧値を超える間、ハイサイドスイッチ群をオフす
るので、Ｇパルス電圧持続時間にかかわらず確実にＧパ
ルス電圧を阻止することができる。

【００２４】本発明の第５構成によれば、上記第２の構
成において更に、Ｎ型電機子巻線側領域に印加される相
電圧がバッテリ電圧より高い状態のハイサイドスイッチ
をオンし、そうでない場合にオフするので、バッテリか
ら電機子巻線への電流逆流が生じない。本発明の第６の
構成は、上記第２の構成において更に、Ｎ型電機子巻線
側領域に印加される相電圧がバッテリ電圧より低いロー
サイドスイッチをオンし、そうでない場合にオフするの
で、バッテリから電機子巻線への電流逆流が生じない。

【００２５】本発明の第７の構成は、上記第２の構成に
おいて更に、ハイサイドスイッチのＮ型バッテリ側領域
と基板領域との間の第１寄生ダイオードが、バッテリの
最大定格電圧値を超える耐圧を有することを特徴として
いるので、発電電圧が０Ｖの場合でも、バッテリ電圧に
よりこの第１寄生ダイオードが降伏することがない。本
発明の第８の構成によれば、上記第２の構成において更
に、ハイサイドスイッチのＮ型電機子巻線側領域と基板
領域との間の第２寄生ダイオードが、所定のＧパルス電
圧値を超える耐圧を有するので、このＧパルス電圧値ま
でのサージ電圧が負荷に印加されるのを阻止することが
できる。

【００２６】本発明の第９の構成によれば、上記第２の
構成において更に、ローサイドスイッチのＮ型電機子巻
線側領域と基板領域との間の第３寄生ダイオードが、所
定のＧパルス電圧値を超える耐圧を有するので、このＧ
パルス電圧値までのサージ電圧が負荷に印加されるのを
阻止することができる。本発明の第１０の構成によれ
ば、上記第７の構成において更に、ハイサイドスイッチ
のＮ^-型耐圧層が第１寄生ダイオード側に形成されるの
で、第１寄生ダイオードの耐圧力を増強することができ
る。

【００２７】本発明の第１１の構成によれば、上記第８
の構成において更に、ハイサイドスイッチのＮ^-型耐圧
層が第２寄生ダイオード側に形成されるので、Ｇパルス
電圧に耐えねばならない第２寄生ダイオードの耐圧を増
強することができる。本発明の第１２の構成によれば、
上記第９の構成において更に、ローサイドスイッチのＮ
^-型耐圧層が第３寄生ダイオード側に形成されるので、
Ｇパルス電圧に耐えねばならない第３寄生ダイオードの
耐圧力を増強することができる。

【００２８】本発明の第１３の構成によれば、上記第２
の構成において更に、同一相の相インバータ回路をなす
一対のハイサイドスイッチ及びローサイドスイッチが同
一チップに集積されるので、構造及び配線が簡単とな
り、小型化を実現することができる。本発明の第１４の
構成によれば、上記第２の構成において更に、サージ電
圧遮断モード実施時に全ハイサイドスイッチをオフし、
ローサイドスイッチをオンする。このようにすれば、各
相の電機子巻線が各ローサイドスイッチのオン抵抗を通
じて短絡されることになり、バッテリのＢ電圧を昇圧す
ることなくサージ電力を消費することができ、Ｇパルス
電圧の増加を防止することができる。

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】なお、本発明の上記した第１〜第１４の構
成によれば、界磁電流をスイッチングトランジスタで通
常制御する場合において、この界磁電流制御用のスイッ
チングトランジスタ又はその励磁電流制御回路系に異常
が生じて界磁電流制御が不調となった場合でも、三相全
波整流器のＭＯＳトランジスタを制御することにより良
好にバッテリ電圧を制御することができ、バッテリの過
充電を阻止することができる。

【００３５】

【実施例】

（実施例１）以下、車両用交流発電機に用いた本発明の
充電装置の一実施例を図１を参照して説明する。１は車
両用三相交流発電機であって、その電機子巻線１１〜１
３の出力端（各相出力端）は三相全波整流器３の各交流
入力端（後述する接続点）４１〜４３に接続され、三相
全波整流器３の一対の直流出力端はバッテリ７の両端に
接続されている。また、バッテリ７の両端にはフューズ
１０を介して負荷９が接続されている。

【００３６】２は一端がバッテリ７の高位端に接続され
るフィールドコイルで、その他端はエミッタ接地のフィ
ールド電流制御トランジスタのコレクタに接続されてい
る。５はフライホイルダイオード、６はコントローラで
あり、コントローラ６はバッテリ７の高位端子電圧（Ｂ
電圧）の高低に応じてトランジスタ４を断続制御してフ
ィールド電流を制御し、それにより電機子巻線１１〜１
３の発電電圧を制御している。また、コントローラ６
は、三相全波整流器３の各トランジスタ３１〜３６を断
続制御して、発電電圧を全波整流する。

【００３７】次に、三相全波整流器３について説明す
る。この三相全波整流器３は、ＳｉもしくはＳｉに比べ
高耐圧なＳｉＣを用いた電力用のＮＭＯＳトランジスタ
からなるハイサイドスイッチ３１〜３３及びローサイド
スイッチ３４〜３６を個別に直列接続してなる３組の相
インバータ回路３７〜３９を並列接続してなり、一対の
直流出力端がバッテリ７の高位端及び低位端に個別に接
続され、各相インバータ回路３７〜３９の各スイッチ３
１〜３６の各接続点すなわち交流入力端４１〜４３が交
流発電機１の電機子巻線１１〜１３の各相出力端に個別
に接続される構成となっている。

【００３８】また、ローサイドスイッチ３４〜３６のバ
ッテリ低位端子Ｅ側の主電極（ドレイン電極Ｄとして表
示）をゲート電極直下のＰ型基板領域（Ｐ型基板でもＰ
型ウエル領域でもよい）に接続してこの基板領域に電位
付与し、更に、ハイサイドスイッチ３１〜３３のゲート
電極直下のＰ型基板領域をバッテリ低位端子Ｅに接続し
て電位付与している。

【００３９】したがって、この実施例では、ハイサイド
スイッチ３１〜３３のバッテリ７側の主電極（ソース電
極Ｓとして表示）と上記Ｐ型基板領域との間の接合から
なる第１寄生ダイオードＤ１、ハイサイドスイッチ３１
〜３３のステータコイル１１〜１３側の主電極（ドレイ
ン電極Ｄとして表示）と上記Ｐ型基板領域との間の接合
からなる第１寄生ダイオードＤ２、及び、ローサイドス
イッチ３４〜３６のステータコイル１１〜１３側の主電
極（ソース電極Ｓとして表示）と上記Ｐ型基板領域との
間の接合からなる第３寄生ダイオードＤ３が、寄生的に
形成されることになる。

【００４０】ここで、第１寄生ダイオードＤ１は、バッ
テリの最大定格電圧値を超える耐圧を有し、たとえ、接
続点４１の電位が０Ｖ（接地電位）又はそれよりＰＮ接
合の順方向電圧降下分低い電位であっても降伏しないよ
うになっている。また、第２寄生ダイオードＤ２及び第
３寄生ダイオードＤ３は、最大発電電圧を超える所定の
Ｇパルス電圧値を超える耐圧を有する。この所定のＧパ
ルス電圧値とは、所定の励磁電流（フィールド電流）通
電時かつ所定回転時において整流器３の出力電流が所定
電流値から所定の時間において０になる場合に接続点４
１〜４３に誘導されるサージ電圧値であって、例えばこ
こでは３００Ｖ、バッテリ７の最大電圧を１４Ｖとして
いる。

【００４１】更に、接続点４１にＧパルス電圧が印加さ
れた場合の接続点４１〜４３側のＮ型領域とゲート電極
との間のトランジスタ３１〜３６のゲート絶縁膜の耐圧
も確保され、ハイサイドスイッチ３１〜３３のバッテリ
側のＮ型領域とゲート電極との間のトランジスタ３１〜
３６のゲート絶縁膜の耐圧も確保されている。これらの
各部耐圧確保は、周知のようにトランジスタ３１〜３６
の各部不純物濃度やゲート酸化膜厚を選定することによ
り実現される。

【００４２】特にこの実施例では、第２寄生ダイオード
Ｄ２及び第３寄生ダイオードＤ３の耐圧向上のために、
トランジスタ３１〜３６をＤＭＯＳ構造（図５参照）又
は縦型パワーＭＯＳ構造（図６参照）とし、それらのＮ
^-型型耐圧層をこれら第２寄生ダイオードＤ２及び第３
寄生ダイオードＤ３に配して、Ｇパルス電圧に対する第
２寄生ダイオードＤ２及び第３寄生ダイオードＤ３の耐
圧及び接続点４１〜４３側のＮ型領域とゲート電極との
間の耐圧確保を容易化している。この場合、同一相のイ
ンバータ回路をなすハイサイドスイッチ及びローサイド
スイッチは基板が同一電位となるので、ワンチップ構成
を採用することができ、合計３個のチップで整流器を構
成することができる。

【００４３】コントローラ（本発明でいう制御部）６
は、マイコンを内蔵しており、Ｂ電圧が所定レベルとな
るように励磁電流を制御するとともに、三相全波整流の
ために各相出力端の発電電圧に位相及び大きさに基づい
て各スイッチ３１〜３６を断続制御する。以下、この実
施例における各スイッチ３１〜３６の断続制御方式を実
行するコントローラ６の制御動作を更に具体的に説明す
る。

【００４４】まず、接続点（各相出力端）４１〜４３の
電位（各相電圧）Ｖ１〜Ｖ３が検出され、各相電圧Ｖ１
〜Ｖ３がバッテリ電圧及び接地電位と比較されてバッテ
リ電圧（Ｂ電圧）より高い相電圧が印加させるハイサイ
ドスイッチと、他の相インバータ回路のローサイドスイ
ッチがオンされる。このようにすれば三相全波整流が実
施できる。

【００４５】もしくは、各相電圧Ｖ１〜Ｖ３がバッテリ
電圧及び接地電位と比較されて、各相電圧Ｖ１〜Ｖ３が
バッテリ電圧及び接地バッテリ電圧（Ｂ電圧）より高
く、かつ、最も高い相電圧が印加されるハイサイドスイ
ッチと、接地電位Ｅより低い相電圧が印加されるローサ
イドスイッチがオンされる。このようにすれば、異なる
ハイサイドスイッチが同時にオンして短絡電流が流れた
り、異なるローサイドスイッチが同時にオンして短絡電
流が流れたりすることがない。

【００４６】また、本実施例では、各相電圧Ｖ１〜Ｖ３
のいずれかが所定のＧパルス電圧値を超える場合にハイ
サイドスイッチ３１〜３３を遮断するので、負荷７への
電流の急減（例えばフューズ１０のオフ）やバッテリ接
続端子Ｂが外れたりして整流器３の出力電流が急減した
場合に発生するサージ電圧はハイサイドスイッチ３１〜
３３のチャンネル消滅及び第２寄生ダイオードＤ２によ
って完全に阻止されるので、負荷９にＧパルス電圧が印
加されることがない。なお、このサージ電圧遮断モード
は所定時間持続したり、あるいは、各相電圧のいずれか
が所定電圧値を超える間、持続したりすることができ
る。

【００４７】更に、全ハイサイドスイッチ３１〜３３を
オフする上記サージ電圧遮断モード実施時に、全ローサ
イドスイッチ３４〜３６をオンすることができる。この
ようにすれば、各相の電機子巻線１１〜１３は各ローサ
イドスイッチ３４〜３６のオン抵抗を通じて短絡される
ことになり、バッテリのＢ電圧を昇圧することなくサー
ジ電力を消費することができ、Ｇパルス電圧の増加を防
止することができる。

【００４８】上記したコントローラ６の制御動作は内蔵
マイコンにて入力電圧Ｖ１〜Ｖ３及びＢ電圧相互あるい
は所定しきい値に対する大小を判定し、この判定結果に
基づいて行えばよく、通常のソフトウェア制御法により
実施できる。図２にそのフローチャートの一例を示す。
すなわち、ステップ１００にて入力相電圧Ｖ１〜Ｖ３及
びバッテリ電圧ＶＢを入力し、次に入力相電圧Ｖ１〜Ｖ
３のどれかが所定のＧパルス電圧値Ｖｇより大きいかど
うかを判定し（１０２）、以下であればステップ１０４
において通常のスイッチ３４〜３６の順次開閉制御によ
る三相全波整流を実施し、超過していればステップ１０
６にてハイサイドスイッチ３１〜３３をオフし、ローサ
イドスイッチ３４〜３６をオンしてサージ電圧を低減す
るとともに、サージ電圧が負荷９に印加されるのを阻止
する。（変形態様）上記実施例では、Ｇパルス電圧が発生したことを相電圧
Ｖ１〜Ｖ３を所定のＧパルス電圧値と比較して判定した
が、バッテリ電圧ＶＢを所定のＧパルス電圧値と比較し
て判定してもよいことは当然であり、この場合には、バ
ッテリ電圧ＶＢを介して相電圧Ｖ１〜Ｖ３と所定のＧパ
ルス電圧値と比較するものであり、本発明の請求項２以
降に包含されることは当然である。（変形態様）次に、上記したステップ１０２、１０６の動作をハード
ウェアで構成した回路例を図３を参照して説明する。た
だし、図３は電機子巻線１１の相電圧（Ｘ相）のみを示
す。

【００４９】相電圧Ｖ１は分圧回路５８で分圧されてコ
ンパレータ５１の＋入力端及びコンパレータ５２の−入
力端に入力され、バッテリ電圧ＶＢは分圧回路５８で分
圧されてコンパレータ５１の−入力端に入力され、コン
パレータ５２の＋入力端は接地される。この結果、コン
パレータ５１は相電圧Ｖ１がバッテリ電圧ＶＢより大き
い場合にアンド回路５４にハイレベルを出力し、コンパ
レータ５２は相電圧Ｖ１が０Ｖ未満の場合にローサイド
スイッチ３４をオンする。

【００５０】一方、バッテリ電圧ＶＢは分圧回路５８で
分圧されたコンパレータ５３の＋入力端に入力され、そ
の−入力端には所定のしきい値電圧（上記所定のＧパル
ス電圧値に対応）Ｖｔｈが入力される。この結果、コン
パレータ５３はバッテリ電圧ＶＢの分圧が所定のＧパル
ス電圧値Ｖｔｈより大きい場合に（サージ電圧が発生し
た場合に）、ハイレベル電位をエミッタ接地トランジス
タ５６に出力し、トランジスタ５６はオンしてコンデン
サＣを放電する。

【００５１】トランジスタ５６のコレクタ電圧はアンド
回路５４に入力され、このため、アンド回路５４は、上
記サージ電圧の発生中は、ローレベル電位を昇圧回路５
５に出力する。昇圧回路５５は例えばスイッチングキャ
パシタ回路などからなり、バッテリ電圧をハイサイドス
イッチ３１をオンできるレベルまでブーストアップする
回路であるが、アンド回路５４からローレベル電位が入
力するとローレベルをハイサイドスイッチ３１に出力
し、これによりハイサイドスイッチ３１はオフする。

【００５２】サージ電圧の消滅により、コンパレータ５
３がローレベルを出力すると、トランジスタ５６がオフ
し、コンデンサＣの充電が開始され、そのＣＲ時定数で
決まる所定時間後、アンド回路５４はコンパレータ５１
により開閉可能となる。このようにすれば、交流電圧で
ある各相電圧の瞬時値が所定電圧値Ｖｔｈ以下となる位
相期間になっても所定時間（少なくとも１周期）はハイ
サイドスイッチ３１の遮断が継続されるので、他のハイ
サイドスイッチ３２又は３３に印加される相電圧が所定
電圧値Ｖｔｈを超える場合に、ハイサイドスイッチ３１
を遮断することができる。（変形態様）次に、上記したステップ１０２、１０６の
動作をハードウエアで構成した他の回路例を図４を参照
して説明する。

【００５３】この実施例は、図３のコンパレータ５３、
トランジスタ５６、積分回路５９を、オペアンプ５３と
ダイオ−ドＤｉとコンデンサＣとからなるピーク値ホー
ルド回路と、このピーク値ホールド回路の出力電圧をし
きい値電圧（所定のＧパルス電圧値）と比較するコンパ
レータ６０とに置換したものである。この動作を説明す
ると、相電圧Ｖ１の分圧はピーク値ホールド回路で保持
しつつコンパレータ６０の−入力端に入力される。その
結果、相電圧Ｖ１の瞬時最大値（ピーク値）が所定のし
きい値電圧（上記所定のＧパルス電圧値に対応）Ｖｔｈ
１を超える場合に（サージ電圧が発生した場合に）、コ
ンパレータ６０はアンド回路５４をオフし、これにより
ハイサイドスイッチ５１が遮断される。

【００５４】尚ここで、コンパレータ６１とトランジス
タ６２とからなるリセット回路は、バッテリ電圧ＶＢが
分圧回路５８で分圧されてコンパレータ６１の−入力端
に入力され、その＋入力端には所定のしきい値電圧（リ
セット発生）Ｖｔｈ２が入力される。この結果、コンパ
レータ６１はバッテリ電圧ＶＢの分圧が所定のリセット
電圧Ｖｔｈ２より小さくなる場合に、ハイレベルをエミ
ッタ接地トランジスタ６２に出力しトランジスタ６２は
オンしてコンデンサＣを放電し、ピークホールド回路に
リセット動作を与える。

【００５５】これにより、図３の回路と同様の効果を奏
することができる。（変形態様）Ｘ相インバータ回路３７を構成するハイサ
イドスイッチ３１及びローサイドスイッチ３４を同一チ
ップに集積したＤＭＯＳ集積回路の一例を図５に示し、
縦型ＭＯＳ集積回路の一例を図５に示す。

【００５６】図５において、Ｎ⁺型基板１０６上にＮ型
耐圧層１０５がエピタキシャル成長により形成され、Ｎ
型耐圧層１０５の表面部にＰ型ウエル領域１０３が形成
され、更にＰ型ウエル領域１０３の表面部にＮ⁺型領域
１０４が形成されている。そして、ゲ−ト絶縁膜１０９
が形成され、その上にドープドポリシリコンからなるゲ
−ト電極１１０を形成されている。

【００５７】したがってこの実施例では、図５中、左側
に配設されるハイサイドスイッチ３１の第１寄生ダイオ
−ドＤ１はＮ⁺型領域１０４とＰ型ウエル領域１０３と
の間のＰＮ接合からなり、第２寄生ダイオ−ドＤ２はＮ
⁺基板１０６とＰ型ウエル領域１０３との間のＰＮ接合
からなり、図５中、右側に配設されるローサイドスイッ
チ３４の第３寄生ダイオ−ドＤ３はＮ⁺基板１０６とＰ
型ウエル領域１０３との間のＰＮ接合からなる。

【００５８】すなわち、この実施例では、ハイサイドス
イッチ３１とローサイドスイッチ３４とを同一チップに
集積できる他、大きなサージ耐圧（Ｇパルス耐圧）が必
要な第２、第３寄生ダイオ−ドＤ２、Ｄ３が低濃度Ｎ型
エピタキシャル耐圧層１０５を有するので、大きなサー
ジ耐圧を確保することができるという優れた特徴があ
る。

【００５９】図６は図５のＤＭＯＳ構造を縦型ＭＯＳ構
造としたもので、図５と同じ作用効果を奏することがで
きる。更に、図５、図６の構造によれば配線も簡単とな
る。

【００６０】

【００６１】

【００６２】

【００６３】

【００６４】

【００６５】

【００６６】

【００６７】

【００６８】

【００６９】

【００７０】

【００７１】

【００７２】

【００７３】

【００７４】

【００７５】

【００７６】

【図面の簡単な説明】

【図１】本発明の充電装置の一実施例を示す回路図であ
る。

【図２】図１のコントローラ６の動作を示すフロ−チャ
−トである。

【図３】図１のコントローラ６をハードウエアで構成し
た一例を示す回路図である。

【図４】図１のコントローラ６をハードウエアで構成し
た一例を示す回路図である。

【図５】図１の相インバータ回路３７の一例を示す断面
図である。

【図６】（ａ）は図１の相インバータ回路３７の一例を
示す断面図であり、（ｂ）はその平面図である。

【図７】従来のＭＯＳトランジスタ型三相全波整流器及
び本発明の充電装置の他の実施例を示す回路図である。

【符号の説明】

１は三相交流電動機、３は整流器、６はコントローラ
（制御器）、７はバッテリ、９は負荷、１１〜１３は電
機子巻線、３１〜３３はＭＯＳトランジスタからなるハ
イサイドスイッチ、３４〜３６はＭＯＳトランジスタか
らなるローサイドスイッチ、３７〜３９は相インバータ
回路、４１〜４３は相インバータ回路３７〜３９の接続
点（整流器３の交流入力端）、１０３はＰ型領域（基板
領域）、Ｄ１は第１寄生ダイオ−ド、Ｄ２は第２寄生ダ
イオ−ド、Ｄ３は第３寄生ダイオ−ド、１０６はハイサ
イドスイッチ３１及びローサイドスイッチ３４のＮ型電
機子巻線側領域、１０５はＮ- 型耐圧層。

Claims

(57)【特許請求の範囲】

【請求項１】ＮチャンネルＭＯＳトランジスタからな
るハイサイドスイッチ及びローサイドスイッチを直列接
続してなる相インバータ回路を必要数並列接続してな
り、一対の直流出力端がバッテリ及び負荷の両端に接続
され、前記両スイッチの接続点が交流発電機の電機子巻
線の各相出力端に個別に接続される整流器と、前記各ス
イッチのゲート電位を制御して前記各スイッチを断続す
る制御部とを備える充電装置において、前記ハイサイドスイッチのゲート電極直下のＰ型領域か
らなる基板領域は前記バッテリの低位端に接続されるこ
とを特徴とする充電装置。
【請求項２】前記制御部は、前記交流発電機の各相出力
端の相電圧を検出するとともに、前記各相電圧のいずれ
かが所定電圧値を超える場合に少なくとも前記ハイサイ
ドスイッチ群を遮断するサージ電圧遮断モードを備える
ものである請求項１記載の充電装置。
【請求項３】前記制御部は、前記サージ電圧遮断モード
を所定時間持続するものである請求項２記載の充電装
置。
【請求項４】前記制御部は、前記各相電圧のいずれかが
所定電圧値を超える間、前記サージ電圧遮断モードを持
続するものである請求項２記載の充電装置。
【請求項５】前記制御部は、前記各ハイサイドスイッチ
の内、接続点側の主電極をなすＮ型電機子巻線側領域に
印加される前記相電圧が前記バッテリの電圧より高い前
記ハイサイドスイッチをオンするものである請求項２記
載の充電装置。
【請求項６】前記制御部は、前記各ローサイドスイッチ
の内、接続点側の主電極をなすＮ型電機子巻線側領域に
印加される前記相電圧が前記バッテリの電圧より低い前
記ローサイドスイッチをオンするものである請求項２記
載の充電装置。
【請求項７】前記ハイサイドスイッチの前記バッテリ側
の主電極をなすＮ型バッテリ側領域と前記基板領域との
間の第１寄生ダイオードは、前記バッテリの最大定格電
圧値を超える耐圧を有する請求項２記載の充電装置。
【請求項８】前記ハイサイドスイッチの接続点側の主電
極をなすＮ型電機子巻線側領域と前記基板領域との間の
第２寄生ダイオードは、最大発電電圧を超える所定のＧ
パルス電圧値を超える耐圧を有する請求項２記載の充電
装置。
【請求項９】前記ローサイドスイッチの接続点側の主電
極をなすＮ型電機子巻線側領域と前記基板領域との間の
第３寄生ダイオードは、最大発電電圧を超える所定のＧ
パルス電圧値を超える耐圧を有する請求項２記載の充電
装置。
【請求項１０】前記ハイサイドスイッチをなす前記ＭＯ
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ- 型耐圧層を有し、前記Ｎ- 型耐圧層は前記第１寄生
ダイオード側に形成される請求項７記載の充電装置。
【請求項１１】前記ハイサイドスイッチをなす前記ＭＯ
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ- 型耐圧層を有し、前記Ｎ- 型耐圧層は前記第２寄生
ダイオード側に形成される請求項８記載の充電装置。
【請求項１２】前記ローサイドスイッチをなす前記ＭＯ
Ｓトランジスタの主電極をなす両Ｎ型領域の内の一方が
Ｎ- 型耐圧層を有し、前記Ｎ- 型耐圧層は前記第３ダイ
オード側に形成される請求項９記載の充電装置。
【請求項１３】同一相の前記相インバータ回路をなす前
記ハイサイドスイッチ及びローサイドスイッチはＮ型領
域を基板とする同一チップに集積され、このＮ型基板領
域は前記交流発電機の相出力端に接続される請求項２記
載の充電装置。
【請求項１４】前記制御部は、前記サージ電圧遮断モー
ド実施時に、前記全ハイサイドスイッチをオフするとと
もに、前記ローサイドスイッチをオンするものである請
求項２記載の充電装置。