JP3326521B2 - 静電容量式検出装置 - Google Patents
静電容量式検出装置Info
- Publication number
- JP3326521B2 JP3326521B2 JP20005998A JP20005998A JP3326521B2 JP 3326521 B2 JP3326521 B2 JP 3326521B2 JP 20005998 A JP20005998 A JP 20005998A JP 20005998 A JP20005998 A JP 20005998A JP 3326521 B2 JP3326521 B2 JP 3326521B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- sensor
- input terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measuring Fluid Pressure (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【０００１】この発明は、外力、圧力、加速度等を検出
する静電容量式ＰＷＭ出力センサを用いた静電容量式検
出装置に関する。
する静電容量式ＰＷＭ出力センサを用いた静電容量式検
出装置に関する。
【０００２】
【従来の技術】従来のこの種の静電容量式検出装置は図
８に示すように、矩形波発生器６と静電容量式ＰＷＭ出
力センサ８とＰＷＭパルス復調器１０で構成される。静
電容量式ＰＷＭ出力センサ（以下センサと言う）８には
例えばデューティ比５０％の矩形波の駆動信号Ｓ０が印
加される。駆動信号Ｓ０は抵抗器Ｒ１とコンデンサＣ１
より成る第１の時定数回路及び抵抗器Ｒ２とコンデンサ
Ｃ２より成る第２の時定数回路を介してＡＮＤ回路７の
二つの入力端子にそれぞれ与えられる。
８に示すように、矩形波発生器６と静電容量式ＰＷＭ出
力センサ８とＰＷＭパルス復調器１０で構成される。静
電容量式ＰＷＭ出力センサ（以下センサと言う）８には
例えばデューティ比５０％の矩形波の駆動信号Ｓ０が印
加される。駆動信号Ｓ０は抵抗器Ｒ１とコンデンサＣ１
より成る第１の時定数回路及び抵抗器Ｒ２とコンデンサ
Ｃ２より成る第２の時定数回路を介してＡＮＤ回路７の
二つの入力端子にそれぞれ与えられる。
【０００３】Ｒ１、Ｃ１の時定数τ１とＲ２、Ｃ２の時
定数τ２とは、例えば標準圧力のとき、τ１＝τ２に設
定されており、これら時定数回路の出力Ｓ１、Ｓ２は例
えば図９Ａに示すような歪んだ波形となる。時定数τ
１，τ２を調整することにより、ＡＮＤ回路７の出力に
は図９Ｂのように、例えばデェーティ比５０％の波形が
得られる。
定数τ２とは、例えば標準圧力のとき、τ１＝τ２に設
定されており、これら時定数回路の出力Ｓ１、Ｓ２は例
えば図９Ａに示すような歪んだ波形となる。時定数τ
１，τ２を調整することにより、ＡＮＤ回路７の出力に
は図９Ｂのように、例えばデェーティ比５０％の波形が
得られる。
【０００４】コンデンサＣ１，Ｃ２の容量は圧力等によ
って差動的に変化する。例えば圧力が標準値から減少す
ると、その変化に応じて、Ｃ１の容量が減少し、Ｃ２の
容量が増加する。その結果、時定数τ１は減少し、τ２
は増加し、センサ出力Ｓ３のデューティ比は５０％より
減少する。また、圧力が標準値から増加すると、逆にデ
ューティ比は５０％より増加する。
って差動的に変化する。例えば圧力が標準値から減少す
ると、その変化に応じて、Ｃ１の容量が減少し、Ｃ２の
容量が増加する。その結果、時定数τ１は減少し、τ２
は増加し、センサ出力Ｓ３のデューティ比は５０％より
減少する。また、圧力が標準値から増加すると、逆にデ
ューティ比は５０％より増加する。
【０００５】次にＰＷＭパルス復調器１０について説明
する。入力端子１１よりの入力ＰＷＭパルスＳ３は排他
的論理和回路より成る振幅可変回路２１の一方の入力端
へ供給され、他方の入力端は接地される。振幅可変回路
２１の出力は平滑フィルタ２２で平滑され、その平滑出
力は比較増幅器２３の非反転入力端へ供給される。基準
電源２４の基準電圧Ｅr がバイアスバランス回路２５を
通じて比較増幅器２３の反転入力端へ印可される。
する。入力端子１１よりの入力ＰＷＭパルスＳ３は排他
的論理和回路より成る振幅可変回路２１の一方の入力端
へ供給され、他方の入力端は接地される。振幅可変回路
２１の出力は平滑フィルタ２２で平滑され、その平滑出
力は比較増幅器２３の非反転入力端へ供給される。基準
電源２４の基準電圧Ｅr がバイアスバランス回路２５を
通じて比較増幅器２３の反転入力端へ印可される。
【０００６】比較増幅器２３の出力は出力端子１５へ供
給されると共に、差動増幅器２６の反転入力端へ供給さ
れる。差動増幅器２６の非反転入力端に出力基準電圧Ｅ
roが印加される。この差動増幅器２６の反転入力端と直
列に、コンデンサ２８と抵抗素子２９の並列回路が挿入
され、また差動増幅器２６の反転入力端と出力端の間に
抵抗素子３１が接続される。差動増幅器２６、コンデン
サ２８、抵抗素子２９，３１より成る帰還増幅器３３は
高域通過フィルタ（比較増幅器２３と組み合わせた閉ル
ープで低域通過フィルタとなる）としても動作してい
る。差動増幅器２６の出力端は振幅可変回路２１の排他
的論理和回路の動作電源端子に接続されて帰還電圧ＶF
が印加される。
給されると共に、差動増幅器２６の反転入力端へ供給さ
れる。差動増幅器２６の非反転入力端に出力基準電圧Ｅ
roが印加される。この差動増幅器２６の反転入力端と直
列に、コンデンサ２８と抵抗素子２９の並列回路が挿入
され、また差動増幅器２６の反転入力端と出力端の間に
抵抗素子３１が接続される。差動増幅器２６、コンデン
サ２８、抵抗素子２９，３１より成る帰還増幅器３３は
高域通過フィルタ（比較増幅器２３と組み合わせた閉ル
ープで低域通過フィルタとなる）としても動作してい
る。差動増幅器２６の出力端は振幅可変回路２１の排他
的論理和回路の動作電源端子に接続されて帰還電圧ＶF
が印加される。
【０００７】従って振幅可変回路２１から出力されるパ
ルスは幅が入力ＰＷＭパルスＳ３の幅と一致し、振幅が
帰還電圧ＶF にほぼ等しくなる。入力端子１１よりの入
力ＰＷＭパルスＳ３のデューティ比が５０％で、出力端
子１５の出力電圧Ｖ0 が出力基準電圧Ｅr0、例えば５Ｖ
になるように基準電圧Ｅ r を調整する。
ルスは幅が入力ＰＷＭパルスＳ３の幅と一致し、振幅が
帰還電圧ＶF にほぼ等しくなる。入力端子１１よりの入
力ＰＷＭパルスＳ３のデューティ比が５０％で、出力端
子１５の出力電圧Ｖ0 が出力基準電圧Ｅr0、例えば５Ｖ
になるように基準電圧Ｅ r を調整する。
【０００８】ＰＷＭパルスＳ３のデューティ比が５０％
を越えると、平滑フィルタ２２の出力レベルが上がりこ
れに応じて比較増幅器２３の出力Ｖ0 が増加し、その増
加分が差動増幅器２６で反転増幅され、帰還電圧ＶF 、
即ち振幅可変回路２１の電源電圧が減少し、従って、振
幅可変回路２１の出力はパルスの振幅が減少し、平滑フ
ィルタ２２の出力電圧が減少し、出力電圧Ｖ0 が減少す
る。つまり負帰還がかかり、比較増幅器２３の利得は著
しく大きいが、出力電圧Ｖ0 は入力ＰＷＭパルスのパル
ス幅に応じて、出力基準電圧Ｅr0より高いレベルで安定
する。
を越えると、平滑フィルタ２２の出力レベルが上がりこ
れに応じて比較増幅器２３の出力Ｖ0 が増加し、その増
加分が差動増幅器２６で反転増幅され、帰還電圧ＶF 、
即ち振幅可変回路２１の電源電圧が減少し、従って、振
幅可変回路２１の出力はパルスの振幅が減少し、平滑フ
ィルタ２２の出力電圧が減少し、出力電圧Ｖ0 が減少す
る。つまり負帰還がかかり、比較増幅器２３の利得は著
しく大きいが、出力電圧Ｖ0 は入力ＰＷＭパルスのパル
ス幅に応じて、出力基準電圧Ｅr0より高いレベルで安定
する。
【０００９】入力ＰＷＭパルスＳ３のデューティ比が５
０％より下ると同様に動作してパルス幅に応じて、出力
基準電圧Ｅr0より低い出力電圧Ｖ0 が得られる。
０％より下ると同様に動作してパルス幅に応じて、出力
基準電圧Ｅr0より低い出力電圧Ｖ0 が得られる。
【００１０】
【発明が解決しようとする課題】従来の回路では、セン
サ８と復調器１０とが独立しており復調器の利得を大き
くした場合、何等かの原因でセンサ８の出力のノイズ及
びドリフトが大きくなると、これらは復調器１０の比較
増幅器２３で増幅され、出力Ｖ0 の安定性が悪くなると
云う問題があった。
サ８と復調器１０とが独立しており復調器の利得を大き
くした場合、何等かの原因でセンサ８の出力のノイズ及
びドリフトが大きくなると、これらは復調器１０の比較
増幅器２３で増幅され、出力Ｖ0 の安定性が悪くなると
云う問題があった。
【００１１】
【課題を解決するための手段】（１） 請求項１の静電
容量式検出装置は、矩形波発生器と、その矩形波発生器
の出力を時定数回路を通して鋸歯状波に変換し、その鋸
歯状波をしきい値回路に入力して、矩形波発生器の出力
の位相を所定時間（τ３）だけ遅らせた矩形波を出力す
る位相変換回路と、矩形波発生器の出力の周波数を第１
フリップフロップ回路により１／２に分周して第１セン
サ駆動信号を発生すると共に位相変換回路の出力の周波
数を第２フリップフロップ回路により１／２に分周し、
第１センサ駆動信号の位相より前記所定時間（τ３）だ
け遅れた分周出力を第２センサ駆動信号として発生する
同期分周回路と、第１センサ駆動信号を第１直列入力抵
抗（Ｒ１）と第１並列センサ容量（Ｃ１）より成る第１
時定数回路を通して排他的論理和回路（ＥＸＯＲと言
う）の一方の入力端子に加え、第２センサ駆動信号を第
２直列入力抵抗（Ｒ２）と第２並列センサ容量（Ｃ２；
Ｃ１と差動的に変化する）より成る第２時定数回路を通
してＥＸＯＲの他方の入力端子に加え、そのＥＸＯＲ出
力よりＰＷＭ（パルス幅変調）信号を得る静電容量式Ｐ
ＷＭ出力センサと、そのＰＷＭ信号を直流に変換して外
部に出力する検波回路と、検波回路の出力を増幅して、
その増幅した信号を位相変換回路内のしきい値回路に帰
還して、そのしきい値を制御する帰還増幅器とを具備す
るものである。 （２） 請求項２の発明は、前記（１）において、矩形
波発生器の出力を時定数回路を通して鋸歯状波に変換
し、その鋸歯状波をしきい値回路に入力して、矩形波発
生器の出力の位相を所定時間（τ４）だけ遅らせた矩形
波を得、その矩形波を同期分周回路の第１フリップフロ
ップ回路に入力する第２の位相変換回路と、帰還増幅器
の出力の極性を反転して、その極性反転した信号を第２
の位相変換回路内のしきい値回路に帰還してそのしきい
値を制御する極性反転回路と、を追加したものである。 （３） 請求項３の発明は、前記（１）または（２）に
おいて、帰還増幅器または極性反転回路の出力が、位相
変換回路または第２の位相変換回路のしきい値回路の電
源入力端子に与えられているものである。 （４） 請求項４の発明は前記（１）または（２）にお
いて、位相変換回路または第２の位相変換回路のしきい
値回路が片方の入力端子を接地した排他的論理和回路、
または両方の入力端子を互いに接続したＡＮＤ回路また
はＯＲ回路より成るものである。 （５） 請求項５の発明は、前記（１），（２）のいず
れかにおいて、同期分周回路のフリップフロップ回路の
一方及び他方の出力端子が第２フリップ回路の一方及び
他方の入力端子にそれぞれ接続されているものである。 （６） 請求項６の発明は、前記（５）において、第
１、第２フリップフロップ回路がＪＫフリップフロップ
回路とされている。 （７） 請求項７の静電容量式検出装置は、矩形波発生
器と、その矩形波発生器の出力を第１直列入力抵抗（Ｒ
１）と第１並列センサ容量（Ｃ１，Ｃ１’）より成る第
１時定数回路を通して、ＡＮＤ回路またはＯＲ回路より
成るゲート回路の一方の入力端子に加え、矩形波発生器
の出力を第２直列入力抵抗（Ｒ２）と第２並列センサ容
量（Ｃ２，Ｃ２’）より成る第２時定数回路を通してゲ
ート回路の他方の入力端子に加え、そのゲート回路の出
力によりＰＷＭ信号を得る静電容量式ＰＷＭ出力センサ
と、ＰＷＭ出力センサの出力を入力して、その入力信号
の振幅を一定にして出力する振幅固定回路と、その振幅
固定回路の出力を直流に変換して外部に出力する検波回
路と、検波回路の出力を増幅して、その増幅した信号を
ＰＷＭ出力センサの前記ゲート回路の電源入力端子に帰
還して、そのゲート回路のしきい値を制御する帰還増幅
器とを具備するものである。 （８） 請求項８の静電容量式検出装置は、矩形波発生
器と、その矩形波発生器の出力の振幅を可変する振幅可
変回路と、その振幅可変回路の出力を第１直列入力抵抗
（Ｒ１）と第１並列センサ容量（Ｃ１，Ｃ１’）より成
る第１時定数回路を通して、ＡＮＤ回路またはＯＲ回路
より成るゲート回路の一方の入力端子に加え、振幅可変
回路の出力を第２直列入力抵抗（Ｒ２）と第２並列セン
サ容量（Ｃ２，Ｃ２’）より成る第２時定数回路を通し
てゲート回路の他方の入力端子に加え、そのゲート回路
の出力よりＰＷＭ信号を得る静電容量式ＰＷＭ出力セン
サと、そのＰＷＭ出力センサの出力を直流に変換して外
部に出力する検波回路と、その検波回路の出力を増幅し
て、その増幅した信号を振幅可変回路に与えて、その出
力の振幅を制御する帰還増幅器とを具備するものであ
る。 （９） 請求項９の発明は、前記（８）において、振幅
可変回路が両方の入力端子を互いに接続したＡＮＤ回路
またはＯＲ回路より成り、その電源入力端子に帰還増幅
器の出力が与えられているものである。
容量式検出装置は、矩形波発生器と、その矩形波発生器
の出力を時定数回路を通して鋸歯状波に変換し、その鋸
歯状波をしきい値回路に入力して、矩形波発生器の出力
の位相を所定時間（τ３）だけ遅らせた矩形波を出力す
る位相変換回路と、矩形波発生器の出力の周波数を第１
フリップフロップ回路により１／２に分周して第１セン
サ駆動信号を発生すると共に位相変換回路の出力の周波
数を第２フリップフロップ回路により１／２に分周し、
第１センサ駆動信号の位相より前記所定時間（τ３）だ
け遅れた分周出力を第２センサ駆動信号として発生する
同期分周回路と、第１センサ駆動信号を第１直列入力抵
抗（Ｒ１）と第１並列センサ容量（Ｃ１）より成る第１
時定数回路を通して排他的論理和回路（ＥＸＯＲと言
う）の一方の入力端子に加え、第２センサ駆動信号を第
２直列入力抵抗（Ｒ２）と第２並列センサ容量（Ｃ２；
Ｃ１と差動的に変化する）より成る第２時定数回路を通
してＥＸＯＲの他方の入力端子に加え、そのＥＸＯＲ出
力よりＰＷＭ（パルス幅変調）信号を得る静電容量式Ｐ
ＷＭ出力センサと、そのＰＷＭ信号を直流に変換して外
部に出力する検波回路と、検波回路の出力を増幅して、
その増幅した信号を位相変換回路内のしきい値回路に帰
還して、そのしきい値を制御する帰還増幅器とを具備す
るものである。 （２） 請求項２の発明は、前記（１）において、矩形
波発生器の出力を時定数回路を通して鋸歯状波に変換
し、その鋸歯状波をしきい値回路に入力して、矩形波発
生器の出力の位相を所定時間（τ４）だけ遅らせた矩形
波を得、その矩形波を同期分周回路の第１フリップフロ
ップ回路に入力する第２の位相変換回路と、帰還増幅器
の出力の極性を反転して、その極性反転した信号を第２
の位相変換回路内のしきい値回路に帰還してそのしきい
値を制御する極性反転回路と、を追加したものである。 （３） 請求項３の発明は、前記（１）または（２）に
おいて、帰還増幅器または極性反転回路の出力が、位相
変換回路または第２の位相変換回路のしきい値回路の電
源入力端子に与えられているものである。 （４） 請求項４の発明は前記（１）または（２）にお
いて、位相変換回路または第２の位相変換回路のしきい
値回路が片方の入力端子を接地した排他的論理和回路、
または両方の入力端子を互いに接続したＡＮＤ回路また
はＯＲ回路より成るものである。 （５） 請求項５の発明は、前記（１），（２）のいず
れかにおいて、同期分周回路のフリップフロップ回路の
一方及び他方の出力端子が第２フリップ回路の一方及び
他方の入力端子にそれぞれ接続されているものである。 （６） 請求項６の発明は、前記（５）において、第
１、第２フリップフロップ回路がＪＫフリップフロップ
回路とされている。 （７） 請求項７の静電容量式検出装置は、矩形波発生
器と、その矩形波発生器の出力を第１直列入力抵抗（Ｒ
１）と第１並列センサ容量（Ｃ１，Ｃ１’）より成る第
１時定数回路を通して、ＡＮＤ回路またはＯＲ回路より
成るゲート回路の一方の入力端子に加え、矩形波発生器
の出力を第２直列入力抵抗（Ｒ２）と第２並列センサ容
量（Ｃ２，Ｃ２’）より成る第２時定数回路を通してゲ
ート回路の他方の入力端子に加え、そのゲート回路の出
力によりＰＷＭ信号を得る静電容量式ＰＷＭ出力センサ
と、ＰＷＭ出力センサの出力を入力して、その入力信号
の振幅を一定にして出力する振幅固定回路と、その振幅
固定回路の出力を直流に変換して外部に出力する検波回
路と、検波回路の出力を増幅して、その増幅した信号を
ＰＷＭ出力センサの前記ゲート回路の電源入力端子に帰
還して、そのゲート回路のしきい値を制御する帰還増幅
器とを具備するものである。 （８） 請求項８の静電容量式検出装置は、矩形波発生
器と、その矩形波発生器の出力の振幅を可変する振幅可
変回路と、その振幅可変回路の出力を第１直列入力抵抗
（Ｒ１）と第１並列センサ容量（Ｃ１，Ｃ１’）より成
る第１時定数回路を通して、ＡＮＤ回路またはＯＲ回路
より成るゲート回路の一方の入力端子に加え、振幅可変
回路の出力を第２直列入力抵抗（Ｒ２）と第２並列セン
サ容量（Ｃ２，Ｃ２’）より成る第２時定数回路を通し
てゲート回路の他方の入力端子に加え、そのゲート回路
の出力よりＰＷＭ信号を得る静電容量式ＰＷＭ出力セン
サと、そのＰＷＭ出力センサの出力を直流に変換して外
部に出力する検波回路と、その検波回路の出力を増幅し
て、その増幅した信号を振幅可変回路に与えて、その出
力の振幅を制御する帰還増幅器とを具備するものであ
る。 （９） 請求項９の発明は、前記（８）において、振幅
可変回路が両方の入力端子を互いに接続したＡＮＤ回路
またはＯＲ回路より成り、その電源入力端子に帰還増幅
器の出力が与えられているものである。
【００１２】
【発明の実施の形態】（１） 実施例１ この発明の第１の実施例を図１、図２に図８と対応する
部分に同じ符号を付けて示す。この発明の静電容量式検
出装置は、矩形波発生器６、静電容量式ＰＷＭ出力セン
サ８、検波回路２０、帰還増幅器３３、位相変換回路４
１及び同期分周回路４２からなる。センサ８の一方の駆
動信号ＳＤの周波数及び位相を位相変換回路４１及び同
期分周回路４２によりあらかじめ遅れた位相で駆動する
もので、外力“０”の時のＰＷＭ出力パルス幅を時定数
τ１，τ２により設定する。センサ８は回路２０−３３
−４１−４２−８より成るフィードバックループ内に組
み込まれている。検波回路２０は、ＰＷＭ信号ＳＧを平
滑し、比較増幅器２３よりＶ0 を出力し、帰還増幅器３
３はＶ0 の極性を反転した信号を出力する。
部分に同じ符号を付けて示す。この発明の静電容量式検
出装置は、矩形波発生器６、静電容量式ＰＷＭ出力セン
サ８、検波回路２０、帰還増幅器３３、位相変換回路４
１及び同期分周回路４２からなる。センサ８の一方の駆
動信号ＳＤの周波数及び位相を位相変換回路４１及び同
期分周回路４２によりあらかじめ遅れた位相で駆動する
もので、外力“０”の時のＰＷＭ出力パルス幅を時定数
τ１，τ２により設定する。センサ８は回路２０−３３
−４１−４２−８より成るフィードバックループ内に組
み込まれている。検波回路２０は、ＰＷＭ信号ＳＧを平
滑し、比較増幅器２３よりＶ0 を出力し、帰還増幅器３
３はＶ0 の極性を反転した信号を出力する。
【００１３】位相変換回路４１及び同期分周回路４２
は、帰還信号ＶF を、位相変換回路４１のしきい値回路
（ＥＸＯＲより成る）４３の電源入力にすることによ
り、アナログ帰還信号ＶF に応じてしきい値が変化し、
出力信号ＳＣの位相を早めることができる。以上の様に
センサ８の出力ＳＨに対し、センサ８の駆動信号ＳＥの
位相を制御することにより出力Ｖ0 の安定を図ることが
できる。即ち、ＰＷＭ出力センサ８がフィードバックル
ープに組み込まれていることで出力の安定が図られてい
る。
は、帰還信号ＶF を、位相変換回路４１のしきい値回路
（ＥＸＯＲより成る）４３の電源入力にすることによ
り、アナログ帰還信号ＶF に応じてしきい値が変化し、
出力信号ＳＣの位相を早めることができる。以上の様に
センサ８の出力ＳＨに対し、センサ８の駆動信号ＳＥの
位相を制御することにより出力Ｖ0 の安定を図ることが
できる。即ち、ＰＷＭ出力センサ８がフィードバックル
ープに組み込まれていることで出力の安定が図られてい
る。
【００１４】位相変換回路４１はＲ３，Ｃ３より成る時
定数回路を持ち、駆動パルスＳＡを入力とし、ＥＸＯＲ
より成るしきい値回路４３の電源電圧変化によるしきい
値Ｖ thの変化を利用し、出力ＳＣの位相変化を得るもの
で出力ＳＣは位相と共に出力デューティ（幅）も同時に
変化する為、この信号ＳＣを同期分周回路４２のＴ型フ
リップフロップ回路Ｆ／Ｆ２により分周することにより
デューティ比５０％の駆動パルスＳＥを出力する。また
入力駆動パルスＳＡと同期分周回路４２のＦ／Ｆ１（Ｔ
型Ｆ／Ｆ）で分周することにより、センサ８のデューテ
ィ比５０％の一方の駆動パルスＳＤを得る。駆動パルス
ＳＤとＳＥとは入力駆動パルスＳＡに同期しており、従
って互いに同期したパルスである。センサ出力ＳＨはＳ
Ａの立下りよりａ時間だけ遅れて立下る。この遅延時間
ａはセンサ８の時定数τ１（Ｒ１，Ｃ１）＝τ２（Ｒ
２，Ｃ２）により遅れる時間であり、ＳＨの幅ｂはセン
サの入力（例えば圧力、外力等）がゼロまたは標準値で
あるときの幅であり、位相変換回路４１のＲ３，Ｃ３の
時定数τ３によって定まる。
定数回路を持ち、駆動パルスＳＡを入力とし、ＥＸＯＲ
より成るしきい値回路４３の電源電圧変化によるしきい
値Ｖ thの変化を利用し、出力ＳＣの位相変化を得るもの
で出力ＳＣは位相と共に出力デューティ（幅）も同時に
変化する為、この信号ＳＣを同期分周回路４２のＴ型フ
リップフロップ回路Ｆ／Ｆ２により分周することにより
デューティ比５０％の駆動パルスＳＥを出力する。また
入力駆動パルスＳＡと同期分周回路４２のＦ／Ｆ１（Ｔ
型Ｆ／Ｆ）で分周することにより、センサ８のデューテ
ィ比５０％の一方の駆動パルスＳＤを得る。駆動パルス
ＳＤとＳＥとは入力駆動パルスＳＡに同期しており、従
って互いに同期したパルスである。センサ出力ＳＨはＳ
Ａの立下りよりａ時間だけ遅れて立下る。この遅延時間
ａはセンサ８の時定数τ１（Ｒ１，Ｃ１）＝τ２（Ｒ
２，Ｃ２）により遅れる時間であり、ＳＨの幅ｂはセン
サの入力（例えば圧力、外力等）がゼロまたは標準値で
あるときの幅であり、位相変換回路４１のＲ３，Ｃ３の
時定数τ３によって定まる。
【００１５】なお、しきい値回路４３としてＥＸＯＲの
代わりに２つの入力端子を互いに接続したＡＮＤゲート
またはＯＲゲートを用いることもできる。図３に示す同
期分周回路は静電容量式ＰＷＭセンサ８へ駆動パルスＳ
Ｄ及びＳＥを供給するもので、ＳＥ信号はＳＤ信号に対
し位相変換回路４１による遅延時間を持つ相似信号でな
ければならない。フリップフロップ回路Ｆ／Ｆ１，Ｆ／
Ｆ２を各々独立に２回路動作させた場合、電源投入時あ
るいは片方がノイズによる誤作動をした場合等出力ＳＥ
の極性設定ができなくなる。本回路は常に同期極性分周
出力を得る為の回路で、Ｑ１とＪ２，Ｑ- 1 とＫ２を接
続することによりＦ／Ｆ１の出力極性に従属し作動す
る。図３に示す様にＳＤはＦ／Ｆ２の極性判別出力とな
り、ノイズ作動を少なくすると共に、ＳＥ出力幅に影響
を生ずる作動をしてもその影響をノイズ作動した１周期
パルスのみに押さえる事ができる。 （２） 実施例２ 第２の実施例を図４に示す。図４では図１の回路に、帰
還極性反転回路４５、位相変換回路４６を追加し、セン
サ８の２つの駆動信号ＳＤ，ＳＥの位相を帰還制御する
ことにより出力Ｖ0 の安定化を図っている。しきい値回
路４３，４７として２つの入力端子を互いに接続したＡ
ＮＤゲートまたはＯＲゲートを用いてもよい。 （３） 実施例３ 第３の実施例を図５、図６に示す。検出装置は、矩形波
発生器６とセンサ（ＡＮＤまたはＯＲ信号処理）８と振
幅固定回路５１、検波回路２０、帰還増幅器３３からな
り、センサ８はあらかじめセンサ外部に取付けたキャパ
シタＣ２’またはＣ１’により外力“０”または基準値
の時の出力Ｓ３のパルス幅を時定数τ１とτ２の差によ
り設定する。インバータ回路より成る振幅固定回路５１
は、センサ出力Ｓ３の振幅変動を除去し、一定振幅のＰ
ＷＭ信号Ｓ４を出力する。検波回路２０はこのＰＷＭ信
号Ｓ４を平滑（アナログ変換）し、増幅した信号Ｖ0 を
出力する。帰還増幅器３３は出力信号Ｖ0 の極性を反転
し、センサ８のＡＮＤまたはＯＲ回路７’の電源端子に
接続する。外力によりセンサ８の時定数τ１，τ２か差
動的８に変化され、パルス幅変調された出力信号Ｓ３に
対し、ＡＮＤ／ＯＲ回路７’のしきい値Ｖthを制御し、
出力の安定を図っている。
代わりに２つの入力端子を互いに接続したＡＮＤゲート
またはＯＲゲートを用いることもできる。図３に示す同
期分周回路は静電容量式ＰＷＭセンサ８へ駆動パルスＳ
Ｄ及びＳＥを供給するもので、ＳＥ信号はＳＤ信号に対
し位相変換回路４１による遅延時間を持つ相似信号でな
ければならない。フリップフロップ回路Ｆ／Ｆ１，Ｆ／
Ｆ２を各々独立に２回路動作させた場合、電源投入時あ
るいは片方がノイズによる誤作動をした場合等出力ＳＥ
の極性設定ができなくなる。本回路は常に同期極性分周
出力を得る為の回路で、Ｑ１とＪ２，Ｑ- 1 とＫ２を接
続することによりＦ／Ｆ１の出力極性に従属し作動す
る。図３に示す様にＳＤはＦ／Ｆ２の極性判別出力とな
り、ノイズ作動を少なくすると共に、ＳＥ出力幅に影響
を生ずる作動をしてもその影響をノイズ作動した１周期
パルスのみに押さえる事ができる。 （２） 実施例２ 第２の実施例を図４に示す。図４では図１の回路に、帰
還極性反転回路４５、位相変換回路４６を追加し、セン
サ８の２つの駆動信号ＳＤ，ＳＥの位相を帰還制御する
ことにより出力Ｖ0 の安定化を図っている。しきい値回
路４３，４７として２つの入力端子を互いに接続したＡ
ＮＤゲートまたはＯＲゲートを用いてもよい。 （３） 実施例３ 第３の実施例を図５、図６に示す。検出装置は、矩形波
発生器６とセンサ（ＡＮＤまたはＯＲ信号処理）８と振
幅固定回路５１、検波回路２０、帰還増幅器３３からな
り、センサ８はあらかじめセンサ外部に取付けたキャパ
シタＣ２’またはＣ１’により外力“０”または基準値
の時の出力Ｓ３のパルス幅を時定数τ１とτ２の差によ
り設定する。インバータ回路より成る振幅固定回路５１
は、センサ出力Ｓ３の振幅変動を除去し、一定振幅のＰ
ＷＭ信号Ｓ４を出力する。検波回路２０はこのＰＷＭ信
号Ｓ４を平滑（アナログ変換）し、増幅した信号Ｖ0 を
出力する。帰還増幅器３３は出力信号Ｖ0 の極性を反転
し、センサ８のＡＮＤまたはＯＲ回路７’の電源端子に
接続する。外力によりセンサ８の時定数τ１，τ２か差
動的８に変化され、パルス幅変調された出力信号Ｓ３に
対し、ＡＮＤ／ＯＲ回路７’のしきい値Ｖthを制御し、
出力の安定を図っている。
【００１６】センサ８の出力段７がＡＮＤの場合はＣ
２’を付けてτ１＜τ２とし、ＯＲの場合はＣ１’を付
けてτ１＞τ２とする。いずれの場合も、外力によりＣ
１が減少し、Ｃ２が増加すると、センサ出力Ｓ３のＨ
（ハイ）レベルの期間が減少する。振幅固定回路（イン
バータ）５１の出力Ｓ４は逆にＨレベルの期間が増加す
る。 （４） 実施例４ 第４の実施例を図７に示す。矩形波発生器６とセンサ
（ＡＮＤまたはＯＲ信号処理）８と検波回路２０と、帰
還増幅器３３と、振幅可変回路２１とからなり、センサ
８は、あらかじめセンサ外部に取付けたキャパシタＣ
２’またはＣ１’により外力“０”または基準値の時の
出力Ｓ５のパルス幅を時定数τ１，τ２の差により設定
する。検波回路２０はこのセンサ８のＰＷＭ出力Ｓ５を
平滑（アナログ変換）し、増幅して信号Ｖ0 を出力す
る。帰還増幅器３３は出力信号Ｖ0 の極性を反転し、Ａ
ＮＤゲートまたはＯＲゲートまたはＥＸＯＲより成る振
幅可変回路の電源端子に接続する。出力Ｖ0 が増加する
と帰還信号ＶF が減少し、振幅可変回路２１の出力Ｓ２
の振幅が減少する。そのためゲート回路７の入力Ｓ３，
Ｓ４のレベルが減少し、その出力Ｓ５のＨレベルの期間
が減少する。よって出力Ｖ 0 は減少する。このように負
帰還制御が行われることにより出力Ｖ0 の安定化を図っ
ている。
２’を付けてτ１＜τ２とし、ＯＲの場合はＣ１’を付
けてτ１＞τ２とする。いずれの場合も、外力によりＣ
１が減少し、Ｃ２が増加すると、センサ出力Ｓ３のＨ
（ハイ）レベルの期間が減少する。振幅固定回路（イン
バータ）５１の出力Ｓ４は逆にＨレベルの期間が増加す
る。 （４） 実施例４ 第４の実施例を図７に示す。矩形波発生器６とセンサ
（ＡＮＤまたはＯＲ信号処理）８と検波回路２０と、帰
還増幅器３３と、振幅可変回路２１とからなり、センサ
８は、あらかじめセンサ外部に取付けたキャパシタＣ
２’またはＣ１’により外力“０”または基準値の時の
出力Ｓ５のパルス幅を時定数τ１，τ２の差により設定
する。検波回路２０はこのセンサ８のＰＷＭ出力Ｓ５を
平滑（アナログ変換）し、増幅して信号Ｖ0 を出力す
る。帰還増幅器３３は出力信号Ｖ0 の極性を反転し、Ａ
ＮＤゲートまたはＯＲゲートまたはＥＸＯＲより成る振
幅可変回路の電源端子に接続する。出力Ｖ0 が増加する
と帰還信号ＶF が減少し、振幅可変回路２１の出力Ｓ２
の振幅が減少する。そのためゲート回路７の入力Ｓ３，
Ｓ４のレベルが減少し、その出力Ｓ５のＨレベルの期間
が減少する。よって出力Ｖ 0 は減少する。このように負
帰還制御が行われることにより出力Ｖ0 の安定化を図っ
ている。
【００１７】前述の（３）項と同様にセンサ８がＯＲで
信号処理する場合、Ｃ２’の代わりにＣ１’を取り付け
る必要がある。
信号処理する場合、Ｃ２’の代わりにＣ１’を取り付け
る必要がある。
【００１８】
【発明の効果】この発明では、検波回路２０の出力を帰
還増幅器３３を介して検波回路２０の入力側に負帰還す
るループの中に、ＰＷＭ出力センサ８を挿入するように
したので、センサ出力のノイズ及びドリフトが抑圧さ
れ、検波回路２０の出力はそのノイズ及びドリフトが低
減し、安定化される。
還増幅器３３を介して検波回路２０の入力側に負帰還す
るループの中に、ＰＷＭ出力センサ８を挿入するように
したので、センサ出力のノイズ及びドリフトが抑圧さ
れ、検波回路２０の出力はそのノイズ及びドリフトが低
減し、安定化される。
【図１】第１の実施例を示す回路図。
【図２】図１の動作波形図。
【図３】Ａは図１の同期分周回路の結線図、ＢはＡの機
能表、ＣはＡの動作波形図。
能表、ＣはＡの動作波形図。
【図４】第２の実施例を示す回路図。
【図５】第３の実施例を示す回路図。
【図６】図５の要部の動作波形図。
【図７】第４の実施例を示す回路図。
【図８】従来の静電容量式検出装置の回路図。
【図９】図８の要部の動作波形図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０１Ｒ 19/00 Ｇ０１Ｄ 5/24 Ｈ 3/04 Ｆ (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 5/24 G01L 1/14 G01L 9/12 G01R 19/00 G01B 7/00
Claims (9)
- 【請求項１】 矩形波発生器と、その矩形波発生器の出
力を時定数回路を通して鋸歯状波に変換し、その鋸歯状
波をしきい値回路に入力して、前記矩形波発生器の出力
の位相を所定時間（τ３）だけ遅らせた矩形波を出力す
る位相変換回路と、 前記矩形波発生器の出力の周波数を第１フリップフロッ
プ回路により１／２に分周して第１センサ駆動信号を発
生すると共に、前記位相変換回路の出力の周波数を第２
フリップフロップ回路により１／２に分周し、前記第１
センサ駆動信号の位相より前記所定時間（τ３）だけ遅
れた分周出力を第２センサ駆動信号として発生する同期
分周回路と、 前記第１センサ駆動信号を第１直列入力抵抗（Ｒ１）と
第１並列センサ容量（Ｃ１）より成る第１時定数回路を
通して排他的論理和回路（ＥＸＯＲと言う）の一方の入
力端子に加え、前記第２センサ駆動信号を第２直列入力
抵抗（Ｒ２）と第２並列センサ容量（Ｃ２；Ｃ１と差動
的に変化する）より成る第２時定数回路を通して前記Ｅ
ＸＯＲの他方の入力端子に加え、そのＥＸＯＲ出力より
ＰＷＭ（パルス幅変調）信号を得る静電容量式ＰＷＭ出
力センサと、 前記ＰＷＭ信号を直流に変換して外部に出力する検波回
路と、 前記検波回路の出力を増幅して、その増幅した信号を前
記位相変換回路内の前記しきい値回路に帰還して、その
しきい値を制御する帰還増幅器と、 を具備することを特徴とする静電容量式検出装置。 - 【請求項２】 請求項１において、前記矩形波発生器の
出力を時定数回路を通して鋸歯状波に変換し、その鋸歯
状波をしきい値回路に入力して、前記矩形波発生器の出
力の位相を所定時間（τ４）だけ遅らせた矩形波を得、
その矩形波を前記同期分周回路の前記第１フリップフロ
ップ回路に入力する第２の位相変換回路と、 前記帰還増幅器の出力の極性を反転して、その極性反転
した信号を前記第２の位相変換回路内の前記しきい値回
路に帰還してそのしきい値を制御する極性反転回路と、 を追加したことを特徴とする静電容量式検出装置。 - 【請求項３】 請求項１または２において、前記帰還増
幅器または前記極性反転回路の出力が、前記位相変換回
路または前記第２の位相変換回路の前記しきい値回路の
電源入力端子に与えられていることを特徴とする静電容
量式検出装置。 - 【請求項４】 請求項１または２において、前記位相変
換回路または前記第２の位相変換回路の前記しきい値回
路が、片方の入力端子を接地した排他的論理和回路、ま
たは両方の入力端子を互いに接続したＡＮＤ回路または
ＯＲ回路より成ることを特徴とする静電容量式検出装
置。 - 【請求項５】 請求項１，２のいずれかにおいて、前記
同期分周回路の前記フリップフロップ回路の一方及び他
方の出力端子が前記第２フリップ回路の一方及び他方の
入力端子にそれぞれ接続されていることを特徴とする静
電容量式検出装置。 - 【請求項６】 請求項５において、前記第１、第２フリ
ップフロップ回路がＪＫフリップフロップ回路であるこ
とを特徴とする静電容量式検出装置。 - 【請求項７】 矩形波発生器と、 その矩形波発生器の出力を第１直列入力抵抗（Ｒ１）と
第１並列センサ容量（Ｃ１，Ｃ1 ’）より成る第１時定
数回路を通して、ＡＮＤ回路またはＯＲ回路より成るゲ
ート回路の一方の入力端子に加え、前記矩形波発生器の
出力を第２直列入力抵抗（Ｒ２）と第２並列センサ容量
（Ｃ２，Ｃ２’）より成る第２時定数回路を通して前記
ゲート回路の他方の入力端子に加え、そのゲート回路の
出力によりＰＷＭ信号を得る静電容量式ＰＷＭ出力セン
サと、 前記ＰＷＭ出力センサの出力を入力して、その入力信号
の振幅を一定にして出力する振幅固定回路と、 その振幅固定回路の出力を直流に変換して外部に出力す
る検波回路と、 その検波回路の出力を増幅して、その増幅した信号を前
記ＰＷＭ出力センサの前記ゲート回路の電源入力端子に
帰還して、そのゲート回路のしきい値を制御する帰還増
幅器と、 を具備することを特徴とする静電容量式検出装置。 - 【請求項８】 矩形波発生器と、 その矩形波発生器の出力の振幅を可変する振幅可変回路
と、 その振幅可変回路の出力を第１直列入力抵抗（Ｒ１）と
第１並列センサ容量（Ｃ１，Ｃ１’）より成る第１時定
数回路を通して、ＡＮＤ回路またはＯＲ回路より成るゲ
ート回路の一方の入力端子に加え、前記振幅可変回路の
出力を第２直列入力抵抗（Ｒ２）と第２並列センサ容量
（Ｃ２，Ｃ２’）より成る第２時定数回路を通して前記
ゲート回路の他方の入力端子に加え、そのゲート回路の
出力よりＰＷＭ信号を得る静電容量式ＰＷＭ出力センサ
と、 そのＰＷＭ出力センサの出力を直流に変換して外部に出
力する検波回路と、 前記検波回路の出力を増幅して、その増幅した信号を前
記振幅可変回路に与えて、その出力の振幅を制御する帰
還増幅器と、 を具備することを特徴とする静電容量式検出装置。 - 【請求項９】 請求項８において、前記振幅可変回路が
両方の入力端子を互いに接続したＡＮＤ回路またはＯＲ
回路より成り、その電源入力端子に前記帰還増幅器の出
力が与えられていることを特徴とする静電容量式検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20005998A JP3326521B2 (ja) | 1998-07-15 | 1998-07-15 | 静電容量式検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20005998A JP3326521B2 (ja) | 1998-07-15 | 1998-07-15 | 静電容量式検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000028394A JP2000028394A (ja) | 2000-01-28 |
| JP3326521B2 true JP3326521B2 (ja) | 2002-09-24 |
Family
ID=16418164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20005998A Expired - Fee Related JP3326521B2 (ja) | 1998-07-15 | 1998-07-15 | 静電容量式検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326521B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011107086A (ja) * | 2009-11-20 | 2011-06-02 | Asahi Kasei Electronics Co Ltd | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ |
| JP5345985B2 (ja) * | 2010-08-12 | 2013-11-20 | 日本電信電話株式会社 | センサ |
| EP3862757B1 (en) | 2020-02-07 | 2024-03-27 | Atlantic Inertial Systems Limited | Methods for closed loop operation of capacitive accelerometers and such capacitive accelerometers |
| DE112021002654T5 (de) * | 2020-05-07 | 2023-03-23 | Alps Alpine Co., Ltd. | Kapazitätserfassungsvorrichtung und eingabevorrichtung |
-
1998
- 1998-07-15 JP JP20005998A patent/JP3326521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000028394A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252865A (en) | Integrating phase detector | |
| US6326757B1 (en) | Rotational pulse generating circuit for commutator DC motors | |
| CN103001608B (zh) | 精确三角波形发生器 | |
| JP3804763B2 (ja) | デューティサイクル補正回路及び方法 | |
| US7107841B2 (en) | Capacitance-sensing vibratory gyro and method for detecting change in capacitance | |
| TWI660586B (zh) | 時脈調整電路及時脈調整方法 | |
| US8656775B2 (en) | Vibratory gyro-sensor and vibratory gyro circuit | |
| JP3326521B2 (ja) | 静電容量式検出装置 | |
| JP2003533086A (ja) | 差動位相ロックループ回路 | |
| JPS6369315A (ja) | Ｃｍｏｓ回路を用いた可変遅延装置 | |
| US6483356B2 (en) | Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit | |
| JP3152214B2 (ja) | ２逓倍回路 | |
| JP2675455B2 (ja) | 可変遅延装置 | |
| JPH0336099Y2 (ja) | ||
| TWI681632B (zh) | 時脈調整電路及時脈調整方法 | |
| US10044358B2 (en) | Loop filter with active discrete-level loop filter capacitor in a voltage controlled oscillator | |
| US6867654B2 (en) | Additive phase detector and its use in high speed phase-locked loops | |
| CN110635789B (zh) | 时钟调整电路及时钟调整方法 | |
| JP2000341116A (ja) | 位相同期回路 | |
| JP4421754B2 (ja) | 位相比較回路及びこの位相比較回路を用いたｐｌｌ回路並びにこのｐｌｌ回路を用いた振動子の駆動装置 | |
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JP2002372422A (ja) | 角速度検出装置 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| JPS61125229A (ja) | Ｐｌｌ回路 | |
| JP2002163599A (ja) | 二乗回路および二乗回路を利用した信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |