[go: up one dir, main page]

JP3320836B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP3320836B2
JP3320836B2 JP13887193A JP13887193A JP3320836B2 JP 3320836 B2 JP3320836 B2 JP 3320836B2 JP 13887193 A JP13887193 A JP 13887193A JP 13887193 A JP13887193 A JP 13887193A JP 3320836 B2 JP3320836 B2 JP 3320836B2
Authority
JP
Japan
Prior art keywords
layer
dielectric constant
semiconductor
germanium
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13887193A
Other languages
English (en)
Other versions
JPH0684736A (ja
Inventor
アール．サマーフェルト スコット
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH0684736A publication Critical patent/JPH0684736A/ja
Application granted granted Critical
Publication of JP3320836B2 publication Critical patent/JP3320836B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置とその製造方
法とに関するものであり、特に半導体上に高誘電率の酸
化膜を形成することに関するものである。
【０００２】
【従来の技術】導電層と半導体層との間に酸化膜を有す
る構造は、コンデンサ、ＭＯＳトランジスタ、光検知ア
レイのピクセル、および電子光学応用のような半導体回
路に用いられる構造において、その多くの一部として有
用である。
【０００３】シリコンの上に非ＳｉＯ２系の酸化膜を直
接または間接に形成するのは難しい。シリコンは酸素と
の反応度が強いからである。シリコン上に非ＳｉＯ２系
の酸化膜をデポジットすると、一般にＳｉと酸化膜の間
にＳｉＯ２すなわち珪酸塩の層ができる。この層は一般
に非晶質であって、誘電率が低い。これらの特性はＳｉ
と共に用いる非ＳｉＯ２系酸化膜の有用性を損うもので
ある。高誘電率（ＨＤＣ）の酸化物（例えば強誘電体酸
化物）は大きな誘電率、大きな自発分極、および大きな
電子光学特性を有することができる。大きな誘電率を有
する強誘電体は高密度コンデンサを形成するのに用いる
ことができるが、Ｓｉの上に直接デポジットすることが
できない。Ｓｉの反応度が強いために誘電率の低い層が
形成されるからである。この種のコンデンサの誘電体は
Ｐｔのような「不活性な」金属上にデポジットされる
が、ＰｔやＰｄでさえも１層以上の導電性バッファ層を
用いてＳｉから分離しなければならない。
【０００４】導電層（半導体の直接上にあるか、もしく
は半導体上に形成された絶縁層の上にある）の上に高誘
電率の材料を設けるのは、問題の解決にならなかった。
半導体回路において高誘電率の材料の隣りに使用するも
のとしてこれ迄提案された導体または半導体材料の中
で、導体また半導体の上に高誘電率の材料をエピタキシ
ャル成長させるのに適すものは何もなかった。その上、
従来の材料は一般に珪酸塩を形成してシリコンが高誘電
率材料の中に拡散することを可能にするか、またはシリ
コンと反応するか、あるいは高誘電率酸化膜と反応して
低誘電率の絶縁物を形成してしまう。
【０００５】強誘電体を半導体上に直接形成すると、強
誘電体は大きい自発分極を持っているので、不揮発性で
非破壊読出しのできる電界効果メモリを形成することが
できる。このことは（Ｂａ、Ｍｇ）Ｆ２のような非酸化
物強誘電体を用いて実現されたが、酸化物強誘電体では
成功しなかった。低誘電率のＳｉＯ２層が形成されるた
めに、酸化膜中の電界が低くなるからである。酸化膜は
またＳｉ装置に有害であったり、多くの界面トラップを
つくって装置が正常に動作しなくなったりすることがあ
る。
【０００６】強誘電体はまた電子光学の応用にも興味深
いものを持っている。この場合、粒界からの散乱損失を
減らすことと、異方性を最大にするために酸化膜を整列
させることとを考えると、エピタキシャル薄膜が望まし
い。最初にバッファ層としてＳｉまたはＧａＡｓ上に非
常に安定な酸化膜またはフッ化膜を成長させ、それから
別の種類の酸化膜を形成させるという方法によって、Ｓ
ｉまたはＧａＡｓ基板上にエピタキシャル成長させるの
は既にできている。ＧａＡｓの上に酸化膜を形成するの
はＳｉよりもはるかに難しい。ＧａＡｓは通常の成長温
度４５０℃−７００℃においてＯ２中で不安定だからで
ある。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上述
の欠点を克服した、高誘電率の酸化膜を有する半導体装
置の新規な構造と、その製造方法を提供することであ
る。
【０００８】
【課題を解決するための手段】Ｓｉの上に直接または間
接に形成されたＧｅのバッファ層は酸化しにくいので、
低誘電率の層がつくられるのを防止するか、もしくは少
くするのに役立つ。Ｓｉ上にエピタキシャル成長したＧ
ｅ層はＳｉや多くの酸化物とも整合性の良い良好なバッ
ファ層になる。他のバッファ層と違ってＧｅは半導体で
あるから（Ｇｅはドーピング次第で高導電性層にもなり
うる）、Ｓｉプロセス技術と整合性が良い。強誘電体ま
たは高誘電率酸化膜の上にＧｅをエピタキシャル成長さ
せるのは、Ｓｉよりもはるかに易しく、三次元のエピタ
キシャル構造を形成することが可能である。Ｓｉ基板の
上にＧｅのバッファ層をエピタキシャル成長させること
により、Ｇｅの上に高誘電率の酸化膜をエピタキシャル
成長させることが可能となり、その結果Ｓｉ基板にエピ
タキシャル整列する。エピタキシャルＧｅ層のおかげで
強誘電体をＳｉウェハ上に直接成長させることができる
ので、不揮発性で非破壊読出しのできるメモリセルの形
成が可能になる。Ｇｅバッファ層はまた、Ｓｉ上に直接
成長させた薄膜に比べて、大きな誘電率の酸化膜の静電
容量を増す働らきもする。ＳｉまたはＧａＡｓの基板の
上にＧｅのバッファ層を設けることにより、もっと多く
の酸化膜をその上にエピタキシャル成長させることが可
能になる。その理由はＧｅはＳｉやＧａＡｓに比べて酸
素との化学反応度がはるかに低いからである。
【０００９】一般に従来、半導体回路において高誘電率
酸化膜との境界用として提案された導電性材料は、高誘
電率の酸化膜または半導体と反応し、かつまたは、高誘
電率酸化膜と半導体材料間の拡散障壁にはならなかっ
た。
【００１０】前述したように、ＧａＡｓ上に酸化膜を形
成するのはＳｉより一段と難しい。なぜならばＧａＡｓ
は高誘電率の酸化膜が成長する温度（４５０℃−７００
℃）において、酸素中で不安定だからである。エピタキ
シャルＧｅバッファによればこの問題が解決され、前述
したような応用に関してＧａＡｓ上に強誘電体をつくる
のが容易になる。
【００１１】本発明は半導体回路に有用な構造の製造方
法を提供する。この製造方法は、非ゲルマニウム半導体
基板上にゲルマニウム層を形成することと、ゲルマニウ
ム層の上に高誘電率の酸化膜をデポジットすることとを
含む。好ましくは、ゲルマニウム層を半導体基板上でエ
ピタキシャル成長させる。
【００１２】本発明はまた、半導体回路に有用な構造も
提供する。この構造は、半導体基板と、半導体基板上の
ゲルマニウム層と、ゲルマニウム層上の高誘電率酸化膜
とを含む。好ましくはゲルマニウム層は単結晶である。
【００１３】好ましくは基板はシリコンでかつ、ゲルマ
ニウム層の厚さは約１ｍｍ以下であるか、もしくは基板
がガリウム・ヒ素である（この場合、ガリウム・ヒ素層
の厚さはさほど重要でない）。第２のゲルマニウム層を
高誘電率酸化膜の上に形成し、その上に導電層を形成し
てもよい（もし下の層が単結晶であれば、どんな層でも
エピタキシャル成長できる）。好ましくは、高誘電率酸
化膜はバリウム・ストロンチウム・チタネートのような
チタネートである。高誘電率の酸化膜が鉛を含むチタネ
ートであるとき、鉛を含まないチタネートから成るバッ
ファ層を、ゲルマニウム層と鉛を含むチタネートとの間
に用いるのが好ましい。また、高誘電率酸化膜は強誘電
体酸化膜であるのが好ましい。
【００１４】
【実施例】以下図面を参照しながら、本発明による半導
体装置の製造方法と構造を説明する。前述したように、
高誘電率の酸化膜をＳｉ上に成長させると、一般にシリ
コンが酸化されてＳｉＯ２、すなわち珪酸塩層ができ
る。その上このＳｉＯ２層はデポジットされた酸化膜の
エピタキシャル成長を妨げるので、誘電率が低くなる。
すなわち、Ｓｉ上に直接強誘電体や他の高誘電率材料を
形成しようとしても、低誘電率のＳｉＯ２層が形成され
てしまう。また、次のことも既に述べたが、導電層（半
導体の直接上にあるか、もしくは半導体の上に絶縁層を
設けてその上にある）の上に高誘電率材料を設けても、
問題は解決しなかった。
【００１５】非ＳｉＯ２系の酸化膜とＳｉとの間にＧｅ
のバッファ層を設けることによってＳｉ表面の反応度を
低めて、一般にエピタキシーを促進し、かつ少なくとも
デポジットした酸化膜とＳｉ基板間の反応度を低める。
Ｓｉの上にＧｅをエピタキシャル成長させることは、現
在のシリコンプロセス技術と整合する。Ｓｉ上にＧｅを
成長させる際の難しさは主に格子が４％だけ合わないと
いう点にある。そのためＧｅの膜厚が１ｎｍより厚くな
ると、格子位置の不整合が起きる。格子位置の不整合を
避けるために、Ｓｉ上のＧｅ層の厚さを非常に薄くする
のが好ましい（しかし、もし装置の性能上支障がなけれ
ば、装置によってはもっと厚くしてもよい）。他の実施
例では二酸化シリコンまたは多結晶Ｓｉの上に多結晶Ｇ
ｅを形成してもよい（この場合、デポジットした酸化膜
とＳｉ基板間の化学的バッファ層としてＧｅを用い
る）。
【００１６】応用によって選択する材料は非常に異な
る。高密度のコンデンサをつくるには、今のところ最も
良い線型の誘電体は（Ｂａ１−ｘ、Ｓｒｘ）ＴｉＯ
３（ＢＳＴ）のようだ。ＢａＴｉＯ３（ＢＴ）またはＳ
ｒＴｉＯ３（ＳＴ）はＳｉ上に直接デポジットしたと
き、誘電率の低い層がつくられる。なぜならば、ＢＴと
ＳＴはＳｉの隣では熱力学的に安定でないからである。
しかし、Ｇｅは酸素の自由エネルギーが非常に小さいの
で、ＢＴとＳＴはＧｅの隣りなら熱力学的に安定であ
る。また、Ｈ２＋Ｏ２ガス混合体の中でＢＴとＳＴをデ
ポジットするのも可能である。この雰囲気中ではＧｅは
安定であり、ＢＴまたはＳＴも安定であるが、ＧｅＯ２
は安定でない。すべての酸化物がＧｅの隣りなら安定と
いうわけではない。例えば、Ｐｂ（Ｔｉ，Ｚｒ）Ｏ（Ｐ
ＺＴ）のようなＰｂを含む強誘電体はすべて、Ｇｅの隣
でも安定でない（ＰｂＯが安定でないからである）。し
かしながら、鉛を含む強誘電体とＧｅをかぶせたＳｉ基
板間のバッファ層として、ＳｒＴｉＯ３またはその他の
安定な強誘電体の薄い層を用いることができる。ＳｒＴ
ｉＯ３は化学的障壁として働くだけでなく、所望のペロ
プスカイト構造（望ましくないピロキロール構造に替わ
って）の核にもなるのである。
【００１７】（１００）Ｓｉ基板上にエピタキシャルＧ
ｅバッファ層を設けてから、エピタキシャルＢＳＴをデ
ポジットする実験をした。Ｇｅバッファ層がないとき、
ＢＳＴは配向がでたらめの多結晶になった。Ｇｅバッフ
ァ層があると、ＢＳＴの大部分が（１１０）ＢＳＴ１１
（１００）Ｓｉという配向関係を持った。このことは、
エピタキシーを妨たげる低誘電率の層がエピタキシーに
先立って界面に形成されるのを、Ｇｅバッファ層が防止
したことを意味する。
【００１８】半導体上に直接強誘電体をデポジットした
ものの他の用途は、不揮発性の非破壊読出しのできるメ
モリをつくることである。この装置は基本的にＭＯＳト
ランジスタであって、ＳｉＯ２が強誘電体で置き換えら
れている（金属−強誘電体−半導体、すなわちＭＦ
Ｓ）。１個のメモリセルは１個のＭＦＳトランジスタと
１個の標準的ＭＯＳトランジスタから成る。このメモリ
は標準的ＤＲＡＭセルとほぼ同じ密度を持つと共に、非
常に速く読出し／書込みができるなど多くの利点を有し
ている。強誘電体の残留分極が電界を半導体内に誘起す
るのに使われるので、この装置は不揮発性かつ非破壊的
である。Ｓｉ基板上にＭＢＥによって（Ｂａ、Ｍｇ）Ｆ
２強誘電体層をエピタキシャル成長させることによって
も、この装置をつくるのに成功した。不揮発性メモリを
つくるのにＰＺＴのような酸化物ペロブスカイトも研究
したが、これらの材料をＳｉと反応させずにＳｉ上に直
接デポジットすることができない。Ｇｅバッファ層があ
ると、ＢａＴｉＯ３のような多くの安定な強誘電体をＲ
ＡＭ内に使うことができる。ＳｒＴｉＯ３またはその他
の何種類かの安定な強誘電体から成る第２のバッファ層
を設けると、きわめて化学的に活性な強誘電体酸化物さ
えもＲＡＭをつくるのに使うことができるはずである。
Ｇｅのバッファ層があれば、Ｓｉに加えてＧａＡｓや他
のＩＩＩ−Ｖ族化合物上にもこのタイプのメモリをつく
ることができよう。強誘電体上にＧｅをデポジットする
ことにより、薄膜のＭＦＳトランジスタをつくることも
可能かもしれない。強誘電体はＧａＡｓまたはＳｉ基板
上にエピタキシャル成長させるか、もしくは多結晶にな
るであろう。Ｇｅは安定な強誘電体バッファ層と整合性
が良いので、この構造をつくることができるのである。
【００１９】図１に好ましい一実施例を示す（ここに示
した層構成はコンデンサ、ＭＯＳトランジスタ、光検知
アレイのピクセル、およびその他の電子光学応用のよう
な半導体回路で多く用いられている構造の一部として使
用することができる。このことはすべての図にあてはま
る）。図１に示すように、半導体基板１０の上にＳｉＯ
２絶縁層１２がデポジットされており、その上にドーピ
ングされた多結晶ゲルマニウム層１４が形成されてい
る。（ゲルマニウムを高濃度にドーピングすることによ
り、高導電性の層をつくることができる。ゲルマニウム
は非晶質の二酸化シリコン層の上にドーピングすると、
多結晶になる。）ゲルマニウム層の上に強誘電体のバリ
ウム・ストロンチウム・チタネート層をデポジットし、
その上にチタン・タングステン層１８をデポジットす
る。前述したように、この層構成は多くの半導体構造に
利用することができ、バリウム・ストロンチウム・チタ
ネートが強誘電体であること、すなわち高誘電率を有す
ることは、たいていの他の絶縁材料に比べて有利であ
る。
【００２０】図２は他の実施例を示すが、この場合もゲ
ルマニウム（したがってその上の層もすべて）は多結晶
である。シリコン基板２０の上に二酸化シリコン層１２
があり、その上に窒化シリコン層２２がある。窒化シリ
コン層２２の上に順番に、多結晶ゲルマニウム層１４、
バリウム・ストロンチウム・チタネート層１６、鉛・ジ
ルコニウム・チタネート層２４および窒化チタン層２６
が形成されている。この場合には、バリウム・ストロン
チウム・チタネート層１６は一般に、鉛・ジルコニウム
・チタネート層２４の鉛とゲルマニウム層１４とが反応
するのを防止するためのバッファ層として働く。
【００２１】図３に示す例ではエピタキシャルゲルマニ
ウムを使っている。ガリウム・ヒ素の基板３０の上に単
結晶のゲルマニウム２８を格子整合を良く保ちながらエ
ピタキシャル成長させると、ゲルマニウム２８と、エピ
タキシャル・バリウム・ストロンチウム・チタネート層
３２および（Ｐｂ，Ｍｇ）ＮｂＯ３層３４で良好な結晶
品質を得ることができる。最上部の電極１８はチタン・
タングステンでよい（図１、２に示したように、最上部
の電極をデポジットする前に、強誘電体層をアニーリン
グすることによって、強誘電体とチタン・タングステン
のような材料との反応を利用することができる。残りの
工程は低温プロセスなので、強誘電体との反応が最小限
に抑えられるからである。）単結晶ゲルマニウムを用い
てエピタキシャル構造にすることにより、ゲルマニウム
を例えばトランジスタの一部として利用することが可能
になる。すなわち、たとえ強誘電体が多結晶となる条件
下で成長しようとも、単結晶ゲルマニウムは有用なので
ある。
【００２２】図４はエピタキシャルゲルマニウムを用い
た他の構造を示す。ここでシリコン基板２０はゲルマニ
ウムのエピタキシャル層２８におおわれ、その上をバリ
ウム・ストロンチウム・チタネートのエピタキシャル層
３２がおおっている。その上に第２のゲルマニウム層４
０があり、その上にアルミニウムの最上部電極４２があ
る。第２のゲルマニウム層を用いることによって、最上
部の電極用の導体の選択幅が広くなり、最上部電極のデ
ポジション中およびその後での高温プロセスが可能にな
る。ゲルマニウムは一般に最上部の電極材料と強誘電体
材料間の反応を妨たげるからである。
【００２３】高誘電率の材料（例えばバリウム・ストロ
ンチウム・チタネートまたは鉛・ジルコニウム・チタネ
ートなど）の隣りに用いる候補としていくつかこれまで
挙げられたが、それらはどれも導体または半導体上に高
誘電率材料をエピタキシャル成長させることができな
い。その上、従来の材料は一般にケイ素化合物（例えば
パラジウム、プラチナ、チタンなどの）を形成して、シ
リコンが高誘電率材料の中へ拡散するのを可能にする
か、さもなくば、シリコンと反応するか、あるいは高誘
電率酸化物（例えば二酸化スズ）と反応して低誘電率の
絶縁物（例えば一酸化チタンや五酸化タンタル）を形成
する。したがってこれまで高誘電率の酸化膜と半導体間
に挿入すべき材料として提案された導電性材料は、高誘
電率の酸化膜または半導体と反応したか、かつまたは、
高誘電率酸化膜と半導体材料間の拡散障壁の役をなさな
かったのである。品質の良い高誘電率の酸化膜を形成す
るのに必要なアニーリング温度では、一般に上記反応が
起こって低誘電率の絶縁物が生成され、これが高誘電率
の酸化物材料と直列になって実効誘電率を劇的に引下げ
てしまう。ゲルマニウム（ドーピングされようとされま
いと）だけが、所望のアニーリング温度で半導体基板と
も高誘電率の酸化物とも反応しない導体または半導体を
提供する。また、ゲルマニウムだけが高誘電率酸化膜の
成長および無反応アニーリングと両立して、半導体基板
上に導電性材料または半導体材料をエピタキシャル成長
させることができるのである。したがって、高誘電率の
材料とその下の導体または半導体との間に低誘電率材料
があるがために、実効的誘電率が著しく低下するという
ようなことがなく、金属酸化物金属または金属酸化物半
導体構造をつくることができるのである。
【００２４】当業者なら本発明の範囲から逸脱すること
なく、半導体（例えばシリコンやガリウム・ヒ素）の構
造とその製法に関して各種の修正が可能であることは明
らかである。したがって本明細書の説明は例示的なもの
であって、限定的なものではない。例えば、「強誘電
体」材料という術後を用いたが、本発明は一般に任意の
「高誘電率酸化物」に適用することができる。これらの
材料のうち強誘電体でないものもあれば、チタネートで
ないものもある。ここで「高誘電率酸化物」といってい
るのは、誘電率が１００より大きく、好ましくは１，０
００より大きい酸化物を意味する（バリウム・ストロン
チウム・チタネートの誘電率は１０，０００より大きい
のもある）。この種の酸化物の多くはＢａＴｉＯ３系の
ものであり、一般式（Ｂａ、Ｓｒ、Ｃａ）（Ｔｉ、Ｚ
ｒ、Ｈｆ）Ｃ３の酸化物を含む。その他に一般式（Ｋ、
Ｎａ、Ｌｉ）（Ｔａ、Ｎｂ）Ｏ３で表わされる多くの酸
化物や、（Ｐｂ、Ｌａ）ＺｒＴｉＯ３や、（Ｐｂ、Ｍ
ｇ）ＮｂＯ３、Ｂｉ４Ｔｉ３Ｏ１ ２のような酸化物も役
に断つ。これらの酸化物はＡｌ、Ｍｇ、Ｍｎ、Ｎａのよ
うなアクセプタや、Ｌａ、Ｎｂ、Ｐのようなドナーを用
いてドーピングすることもできる。シリコンとガリウム
・ヒ素に加えて、その他の非ゲルマニウム系半導体を用
いることもできる。ここで用いた術語「半導体」は「非
ゲルマニウム系の半導体」を意味する。
【００２５】以上の説明に関して更に以下の項を開示す
る。 （１） 半導体基板上に直接または間接にゲルマニウム
層を成長させることと、該ゲルマニウム層の上に高誘電
率の酸化膜をデポジットすることとを含むことを特徴と
する、半導体装置の製造方法。
【００２６】（２） 第１項記載の方法において、前記
高誘電率の酸化膜は強誘電体酸化物であることを特徴と
する、半導体装置の製造方法。
【００２７】（３） 半導体基板と、該半導体基板上に
直接または間接に形成されたゲルマニウム層と、該ゲル
マニウム層上に形成された高誘電率の酸化膜と、を含む
ことを特徴とする、半導体装置。
【００２８】（４） 第３項記載の装置において、前記
ゲルマニウム層は単結晶であることを特徴とする、半導
体装置。
【００２９】（５） 第３項記載の装置において、前記
基板はシリコンであることを特徴とする、半導体装置。
【００３０】（６） 第５項記載の装置において、前記
高誘電率酸化膜が単結晶であること、または前記ゲルマ
ニウム層の厚さが約１ｎｍ以下であることを特徴とす
る、半導体装置。
【００３１】（７） 第３項記載の装置において、前記
基板はガリウム・ヒ素であることを特徴とする、半導体
装置。
【００３２】（８） 第３項記載の装置において、第２
のゲルマニウム層が前記高誘電率酸化膜の上にあること
を特徴とする、半導体装置。
【００３３】（９） 第８項記載の装置において、前記
第２のゲルマニウム層は単結晶であることを特徴とす
る、半導体装置。
【００３４】（１０） 第８項記載の装置において、前
記第２のゲルマニウム層の上に導電性層があることを特
徴とする、半導体装置。
【００３５】（１１） 第１０項記載の装置において、
前記第２のゲルマニウム層の上に単結晶の導電性層があ
ることを特徴とする、半導体装置。
【００３６】（１２） 第３項記載の装置において、前
記高誘電率酸化物はチタネートであることを特徴とす
る、半導体装置。
【００３７】（１３） 第１２項記載の装置において、
前記高誘電率酸化物はバリウム・ストロンチウム・チタ
ネートであることを特徴とする、半導体装置。
【００３８】（１４） 第１２項記載の装置において、
前記高誘電率酸化物は鉛を含むチタネートであること
と、鉛を含まないチタネートから成るバッファ層が前記
ゲルマニウム層と前記鉛を含むチタネート層との間にあ
ることとを特徴とする、半導体装置。
【００３９】（１５） 第８項記載の装置において、前
記第２のゲルマニウム層は単結晶であることを特徴とす
る、半導体装置。
【００４０】（１６） 第１項記載の方法において、前
記ゲルマニウム層を非単結晶の二酸化シリコン、窒化シ
リコン、または二酸化シリコン／窒化シリコン層の上に
成長させることと、該非単結晶の層を直接または間接に
前記半導体基板上に形成することとを特徴とする、半導
体装置の製造方法。
【００４１】（１７） 第３項記載の装置において、前
記ゲルマニウム層を非単結晶の二酸化シリコン、窒化シ
リコン、または二酸化シリコン／窒化シリコン層の上に
成長させることと、該非単結晶の層を直接または間接に
前記半導体基板上に形成することを特徴とする、半導体
装置。
【００４２】（１８） 第１項記載の方法において、前
記ゲルマニウム層の厚さは約１ｎｍ以下であることを特
徴とする、半導体装置の製造方法。
【００４３】（１９） 半導体回路に有用な構造の製造
方法を提供している。この方法は、半導体基板２０の上
に直接または間接にゲルマニウム層２８を成長させるこ
とと、ゲルマニウム層の上に高誘電率の酸化膜３２（例
えば強誘電体酸化物）をデポジットすることとを含む。
好ましくは、ゲルマニウム層は半導体基板上にエピタキ
シャル成長させる。半導体構造も提供している。この半
導体装置は、半導体基板と、半導体基板上のゲルマニウ
ム層と、ゲルマニウム層上の高誘電率酸化膜とを含む構
造を有する。好ましくは、ゲルマニウム層は単結晶であ
る。好ましくは、基板はシリコンであって、ゲルマニウ
ム層の厚さは約１ｎｍ以下であるか、あるいは基板はガ
リウム・ヒ素である（この場合にはゲルマニウム層の厚
さはさほど重要でない）。第２のゲルマニウム層４０を
高誘電率酸化膜上に成長させ、その上に導電性層４２を
成長させてもよい（多分エピタキシャル）。好ましくは
高誘電率酸化物はバリウム・ストロンチウム・チタネー
トのようなチタネートである。高誘電率酸化膜が鉛を含
むチタネート３４であるとき、鉛を含まないチタネート
のバッファ層３２をゲルマニウム層と鉛を含むチタネー
トとの間に用いるのが好ましい。
【図面の簡単な説明】
【図１】多結晶Ｇｅバッファ層を用いた多層構造の一実
施例の断面図。
【図２】多結晶Ｇｅバッファ層を用いた多層構造の他の
実施例の断面図。
【図３】エピタキシャルＧｅバッファ層を用いた多層構
造の一実施例の断面図。
【図４】エピタキシャルＧｅバッファ層を用いた多層構
造の他の実施例の断面図。
【符号の説明】
１０ 基板 １２ 二酸化シリコン絶縁層 １４ 多結晶ゲルマニウム層 １６ バリウム・ストロンチウム・チタネート高誘電率
層 １８ チタン・タングステン電極層 ２０ シリコン基板 ２２ 窒化シリコン層 ２４ 鉛・ジルコニウム・チタネート層 ２６ 窒化チタン層 ２８ 単結晶ゲルマニウム層 ３０ ガリウム・ヒ素基板 ３２ バリウム・ストロンチウム・チタネート高誘電率
層 ３４ （Ｐｂ、Ｍｇ）ＮｂＯ３層 ４０ 第２のゲルマニウム層 ４２ アルミニウム電極層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02 H01L 21/20 H01L 27/04

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 該半導体基板上に直接または間接に形成されたゲルマニ
    ウム層と、 該ゲルマニウム層の上に形成された高誘電率の酸化膜
    と、 を含むことを特徴とする、半導体装置。
  2. 【請求項２】 半導体基板上に直接または間接にゲルマ
    ニウム層を成長させることと、 該ゲルマニウム層の上に高誘電率の酸化膜をデポジット
    することと、 を含むことを特徴とする、半導体装置の製造方法。
JP13887193A 1992-05-01 1993-04-30 半導体装置とその製造方法 Expired - Fee Related JP3320836B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US877287 1986-06-23
US07/877,287 US5326721A (en) 1992-05-01 1992-05-01 Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer

Publications (2)

Publication Number Publication Date
JPH0684736A JPH0684736A (ja) 1994-03-25
JP3320836B2 true JP3320836B2 (ja) 2002-09-03

Family

ID=25369639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13887193A Expired - Fee Related JP3320836B2 (ja) 1992-05-01 1993-04-30 半導体装置とその製造方法

Country Status (6)

Country Link
US (3) US5326721A (ja)
EP (1) EP0568065B1 (ja)
JP (1) JP3320836B2 (ja)
KR (1) KR100295716B1 (ja)
DE (1) DE69329629T2 (ja)
TW (1) TW253978B (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69325614T2 (de) * 1992-05-01 2000-01-13 Texas Instruments Inc Pb/Bi enthaltende Oxide von hohen Dielektrizitätskonstanten unter Verwendung von Perovskiten als Pufferschicht, die keine Pb/Bi enthalten
US5572052A (en) * 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US6664115B2 (en) * 1992-10-23 2003-12-16 Symetrix Corporation Metal insulator structure with polarization-compatible buffer layer
DE69401826T2 (de) * 1993-03-25 1997-06-12 Matsushita Electric Ind Co Ltd Dünnschichtkondensator und Verfahren zu seiner Herstellung
DE69404189T2 (de) * 1993-03-31 1998-01-08 Texas Instruments Inc Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante
US6404003B1 (en) 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
JP3113141B2 (ja) * 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
JPH07307444A (ja) * 1994-05-16 1995-11-21 Mitsubishi Materials Corp 不揮発性強誘電体薄膜メモリのパターン形成方法
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
US5948216A (en) * 1996-05-17 1999-09-07 Lucent Technologies Inc. Method for making thin film tantalum oxide layers with enhanced dielectric properties and capacitors employing such layers
JP3052842B2 (ja) * 1996-06-07 2000-06-19 富士ゼロックス株式会社 強誘電体薄膜素子の製造方法
US6225655B1 (en) * 1996-10-25 2001-05-01 Texas Instruments Incorporated Ferroelectric transistors using thin film semiconductor gate electrodes
JP3011122B2 (ja) * 1996-12-03 2000-02-21 住友電気工業株式会社 積層型酸化物絶縁膜
US5973351A (en) * 1997-01-22 1999-10-26 International Business Machines Corporation Semiconductor device with high dielectric constant insulator material
JP3337622B2 (ja) * 1997-07-16 2002-10-21 松下電器産業株式会社 選択的エッチング液及びそのエッチング液を用いた半導体装置の製造方法
US6074885A (en) * 1997-11-25 2000-06-13 Radiant Technologies, Inc Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures
EP0926739A1 (en) * 1997-12-24 1999-06-30 Texas Instruments Incorporated A structure of and method for forming a mis field effect transistor
KR100436059B1 (ko) 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
KR20000026967A (ko) 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 및 그 형성 방법
US6270568B1 (en) * 1999-07-15 2001-08-07 Motorola, Inc. Method for fabricating a semiconductor structure with reduced leakage current density
TW417293B (en) 1999-08-27 2001-01-01 Taiwan Semiconductor Mfg Formation of DRAM capacitor
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP4445091B2 (ja) * 2000-04-07 2010-04-07 康夫 垂井 強誘電体記憶素子
EP1290733A1 (en) 2000-05-31 2003-03-12 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6482538B2 (en) 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6432546B1 (en) 2000-07-24 2002-08-13 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6498358B1 (en) * 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7320931B2 (en) * 2004-07-30 2008-01-22 Freescale Semiconductor Inc. Interfacial layer for use with high k dielectric materials
US8124513B2 (en) * 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
EP2270840B1 (en) * 2009-06-29 2020-06-03 IMEC vzw Method for manufacturing an III-V material substrate and the substrate thereof
US20170185400A1 (en) 2015-12-23 2017-06-29 Intel Corporation Mode-specific endbranch for control flow termination
EP3670708A1 (en) 2018-12-20 2020-06-24 IMEC vzw Perovskite oxides with a-axis orientation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3496037A (en) * 1967-05-29 1970-02-17 Motorola Inc Semiconductor growth on dielectric substrates
DE3311401A1 (de) * 1983-03-29 1984-10-04 Standard Elektrik Lorenz Ag, 7000 Stuttgart Duennschichtfeldeffekttransistor
JPS61241911A (ja) * 1985-04-18 1986-10-28 Sharp Corp 化合物半導体装置
JPS63122177A (ja) * 1986-11-11 1988-05-26 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造方法
JPS63140521A (ja) * 1986-12-02 1988-06-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4946710A (en) * 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
US4945710A (en) * 1988-11-03 1990-08-07 Oscar Mayer Foods Corporation Method of forming a reclosable package
JPH03160714A (ja) * 1989-11-20 1991-07-10 Fujitsu Ltd 半導体装置及びその製造方法
DE69011820T2 (de) * 1989-11-29 1994-12-15 Kao Corp Verfahren und Vorrichtung zum Handhaben von Artikeln.
DE69009694T2 (de) * 1989-11-30 1995-01-12 Taiyo Yuden Kk Festdielektrikum-Kondensator und Verfahren zur Herstellung.
US5168330A (en) * 1990-12-03 1992-12-01 Research Triangle Institute Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer

Also Published As

Publication number Publication date
US5326721A (en) 1994-07-05
EP0568065B1 (en) 2000-11-08
EP0568065A3 (en) 1994-09-14
TW253978B (ja) 1995-08-11
JPH0684736A (ja) 1994-03-25
KR100295716B1 (ko) 2001-10-24
US5825055A (en) 1998-10-20
KR940006212A (ko) 1994-03-23
US5473171A (en) 1995-12-05
DE69329629D1 (de) 2000-12-14
EP0568065A2 (en) 1993-11-03
DE69329629T2 (de) 2001-05-10

Similar Documents

Publication Publication Date Title
JP3320836B2 (ja) 半導体装置とその製造方法
US5912486A (en) Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US6287903B1 (en) Structure and method for a large-permittivity dielectric using a germanium layer
EP0766292B1 (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JPH09260600A (ja) 半導体メモリ素子の製造方法
US20040101977A1 (en) Low thermal budget fabrication of ferroelectric memory using RTP
US6864146B2 (en) Metal oxide integrated circuit on silicon germanium substrate
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
JP2002533923A (ja) 酸化金属セラミックからの可動化学種の拡散のための酸化金属セラミックの分解低減
JP3292699B2 (ja) 半導体装置及びその製造方法
US7456456B2 (en) Semiconductor device and method of manufacturing the same
US7012292B1 (en) Oxidative top electrode deposition process, and microelectronic device structure
US6080593A (en) Method of manufacturing ferroelectric memory
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JP3386339B2 (ja) Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子
JP3127086B2 (ja) 半導体メモリ素子
JPH05343641A (ja) 誘電体素子及びその製造方法
JPH07176704A (ja) 強誘電体薄膜の製造方法
JP2000004012A (ja) 半導体記憶装置の製造方法
JP2000012791A (ja) 半導体装置及びその製造方法
JP2000068468A (ja) 半導体記憶装置の製造方法
JP2000004013A (ja) 誘電体素子及び半導体記憶装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees