JP3294748B2 - アクティブマトリックス型液晶表示パネル - Google Patents
アクティブマトリックス型液晶表示パネルInfo
- Publication number
- JP3294748B2 JP3294748B2 JP31496695A JP31496695A JP3294748B2 JP 3294748 B2 JP3294748 B2 JP 3294748B2 JP 31496695 A JP31496695 A JP 31496695A JP 31496695 A JP31496695 A JP 31496695A JP 3294748 B2 JP3294748 B2 JP 3294748B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- video signal
- pixel
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリッ
クス型液晶表示パネルに係り、特に、横電界方式と称さ
れるアクティブマトリックス型液晶表示パネルに関す
る。
クス型液晶表示パネルに係り、特に、横電界方式と称さ
れるアクティブマトリックス型液晶表示パネルに関す
る。
【０００２】
【従来の技術】横電界方式と称されるアクティブマトリ
ックス型液晶表示パネルは、液晶を介して互いに対向配
置される透明基板のうち、その一方または両方の液晶側
の単位画素に相当する領域面に、表示用電極と基準電極
とが備えられ、この表示用電極と基準電極との間に透明
基板面と平行に発生させる電界によって前記液晶を透過
する光を変調させるように構成されたものである。
ックス型液晶表示パネルは、液晶を介して互いに対向配
置される透明基板のうち、その一方または両方の液晶側
の単位画素に相当する領域面に、表示用電極と基準電極
とが備えられ、この表示用電極と基準電極との間に透明
基板面と平行に発生させる電界によって前記液晶を透過
する光を変調させるように構成されたものである。
【０００３】このような液晶表示パネルは、その表示面
に対して大きな角度視野から観察しても鮮明な映像を認
識でき、いわゆる広角度視野に優れたものとして知られ
るに至った。
に対して大きな角度視野から観察しても鮮明な映像を認
識でき、いわゆる広角度視野に優れたものとして知られ
るに至った。
【０００４】なお、このような構成からなる液晶表示パ
ネルとしては、たとえば特許出願公表平５−５０５２４
７号公報、特公昭６３−２１９０７号公報および特開平
６−１６０８７８号公報等の文献に詳述されている。
ネルとしては、たとえば特許出願公表平５−５０５２４
７号公報、特公昭６３−２１９０７号公報および特開平
６−１６０８７８号公報等の文献に詳述されている。
【０００５】そして、これら各文献には、そのいずれに
おいても、画素領域のそれぞれは、その隣接する映像信
号線側の辺が走査信号線側の辺よりも大きく形成され
た、いわゆる縦ストライプ構造として知られたものであ
る。
おいても、画素領域のそれぞれは、その隣接する映像信
号線側の辺が走査信号線側の辺よりも大きく形成され
た、いわゆる縦ストライプ構造として知られたものであ
る。
【０００６】
【発明が解決しようとする課題】そして、このような構
成からなる横電界方式のアクティブマトリックス型液晶
表示パネルは、その表示の際において、いわゆる縦スミ
アが発生しやい構造であることが指摘されるに至った。
成からなる横電界方式のアクティブマトリックス型液晶
表示パネルは、その表示の際において、いわゆる縦スミ
アが発生しやい構造であることが指摘されるに至った。
【０００７】すなわち、この縦スミアは、映像信号線か
らの映像信号による電界が隣接して配置される表示用電
極あるいは基準電極側との間に発生し、本来表示のみに
寄与する表示用電極あるいは基準電極との間の電界とは
別な電界が形成されて発生してしまうもので、表示品質
の向上を妨げる要因となっている。
らの映像信号による電界が隣接して配置される表示用電
極あるいは基準電極側との間に発生し、本来表示のみに
寄与する表示用電極あるいは基準電極との間の電界とは
別な電界が形成されて発生してしまうもので、表示品質
の向上を妨げる要因となっている。
【０００８】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、いわゆる縦スミアの発生
を抑制できるアクティブマトリックス型液晶表示パネル
を提供することにある。
れたものであり、その目的は、いわゆる縦スミアの発生
を抑制できるアクティブマトリックス型液晶表示パネル
を提供することにある。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】手段１．液晶層を介して互いに対向して透
明基板が配置され、その液晶層側の単位画素に相当する
領域に表示用電極と基準電極とが備えられ、ｘ方向に配
列された単位画素群に共通な走査信号線からの走査信号
の供給によってオンされるスイッチング素子を介してｙ
方向に配列された単位画素群に共通な映像信号線からの
映像信号が供給される前記表示用電極と、ｘ方向に配列
された単位画素群に共通な基準信号線を介して一定電圧
が印加される前記基準電極との間に透明基板面と平行に
発生させる電界によって前記液晶層の光透過率を変化さ
せるアクティブマトリックス型液晶表示パネルにおい
て、前記画素領域のそれぞれは、その隣接する映像信号
線側の辺が走査信号線側の辺よりも小さくなっているこ
とを特徴とするものである。
明基板が配置され、その液晶層側の単位画素に相当する
領域に表示用電極と基準電極とが備えられ、ｘ方向に配
列された単位画素群に共通な走査信号線からの走査信号
の供給によってオンされるスイッチング素子を介してｙ
方向に配列された単位画素群に共通な映像信号線からの
映像信号が供給される前記表示用電極と、ｘ方向に配列
された単位画素群に共通な基準信号線を介して一定電圧
が印加される前記基準電極との間に透明基板面と平行に
発生させる電界によって前記液晶層の光透過率を変化さ
せるアクティブマトリックス型液晶表示パネルにおい
て、前記画素領域のそれぞれは、その隣接する映像信号
線側の辺が走査信号線側の辺よりも小さくなっているこ
とを特徴とするものである。
【００１１】手段２．液晶層を介して互いに対向して透
明基板が配置され、その液晶層側の単位画素に相当する
領域に表示用電極と基準電極とが備えられ、ｘ方向に配
列された単位画素群に共通な走査信号線からの走査信号
の供給によってオンされるスイッチング素子を介してｙ
方向に配列された単位画素群に共通な映像信号線からの
映像信号が供給される前記表示用電極と、ｘ方向に配列
された単位画素群に共通な基準信号線を介して一定電圧
が印加される前記基準電極との間に透明基板面と平行に
発生させる電界によって前記液晶層の光透過率を変化さ
せるアクティブマトリックス型液晶表示パネルにおい
て、表示用電極および基準電極は、それぞれ映像信号線
と直交する方向に延在された帯状の形状をなすことを特
徴とするものである。
明基板が配置され、その液晶層側の単位画素に相当する
領域に表示用電極と基準電極とが備えられ、ｘ方向に配
列された単位画素群に共通な走査信号線からの走査信号
の供給によってオンされるスイッチング素子を介してｙ
方向に配列された単位画素群に共通な映像信号線からの
映像信号が供給される前記表示用電極と、ｘ方向に配列
された単位画素群に共通な基準信号線を介して一定電圧
が印加される前記基準電極との間に透明基板面と平行に
発生させる電界によって前記液晶層の光透過率を変化さ
せるアクティブマトリックス型液晶表示パネルにおい
て、表示用電極および基準電極は、それぞれ映像信号線
と直交する方向に延在された帯状の形状をなすことを特
徴とするものである。
【００１２】手段１のように構成したアクティブマトリ
ックス型液晶表示パネルは、それぞれの画素領域が、隣
接する映像信号線側の辺において走査信号線側のそれよ
りも小さくなっているものである。すなわち、従来の縦
ストライブ構造に対して横ストライプ構造としたもので
ある。
ックス型液晶表示パネルは、それぞれの画素領域が、隣
接する映像信号線側の辺において走査信号線側のそれよ
りも小さくなっているものである。すなわち、従来の縦
ストライブ構造に対して横ストライプ構造としたもので
ある。
【００１３】このようにした場合、横方向に延在される
各画素領域において、映像信号線からの電界が回り込む
領域は、該画素領域の両脇部となるが、画素領域の全体
からみれば極めて小さな領域となり、縦スミアの発生の
抑制を図ることができるようになる。
各画素領域において、映像信号線からの電界が回り込む
領域は、該画素領域の両脇部となるが、画素領域の全体
からみれば極めて小さな領域となり、縦スミアの発生の
抑制を図ることができるようになる。
【００１４】また、手段２のように構成したアクティブ
マトリックス型液晶表示パネルは、表示用電極および基
準電極をそれぞれ映像信号線と直交する方向に延在され
た帯状の形状とすることによって、映像信号線からの電
界が該表示用電極あるいは基準電極へ終端する際のその
電界の回り込みは、実際の表示に関与する表示用電極と
基準電極との間の電界と直角方向となることから、該電
界の回り込みは実際の表示に悪影響を及ぼさなくなり、
縦スミアの発生の抑制を図ることができるようになる。
マトリックス型液晶表示パネルは、表示用電極および基
準電極をそれぞれ映像信号線と直交する方向に延在され
た帯状の形状とすることによって、映像信号線からの電
界が該表示用電極あるいは基準電極へ終端する際のその
電界の回り込みは、実際の表示に関与する表示用電極と
基準電極との間の電界と直角方向となることから、該電
界の回り込みは実際の表示に悪影響を及ぼさなくなり、
縦スミアの発生の抑制を図ることができるようになる。
【００１５】
【発明の実施の形態】以下、本発明によるアクティブマ
トリックス型表示装置の各実施例について説明する。
トリックス型表示装置の各実施例について説明する。
【００１６】実施例１．図９は、横電界方式の液晶表示
パネルとその周辺の回路とを示した概略図である。
パネルとその周辺の回路とを示した概略図である。
【００１７】同図において、液晶表示パネル１はその外
囲器として透明基板１Ａと透明基板１Ｂとを備え、それ
らの間に液晶層を介在させている。そして、いわゆる下
側基板となる透明基板１Ａの液晶層の面には、図中ｘ方
向に延在しかつｙ方向に並設された走査信号線２および
基準信号線４が形成されている。走査信号線２と基準信
号線４は、ある走査信号線２に対し−ｙ方向に近接して
配置された基準信号線４、この基準信号線２に対し−ｙ
方向に大きく離間して配置された走査信号線２、この走
査信号線２に対し−ｙ方向に近接して配置された基準信
号線４というように、順次配置されている。また、これ
ら信号線２および４と絶縁されて、映像信号線３がｙ方
向に延在しかつｘ方向に並設されて形成されている。
囲器として透明基板１Ａと透明基板１Ｂとを備え、それ
らの間に液晶層を介在させている。そして、いわゆる下
側基板となる透明基板１Ａの液晶層の面には、図中ｘ方
向に延在しかつｙ方向に並設された走査信号線２および
基準信号線４が形成されている。走査信号線２と基準信
号線４は、ある走査信号線２に対し−ｙ方向に近接して
配置された基準信号線４、この基準信号線２に対し−ｙ
方向に大きく離間して配置された走査信号線２、この走
査信号線２に対し−ｙ方向に近接して配置された基準信
号線４というように、順次配置されている。また、これ
ら信号線２および４と絶縁されて、映像信号線３がｙ方
向に延在しかつｘ方向に並設されて形成されている。
【００１８】これら走査信号線２および基準信号線４と
映像信号線３とで囲まれた矩形状の領域は画素領域とな
り、これら各画素領域がマトリックス状に配置されて表
示部が構成されるようになっている。そして、各画素領
域内にはそれぞれ表示用電極が形成され、該画素領域の
周辺の一部には薄膜トランジスタＴＦＴおよび蓄積容量
Ｃｓｔｇが配置されている（これらはいずれも図示され
ていないが、後に詳述する）。
映像信号線３とで囲まれた矩形状の領域は画素領域とな
り、これら各画素領域がマトリックス状に配置されて表
示部が構成されるようになっている。そして、各画素領
域内にはそれぞれ表示用電極が形成され、該画素領域の
周辺の一部には薄膜トランジスタＴＦＴおよび蓄積容量
Ｃｓｔｇが配置されている（これらはいずれも図示され
ていないが、後に詳述する）。
【００１９】そして、液晶表示パネル１には、その外部
回路として垂直走査回路５および映像信号駆動回路６が
備えられ、該垂直走査回路５によって前記走査信号線２
のそれぞれに順次走査信号（電圧）が供給され、そのタ
イミングに合わせて映像信号駆動回路６は映像信号線３
に映像信号（電圧）を供給するようになっている。
回路として垂直走査回路５および映像信号駆動回路６が
備えられ、該垂直走査回路５によって前記走査信号線２
のそれぞれに順次走査信号（電圧）が供給され、そのタ
イミングに合わせて映像信号駆動回路６は映像信号線３
に映像信号（電圧）を供給するようになっている。
【００２０】なお、垂直走査回路５および映像信号駆動
回路６は、液晶駆動電源回路７から電源が供給されてい
るとともに、ＣＰＵ８からの画像情報がコントローラ９
によってそれぞれ表示データおよび制御信号に分けられ
て入力されるようになっている。ここで、表示データ
は、この実施例では画像メモリ４１０を介して入力され
るようになっているが、この画像メモリ４１０の機能に
ついては後に詳述する。
回路６は、液晶駆動電源回路７から電源が供給されてい
るとともに、ＣＰＵ８からの画像情報がコントローラ９
によってそれぞれ表示データおよび制御信号に分けられ
て入力されるようになっている。ここで、表示データ
は、この実施例では画像メモリ４１０を介して入力され
るようになっているが、この画像メモリ４１０の機能に
ついては後に詳述する。
【００２１】また、前記基準信号線４に印加される電圧
も液晶駆動電源回路７から供給されるようになってい
る。なお、本実施例では、基準信号線４に印加される電
圧は、映像信号駆動回路６の耐圧を小さくする目的で交
流電圧を用いている。
も液晶駆動電源回路７から供給されるようになってい
る。なお、本実施例では、基準信号線４に印加される電
圧は、映像信号駆動回路６の耐圧を小さくする目的で交
流電圧を用いている。
【００２２】図１は、前記液晶表示パネル１における一
つの画素領域（図９中、点線で囲まれた部分に対応す
る）における詳細な構成を示した平面図である。
つの画素領域（図９中、点線で囲まれた部分に対応す
る）における詳細な構成を示した平面図である。
【００２３】また、同図において、II−II線における断
面図を図２に、III−III線における断面図を図３に、IV
−IV線における断面図を図４に、それぞれ示している。
面図を図２に、III−III線における断面図を図３に、IV
−IV線における断面図を図４に、それぞれ示している。
【００２４】まず、透明基板１Ａの液晶層側の面には、
そのｘ方向に延在して走査信号線２がたとえばＡｌで形
成されている。また、この走査信号線２と近接してその
ｙ方向側に基準信号線４がｘ方向に延在して形成されて
いる。この基準信号線４もたとえばＡｌで形成されてい
る。ここで、これら走査信号線２と基準信号線４と後述
する映像信号線３とで囲まれた領域によって画素領域が
形成されることは上述した通りである。ここで、この実
施例では、該画素領域は、特に、隣接する映像信号線側
の辺が走査信号線側の辺よりも小さくなって形成され、
いわゆる横ストライプ型となっている。
そのｘ方向に延在して走査信号線２がたとえばＡｌで形
成されている。また、この走査信号線２と近接してその
ｙ方向側に基準信号線４がｘ方向に延在して形成されて
いる。この基準信号線４もたとえばＡｌで形成されてい
る。ここで、これら走査信号線２と基準信号線４と後述
する映像信号線３とで囲まれた領域によって画素領域が
形成されることは上述した通りである。ここで、この実
施例では、該画素領域は、特に、隣接する映像信号線側
の辺が走査信号線側の辺よりも小さくなって形成され、
いわゆる横ストライプ型となっている。
【００２５】また、この画素領域において、前記基準信
号線４は、それ自体を基準電極１４とするとともに、さ
らに、もう一本の基準電極１４が走査信号線２に隣接さ
れて形成されている。これら各基準電極１４は、後述す
る映像信号線３のうち一方の映像信号線３（図中右側）
に隣接して配置され、該基準電極１４と同時に形成され
る導体層１４Ａによって互いに電気的な接続が図れたも
のとなっている。
号線４は、それ自体を基準電極１４とするとともに、さ
らに、もう一本の基準電極１４が走査信号線２に隣接さ
れて形成されている。これら各基準電極１４は、後述す
る映像信号線３のうち一方の映像信号線３（図中右側）
に隣接して配置され、該基準電極１４と同時に形成され
る導体層１４Ａによって互いに電気的な接続が図れたも
のとなっている。
【００２６】これにより、各基準電極１４は、走査信号
線２と平行な方向に延在され、換言すれば、後述の映像
信号線３と直交する方向に延在された帯状の形状をなす
ように構成されることになる。
線２と平行な方向に延在され、換言すれば、後述の映像
信号線３と直交する方向に延在された帯状の形状をなす
ように構成されることになる。
【００２７】そして、この走査信号線２等が形成された
透明基板１Ａの表面には、該走査信号線２、基準信号線
４、および基準電極１４をも被ってたとえばシリコン窒
化膜からなる絶縁膜１１（図２、３、４参照）が形成さ
れている。この絶縁膜１１は、後述する映像信号線３に
対する走査信号線２および基準信号線４の層間絶縁膜と
して、また、薄膜トランジスタＴＦＴの形成領域に対し
てはゲート酸化膜として、蓄積容量Ｃｓｔｇの形成領域
に対しては誘電体膜として機能するようになっている。
透明基板１Ａの表面には、該走査信号線２、基準信号線
４、および基準電極１４をも被ってたとえばシリコン窒
化膜からなる絶縁膜１１（図２、３、４参照）が形成さ
れている。この絶縁膜１１は、後述する映像信号線３に
対する走査信号線２および基準信号線４の層間絶縁膜と
して、また、薄膜トランジスタＴＦＴの形成領域に対し
てはゲート酸化膜として、蓄積容量Ｃｓｔｇの形成領域
に対しては誘電体膜として機能するようになっている。
【００２８】そして、この絶縁膜１１の表面には、ま
ず、その薄膜トランジスタＴＦＴの形成領域において半
導体層１２が形成されている。この半導体層１２は、た
とえばアモルファスＳｉからなり、走査信号線２上にお
いて映像信号線３（図中左側の映像信号線）に近接され
た部分に重畳して形成されている。これにより、走査信
号線２の一部は薄膜トランジスタＴＦＴのゲート電極を
兼ねた構成になっている。
ず、その薄膜トランジスタＴＦＴの形成領域において半
導体層１２が形成されている。この半導体層１２は、た
とえばアモルファスＳｉからなり、走査信号線２上にお
いて映像信号線３（図中左側の映像信号線）に近接され
た部分に重畳して形成されている。これにより、走査信
号線２の一部は薄膜トランジスタＴＦＴのゲート電極を
兼ねた構成になっている。
【００２９】さらに、絶縁膜１１の表面には、そのｙ方
向に延在して隣接配置される映像信号線３が、たとえば
ＣｒとＡｌとの順次積層体によって形成されている。こ
の映像信号線３はその一部が延在されて前記半導体層１
２の表面の一部に形成されたドレイン電極３Ａが一体と
なって形成されている。
向に延在して隣接配置される映像信号線３が、たとえば
ＣｒとＡｌとの順次積層体によって形成されている。こ
の映像信号線３はその一部が延在されて前記半導体層１
２の表面の一部に形成されたドレイン電極３Ａが一体と
なって形成されている。
【００３０】さらに、画素領域における絶縁膜１１の表
面には表示用電極１５が形成されている。この表示用電
極１５は該画素領域をたとえば２分割するように形成さ
れている。すなわち、表示用電極１５の一端は薄膜トラ
ンジスタＴＦＴのソース電極１５Ａと一体に形成され、
図中＋ｙ方向に延在された後に、＋ｘ方向に延在されて
いる。これにより、表示用電極１５は、走査信号線２と
平行な方向に延在され、換言すれば、映像信号線３と直
交する方向に延在された帯状の形状をなすように構成さ
れることになる。
面には表示用電極１５が形成されている。この表示用電
極１５は該画素領域をたとえば２分割するように形成さ
れている。すなわち、表示用電極１５の一端は薄膜トラ
ンジスタＴＦＴのソース電極１５Ａと一体に形成され、
図中＋ｙ方向に延在された後に、＋ｘ方向に延在されて
いる。これにより、表示用電極１５は、走査信号線２と
平行な方向に延在され、換言すれば、映像信号線３と直
交する方向に延在された帯状の形状をなすように構成さ
れることになる。
【００３１】この場合、表示用電極１５の先端部は、前
記各基準電極１４を互いに接続させる導電層１４Ａ上に
沿って延在されたＴ字状の形状をなす部分を備え、この
部分は誘電体膜としての前記絶縁膜１１を備える蓄積容
量Ｃｓｔｇを構成している。この蓄積容量Ｃｓｔｇは、
それによってたとえば薄膜トランジスタＴＦＴがオフし
た際に表示用電極１５に映像情報を長く蓄積させるとい
う効果を奏するようになっている。
記各基準電極１４を互いに接続させる導電層１４Ａ上に
沿って延在されたＴ字状の形状をなす部分を備え、この
部分は誘電体膜としての前記絶縁膜１１を備える蓄積容
量Ｃｓｔｇを構成している。この蓄積容量Ｃｓｔｇは、
それによってたとえば薄膜トランジスタＴＦＴがオフし
た際に表示用電極１５に映像情報を長く蓄積させるとい
う効果を奏するようになっている。
【００３２】なお、前述した薄膜トランジスタＴＦＴの
ドレイン電極３Ａおよびソース電極１５Ａと半導体層１
１の界面にはリン（Ｐ）がドープされて高濃度層となっ
ており、これにより前記各電極におけるオーミックコン
タクトを図っている。この場合、半導体層１１の表面の
全域に前記高濃度層を形成した後、前記各電極を形成
し、これら電極をマスクとして該電極形成領域以外の高
濃度層をエッチングすることにより上記の構成とするこ
とができる。
ドレイン電極３Ａおよびソース電極１５Ａと半導体層１
１の界面にはリン（Ｐ）がドープされて高濃度層となっ
ており、これにより前記各電極におけるオーミックコン
タクトを図っている。この場合、半導体層１１の表面の
全域に前記高濃度層を形成した後、前記各電極を形成
し、これら電極をマスクとして該電極形成領域以外の高
濃度層をエッチングすることにより上記の構成とするこ
とができる。
【００３３】そして、このように薄膜トランジスタＴＦ
Ｔ、映像信号線３、および蓄積容量Ｃｓｔｇが形成され
た絶縁膜１１の上面には、該薄膜トランジスタＴＦＴ等
を被って、たとえばシリコン窒化膜からなる保護膜１６
（図２、３、４参照）が形成され、この保護膜１６の上
面には配向膜１７が形成されて、液晶表示パネル１のい
わゆる下側基板を構成している。なお、この下側基板の
液晶側と反対側の面には、偏光板１８が配置されてい
る。
Ｔ、映像信号線３、および蓄積容量Ｃｓｔｇが形成され
た絶縁膜１１の上面には、該薄膜トランジスタＴＦＴ等
を被って、たとえばシリコン窒化膜からなる保護膜１６
（図２、３、４参照）が形成され、この保護膜１６の上
面には配向膜１７が形成されて、液晶表示パネル１のい
わゆる下側基板を構成している。なお、この下側基板の
液晶側と反対側の面には、偏光板１８が配置されてい
る。
【００３４】そして、いわゆる上側基板となる透明基板
１Ｂの液晶側の部分には、図１の破線で示すように、遮
光膜３００が画素領域の周辺部を除く中央部のほとんど
を開口させて形成されている。この遮光膜３００は、薄
膜トランジスタＴＦＴへの外来光の照射を防止すること
によってその特性の劣化を防止するとともに、表示にお
けるコントラストの向上を図る目的で形成されている。
この遮光膜３００は、たとえば黒色顔料を分散した有機
樹脂等によって構成されている。
１Ｂの液晶側の部分には、図１の破線で示すように、遮
光膜３００が画素領域の周辺部を除く中央部のほとんど
を開口させて形成されている。この遮光膜３００は、薄
膜トランジスタＴＦＴへの外来光の照射を防止すること
によってその特性の劣化を防止するとともに、表示にお
けるコントラストの向上を図る目的で形成されている。
この遮光膜３００は、たとえば黒色顔料を分散した有機
樹脂等によって構成されている。
【００３５】図２は、遮光膜３００が形成された透明基
板１Ｂの断面が示されており、該遮光膜３００の前記開
口部にはそれを被ってカラーフィルタ２５が形成されて
いる。そして、このカラーフィルタ２５および前記遮光
膜３００を被って平坦膜２７が形成され、この平坦膜２
７の液晶層側の面には配向膜２８が形成されている。
板１Ｂの断面が示されており、該遮光膜３００の前記開
口部にはそれを被ってカラーフィルタ２５が形成されて
いる。そして、このカラーフィルタ２５および前記遮光
膜３００を被って平坦膜２７が形成され、この平坦膜２
７の液晶層側の面には配向膜２８が形成されている。
【００３６】ここで、前記カラーフィルタ２５は、図５
に示すように、映像信号線３の延長線に沿って隣接され
る３個の画素領域に、それぞれ図中上からたとえば赤色
（Ｒ）フィルタ、緑色（Ｇ）フィルタ、青色（Ｂ）フィ
ルタが配置されるように形成され、これにより前記３個
の画素領域においてカラー表示用の一画素領域を構成す
るようになっている。
に示すように、映像信号線３の延長線に沿って隣接され
る３個の画素領域に、それぞれ図中上からたとえば赤色
（Ｒ）フィルタ、緑色（Ｇ）フィルタ、青色（Ｂ）フィ
ルタが配置されるように形成され、これにより前記３個
の画素領域においてカラー表示用の一画素領域を構成す
るようになっている。
【００３７】また、このように形成された上側基板の液
晶層側とは反対側の面には、偏光板２９が配置されてい
る。
晶層側とは反対側の面には、偏光板２９が配置されてい
る。
【００３８】なお、図２では、基準電極１４および表示
用電極１５との間に電圧が印加されることによって電界
Ｅは液晶層ＬＣ内を、透明基板１Ａ、１Ｂの各面と平行
に発生していることを示している。上述したように、横
電界方式と称される所以である。
用電極１５との間に電圧が印加されることによって電界
Ｅは液晶層ＬＣ内を、透明基板１Ａ、１Ｂの各面と平行
に発生していることを示している。上述したように、横
電界方式と称される所以である。
【００３９】ここで、透明基板１Ａ側に形成された配向
膜１７と偏光板１８、透明基板１Ｂ側に形成された配向
膜２８と偏光板２９との関係を図６を用いて説明する。
膜１７と偏光板１８、透明基板１Ｂ側に形成された配向
膜２８と偏光板２９との関係を図６を用いて説明する。
【００４０】表示電極１５と基準電極１４の間に印加さ
れる電界の方向２０７に対して、配向膜１７および２８
のラビング方向２０８の角度φＬＣは、いずれも７５度
となっている。また、一方の偏光板１８の偏光透過軸方
向２０９の角度φＰは、φＬＣと等しくなっている。ま
た、もう一方の偏光板２９の偏光透過軸方向は、方向０
９と直交している。また、液晶層ＬＣとしては、誘電率
異方性Δεが正で、その値が７．３（１ｋＨｚ）、屈折
率異方性Δｎが０．０７３（５８９ｎｍ、２０℃）のネ
マチック液晶の組成物を用いている。
れる電界の方向２０７に対して、配向膜１７および２８
のラビング方向２０８の角度φＬＣは、いずれも７５度
となっている。また、一方の偏光板１８の偏光透過軸方
向２０９の角度φＰは、φＬＣと等しくなっている。ま
た、もう一方の偏光板２９の偏光透過軸方向は、方向０
９と直交している。また、液晶層ＬＣとしては、誘電率
異方性Δεが正で、その値が７．３（１ｋＨｚ）、屈折
率異方性Δｎが０．０７３（５８９ｎｍ、２０℃）のネ
マチック液晶の組成物を用いている。
【００４１】このような構成とすることにより、液晶層
ＬＣ内に透明基板１Ａと平行な電界を発生せしめること
により、該液晶層ＬＣを透過する光を変調させることが
できる。特に、電界無印加時に黒表示、電界印加時に白
表示となるいわゆるノーマリブラックモードとすること
ができる。
ＬＣ内に透明基板１Ａと平行な電界を発生せしめること
により、該液晶層ＬＣを透過する光を変調させることが
できる。特に、電界無印加時に黒表示、電界印加時に白
表示となるいわゆるノーマリブラックモードとすること
ができる。
【００４２】なお、上述した構成において、カラー表示
用の一画素を構成する３個の各画素は、従来と異なり、
映像信号線３の延在方向に沿って隣接されたものを担当
させている。一方、図９に示すコントローラ９からの表
示データは、従来は、たとえば６０Ｈｚに相当する周波
数で、Ｒ、Ｇ、Ｂの各画素信号が隣接する各映像信号線
に並列に送られてくるようになっている。
用の一画素を構成する３個の各画素は、従来と異なり、
映像信号線３の延在方向に沿って隣接されたものを担当
させている。一方、図９に示すコントローラ９からの表
示データは、従来は、たとえば６０Ｈｚに相当する周波
数で、Ｒ、Ｇ、Ｂの各画素信号が隣接する各映像信号線
に並列に送られてくるようになっている。
【００４３】このため、この実施例では、図９に示すよ
うに、画像メモリ４１０を特に設け、この画像メモリ４
１０にＣＰＵ８からのＲ、Ｇ、Ｂの画素信号を一旦格納
し、それぞれの信号をコントローラ９によって一つの映
像信号線３に順次供給するように構成している。
うに、画像メモリ４１０を特に設け、この画像メモリ４
１０にＣＰＵ８からのＲ、Ｇ、Ｂの画素信号を一旦格納
し、それぞれの信号をコントローラ９によって一つの映
像信号線３に順次供給するように構成している。
【００４４】図７は、この際の駆動のタイミングを示す
図である。同図において、Ｖｄは一つの映像信号線３に
供給される画素信号、Ｖｇ1、Ｖｇ2、Ｖｇ3はそれぞれ
カラー表示用の一画素を構成する３個の各画素に供給す
るゲート信号、Ｖｒ、Ｖｇ、ＶｂはそれぞれＲ、Ｇ、Ｂ
の各画素に供給される画素信号を示している。
図である。同図において、Ｖｄは一つの映像信号線３に
供給される画素信号、Ｖｇ1、Ｖｇ2、Ｖｇ3はそれぞれ
カラー表示用の一画素を構成する３個の各画素に供給す
るゲート信号、Ｖｒ、Ｖｇ、ＶｂはそれぞれＲ、Ｇ、Ｂ
の各画素に供給される画素信号を示している。
【００４５】また、このように画像メモリ４１０を備え
ることに限定されることはなく、ＣＰＵ８とコントロー
ラ９との間にインターフェースを設け、このインターフ
ェースによってＣＰＵ８からの画素信号を上述したよう
に変化するようにしてもよいことはいうまでもない。
ることに限定されることはなく、ＣＰＵ８とコントロー
ラ９との間にインターフェースを設け、このインターフ
ェースによってＣＰＵ８からの画素信号を上述したよう
に変化するようにしてもよいことはいうまでもない。
【００４６】以上説明した実施例による液晶表示パネル
によれば、それぞれの単位画素領域を、隣接する映像信
号線３側の辺において走査信号線２側のそれよりも小さ
く構成したものとなっている。すなわち、従来の縦スト
ライプ構造に対して横ストライプ構造としたものであ
る。
によれば、それぞれの単位画素領域を、隣接する映像信
号線３側の辺において走査信号線２側のそれよりも小さ
く構成したものとなっている。すなわち、従来の縦スト
ライプ構造に対して横ストライプ構造としたものであ
る。
【００４７】このため、横方向に延在される単位画素領
域において、映像信号線３からの電界が回り込む領域
は、該単位画素領域の両脇部となるが、画素領域の全体
からみれば極めて小さな領域となり、いわゆる縦スミア
を従来よりも大幅に抑制できるようになる。
域において、映像信号線３からの電界が回り込む領域
は、該単位画素領域の両脇部となるが、画素領域の全体
からみれば極めて小さな領域となり、いわゆる縦スミア
を従来よりも大幅に抑制できるようになる。
【００４８】また、表示用電極１５および基準電極１４
をそれぞれ映像信号線３と直交する方向に延在された帯
状の形状とすることによって、映像信号線３からの電界
が該表示用電極１５あるいは基準電極１４へ終端する際
のその電界の回り込みは、実際の表示に関与する表示用
電極１５と基準電極１４との間の電界と直角方向となる
ことから、該電界の回り込みは実際の表示に悪影響を及
ぼさなくなる。
をそれぞれ映像信号線３と直交する方向に延在された帯
状の形状とすることによって、映像信号線３からの電界
が該表示用電極１５あるいは基準電極１４へ終端する際
のその電界の回り込みは、実際の表示に関与する表示用
電極１５と基準電極１４との間の電界と直角方向となる
ことから、該電界の回り込みは実際の表示に悪影響を及
ぼさなくなる。
【００４９】なお、図８は、このように画素領域におけ
る映像信号線３の表示用電極１５あるいは基準電極１４
へ終端する際のその電界の回り込みＥ1、Ｅ2（同図
（ａ））を、従来による画素領域における映像信号線３
の表示用電極１５あるいは基準電極１４へ終端する際の
その電界の回り込みＥ1、Ｅ2（同図（ｂ））と比較した
図である。
る映像信号線３の表示用電極１５あるいは基準電極１４
へ終端する際のその電界の回り込みＥ1、Ｅ2（同図
（ａ））を、従来による画素領域における映像信号線３
の表示用電極１５あるいは基準電極１４へ終端する際の
その電界の回り込みＥ1、Ｅ2（同図（ｂ））と比較した
図である。
【００５０】上述した実施例では、画素領域のそれぞれ
において、その隣接する映像信号線側の辺が走査信号線
側の辺よりも小さくなっているとともに、表示用電極お
よび基準電極はそれぞれ映像信号線と直交する方向に延
在された帯状の形状をなす構成としたものである。
において、その隣接する映像信号線側の辺が走査信号線
側の辺よりも小さくなっているとともに、表示用電極お
よび基準電極はそれぞれ映像信号線と直交する方向に延
在された帯状の形状をなす構成としたものである。
【００５１】しかし、隣接する映像信号線側の辺を走査
信号線側の辺よりも小さくするのみで、表示用電極およ
び基準電極をそれぞれ映像信号線と平行する方向に延在
させてもよいことはいうまでもない。
信号線側の辺よりも小さくするのみで、表示用電極およ
び基準電極をそれぞれ映像信号線と平行する方向に延在
させてもよいことはいうまでもない。
【００５２】また、表示用電極および基準電極をそれぞ
れ映像信号線と直交する方向に延在された帯状の形状と
するのみで、その画素領域をその隣接する映像信号線側
の辺を走査信号線側の辺よりも大きくするようにしても
よいことはいうまでもない。
れ映像信号線と直交する方向に延在された帯状の形状と
するのみで、その画素領域をその隣接する映像信号線側
の辺を走査信号線側の辺よりも大きくするようにしても
よいことはいうまでもない。
【００５３】いずれにおいても、従来よりも縦スミアの
発生を抑制できる効果を奏するからである。
発生を抑制できる効果を奏するからである。
【００５４】また、カラー表示のものに限定されること
はなく、白黒表示のものにも適用できることはいうまで
もない。
はなく、白黒表示のものにも適用できることはいうまで
もない。
【００５５】実施例２．図１０は、本発明によるアクテ
ィブマトリック型表示パネルの他の実施例を示す平面図
である。
ィブマトリック型表示パネルの他の実施例を示す平面図
である。
【００５６】同図において、映像信号線３の延在方向に
沿って配置される各画素領域は、図中上方からたとえば
Ｒ、Ｇ、Ｂ、Ｒ、…の各色を担当していることは実施例
１と同様の構成をとっている。しかし、カラー用表示の
一画素を構成する３画素のうち、隣接する２画素が一つ
の走査信号線を共有するとともに、前記隣接する２画素
は異なる映像信号線３からの映像信号によって表示がな
される構成となっているところが異なっている。
沿って配置される各画素領域は、図中上方からたとえば
Ｒ、Ｇ、Ｂ、Ｒ、…の各色を担当していることは実施例
１と同様の構成をとっている。しかし、カラー用表示の
一画素を構成する３画素のうち、隣接する２画素が一つ
の走査信号線を共有するとともに、前記隣接する２画素
は異なる映像信号線３からの映像信号によって表示がな
される構成となっているところが異なっている。
【００５７】すなわち、上記Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、
Ｒ、Ｇ、…の配列において、順番に２個ずつの各画素
（Ｒ、Ｇ）、（Ｂ、Ｒ）、（Ｇ、Ｂ）、（Ｒ、Ｇ）、…
のそれぞれの間に走査信号線２が配置されるとともに、
前記各画素のうち上段の画素には図中左側に位置する映
像信号線３からの映像信号によって、また下段の画素に
は図中右側に位置する映像信号線３からの映像信号によ
って表示がなされるようになっている。
Ｒ、Ｇ、…の配列において、順番に２個ずつの各画素
（Ｒ、Ｇ）、（Ｂ、Ｒ）、（Ｇ、Ｂ）、（Ｒ、Ｇ）、…
のそれぞれの間に走査信号線２が配置されるとともに、
前記各画素のうち上段の画素には図中左側に位置する映
像信号線３からの映像信号によって、また下段の画素に
は図中右側に位置する映像信号線３からの映像信号によ
って表示がなされるようになっている。
【００５８】このように構成された表示パネルは、走査
信号線２の本数を減少させることができるので、その
分、画素領域の面積の増大にともなう開口率を向上させ
ることができるようになる。
信号線２の本数を減少させることができるので、その
分、画素領域の面積の増大にともなう開口率を向上させ
ることができるようになる。
【００５９】この場合、図９に示すＣＰＵ８からの各画
素データのうち、２ライン分の画素データを画像メモリ
４１０に格納した後、縦ストライプ配置の単位選択時間
の２／３の時間毎に、前記の２画素単位で走査信号線２
を選択し、順次映像信号線３に画素データを印加するこ
とで、駆動を行うことができる。
素データのうち、２ライン分の画素データを画像メモリ
４１０に格納した後、縦ストライプ配置の単位選択時間
の２／３の時間毎に、前記の２画素単位で走査信号線２
を選択し、順次映像信号線３に画素データを印加するこ
とで、駆動を行うことができる。
【００６０】すなわち、図１０に示すように、映像信号
線３の延在方向に配置される画素を、順次、Ｒ1、Ｇ1、
Ｂ1、Ｒ2、Ｇ2、Ｂ2、Ｒ3、…とした場合、Ｒ1とＧ1と
の間の走査信号線２1、Ｂ1とＲ2との間の走査信号線
２2、およびＧ2とＢ2との間の走査信号線２3には、順
次、それぞれ走査信号Ｖｇ1、Ｖｇ2、Ｖｇ3が印加され
る。この印加による走査信号線２の選択は、縦ストライ
プ配置の１ラインの選択に時間に相当する単位走査時間
の２／３時間毎となる。
線３の延在方向に配置される画素を、順次、Ｒ1、Ｇ1、
Ｂ1、Ｒ2、Ｇ2、Ｂ2、Ｒ3、…とした場合、Ｒ1とＧ1と
の間の走査信号線２1、Ｂ1とＲ2との間の走査信号線
２2、およびＧ2とＢ2との間の走査信号線２3には、順
次、それぞれ走査信号Ｖｇ1、Ｖｇ2、Ｖｇ3が印加され
る。この印加による走査信号線２の選択は、縦ストライ
プ配置の１ラインの選択に時間に相当する単位走査時間
の２／３時間毎となる。
【００６１】この際、隣接する二つの映像信号線３1、
３2からは、それぞれ映像信号Ｖｄ1、Ｖｄ2が供給され
るようになっている。これら各映像信号Ｖｄ1、Ｖｄ2は
前記走査信号Ｖｇ1、Ｖｇ2、Ｖｇ3に同期し単位走査時
間の２／３の時間毎に印加されるようになっている。こ
の結果、Ｒ1、Ｇ1、Ｂ1、Ｒ2、Ｇ2、Ｂ2の各画素の電位
の波形は同図に示すようになる。
３2からは、それぞれ映像信号Ｖｄ1、Ｖｄ2が供給され
るようになっている。これら各映像信号Ｖｄ1、Ｖｄ2は
前記走査信号Ｖｇ1、Ｖｇ2、Ｖｇ3に同期し単位走査時
間の２／３の時間毎に印加されるようになっている。こ
の結果、Ｒ1、Ｇ1、Ｂ1、Ｒ2、Ｇ2、Ｂ2の各画素の電位
の波形は同図に示すようになる。
【００６２】このことから、横ストライプ配置の構成で
あっても、縦ストライプ配置で２ラインを書き込む間
に、それに相当する画素分だけ書き込むことができるこ
とがわかる。
あっても、縦ストライプ配置で２ラインを書き込む間
に、それに相当する画素分だけ書き込むことができるこ
とがわかる。
【００６３】したがって、本実施例では、縦ストライプ
配置の構造と比較した場合、走査信号の周波数を１．５
倍にとどめることができ、薄膜トランジスタＴＦＴの書
き込み特性の向上を図ることができる。
配置の構造と比較した場合、走査信号の周波数を１．５
倍にとどめることができ、薄膜トランジスタＴＦＴの書
き込み特性の向上を図ることができる。
【００６４】実施例３．図１２は、本発明によるアクテ
ィブマトリックス型液晶表示パネルの他の実施例を示す
平面図である。また、同図のXIII−XIII線における断面
図を図１３に示している。
ィブマトリックス型液晶表示パネルの他の実施例を示す
平面図である。また、同図のXIII−XIII線における断面
図を図１３に示している。
【００６５】図１２において、映像信号線３の延在方向
に沿って配置される各画素領域は、図中上方からたとえ
ばＲ、Ｇ、Ｂ、Ｒ、…の各色を担当していることは実施
例１と同様の構成をとっている。しかし、カラー用表示
の一画素を構成する３画素のうち、隣接する２画素が一
つの走査信号線を共有し、残りの一画素が一つの走査信
号線を占有するとともに、各画素はそれぞれ異なる映像
信号線３からの映像信号によって表示がなされる構成と
なっているところが異なっている。
に沿って配置される各画素領域は、図中上方からたとえ
ばＲ、Ｇ、Ｂ、Ｒ、…の各色を担当していることは実施
例１と同様の構成をとっている。しかし、カラー用表示
の一画素を構成する３画素のうち、隣接する２画素が一
つの走査信号線を共有し、残りの一画素が一つの走査信
号線を占有するとともに、各画素はそれぞれ異なる映像
信号線３からの映像信号によって表示がなされる構成と
なっているところが異なっている。
【００６６】そして、この場合、共有する走査信号線お
よび占有する走査信号線は、たとえば表示領域以外の他
の領域で互いに接続され、同一の走査信号が供給される
ようになっている。
よび占有する走査信号線は、たとえば表示領域以外の他
の領域で互いに接続され、同一の走査信号が供給される
ようになっている。
【００６７】各画素に映像信号を供給する映像信号線３
は、図中左側に一本、右側に二本あてがわれているが、
このうち二本の映像信号線３のうち、外側に位置する映
像信号線３は内側に位置する映像信号線３と、層間絶縁
膜１１を介して担当する画素の薄膜トランジスタＴＦＴ
のドレイン電極３Ａと接続されている。
は、図中左側に一本、右側に二本あてがわれているが、
このうち二本の映像信号線３のうち、外側に位置する映
像信号線３は内側に位置する映像信号線３と、層間絶縁
膜１１を介して担当する画素の薄膜トランジスタＴＦＴ
のドレイン電極３Ａと接続されている。
【００６８】このように構成した、液晶表示パネルは、
縦ストライプ配置のものと同様の駆動方法で表示がなさ
れるようになる。このため、上述した画像メモリ４１０
あるいはインターフェース等を全く必要とすることなく
表示できるという効果を奏する。
縦ストライプ配置のものと同様の駆動方法で表示がなさ
れるようになる。このため、上述した画像メモリ４１０
あるいはインターフェース等を全く必要とすることなく
表示できるという効果を奏する。
【００６９】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示パネルによれば、縦スミアの発生
を抑制できるようになる。
本発明による液晶表示パネルによれば、縦スミアの発生
を抑制できるようになる。
【図１】本発明による液晶表示パネルの一実施例を示す
画素領域の平面図である。
画素領域の平面図である。
【図２】図１のII−II線における断面図である。
【図３】図１のIII−III線における断面図である。
【図４】図１のVI−VI線における断面図である。
【図５】本発明による液晶表示パネルの一実施例を示す
カラーフィルタの配置図である。
カラーフィルタの配置図である。
【図６】本発明による液晶表示パネルに使用される配向
膜および偏光板の関係を示す説明図である。
膜および偏光板の関係を示す説明図である。
【図７】本発明による液晶表示パネルの駆動方法の一実
施例を示すタイミング図である。
施例を示すタイミング図である。
【図８】本発明による液晶表示パネルの効果を示す説明
図である。
図である。
【図９】本発明による液晶表示パネルとその周辺回路の
一実施例を示した概略図である。
一実施例を示した概略図である。
【図１０】本発明による液晶表示パネルの他の実施例を
示す画素領域の平面図である。
示す画素領域の平面図である。
【図１１】図１０に示した液晶表示パネルの駆動方法の
一実施例を示すタイミング図である。
一実施例を示すタイミング図である。
【図１２】本発明による液晶表示パネルの他の実施例を
示す画素領域の平面図である。
示す画素領域の平面図である。
【図１３】図１２のXIII−XIII線における断面図であ
る。
る。
２……走査信号線、３……映像信号線、４……基準信号
線、１４……基準電極、１５……表示用電極、ＴＦＴ…
…薄膜トランジスタ、Ｃｓｔｇ……蓄積容量。
線、１４……基準電極、１５……表示用電極、ＴＦＴ…
…薄膜トランジスタ、Ｃｓｔｇ……蓄積容量。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 芦沢 啓一郎 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 星野 稔 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (56)参考文献 特開 昭56−91277（ＪＰ，Ａ) 特開 平７−239480（ＪＰ，Ａ) 特開 平２−234119（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/133 550 G09G 3/36
Claims (8)
- 【請求項１】 液晶層を介して互いに対向して透明基板
が配置され、その液晶層側の単位画素に相当する領域に
表示用電極と基準電極とが備えられ、ｘ方向に配列され
た単位画素群に共通な走査信号線からの走査信号の供給
によってオンされるスイッチング素子を介してｙ方向に
配列された単位画素群に共通な映像信号線からの映像信
号が供給される前記表示用電極と、ｘ方向に配列された
単位画素群に共通な基準信号線を介して一定電圧が印加
される前記基準電極との間に透明基板面と平行に発生さ
せる電界によって前記液晶層の光透過率を変化させるア
クティブマトリックス型液晶表示パネルにおいて、前記基準信号線は前記走査信号線と平行な方向に延在し
てそれ自体を基準電極とし、前記表示用電極は前記基準
電極と平行に延在して形成されているとともに、 前記画素領域のそれぞれは、その隣接する映像信号線側
の辺が走査信号線側の辺よりも小さくなっていることを
特徴とするアクティブマトリックス型液晶表示パネル。 - 【請求項２】 Ｒ、Ｇ、Ｂの各色を担当する隣接する画
素領域でカラー表示の一画素領域を構成するものであっ
て、この一画素領域を構成する各画素領域は映像信号線
の延在方向に配列されていることを特徴とする請求項１
記載のアクティブマトリックス型液晶表示パネル。 - 【請求項３】 前記表示用電極および前記基準電極は、
それぞれ映像信号線と直交する方向に延在された帯状の
形状をなすことを特徴とする請求項１記載のアクティブ
マトリックス型液晶表示パネル。 - 【請求項４】 Ｒ、Ｇ、Ｂの各色を担当する隣接する画
素領域でカラー表示の一画素領域を構成するものであっ
て、この一画素領域を構成する各画素領域は映像信号線
の延在方向に配列されていることを特徴とする請求項３
記載のアクティブマトリックス型液晶表示パネル。 - 【請求項５】 カラー表示の一画素領域を構成する各画
素領域はそれぞれ異なる走査信号線によって表示駆動さ
れるように構成されていることを特徴とする請求項２お
よび４のうちいずれか記載のアクティブマトリックス型
液晶表示パネ ル。 - 【請求項６】 カラー表示の一画素領域を構成する各画
素領域を表示駆動させるそれぞれの走査信号線には、走
査信号が順次供給されるように構成されていることを特
徴とする請求項５記載のアクティブマトリックス型液晶
表示パネル。 - 【請求項７】 カラー表示の一画素領域を構成する各画
素領域のうち、互いに隣接する二つの画素領域は共通の
走査信号線からの走査信号、および異なる映像信号線か
らの映像信号によって表示駆動がなされるように構成さ
れていることを特徴とする請求項２および４のうちいず
れか記載のアクティブマトリックス型液晶表示パネル。 - 【請求項８】 カラー表示の一画素領域を構成する各画
素領域はそれぞれ異なる映像信号線からの映像信号によ
って表示駆動されるように構成されていることを特徴と
する請求項２および４記載のアクティブマトリクス型液
晶表示パネル。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31496695A JP3294748B2 (ja) | 1995-12-04 | 1995-12-04 | アクティブマトリックス型液晶表示パネル |
| US08/753,957 US5734451A (en) | 1995-12-04 | 1996-12-03 | Active matrix type liquid crystal display device with specific configurations of the reference electrode and/or the video signal line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31496695A JP3294748B2 (ja) | 1995-12-04 | 1995-12-04 | アクティブマトリックス型液晶表示パネル |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001382927A Division JP3583755B2 (ja) | 2001-12-17 | 2001-12-17 | アクティブマトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09159996A JPH09159996A (ja) | 1997-06-20 |
| JP3294748B2 true JP3294748B2 (ja) | 2002-06-24 |
Family
ID=18059815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31496695A Expired - Lifetime JP3294748B2 (ja) | 1995-12-04 | 1995-12-04 | アクティブマトリックス型液晶表示パネル |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5734451A (ja) |
| JP (1) | JP3294748B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JP3597305B2 (ja) * | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| US5959708A (en) * | 1996-06-21 | 1999-09-28 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display having a conductive high molecular film for preventing the fringe field in the in-plane switching mode |
| US6005648A (en) * | 1996-06-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TW396289B (en) * | 1996-10-29 | 2000-07-01 | Nippon Electric Co | Liquid crystal display device |
| JP3120751B2 (ja) * | 1996-11-06 | 2000-12-25 | 日本電気株式会社 | 横電界方式の液晶表示装置 |
| KR100212284B1 (ko) * | 1996-11-13 | 1999-08-02 | 윤종용 | 채널 보호형 박막 트랜지스터 기판 |
| JPH10206857A (ja) | 1997-01-21 | 1998-08-07 | Hitachi Ltd | 液晶表示装置 |
| US5999234A (en) * | 1997-04-15 | 1999-12-07 | International Business Machines Corporation | Transmissive cell for ultra small pixel applications |
| US6184961B1 (en) * | 1997-07-07 | 2001-02-06 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having opposite alignment directions for two adjacent domains |
| JP3228202B2 (ja) * | 1997-11-18 | 2001-11-12 | 日本電気株式会社 | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 |
| KR100279257B1 (ko) * | 1997-12-03 | 2001-01-15 | 김영환 | 액정표시장치 |
| US6128061A (en) * | 1997-12-08 | 2000-10-03 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display device |
| KR19990056726A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 액정표시소자 |
| KR100306799B1 (ko) | 1998-05-29 | 2001-11-30 | 박종섭 | 액정표시장치 |
| KR100306800B1 (ko) | 1998-05-29 | 2002-06-20 | 박종섭 | 액정 표시 장치 및 그 제조 방법 |
| JP3127894B2 (ja) * | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| US6163355A (en) * | 1998-12-14 | 2000-12-19 | Industrial Technology Research Institute | In-plane switching array of TFT liquid crystal display in which an electrode on the same side of an insulating layer is made thinner than the source and drain |
| JP4718712B2 (ja) * | 2001-04-17 | 2011-07-06 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2003022057A (ja) * | 2001-07-09 | 2003-01-24 | Alps Electric Co Ltd | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 |
| US7508479B2 (en) * | 2001-11-15 | 2009-03-24 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR100698060B1 (ko) * | 2004-12-14 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 |
| US8411239B2 (en) | 2009-02-13 | 2013-04-02 | Sharp Kabushiki Kaisha | Array substrate, liquid crystal display device, electronic device |
| JP5824301B2 (ja) * | 2011-09-06 | 2015-11-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9075271B2 (en) | 2011-09-06 | 2015-07-07 | Japan Display Inc. | Liquid crystal display device |
| JP5938181B2 (ja) * | 2011-09-06 | 2016-06-22 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP5816496B2 (ja) * | 2011-09-08 | 2015-11-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9250486B2 (en) | 2011-09-08 | 2016-02-02 | Japan Display Inc. | Liquid crystal display device |
| US20130335646A1 (en) * | 2012-06-19 | 2013-12-19 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Display panel of stereoscopic image display |
| CN102778777B (zh) * | 2012-06-19 | 2015-05-20 | 深圳市华星光电技术有限公司 | 立体影像显示器的显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691277A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Liquiddcrystal display panel |
| FI74871B (fi) * | 1986-06-26 | 1987-12-31 | Sinisalo Sport Oy | Skyddsklaede. |
| JP2594985B2 (ja) * | 1987-11-24 | 1997-03-26 | 株式会社日立製作所 | 液晶表示素子 |
| JPH01229296A (ja) * | 1988-03-09 | 1989-09-12 | Sharp Corp | 表示装置 |
| DE4042747B4 (de) * | 1990-01-09 | 2009-10-08 | Merck Patent Gmbh | Elektrooptisches Flüssigkristallschaltelement |
| EP0916992B1 (en) * | 1992-09-18 | 2003-11-26 | Hitachi, Ltd. | A liquid crystal display device |
| JP3123273B2 (ja) * | 1992-12-28 | 2001-01-09 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| KR100367869B1 (ko) * | 1993-09-20 | 2003-06-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
-
1995
- 1995-12-04 JP JP31496695A patent/JP3294748B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-03 US US08/753,957 patent/US5734451A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5734451A (en) | 1998-03-31 |
| JPH09159996A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294748B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JP3289099B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP4024901B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100498255B1 (ko) | 액정표시장치 및 그 제조방법 | |
| TWI285780B (en) | Liquid crystal display device | |
| KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| USRE45188E1 (en) | Electric field driving device and electronic apparatus | |
| WO1995025291A1 (fr) | Dispositif d'affichage a cristaux liquides a matrice active | |
| KR20000029318A (ko) | 액티브매트릭스 액정표시장치 | |
| KR20000023135A (ko) | 액정 표시 장치 및 그 제조방법 | |
| JPH0961812A (ja) | カラー液晶表示素子 | |
| KR0170452B1 (ko) | 액티브 매트릭스형 표시소자 및 그 제조방법 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100317621B1 (ko) | 액정표시장치 | |
| JP2008186019A (ja) | アレイ基板及びそれを用いた表示装置 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| US7480014B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
| JP3583755B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3376376B2 (ja) | 液晶表示装置及びそれを用いた電子機器 | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| JPH07239480A (ja) | 液晶表示基板 | |
| JPH0980472A (ja) | 液晶表示素子 | |
| JPH0980473A (ja) | 液晶表示素子 | |
| JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |