[go: up one dir, main page]

JP3288723B2 - 差動対利得制御段 - Google Patents

差動対利得制御段

Info

Publication number
JP3288723B2
JP3288723B2 JP54738398A JP54738398A JP3288723B2 JP 3288723 B2 JP3288723 B2 JP 3288723B2 JP 54738398 A JP54738398 A JP 54738398A JP 54738398 A JP54738398 A JP 54738398A JP 3288723 B2 JP3288723 B2 JP 3288723B2
Authority
JP
Japan
Prior art keywords
current
input
signal
differential
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54738398A
Other languages
English (en)
Other versions
JP2000510673A (ja
Inventor
チェン、リッキー・ワイ
リンダー、ロイド・エフ
デベンドルフ、ドン・シー
ゴーダー、マシュー・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2000510673A publication Critical patent/JP2000510673A/ja
Application granted granted Critical
Publication of JP3288723B2 publication Critical patent/JP3288723B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1408—Balanced arrangements with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明は、利得制御段の分野に関し、特に、差動対に
より実現される利得制御段に関する。
関連技術の説明 自動利得制御（AGC）回路は、ラジオ、マイクロ波ト
ランシーバおよびセルラー電話機を含む多数の無線通信
デバイスに認められる。IF増幅器およびアナログデジタ
ル変換器のようなこれらのデバイスの中に認められる機
能ブロックのいくつかは、ほぼ一定の信号強度を有する
入力を与えられたときに最も良好に動作する。しかしな
がら、デバイスによって受信されたRF信号の強度の変り
やすさのために、通常、これらの入力の強度が変化させ
られる。AGC回路は、一般に、それが必要とされる機能
ブロックのフロントエンドに、あるいはそれ自身の離散
ブロック中に位置され、これらの入力の信号強度を等化
するように機能する。この回路によって提供される性能
上の利点は、多くは、それが当デバイスまたはブロック
に付加する複雑さより重要である。たとえば、文献（Ro
hde氏によるCommunications receivers:principles and
design,McGraw−Hill,Inc.（1988）,pp.238−246）に
は、AGC回路の従来の適用が記載されている。
差動対は、AGCの素子として使用可能である。この差
動対は、バイポーラトランジスタ対のエミッタまたはFE
T対のソースを結合することによって形成された共通の
接続部で接続されている２個のトランジスタから構成さ
れ、ときには、縮退（degeneration）抵抗がそれらの各
エミッタ（またはソース）端子と共通の接続部との間に
位置される。図１に示されているように、１つの利得制
御段10は、npnトランジスタQAおよびQBの差動対により
構成される。入力電流信号Iinは、差動対の共通のエミ
ッタ接続部に接続され、差動制御信号Ｃ＋およびＣ−が
この対の各ベースに接続される。段の電流出力Ioutは、
トランジスタQAのコレクタで得られ、トランジスタQBの
コレクタが固定された供給電圧Vsupplyに接続されてい
る。差動制御信号Ｃ＋が信号Ｃ−より大きいとき、トラ
ンジスタQAが導く電流はトランジスタQBより多く、この
段の利得、すなわちIout/Iinは0.5より大きい。差動制
御信号Ｃ−が信号Ｃ＋より大きい場合には、トランジス
タQBが導く電流はトランジスタQAより多く、段の利得は
0.5より小さい。ここで使用されるように、“利得”と
は、信号の増幅（利得＞１）および減衰（利得＜１）の
両方を示す。図１の利得制御段により、電流出力Ioutは
Iinを越えるはずがないので、減衰または１の利得だけ
があり得る。利得は、約0.01乃至約１の範囲で変化する
可能性が高い。トランジスタQAおよびQBを通るベース電
流のために、正確に０または１の利得は実際には達成不
可能である。
バイポーラトランジスタ差動対のコレクタ電流は、8V
T（25℃でVT〜26mv）、すなわち約208mvを越えるこの対
の差動入力電圧と共に変化する。これを越えると、差動
対の伝達関数は、飽和された応答特性を示し、さらに、
入力差動電圧の増加はコレクタ電流をそれほど変化させ
ない。差動入力電圧信号Ｃ＋は、一般に、Ｃ−より約4V
Tだけ上または下に対称にスイングされる。この信号Ｃ
＋がＣ−より4VT上の場合、ほとんど全ての電流Iinがト
ランジスタQAを通って流れ、この段の利得はほぼ１に等
しくなる。信号Ｃ＋がＣ−より4VT下の場合、ほぼ全て
の電流IinがトランジスタQBを通って流れ、利得はほぼ
０に等しくなる。これらの極値の間において、すなわち
差動入力電圧信号の範囲のほとんどにわたって、トラン
ジスタQAおよびQBの両者が電流を流している。
利得制御のために差動対を使用する場合の欠点は、こ
の差動対が、主としてトランジスタQAのベースショット
雑音、ベース熱雑音およびコレクタショット雑音のため
に生じた雑音を信号路中に導入することである。これら
の原因による雑音の影響は、トランジスタQAのエミッタ
からみたインピーダンスが低いときに増加し、この低イ
ンピーダンスは、トランジスタQBが電流を流していると
きに与えられる。したがって、利得制御段は、対称的な
制御信号によって駆動された場合に雑音指数を劣化させ
る。たとえば、文献（Gray氏およびMeyer氏によるAnaly
sis and Design of Analog Integrated Circuits,John
Wiley and Sons,Inc.（1984）,pp.679−681）には、差
動対の雑音性能が記載されている。
大部分の無線通信装置において見られる別の機能ブロ
ックは、入来した高周波RF信号を中間周波数（IF）に下
方変換するミキサであり、この中間周波数は下流信号処
理回路によって処理されることができる。たとえば、文
献（Gray氏およびMeyer氏によるsupra,pp.590−605）に
は、ギルバート（Gilbert）乗算器セルが記載されてお
り、それらはしばしばこの機能を実行するように構成さ
れる。そのように構成された場合、このギルバード乗算
器セルはギルバートミキサと呼ばれる。
図２には、下方変換器として構成された基本的なギル
バートミキサ回路が示されている。入来したRF信号の差
動電圧成分RF＋およびRF−は、トランジスタQ1およびQ2
の差動対の各ベースに接続され、それらがミキサのRF入
力段12を形成し、それらの線形領域において動作するよ
うにバイアスされ、電流源I1がそれらの共通のエミッタ
接続部に接続されている。トランジスタQ1およびQ2のコ
レクタ電流Iref+およびIref-は、RF＋およびRF−の組合
せにしたがって変化する。
ミキサは、２つの差動対からなる出力段14を有し、差
動対Q3/Q4の各コレクタが差動対Q5/Q6の各コレクタに接
続されている。相補的な差動電圧成分LO＋およびLO−か
らなる局部発振器信号（LO）が２つの対に供給され、LO
＋がトランジスタQ3およびQ6のベースに接続され、LO−
がトランジスタQ4およびQ5のベースに接続される。トラ
ンジスタQ3およびQ4の共通のエミッタ接続部は電流I
ref+を流し、トランジスタQ5およびQ6の共通のエミッタ
接続部は電流Iref-を流す。
局部発振器信号LOは、デューティサイクルが50％の方
形波であることが好ましく、信号LOによって制御される
トランジスタQ3乃至Q6はスイッチとして機能する。LO＋
が高い（かつ、LO−が低い）場合、トランジスタQ3およ
びQ6はオンにされ、Q4およびQ5はオフにされる。また、
LO＋が低い場合、トランジスタQ4およびQ5はオンにさ
れ、Q3およびQ6はオフにされる。それによって、信号LO
の状態にさたがって、電流Iref+がスイッチQ3とQ4との
間で交互に流れ、電流Iref-がスイッチQ5とQ6との間で
交互に流れる。
ミキサの電流出力は、Q3/Q5およびQ4/Q6のコレクタで
それぞれとられた差動電流成分IF1＋およびIF1−からな
る信号IF1である。出力信号の周波数スヱクトルは、和
および差周波数、すなわちRF＋LOおよびRF−LO（しか
し、これらに限定されない）を含み、一般に、RF−LOが
重要な下方変換された信号である（ミキサが下方変換器
として構成された場合）。
ミキサの出力は一般に信号処理回路に接続され、この
信号処理回路は、上述のように、処理信号がほぼ一定の
信号強度を有するときに最適な性能を提供するように設
計されている。しかしながら、図２に示されているギル
バートミキサの出力信号強度は、入来したRF信号の強度
と共に変化する。この一定の強度の信号を出力できない
ことは欠点であり、結果的に、通信デバイスの全体的な
性能を劣化させる。
図２に示されているギルバートミキサの別の問題は、
トランジスタQ1およびQ2のコレクタとベースの接合部の
間に本質的に認められる接合キャパシタンスによって発
生する。高レベルから低レベルへおよびその逆のLO信号
の転移のために、雑音および電圧スパイクが差動対Q3/Q
4およびQ5/Q6の各共通の接続部において生じる。トラン
ジスタQ1およびQ2の接合キャパシタンスは、スパイクを
RF＋およびRF−入力信号にそれぞれ結合する。また、こ
れらの入力歪みのスパイクは出力スイッチを通過して、
ミキサの信号IF1の出力中に現れる。
図３には、この接続部キャパシタンスにより誘発され
る問題の１つの解決方法が示されている。トランジスタ
Q7およびQ8は、RF入力トランジスタQ1およびQ2と、差動
対Q3/Q4およびQ5/Q6との間にカスコード構造でそれぞれ
接続され、LO/RF分離段を形成している。トランジスタQ
7およびQ8は共に一定のベースバイアス電圧VBIASを受取
り、この電圧VBIASが両者を約１の利得で線形的に動作
させる。RF入力に従来のものでは結合された電圧スパイ
クは、こんどはバイアス回路に短絡される。しかしなが
ら、トランジスタQ7およびQ8によって約0.5乃至0.9ボル
トの電圧降下が信号路に導入されるために、分離段を使
用するには、もっと大きい供給電圧ヘッドルームが必要
である。高電圧電源は、付加的なヘッドルームを提供で
きるが、デバイスの電力消費量を増加させ、それは特に
ほとんど電池に給電されるデバイスにとって望ましくな
い。
発明の概要 低雑音で低電力の利得制御段を提供し、ギルバートミ
キサの一部として構成された場合に特に有効な差動対お
よび駆動回路が提供される。利得制御段は、過度の雑音
を導入せずに効率的に利得制御を行ない、またほぼ一定
の強度の信号を出力し、またそのRF入力段を出力段の雑
音および電圧スパイクから効率的に分離するミキサとし
て構成されることができる。
利得制御段は“利得制御差動対”（GCDP）を含んでお
り、それは、各トランジスタベースに接続された差動駆
動信号に応答して電流を流すnpnトランジスタを含んで
いることが好ましい。利得制御差動対の共通接続部は、
利得制御段の電流入力として機能し、利得制御差動対の
トランジスタの一方のコレクタは、利得制御段の出力と
して機能し、そのトランジスタの電流回路を通る信号路
を形成する。差動駆動信号は、各トランジスタによって
流された電流を制御し、それによって信号路の利得を制
御する。
信号路中に導入されるGCDP誘発雑音を減少させるため
に、利得制御段は、たとえばAGC回路の誤差増幅器素子
によって生成された対称的な入力信号を受信する駆動回
路によって駆動されることが好ましく、応答的に、GCDP
に対してオフセットされた差動駆動信号、すなわちGCDP
トランジスタが入力信号の対称的なスイングに対して電
流を非対称的に流すようにする駆動信号を発生する。オ
フセット駆動信号は、GCDPトランジスタの一方（無信号
路トランジスタ）をオフの状態に維持しておき、それに
よって対称的な駆動信号の場合より広い対称的な入力信
号の電圧範囲にわたって、信号路トランジスタに高イン
ピーダンスを提供し、信号路中に導入されるGCDP誘発雑
音の量を効果的な減少させるという効果を有する。
ギルバートミキサの一部として構成された場合、GCDP
は各RF入力トランジスタとその対応した出力段スイッチ
対との間に接続され、出力段と入力段との間を流れるI
rf電流の量を調整する。GCDPは、対称的なまたはオフセ
ットされた駆動信号のいずれでも駆動され、Irf信号上
に与えられた利得を0.01乃至１の間で変化させることが
できる。ミキサ内で利得制御を行うことによって、従来
より行われてきたように、ミキサにより供給される回路
中でそれを行う必要がなくなる。それによって、これら
の下流回路の設計が簡単なものになる。また、ギルバー
トミキサに利得制御段を付加することによって、分離段
を入力および出力段の間に本質的に配置して、出力段雑
音がRF入力信号中に結合することを阻止することができ
る。このようにして、十分なヘッドルームを確保するた
めのコストを追加することなく、利得制御およびLO/RF
分離の両方が達成される。
利得制御段は、差動ミキサの利得制御段に対して２個
のGCDPを使用して、シングルエンドおよび差動ギルバー
トミキサの両構造に対して適用可能である。雑音を減少
させるためにオフセットされた駆動信号で駆動された場
合、ギルバートミキサは、利得制御と、歪が少なく電力
消費量が少ない優れたLO/RF分離とを同時に行う。
以下の詳細な説明および添付図面から、本発明の別の
特徴および利点が当業者に明らかになるであろう。
図面の簡単な説明 図１は、既知の差動対利得制御段の概略図である。
図２および３は、既知のギルバートミキサ回路の概略
図である。
図４は、本発明による利得制御段および駆動回路の概
略図である。
図５は、本発明による差動ギルバートミキサ回路の概
略図である。
図６は、本発明によるシングルエンドギルバートミキ
サ回路の概略図である。
図７は、IF増幅器用の本発明による利得制御段の概略
図である。
発明の詳細な説明 図４には、本発明による利得制御段および駆動回路が
示されている。図１に示されている従来技術の回路のよ
うに、利得制御段10は、差動対トランジスタQAおよびQB
を含み、ここではそれらを“GCDP"と呼んでいる。この
トランジスタQAの電流回路は電流入力Iinと電流出力I
outとの間に信号路を提供する。利得制御段10は、ここ
ではVdrive+およびVdrive-で示されている差動駆動信号
によって制御される利得を有し、これらの信号は、トラ
ンジスタQAおよびQBの制御（ベース）入力にそれぞれ接
続されている。信号Iinは一般に、トランジスタQCのベ
ースに入力電圧Vinを接続することによって得られ、こ
のトランジスタQCがそのコレクタで電流出力Ioutを発生
する。
駆動回路20は、利得制御段10を制御する差動信号V
drive+およびVdrive-を生成することが好ましい。駆動
回路20は、対称的な差動利得制御信号GC＋およびGC−を
入力として受信する。これらの信号GC＋およびGC−は一
般に、AGC回路（以下に説明する）によって生成され
る。このAGC回路が、利得制御段の出力信号強度と基準
信号強度との間の誤差を検出し、誤差を減少させるため
に必要なGC信号を生成する。“対称的な”差動信号は、
特定の正の差動電圧から、大きさが等しく、符号が逆の
負の差動電圧まで及ぶ範囲または“スイング”を有する
信号を示す。GC＋およびGC−は、npnトランジスタであ
ることが好ましいトランジスタQ9およびQ10のベースに
それぞれ接続される。縮退抵抗Re1およびRe2は、トラン
ジスタQ9およびQ10の各エミッタとバイアス電流源I2と
の間に接続されることが好ましく、VdriveGCの伝達関数
に対する所望のスケーリングを行うように選択されるこ
とができる。
差動対Q9/Q10は、トランジスタQ9およびQ10のコレク
タで利得制御信号GC＋およびGC−を差動電流Igc+および
Igc-にそれぞれ変換し、これらの信号は、各負荷22およ
び24を通ってVsupplyに接続されることが好ましい。負
荷22は、ダイオード接続されたトランジスタQ11のエミ
ッタに接続されている補償抵抗Rc1を含んでいることが
好ましく、また、負荷24は、ダイオード接続されたトラ
ンジスタQ12のエミッタに接続されている補償抵抗Rc2を
含んでいることが好ましい。補償抵抗Rc1およびRc2の、
トランジスタQ11およびQ12とは反対側は、エミッタ・フ
ォロワ・バッファ・トランジスタQ13およびQ14のベース
にそれぞれ接続されており、これらトランジスタQ13お
よびQ14のコレクタは共に供給電源Vsupplyに接続されて
いる。トランジスタQ13およびQ14のエミッタは、差動電
圧信号Vdrive+およびVdrive-をそれぞれ生成する。トラ
ンジスタQ13およびQ14のエミッタには、等価で独立した
バイアス電流源I3およびI4がそれぞれ接続されている。
VdriveはGC＋の増加が結果的にVdrive+を増加させるよ
うにGCと共に変化する。
負荷22と24は、抵抗、（ダイオード接続されたトラン
ジスタを含む）ダイオード、またはその両者の組合わせ
で構成されてもよい。ダイオード接続されたトランジス
タQ11、Q12と差動対Q9/Q10の両者はVT（＝kT/q）で変化
するため、トランジスタは温度にわたって優秀な性能を
もたらすので、ダイオード接続されたトランジスタQ1
1、Q12は純粋の抵抗負荷よりも好ましい。エミッタ面積
は抵抗シートの抵抗よりも良好に制御されたパラメータ
であるので、ダイオード接続されたトランジスタはまた
駆動回路20のI.C.構造においても好ましい。
補償抵抗Rc1とRc2は負荷トランジスタQ11とQ12の電流
回路と直列であり、それによってエミッタフォロアバッ
ファトランジスタQ13、Q14へのベース電流を供給し、利
得制御段トランジスタQAとQBへの差動電圧スイングを僅
かに増加し、これはスイングのどちらかの端部で１つの
GCDPトランジスタを堅実にオンに切換え、１つのGCDPト
ランジスタを堅実にオフに切換える。エミッタフォロア
バッファトランジスタQ13とQ14がnpnトランジスタであ
るとき、約10Ωの値はRc1とRc2に適切である。Q13とQ14
がMOSFETであるならば、MOSFETのゲート電流は無視でき
る程度であるので、Rc1とRc2は必要とされない。
利得制御段10は、主にQAのベースショット雑音と、ベ
ース熱雑音とコレクタショット雑音からなる雑音を信号
路に導入する。トランジスタQBが完全にオフであるとき
の場合のようにQAのエミッタから見た高いインピーダン
スならば、これらの雑音源は最小にされる。したがって
できる限り多くのGC信号のスイングにわたってQBをオフ
に保持することが有効である。これはGC対Ioutの伝達関
数へオフセットを導入することにより実現される。オフ
セットなしで、GC−の上と下へ約4VTだけ対称的にスイ
ングするGC＋信号は、Vdrive-の上と下へ約4VTだけ対称
的にスイングするVdrive+を発生し（駆動回路は１利得
で動作すると仮定する）、これは一方の極値でQAをほぼ
十分にオンに切換え、QBをほぼ十分にオフに切換え、他
方の極値ではその逆が行われる。オフセットが導入さ
れ、これはGC信号の同一の±4VTスイングに対して、例
えば、Vdrive+をVdrive-よりも約6VT上にVdrive-よりも
約2VT下にスイングさせる。これはGC対Ioutの伝達関数
をシフトする効果をもち、それによってQAはGC信号の範
囲全体にわたって少なくとも部分的に動作される。より
重要なことは、Vdrive+がVdrive-よりも約4VTと6VTの範
囲だけ上、即ちオフセットのないときに比べてGC入力電
圧範囲の約25％以上にわたるときQBがオフであることで
ある。QBがオフであるこの付加された範囲は、QAのエミ
ッタから見た高インピーダンスの時間量を増加し、した
がって利得制御段により信号路に導入される雑音量を減
少する。
オフセット量は幾つかの競合する要素を平衡すること
によって決定される。１つは回路により満たされる雑音
指数であり、オフセットが大きい程、雑音指数は低くな
る。しかしながら、QAが動作する範囲の増加は幾らかの
減衰範囲の損失を生じる。この損失はGCをVdrive電圧利
得まで増加することによって補償されてもよく、これは
幾つかの方法によって実現される。例えば、QAとQBに関
するQ11とQ12のエミッタ面積の比率の増加はIoutに所定
のオフセットを達成するのに必要なGCの変化量を減少す
る。また、エミッタ抵抗Re1とRe2の値の減少により、差
動対Q9/Q10を通じてトランスコンダクタンスが増加し、
それによって全体的なGC対Vdrive利得を増加する。しか
しながら、利得の増加はGC信号中の雑音に対する利得制
御段の感度を増加するマイナスの効果を有する。GC−に
関して対称的にスイングするGC＋で、Vdrive+をVdrive-
よりも約6VT上にスイングさせVdrive-よりも約2VT下に
スイングさせるオフセットが好ましく、その理由はこの
量のオフセットが、少量の減衰範囲の損失でより大きな
範囲のGCにわたってQBをオフに保持する要求を達成する
からである。0.01と１の間で可変の利得はこのオフセッ
トで達成可能であり、これは約10dBから約14dBまでのSS
B雑音指数を減少する効果を有する。
オフセットがGC対Ioutの伝達関数に導入されることが
できる方法が幾つか存在する。好ましい方法は異なった
エミッタ面積を有するダイオード接続された負荷トラン
ジスタQ11とQ12を製造することである。Q12のエミッタ
面積よりもQ11のエミッタ面積を大きくすることは、所
定の電流に対するQ12の両端の電圧降下よりも、Q11の両
端の電圧降下を少なくし、２つの負荷を横切るこの不均
等な電圧低下はGC対Ioutの伝達関数にオフセットをもた
らす。所定のエミッタ面積の比率で導入されたオフセッ
ト量はほぼVoffset＝VT ln Ａにより与えられ、ここ
でＡはQ11のエミッタ面積とQ12のエミッタ面積の比率で
ある。したがって、Q11のエミッタ面積がQ12のエミッタ
面積の４倍であるとき、Voffsetは約1.4VTであり、それ
によってVdrive+はVdrive-の約5.4VT上と、約2.6VT下の
範囲でスイングする。
Q9とQ10のエミッタ面積はほぼ等しくQAとQBのエミッ
タ面積もほぼ等しく、それによって各対の２つのトラン
ジスタがほぼ同等に動作することが好ましい。またQ11
とQ12のエミッタ面積がQAとQBのエミッタ面積より少な
く、QAとQBの制御に必要とされるバイアス電流を減少す
ることも好ましい。
GC対Ioutの伝達関数にオフセットを導入する別の方法
は、Q11とQ12のエミッタ面積をほぼ等しく維持しなが
ら、Rc1とRc2の非対称値を使用することによる方法であ
る。例えば、Rc1の抵抗値をRc2の抵抗値の約２倍にする
ことによって、約1.4VTのVoffsetが実現される。しかし
ながら、この方法により生じるオフセット量は温度によ
って変化する。前述したように、Q11とQ12の特性は温度
にわたってQ9とQ10の特性と共に変化し、抵抗Rc1とRc2
の特性は変化しない。この理由で、エミッタ比率方法に
よるオフセットの導入は非対称抵抗方法よりも好まし
い。
QBのエミッタ面積に関してQAのエミッタ面積を増加す
ることによりオフセットを導入することも可能である。
しかしながら、この方法はQAとQBのエミッタ面積が等し
い場合よりも高いエミッタ電流密度とさらに高いVbeを
有するQBにおいて可能である。高い電流密度のQBはVbe
変調により信号路に歪みを導入し、この理由でこの方法
は好ましくない。
その段により導入される雑音量を減少するために、利
得制御段10は好ましくはオフセット駆動信号で駆動され
るが、多量の雑音が容認できるならば、対称制御信号で
直接駆動されてもよい。対称駆動信号が十分な電流ソー
シング（または反対の極性のGCDPの場合シンキング）を
有するならば、駆動回路20はこの場合必要ではない。
本発明は、通常はバッテリー電源装置である無線通信
装置で使用されることができる。このように、利得制御
段10と駆動回路20は好ましくは集積回路に構成され、空
間と消費電力の両者を節減する。npnトランジスタは、
エミッタ面積のような制御装置パラメータに利用可能な
良好に開発された技術とその動作速度により利得制御お
よび駆動回路に好ましい。pnpトランジスタおよびFETを
含むその他の種類の装置も利得制御および駆動回路を構
成するために使用される。
本発明による利得制御段の主な応用は、図５で示され
ているようなギルバートミキサ30の一部としての応用で
ある。ミキサの出力段14は図２と３で示されている従来
技術の回路から変更されていない。ミキサ30は、好まし
くはnpnトランジスタであり、電流源I3でバイアスされ
た差動対Q15/Q16を有するRF入力段32を具備している。
エミッタ抵抗Re3とRe4はそれぞれQ15とQ16のエミッタ
と、電流源I3との間で接続されることが好ましく、対が
線形に動作する入力電圧範囲を増加する。差動RF信号成
分RF＋とRF−はそれぞれQ15とQ16のベースに接続され、
これはそれぞれのコレクタ電流Irf2+とIrf2-を生じる。
ミキサの出力段14は前述したように、それぞれ出力段
トランジスタQ3とQ6のコレクタで取出される差動電流出
力IF1＋とIF1−と、出力IF1＋とIF1−の間でIrf+とIrf-
を交互に切換えさせる差動局部発振器信号成分LO＋とLO
−によって動作する。LOは周期信号、好ましくは約50％
のデューティサイクルの方形波である。
本発明はミキサのRF入力段と出力段の間に利得制御段
34を挿入する。利得制御段34は２つのGCDP36と38を含ん
でおり、これらはそれぞれ差動対Q17/Q18およびQ19/Q20
からなる。GCDP36とGCDP38の共通のエミッタ接続部はそ
れぞれRF入力段トランジスタQ15とQ16とコレクタに接続
されている。GCDPトランジスタQ17のコレクタは出力段
対Q3とQ4の共通のエミッタ接続部に接続され、Q20のコ
レクタは出力段対Q5とQ6の共通のエミッタ接続部に接続
されている。他の２つのGCDPトランジスタQ18とQ19のコ
レクタは固定した供給電圧Vsupplyに接続されている。
ギルバートミキサ30に含まれているGCDP36と38は利得
制御段10と同様に動作する。各GCDPでは、差動制御信号
が対のトランジスタのそれぞれのベースに接続され、電
流が制御電圧にしたがってトランジスタを通って流れ
る。図５の差動ギルバートミキサでは、差動制御信号の
一方の成分がGCDPトランジスタQ17とQ20のベースに接続
され、他方の成分がQ18とQ19のベースと接続され、２つ
のGCDPを共に動作させる。
利得制御段34は対称的な差動制御信号により駆動され
ることができるが、上述したようにこのように駆動する
と、対応するトランジスタQ18とQ20が導通しているとき
GCDPトランジスタQ17とQ20に与えられる低インピーダン
スのために制御信号の大部分に利用範囲にわたってRFか
らIF1信号路へ雑音が導入される。雑音性能を改良する
ため、利得制御段34は前述し、図４で示されているよう
に好ましくは駆動回路20により制御され、これは対称的
な差動入力段GC＋とGC−に応答してオフセット差動制御
信号Vdrive+とVdrive-を発生する。
GCDP36、38は出力段および入力段により既に使用され
ているのと同一のバイアス電流I3を使用するので、利得
制御段34をミキサ30に付加することはミキサの電力消費
を増加しない。利得制御段34は図２で示されている基本
的なギルバートミキサよりも約0.5乃至0.9ボルト多いヘ
ッドルームを必要とするが、出力段と入力段の間に（図
３で示されているようなカスコード構造が設けられるよ
うな）LO/RF分離段を設けるにはそれ程必要としない。
したがって、本発明はブロックの供給電圧またはバイア
ス電流の必要量を増加せずに通信装置のミキサブロック
へ利得制御を実効的に付加する。
利得制御段34は典型的にAGCループの素子として使用
され、その１例が図５に示されている。ミキサの差動電
流出力IF＋とIF−が負荷抵抗RL1、RL2を通って流れ、そ
れによってIF増幅器40へ与えられる差動電圧を生成し、
この増幅器は次にアナログデジタル変換器（ADC）42の
ような他の信号処理回路にその出力を供給する。誤差増
幅器44はミキサの出力信号の強度と、所望の信号強度を
表す差動基準信号REF＋とREF−の強度を比較し、差動制
御信号GC＋とGC−を発生して誤差を減少させる。ギルバ
ートミキサ30内に利得制御段34を含むことによって、利
得制御をIF増幅器40またはADC42に組込むかまたは別個
の利得制御回路ブロックを付加する必要性はなくされ
る。
本発明によるギルバートミキサはまた図６で示されて
いるシングルエンド構造にも構成されることができる。
この実施形態では、RF入力段は入力トランジスタQ21の
みを具備し、これは好ましくは縮退抵抗Re5を経て接地
される。利得制御段はトランジスタQ22とQ23からなる１
つのGCDPであり、これは好ましくはオフセット差動駆動
信号Vdrive+とVdrive-により駆動され、出力段は差動対
トランジスタQ24とQ25からなり、これはそれぞれのコレ
クタで差動電流出力IF1＋IF1−を発生する。電流
（Irf）変換のために適切な電圧（RF）を維持するため
に、Q21のエミッタは一定の電圧でなければならない。
図５の差動構造では、（RF＋とRF−は対称的であると仮
定して）電流源I3が入力段のエミッタ抵抗の接続部を一
定の電圧AC接地している。このAC接地はシングルエンド
構造では損失を生じるので、Q21は必要な一定の電圧を
与えるように接地される。信号LO＋、LO−、Vdrive+、V
drive-は差動構造とシングルエンド構造との両者で同一
の機能を行う。
ここで説明した利得制御段は他の回路でも同様に構成
されることができる。IF増幅器への利得制御段の適用が
図７で示されている。本発明がない場合、このIF増幅器
はnpnトランジスタQ26を具備し、このnpnトランジスタQ
26はそのベースで入力信号IFinを受信し、負荷抵抗RL3
を通ってそのコレクタで出力IFoutを発生する。本発明
によると、トランジスタQ27とQ28を具備しているGCDPが
設けられ、Q27のコレクタエミッタ回路はRL3とQ26のコ
レクタとの間に接続され、それによってRL3を通過する
電流を調整し、したがって出力IFoutの信号強度を調節
する。GCDPは好ましくはオフセット差動駆動信号V
drive+、Vdrive-により駆動され、それによって前述し
た雑音減少の利点が得られる。
前述の利得制御段10と駆動回路20は、図５、６で示さ
れているギルバートミキサと、図７で示されているIF増
幅器はnpnトランジスタ構造に限定されない。pnpトラン
ジスタおよびFETも許容可能である。しかしながら、エ
ミッタ面積のような制御装置パラメータに使用可能であ
る良好に開発された技術と動作速度によって、npnトラ
ンジスタが好ましい。
本発明の特定の実施形態を示し説明したが、種々の変
形および代わりの実施形態が当業者により行われよう。
したがって本発明は特許請求の範囲に関してのみ限定さ
れることを意図する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デベンドルフ、ドン・シー アメリカ合衆国、カリフォルニア州 92009、カールスバッド、カラコル・コ ート 2016 (72)発明者 ゴーダー、マシュー・エス アメリカ合衆国、カリフォルニア州 92506、リバーサイド、サバリン・ウェ イ 2623 (56)参考文献 特開 平５−181992（ＪＰ，Ａ) 特開 平８−213859（ＪＰ，Ａ) 特開 平９−102715（ＪＰ，Ａ) 特開 平５−243877（ＪＰ，Ａ) 特開 平７−46045（ＪＰ，Ａ) 特開 昭56−111087（ＪＰ，Ａ) 米国特許5506537（ＵＳ，Ａ) 米国特許5432475（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 3/00 - 3/34 H03D 7/14

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】それぞれ制御入力と、この制御入力によっ
    て制御される電流回路とを有している第１および第２の
    トランジスタQA,QBを具備し、前記電流回路は共通の接
    続点に接続され、この共通の接続点が電流入力部
    （Iin）を形成し、前記第１のトランジスタQAの電流回
    路が電流出力部（Iout）を形成し、前記第２のトランジ
    スタQBの電流回路が固定電源電圧Vsupplyを受けるよう
    に構成されたラインに接続されている第１の差動対10
    と、 それぞれ制御入力と、この制御入力によって制御される
    電流回路とを有している第２の差動トランジスタ対Q9,Q
    10を具備し、それらのトランジスタの制御入力は差動入
    力信号GCを受けるように接続され、前記電流回路はそれ
    ぞれ負荷22,24を通って電源ラインに接続されてそれぞ
    れ前記差動入力信号により変化する駆動信号Vdrive+,V
    drive-を生成し、前記第１の差動対10の前記制御入力に
    接続されて前記電流入力部（Iin）と前記電流出力部（I
    out）との間に流れる電流を制御する駆動回路20とを具
    備し、 前記負荷22,24を異なる値にすることにより、前記差動
    入力信号に対して前記駆動信号の伝達関数にオフセット
    を導入し、対称な差動入力信号に対して第１のトランジ
    スタQAが電流を導通する範囲を増加させているオフセッ
    トを有する差動対利得制御段。
  2. 【請求項２】さらに、制御入力部と、前記利得制御段入
    力部（Iin）に接続された電流回路とを有しているトラ
    ンジスタQCを具備し、このトランジスタQCは前記制御入
    力に与えられた入力電圧Vinを前記利得制御段入力にお
    ける電流Iinに変換する請求項１記載の利得制御段。
  3. 【請求項３】利得制御を有するギルバートマトリックス
    において、 入力電圧信号を電流信号に変換する入力段（32）と、 ２個の電流出力を有し、第１の制御電圧に応じて前記出
    力間で前記電流信号を交互に切替える出力段（14）と、 第２の制御電圧に応じて前記入力段と出力との間で前記
    電流信号の流れを調整する利得制御段（34）とを具備
    し、 前記利得制御段は、それぞれ制御入力と電流回路とを有
    している第１および第２のトランジスタを含む第１の差
    動対（36）を具備し、前記電流回路は共通の接続点に接
    続され、この共通の接続点は前記入力段に接続され、前
    記第１のトランジスタの電流回路は前記出力段に接続さ
    れ、前記第２のトランジスタの電流回路は固定電源電圧
    を受けるように構成されたラインに接続され、 さらに、出力として前記第２の制御電圧を発生する駆動
    回路（20）を具備し、この駆動回路はそれぞれ制御入力
    と電流回路とを有する差動トランジスタ対Q9,Q10を具備
    し、前記制御入力は差動入力信号を受けるように接続さ
    れ、前記電流回路はそれぞれ負荷（22,24）を通って電
    源電圧に接続されて前記差動入力信号により変化する差
    動駆動信号を生成して前記第１および第２のトランジス
    タの各制御入力に接続され、前記負荷22,24を異なる値
    にすることにより、前記差動入力信号に対して前記駆動
    信号の伝達関数にオフセットを導入するように構成さ
    れ、対称差動入力信号に対して第１のトランジスタを流
    れる電流の範囲を増加させるギルバートマトリックス。
  4. 【請求項４】前記利得制御段はさらに、それぞれ制御入
    力と電流回路とを有している第３および第４のトランジ
    スタを含む第２の差動トランジスタ対（38）を具備し、
    前記電流回路は共通の接続点に接続され、この共通の接
    続点は前記入力段に接続され、前記第３のトランジスタ
    の電流回路は前記出力段に接続され、第４のトランジス
    タの電流回路は固定電源電圧を受けるように構成された
    ラインに接続されている請求項３記載のギルバートマト
    リックス。
  5. 【請求項５】前記駆動信号の一方は前記第１および第３
    のトランジスタの各制御入力に接続され、前記駆動信号
    の他方は第２および第４のトランジスタの各制御入力に
    接続され、前記負荷22,24は異なる値にすることによ
    り、前記差動入力信号に対する前記駆動信号の伝達関数
    にオフセットを導入するように構成され、対称な差動入
    力信号に対して第１および第３のトランジスタを流れる
    電流の範囲を増加させる請求項４記載のギルバートマト
    リックス。
  6. 【請求項６】前記負荷は一方が他方よりも大きいエミッ
    タ面積を有するダイオード接続されたトランジスタを具
    備している請求項１または３記載の回路。
  7. 【請求項７】無線通信装置中で使用するのに適した自動
    利得制御回路（AGC）において、利得制御装置を有する
    ギルバートミキサ（30）と誤差増幅器（44）とを具備
    し、 ギルバートミキサ（30）は、 入力電圧信号を電流信号に変換する入力段（32）と、 ２個の電流出力を有し、第１の制御電圧に応じて前記出
    力間で前記電流信号を交互に切替える出力段（14）と、 第２の制御電圧に応じて前記入力段と出力段との間で前
    記電流信号の流れを調整する利得制御段（34）と、 出力として前記第２の制御電圧を発生し、それぞれ制御
    入力と電流回路とを有している差動トランジスタ対Q9,Q
    10を具備し、前記制御入力は差動入力信号を受けるよう
    に接続され、前記電流回路はそれぞれ負荷（22,24）を
    通って電源電圧に接続されて前記差動入力信号により変
    化する差動駆動信号を生成する駆動回路（20）と、 前記ミキサの出力の信号強度を基準信号と比較し、前記
    駆動回路（20）に対する前記差動入力信号を発生してミ
    キサの出力をほぼ一定の信号強度に維持する誤差増幅器
    （44）とを具備し、 前記利得制御段（34）はさらに、それぞれ前記差動駆動
    信号に接続された制御入力を有している少なくとも１つ
    の差動トランジスタ対を具備し、前記負荷22,24を異な
    る値にすることにより、前記差動入力信号に対する前記
    差動駆動信号の伝達関数にオフセットを導入するように
    構成され、対称差動入力信号に対して前記差動対のトラ
    ンジスタを流れる電流の範囲を増加させる自動利得制御
    回路。
JP54738398A 1997-05-01 1998-04-30 差動対利得制御段 Expired - Fee Related JP3288723B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/848,930 US6040731A (en) 1997-05-01 1997-05-01 Differential pair gain control stage
US848,930 1997-05-01
PCT/US1998/008728 WO1998049770A1 (en) 1997-05-01 1998-04-30 Differential pair gain control stage

Publications (2)

Publication Number Publication Date
JP2000510673A JP2000510673A (ja) 2000-08-15
JP3288723B2 true JP3288723B2 (ja) 2002-06-04

Family

ID=25304650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54738398A Expired - Fee Related JP3288723B2 (ja) 1997-05-01 1998-04-30 差動対利得制御段

Country Status (6)

Country Link
US (1) US6040731A (ja)
EP (1) EP0909479B1 (ja)
JP (1) JP3288723B2 (ja)
AT (1) ATE265103T1 (ja)
DE (1) DE69823301D1 (ja)
WO (1) WO1998049770A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8135374B2 (en) 2007-10-02 2012-03-13 Kabushiki Kaisha Toshiba Frequency converting circuit and receiver

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560451B1 (en) * 1999-10-15 2003-05-06 Cirrus Logic, Inc. Square wave analog multiplier
US6987816B1 (en) 1999-11-23 2006-01-17 Micro Linear Corporation Iris data recovery algorithms
US6985541B1 (en) 1999-11-23 2006-01-10 Micor Linear Corporation FM demodulator for a low IF receiver
US7076217B1 (en) 1999-11-23 2006-07-11 Micro Linear Corporation Integrated radio transceiver
GB2357913A (en) * 1999-12-24 2001-07-04 Ericsson Telefon Ab L M Conditioning a gain control signal so that an output is dB linear
US6323699B1 (en) * 1999-12-30 2001-11-27 Intel Corporation Method and apparatus for variably providing an input signal
GB2358532A (en) * 2000-01-22 2001-07-25 Mitel Semiconductor Ltd AC voltage amplifier using current mode stages
JP2002043852A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 半導体集積回路
GB2366103B (en) * 2000-08-10 2004-05-26 Sgs Thomson Microelectronics Mixer circuitry
US6414519B1 (en) * 2000-09-15 2002-07-02 Applied Micro Circuits Corporation Equal delay current-mode logic circuit
US6452456B1 (en) * 2000-11-16 2002-09-17 Texas Instruments Incorporated Fast-setting, low power, jammer insensitive, biasing apparatus and method for single-ended circuits
US6522200B2 (en) * 2000-12-11 2003-02-18 Texas Instruments Incorporated Process-insensitive, highly-linear constant transconductance circuit
US6529047B2 (en) * 2000-12-21 2003-03-04 Intersil Americas Inc. Mixer driver circuit
US6987822B2 (en) * 2001-03-13 2006-01-17 Micron Technology, Inc. Circuit and method for reducing noise interference in digital differential input receivers
US6785530B2 (en) * 2001-03-16 2004-08-31 Skyworks Solutions, Inc. Even-order non-linearity correction feedback for Gilbert style mixers
US6590438B1 (en) * 2002-03-08 2003-07-08 Sirific Wireless Corporation Integrated circuit adjustable RF mixer
US6639447B2 (en) * 2002-03-08 2003-10-28 Sirific Wireless Corporation High linearity Gilbert I Q dual mixer
ATE309640T1 (de) * 2002-06-07 2005-11-15 Cit Alcatel Lvsd-treiber in bipolarer und mos-technologie
CN1639963A (zh) * 2002-08-23 2005-07-13 三菱电机株式会社 混频电路
JP4335089B2 (ja) * 2004-08-04 2009-09-30 パナソニック株式会社 Ｄｃオフセット調整装置およびｄｃオフセット調整方法
US7697905B2 (en) * 2004-09-10 2010-04-13 Qualcomm Incorporation Local oscillator feedthrough cancellation scheme to remove RF and baseband offsets
US7433662B2 (en) * 2004-09-10 2008-10-07 Broadcom Corporation Mixer gain control with gain tracking offsets
JP4752272B2 (ja) 2005-01-05 2011-08-17 ソニー株式会社 通信装置
DE102005005332A1 (de) * 2005-01-28 2006-08-10 Atmel Germany Gmbh Mischstufe und Verfahren zur Mischung von Signalen verschiedener Frequenzen
US7529529B2 (en) * 2005-03-04 2009-05-05 Intel Corporation Low noise, high-linearity RF front end receiver
US7546109B2 (en) * 2005-06-30 2009-06-09 International Business Machines Corporation Gilbert mixers with improved isolation and methods therefor
US7449923B2 (en) * 2005-08-17 2008-11-11 Freescale Semiconductor, Inc. Amplifier circuit for double sampled architectures
TWI282213B (en) * 2005-09-20 2007-06-01 Realtek Semiconductor Corp Amplifier with single-end input and differential output
WO2007073259A1 (en) * 2005-12-22 2007-06-28 Infineon Technologies Ag Mixer circuit and rf transmitter using such mixer circuit
US7355466B2 (en) * 2006-01-26 2008-04-08 Honeywell International Inc. Passive mixer with direct current bias
US7468634B2 (en) * 2006-09-13 2008-12-23 Realtek Semiconductor Corp. Apparatus for converting single-ended signal into differential signal
US7725092B2 (en) * 2007-04-06 2010-05-25 Mediatek Inc. Dynamic current steering mixer
GB2448525A (en) * 2007-04-18 2008-10-22 Acp Advanced Circuit Pursuit Ag A linearized low-noise voltage-controlled current source for a mixer
US8554162B2 (en) * 2011-08-03 2013-10-08 St-Ericsson Sa High efficiency power amplifier
US8766835B2 (en) * 2012-02-20 2014-07-01 Texas Instruments Incorporated Sigma delta ADC with current mode mixer input

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3885280D1 (de) * 1988-08-31 1993-12-02 Siemens Ag Multieingangs-Vier-Quadranten-Multiplizierer.
JPH0417405A (ja) * 1990-05-10 1992-01-22 Alps Electric Co Ltd ミキサ回路
WO1993015560A1 (en) * 1992-02-03 1993-08-05 Motorola, Inc. Balanced mixer circuit
JPH05243877A (ja) * 1992-02-28 1993-09-21 Sanyo Electric Co Ltd 電流制御型可変利得回路
JP2836452B2 (ja) * 1993-07-14 1998-12-14 日本電気株式会社 対数増幅回路
US5432475A (en) * 1994-06-15 1995-07-11 Silicon Systems, Inc. Method of offset voltage trim for automatic gain controls
US5448772A (en) * 1994-08-29 1995-09-05 Motorola, Inc. Stacked double balanced mixer circuit
US5532637A (en) * 1995-06-29 1996-07-02 Northern Telecom Limited Linear low-noise mixer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8135374B2 (en) 2007-10-02 2012-03-13 Kabushiki Kaisha Toshiba Frequency converting circuit and receiver
US8340620B2 (en) 2007-10-02 2012-12-25 Kabushiki Kaisha Toshiba Frequency converting circuit and receiver

Also Published As

Publication number Publication date
US6040731A (en) 2000-03-21
EP0909479A1 (en) 1999-04-21
EP0909479B1 (en) 2004-04-21
DE69823301D1 (de) 2004-05-27
ATE265103T1 (de) 2004-05-15
WO1998049770A1 (en) 1998-11-05
JP2000510673A (ja) 2000-08-15

Similar Documents

Publication Publication Date Title
JP3288723B2 (ja) 差動対利得制御段
US6212369B1 (en) Merged variable gain mixers
US7245890B2 (en) High frequency variable gain amplification device, control device, high frequency variable gain frequency-conversion device, and communication device
US6037825A (en) Tree mixer operable in class A, B or AB
US5844443A (en) Linear high-frequency amplifier with high input impedance and high power efficiency
US6304142B1 (en) Variable transconductance amplifier
US6650883B1 (en) Mixer with adjustable linearity
USH965H (en) Differential amplifier with digitally controlled gain
US6922556B2 (en) System and method for establishing a bias current using a feedback loop
US20060066362A1 (en) Voltage-current conversion circuit, amplifier, mixer circuit, and mobile appliance using the circuit
JP2000209047A (ja) 限られた出力ダイナミックレンジを有する高ゲインの増幅器
US6100758A (en) Low noise resistively matched amplifier
US6400933B1 (en) Amplifier
EP1532732A2 (en) System and method for establishing the input impedance of an amplifier in a stacked configuration
US6078219A (en) Wide range single stage variable gain amplifier
US7126424B2 (en) Interface circuit for connecting to an output of a frequency converter
GB2371697A (en) Scaled current sinks for a cross-coupled low-intermodulation RF amplifier
JP2000059147A (ja) ミキサー回路
US6535062B1 (en) Low noise, low distortion, complementary IF amplifier
JP4219736B2 (ja) ミキサ回路
JP2000307365A (ja) Ｒｆバッファ回路および動作方法
JPH1041750A (ja) 利得制御周波数変換回路
US5838198A (en) Gain control for parallel-arranged differential pairs
KR100554569B1 (ko) 선형성 및 잡음 특성이 개선된 믹서 회로
GB2239752A (en) Radio frequency mixer circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees