JP3244024B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3244024B2 JP3244024B2 JP16468897A JP16468897A JP3244024B2 JP 3244024 B2 JP3244024 B2 JP 3244024B2 JP 16468897 A JP16468897 A JP 16468897A JP 16468897 A JP16468897 A JP 16468897A JP 3244024 B2 JP3244024 B2 JP 3244024B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- monomer
- film
- organic polymer
- oligomer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000178 monomer Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 30
- 229920000620 organic polymer Polymers 0.000 claims description 27
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical group C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 13
- 239000006227 byproduct Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 230000000379 polymerizing effect Effects 0.000 claims description 4
- 238000012719 thermal polymerization Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 238000006116 polymerization reaction Methods 0.000 description 13
- 238000004528 spin coating Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000002994 raw material Substances 0.000 description 10
- -1 Divinylsiloxane Chemical class 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000002904 solvent Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000007788 liquid Substances 0.000 description 5
- OOVQLEHBRDIXDZ-UHFFFAOYSA-N 7-ethenylbicyclo[4.2.0]octa-1,3,5-triene Chemical compound C1=CC=C2C(C=C)CC2=C1 OOVQLEHBRDIXDZ-UHFFFAOYSA-N 0.000 description 4
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000001723 curing Methods 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000006200 vaporizer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002318 adhesion promoter Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QEUWOEGDLXKUNJ-UHFFFAOYSA-N naphthalene;hydrofluoride Chemical compound F.C1=CC=CC2=CC=CC=C21 QEUWOEGDLXKUNJ-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JRAJLRXTQIHMLK-UHFFFAOYSA-N C1C2=CC=CC=C2C1.F Chemical compound C1C2=CC=CC=C2C1.F JRAJLRXTQIHMLK-UHFFFAOYSA-N 0.000 description 1
- GZVOTYAHILEUEN-UHFFFAOYSA-N C1CC=2C1=CC=CC2.C2(C=CC(N2)=O)=O Chemical compound C1CC=2C1=CC=CC2.C2(C=CC(N2)=O)=O GZVOTYAHILEUEN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000539 dimer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 150000002430 hydrocarbons Chemical group 0.000 description 1
- 150000003949 imides Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 229930195735 unsaturated hydrocarbon Natural products 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、特に半導体基板上に高分子絶縁
膜を成膜するか、あるいは基板の下地絶縁膜上に設けら
れた半導体素子およびその素子間を結ぶ配線間を絶縁す
る有機高分子絶縁膜を成膜する方法を含む半導体装置の
製造方法に関する。
法に関するものであり、特に半導体基板上に高分子絶縁
膜を成膜するか、あるいは基板の下地絶縁膜上に設けら
れた半導体素子およびその素子間を結ぶ配線間を絶縁す
る有機高分子絶縁膜を成膜する方法を含む半導体装置の
製造方法に関する。
【０００２】
【従来の技術】半導体集積回路の設計ルールは縮小を続
けているが、それに伴って、配線による遅延が増大す
る。つまり配線抵抗、配線間容量が問題となる。配線に
よる遅延を低減するには、特に層間絶縁膜として低い誘
電率を持った絶縁膜を用いることが有効である。非常に
誘電率の低い絶縁膜として有機材料を用いた絶縁膜（有
機絶縁膜）が知られている。こうした有機絶縁膜の成膜
方法としては、スピンコーティング法が広く使われてい
る。
けているが、それに伴って、配線による遅延が増大す
る。つまり配線抵抗、配線間容量が問題となる。配線に
よる遅延を低減するには、特に層間絶縁膜として低い誘
電率を持った絶縁膜を用いることが有効である。非常に
誘電率の低い絶縁膜として有機材料を用いた絶縁膜（有
機絶縁膜）が知られている。こうした有機絶縁膜の成膜
方法としては、スピンコーティング法が広く使われてい
る。
【０００３】こうしたスピンコーティング法による成膜
方法の代表的な例を、Mark R. Schneider : VLSI Multi
level Interconnect Conference, "A MULTILAYER INTER
CONNECT PROCESS FOR VLSI GaAs ICs EMPLOYING POLYIM
IDE INTERLAYER DIELECTRICS" (June 9-10, 1992, p.93
-99)によって以下に説明する。
方法の代表的な例を、Mark R. Schneider : VLSI Multi
level Interconnect Conference, "A MULTILAYER INTER
CONNECT PROCESS FOR VLSI GaAs ICs EMPLOYING POLYIM
IDE INTERLAYER DIELECTRICS" (June 9-10, 1992, p.93
-99)によって以下に説明する。
【０００４】スピンコーティング法では、コーティング
液には成膜原材料とその溶媒とが混合されているのが一
般的である。したがって、成膜に当っては、先ずスピン
コーティング工程を行って後、溶媒を蒸発させる工程を
行う。さらに、成膜原材料を熱により重合または縮合さ
せる工程、例えばポリイミドの場合、アミド酸を加熱縮
合してポリイミドとする工程（硬化工程）を行う。ま
た、上記文献に示されているように、膜によっては濡れ
性等の問題から密着増進剤をコーティング液の塗布に先
立ってコーティングする。この場合もコーティング後、
乾燥工程を行う。
液には成膜原材料とその溶媒とが混合されているのが一
般的である。したがって、成膜に当っては、先ずスピン
コーティング工程を行って後、溶媒を蒸発させる工程を
行う。さらに、成膜原材料を熱により重合または縮合さ
せる工程、例えばポリイミドの場合、アミド酸を加熱縮
合してポリイミドとする工程（硬化工程）を行う。ま
た、上記文献に示されているように、膜によっては濡れ
性等の問題から密着増進剤をコーティング液の塗布に先
立ってコーティングする。この場合もコーティング後、
乾燥工程を行う。
【０００５】上記のように、スピンコート法による成膜
方法では少なくともスピンコーティング、溶媒蒸発およ
び硬化の３工程が必要とされる。
方法では少なくともスピンコーティング、溶媒蒸発およ
び硬化の３工程が必要とされる。
【０００６】
【発明が解決しようとする課題】スピンコーティング法
による成膜方法には以下の問題点がある。
による成膜方法には以下の問題点がある。
【０００７】第１の問題点は、ポリイミドに代表される
スピンコート法による成膜法は工程数が多く、しかも長
時間を要することである。前記のように、成膜工程数は
少なくとも３段階が必要で、密着増進剤のコーティング
および乾燥工程が加わるとさらに工程数は増加する。ま
た、膜硬化時の温度制御が複雑である。
スピンコート法による成膜法は工程数が多く、しかも長
時間を要することである。前記のように、成膜工程数は
少なくとも３段階が必要で、密着増進剤のコーティング
および乾燥工程が加わるとさらに工程数は増加する。ま
た、膜硬化時の温度制御が複雑である。
【０００８】第２の問題点は、スピンコート法を用いる
場合に共通の問題で、膜厚制御が難しいことである。ス
ピンコート法においては、一般的に膜厚の制御は、原料
の粘度と回転数で行うが、原料の粘度によって薄膜化あ
るいは厚膜化が難しい場合があるなど、原料によって膜
厚の制御性が狭まる場合がある。
場合に共通の問題で、膜厚制御が難しいことである。ス
ピンコート法においては、一般的に膜厚の制御は、原料
の粘度と回転数で行うが、原料の粘度によって薄膜化あ
るいは厚膜化が難しい場合があるなど、原料によって膜
厚の制御性が狭まる場合がある。
【０００９】第３の問題点は、これもスピンコート法に
ほぼ共通の問題であるが、膜厚制御のために溶媒を必要
とすることである。成膜過程でこの溶媒は除去しなけれ
ばならないが、加熱等によって完全に除去できない場
合、不純物として膜中に残存することになる。また、溶
媒の蒸発は膜中より発生することになるので、ボイドや
ピンホールの発生要因となる。
ほぼ共通の問題であるが、膜厚制御のために溶媒を必要
とすることである。成膜過程でこの溶媒は除去しなけれ
ばならないが、加熱等によって完全に除去できない場
合、不純物として膜中に残存することになる。また、溶
媒の蒸発は膜中より発生することになるので、ボイドや
ピンホールの発生要因となる。
【００１０】さらに第４の問題点として、ポリイミドの
場合に顕著であるが、成膜時の反応で副生成物が生じる
ことである。これはスピンコートであるかどうかには無
関係であるが、ポリイミドの場合、イミド環を形成する
イミド化反応の時に水が発生する。この水は膜中より発
生するので溶媒と同様の悪影響を膜に与える。ポリイミ
ドに限らず、重合の過程において副生成物の発生を伴う
重合膜は、溶媒同様発生した物質がボイドやピンホール
の発生要因となる。
場合に顕著であるが、成膜時の反応で副生成物が生じる
ことである。これはスピンコートであるかどうかには無
関係であるが、ポリイミドの場合、イミド環を形成する
イミド化反応の時に水が発生する。この水は膜中より発
生するので溶媒と同様の悪影響を膜に与える。ポリイミ
ドに限らず、重合の過程において副生成物の発生を伴う
重合膜は、溶媒同様発生した物質がボイドやピンホール
の発生要因となる。
【００１１】したがって、本発明の目的は、工程数が少
なく、膜厚の制御性が良好であり、かつ、膜内にボイド
および／またはピンホールの発生が少なく、比誘導率の
低い有機高分子絶縁膜を成膜することができる、半導体
装置の製造方法を提供することにある。
なく、膜厚の制御性が良好であり、かつ、膜内にボイド
および／またはピンホールの発生が少なく、比誘導率の
低い有機高分子絶縁膜を成膜することができる、半導体
装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記の目的は以下に記載
する半導体の製造方法により達成される。
する半導体の製造方法により達成される。
【００１３】有機高分子膜を成膜し得るモノマーまたは
オリゴマーを半導体基板表面または下地絶縁膜表面また
はその上に設けられた配線表面まで気合輸送し、当該表
面において熱重合させて有機高分子絶縁膜を成膜するこ
とを特徴とする半導体装置の製造方法。
オリゴマーを半導体基板表面または下地絶縁膜表面また
はその上に設けられた配線表面まで気合輸送し、当該表
面において熱重合させて有機高分子絶縁膜を成膜するこ
とを特徴とする半導体装置の製造方法。
【００１４】本発明においては、上記のように配線表面
において熱重合して有機高分子絶縁膜を下地絶縁膜表面
および配線表面（上面および側面）に成膜し、配線間の
みに該有機高分子絶縁膜が残るようエッチバックするこ
とができる。さらに、上記のように、下地絶縁膜および
配線表面に有機高分子絶縁膜を成膜してのち、その上に
保護絶縁膜を成膜することもできる。この保護絶縁膜は
平坦化されることもできる。これらの方法において、モ
ノマーとしてはが分子内にベンゾシクロブテン構造を１
個以上有するものまたはその誘導体を、オリゴマーとし
てはこのモノマーから生成されたものを用いることを特
徴とする。
において熱重合して有機高分子絶縁膜を下地絶縁膜表面
および配線表面（上面および側面）に成膜し、配線間の
みに該有機高分子絶縁膜が残るようエッチバックするこ
とができる。さらに、上記のように、下地絶縁膜および
配線表面に有機高分子絶縁膜を成膜してのち、その上に
保護絶縁膜を成膜することもできる。この保護絶縁膜は
平坦化されることもできる。これらの方法において、モ
ノマーとしてはが分子内にベンゾシクロブテン構造を１
個以上有するものまたはその誘導体を、オリゴマーとし
てはこのモノマーから生成されたものを用いることを特
徴とする。
【００１５】本発明によれば、半導体装置を製造するに
当り、成膜における工程数が減少し、膜からのガスの発
生が防止され、比誘電率が低い層間絶縁膜の成膜が可能
となり、配線間容量が低減し、ＬＳＩの高速化、集積化
がさらに促進されるので、設計の自由度がさらに増すこ
ととなる。
当り、成膜における工程数が減少し、膜からのガスの発
生が防止され、比誘電率が低い層間絶縁膜の成膜が可能
となり、配線間容量が低減し、ＬＳＩの高速化、集積化
がさらに促進されるので、設計の自由度がさらに増すこ
ととなる。
【００１６】
【発明の実施の形態】本発明において用いられるモノマ
ーおよびオリゴマーは有機高分子絶縁膜を成膜し得るも
のである。これらのモノマーおよびオリゴマーは半導体
基板表面または下地表面または下地絶縁膜表面およびそ
の上に設けられた配線表面において重合するに際して副
生成物を発生しないものであることが好ましい。このよ
うなモノマーおよびオリゴマーとしては、次のモノマー
およびこれらから生成されたオリゴマーを例示すること
ができる。（ここで、フッ化ナフタレン、ナフタレン、
ＰＦＣＢは参考例として示している。） ジビニルシロキサンベンゾシクロブテン ＤＶＳ−ＢＣＢ
ーおよびオリゴマーは有機高分子絶縁膜を成膜し得るも
のである。これらのモノマーおよびオリゴマーは半導体
基板表面または下地表面または下地絶縁膜表面およびそ
の上に設けられた配線表面において重合するに際して副
生成物を発生しないものであることが好ましい。このよ
うなモノマーおよびオリゴマーとしては、次のモノマー
およびこれらから生成されたオリゴマーを例示すること
ができる。（ここで、フッ化ナフタレン、ナフタレン、
ＰＦＣＢは参考例として示している。） ジビニルシロキサンベンゾシクロブテン ＤＶＳ−ＢＣＢ
【００１７】
【化１】 フッ化ナフタレン
【００１８】
【化２】 ナフタレン
【００１９】
【化３】 マレイミドベンゾシクロブテン
【００２０】
【化４】 パーフロロシクロブテンアロマティックエーテル ＰＦＣＢ
【００２１】
【化５】 フッ化ベンゾシクロブテン ＢＣＢ−Ｆ８
【００２２】
【化６】
【００２３】特に好ましいモノマーおよびオリゴマーと
しては、ベンゾシクロブテンのベンゼン環上にビニル基
のような不飽炭化水素基を有する化合物および以下に示
すような、分子内に１個以上のベンゾシクロブテン構造
を有するものまたはその誘導体、およびこれから生成さ
れたオリゴマーを例示することができる。
しては、ベンゾシクロブテンのベンゼン環上にビニル基
のような不飽炭化水素基を有する化合物および以下に示
すような、分子内に１個以上のベンゾシクロブテン構造
を有するものまたはその誘導体、およびこれから生成さ
れたオリゴマーを例示することができる。
【００２４】
【化７】 （上記式において、Ｑは以下に示す基である。）
【００２５】
【化８】
【００２６】
【化９】
【００２７】
【化１０】
【００２８】
【化１１】
【００２９】
【化１２】
【００３０】
【化１３】
【００３１】
【化１４】
【００３２】
【化１５】
【００３３】
【化１６】
【００３４】
【化１７】
【００３５】
【化１８】
【００３６】モノマーまたはオリゴマーは気相で基板表
面まで送られる。送られたモノマーまたはオリゴマーは
基板表面に吸着され、基板加熱により供給される熱エネ
ルギーにより熱重合され、基板表面に有機高分子膜が成
膜される。モノマーまたはオリゴマーが液体の場合は、
加熱または加熱および不活性気体の通気、あるいは減圧
加熱または減圧加熱および不活性気体の通気などにより
気化して基板表面に送られる。気化されたモノマーまた
はオリゴマーが基板への輸送過程で再凝縮するおそれが
ある場合は輸送ガスを用いて再凝縮を防止することが望
ましい。
面まで送られる。送られたモノマーまたはオリゴマーは
基板表面に吸着され、基板加熱により供給される熱エネ
ルギーにより熱重合され、基板表面に有機高分子膜が成
膜される。モノマーまたはオリゴマーが液体の場合は、
加熱または加熱および不活性気体の通気、あるいは減圧
加熱または減圧加熱および不活性気体の通気などにより
気化して基板表面に送られる。気化されたモノマーまた
はオリゴマーが基板への輸送過程で再凝縮するおそれが
ある場合は輸送ガスを用いて再凝縮を防止することが望
ましい。
【００３７】本発明においては、これらのモノマーまた
はオリゴマーの重合条件は、そのモノマーまたはオリゴ
マーによって異なるが、好ましくは重合温度２００〜４
００℃、重合圧力１０〜１０００ｍＴｏｒｒ、重合時間
３０秒〜１０分の範囲から選択される。モノマーまたは
オリゴマーの供給速度は０．０１〜１ｇ／ｍｉｎとする
のが好ましい。成膜速度はモノマーまたはオリゴマーの
供給速度および重合温度を選択することにより制御され
得る。また、膜厚はモノマーまたはオリゴマーの供給速
度、重合温度、重合時間を選択することにより精密に制
御可能である。
はオリゴマーの重合条件は、そのモノマーまたはオリゴ
マーによって異なるが、好ましくは重合温度２００〜４
００℃、重合圧力１０〜１０００ｍＴｏｒｒ、重合時間
３０秒〜１０分の範囲から選択される。モノマーまたは
オリゴマーの供給速度は０．０１〜１ｇ／ｍｉｎとする
のが好ましい。成膜速度はモノマーまたはオリゴマーの
供給速度および重合温度を選択することにより制御され
得る。また、膜厚はモノマーまたはオリゴマーの供給速
度、重合温度、重合時間を選択することにより精密に制
御可能である。
【００３８】本発明の方法は熱ＣＶＤ法であり、基板表
面での反応によって成膜が進むことから、下地絶縁膜上
に配線などが存在する場合にも、下地絶縁膜上および配
線表面（上面および側面）上に下地形状にコンフォーマ
ルな膜形成が可能となる。このような形状に成膜したの
ち、配線間のみまたは配線側壁のみに膜を残すように他
の部分をエッチバックすることができる。
面での反応によって成膜が進むことから、下地絶縁膜上
に配線などが存在する場合にも、下地絶縁膜上および配
線表面（上面および側面）上に下地形状にコンフォーマ
ルな膜形成が可能となる。このような形状に成膜したの
ち、配線間のみまたは配線側壁のみに膜を残すように他
の部分をエッチバックすることができる。
【００３９】また、このようにして成膜された絶縁膜上
に保護絶縁膜としてプラズマＣＶＤ法、熱ＣＶＤ法また
はスパッタ法による酸化珪素膜のような酸化膜を成膜す
ることができる。保護絶縁膜として窒化珪素のような窒
化膜を成膜してもよい。この保護絶縁膜は、ウェハが加
熱された場合にも、キャップレイヤーとして働き、耐熱
性を向上させる。
に保護絶縁膜としてプラズマＣＶＤ法、熱ＣＶＤ法また
はスパッタ法による酸化珪素膜のような酸化膜を成膜す
ることができる。保護絶縁膜として窒化珪素のような窒
化膜を成膜してもよい。この保護絶縁膜は、ウェハが加
熱された場合にも、キャップレイヤーとして働き、耐熱
性を向上させる。
【００４０】さらに、下地が配線構造を有する場合に
は、酸化膜を用いることで、ＣＭＰ（ケミカルメカニカ
ルポリッシング）を行うことが容易となり、配線構造の
上面の高さで全体を平坦化することができる。
は、酸化膜を用いることで、ＣＭＰ（ケミカルメカニカ
ルポリッシング）を行うことが容易となり、配線構造の
上面の高さで全体を平坦化することができる。
【００４１】図面を参照して本発明を説明すると、本発
明の実施の態様を説明するための断面図である図１にお
いて、反応室９は排気ポンプ６により、好ましくは０．
１〜１０ｍＴｏｒｒに減圧される。反応室９の内部には
基板加熱部５が設けられ、その上に半導体基板４が固定
される。反応室９に供給配管１０を経て原料モノマーま
たはオリゴマー１が気相で供給され、半導体基板４の表
面で基板加熱部５からの熱エネルギーにより、好ましく
は圧力１０〜１０００ｍＴｏｒｒ、温度２００〜４００
℃において熱重合して半導体基板表面上に有機高分子絶
縁膜３が成膜される。２は重合反応した原料モノマーま
たはオリゴマーを示す。７は気化装置であり、気化され
たモノマーは液体モノマーまたはオリゴマー８上を通っ
て供給配管に送られる。
明の実施の態様を説明するための断面図である図１にお
いて、反応室９は排気ポンプ６により、好ましくは０．
１〜１０ｍＴｏｒｒに減圧される。反応室９の内部には
基板加熱部５が設けられ、その上に半導体基板４が固定
される。反応室９に供給配管１０を経て原料モノマーま
たはオリゴマー１が気相で供給され、半導体基板４の表
面で基板加熱部５からの熱エネルギーにより、好ましく
は圧力１０〜１０００ｍＴｏｒｒ、温度２００〜４００
℃において熱重合して半導体基板表面上に有機高分子絶
縁膜３が成膜される。２は重合反応した原料モノマーま
たはオリゴマーを示す。７は気化装置であり、気化され
たモノマーは液体モノマーまたはオリゴマー８上を通っ
て供給配管に送られる。
【００４２】図２は下地絶縁膜上に配線がある場合の実
施態様を説明するための断面図である。この図において
１２は下地絶縁膜であり、１１は配線を示す。本発明に
よる成膜方法は熱ＣＶＤ法であり、表面反応によって成
膜が進むことから、図２（ａ）に示したように、下地に
配線等が存在した場合にも下地形状に従った形状に有機
高分子絶縁膜３の形成が可能である。
施態様を説明するための断面図である。この図において
１２は下地絶縁膜であり、１１は配線を示す。本発明に
よる成膜方法は熱ＣＶＤ法であり、表面反応によって成
膜が進むことから、図２（ａ）に示したように、下地に
配線等が存在した場合にも下地形状に従った形状に有機
高分子絶縁膜３の形成が可能である。
【００４３】図２（ａ）に示したように成膜したのち、
エッチバックを行うことによって図２（ｂ）または
（ｄ）に示したように配線１１の配線間のみまたは配線
側壁のみに有機高分子絶縁膜３を残すこともできる。あ
るいは、図２（ｃ）に示したように、配線にコンフォー
マブルな形状で有機高分子絶縁膜を残すこともできる。
エッチバックを行うことによって図２（ｂ）または
（ｄ）に示したように配線１１の配線間のみまたは配線
側壁のみに有機高分子絶縁膜３を残すこともできる。あ
るいは、図２（ｃ）に示したように、配線にコンフォー
マブルな形状で有機高分子絶縁膜を残すこともできる。
【００４４】図３は有機高分子絶縁膜を成膜したのち、
その上に保護絶縁膜を成膜する実施態様を説明するため
の断面図である。この図において１２は下地絶縁膜、１
１は配線、３は有機高分子絶縁膜を示す。有機高分子絶
縁膜３上に、図３（ａ）に示すように、プラズマＣＶ
Ｄ、熱ＣＶＤまたはスパッタ法で酸化膜を保護膜として
成膜する。保護膜として酸化膜に代えて窒化膜を用いる
こともできる。図２に示したように、下地として配線構
造を有する場合には図３（ａ）に示すように保護膜とし
て酸化膜を用いることで、ＣＭＰ（ケミカルメカニカル
ポリッシング）を行うことが容易となり、図３（ｂ）お
よび（ｄ）に示すように平坦化が容易に行われる。ある
いは図３（ｃ）に示すように配線にコンフォーマブルの
形状とすることもできる。
その上に保護絶縁膜を成膜する実施態様を説明するため
の断面図である。この図において１２は下地絶縁膜、１
１は配線、３は有機高分子絶縁膜を示す。有機高分子絶
縁膜３上に、図３（ａ）に示すように、プラズマＣＶ
Ｄ、熱ＣＶＤまたはスパッタ法で酸化膜を保護膜として
成膜する。保護膜として酸化膜に代えて窒化膜を用いる
こともできる。図２に示したように、下地として配線構
造を有する場合には図３（ａ）に示すように保護膜とし
て酸化膜を用いることで、ＣＭＰ（ケミカルメカニカル
ポリッシング）を行うことが容易となり、図３（ｂ）お
よび（ｄ）に示すように平坦化が容易に行われる。ある
いは図３（ｃ）に示すように配線にコンフォーマブルの
形状とすることもできる。
【００４５】
【実施例】以下の実施例は本発明を具体的に説明するも
のであり、本発明はこれらの実施例により限定されるも
のではない。
のであり、本発明はこれらの実施例により限定されるも
のではない。
【００４６】実施例１ 図１を参照して、気化器７においてジビニルシロキサン
ベンゾシクロブテンを減圧加熱および不活性ガス、ここ
ではヘリウムガスの通気により液体の状態で重合反応の
進む速度が十分に遅い温度、例えば１５０℃において気
化させ、ヘリウムガスとともに供給配管１０を経て反応
室９に送入した。ベンゾシクロブテンのヘリウムガス中
の濃度は５．４３ｖｏｌ％であった。なお、反応室内は
ジビニルシロキサンベンゾシクロブテン供給のため、排
気ポンプ６によって１０ｍＴｏｒｒに保った。
ベンゾシクロブテンを減圧加熱および不活性ガス、ここ
ではヘリウムガスの通気により液体の状態で重合反応の
進む速度が十分に遅い温度、例えば１５０℃において気
化させ、ヘリウムガスとともに供給配管１０を経て反応
室９に送入した。ベンゾシクロブテンのヘリウムガス中
の濃度は５．４３ｖｏｌ％であった。なお、反応室内は
ジビニルシロキサンベンゾシクロブテン供給のため、排
気ポンプ６によって１０ｍＴｏｒｒに保った。
【００４７】反応室内には基板加熱部５が設けられ、そ
の上に固定された半導体基板４は２５０℃に加熱され
た。
の上に固定された半導体基板４は２５０℃に加熱され
た。
【００４８】反応室９に気相で供給されたジビニルシロ
キサンベンゾシクロブテンは、加熱された半導体基板の
表面で熱重合してポリマー膜を形成した。１０分後にと
り出した半導体基板表面にはポリ（ジビニルシロキサン
ベンゾシクロブテン）の厚さ１μｍの絶縁膜が形成され
ていた。この絶縁膜の比誘電率は２．７であった。
キサンベンゾシクロブテンは、加熱された半導体基板の
表面で熱重合してポリマー膜を形成した。１０分後にと
り出した半導体基板表面にはポリ（ジビニルシロキサン
ベンゾシクロブテン）の厚さ１μｍの絶縁膜が形成され
ていた。この絶縁膜の比誘電率は２．７であった。
【００４９】実施例２図２を参照して、半導体基板４に
代えて下地絶縁膜１２上に配線１１を有する基板を用い
たほかは実施例１と同様に操作した。１０分後に図２
（ａ）に示された厚さ１μｍのポリ（ジビニルシロキサ
ンベンゾシクロブテン）の絶縁膜が形成された。
代えて下地絶縁膜１２上に配線１１を有する基板を用い
たほかは実施例１と同様に操作した。１０分後に図２
（ａ）に示された厚さ１μｍのポリ（ジビニルシロキサ
ンベンゾシクロブテン）の絶縁膜が形成された。
【００５０】この絶縁膜をエッチングバックして図２
（ｂ）に示したようにサイドウォールにのみ高分子絶縁
膜を残した。
（ｂ）に示したようにサイドウォールにのみ高分子絶縁
膜を残した。
【００５１】実施例３ 実施例２（図２ａ）において形成された有機高分子絶縁
膜３の上に、ＴＥＯＳ系プラズマＣＶＤ法により厚さ１
μｍの酸化シリコン膜を保護絶縁膜として形成した。
膜３の上に、ＴＥＯＳ系プラズマＣＶＤ法により厚さ１
μｍの酸化シリコン膜を保護絶縁膜として形成した。
【００５２】実施例４ 実施例１においてジビニルシロキサンベンゾシクロブテ
ンに代えてビニルベンゾシクロブテンを用いて同様に操
作した。１０分後、厚さ１μｍのポリ（ビニルベンゾシ
クロブテン）の絶縁膜が半導体基板上に形成された。
ンに代えてビニルベンゾシクロブテンを用いて同様に操
作した。１０分後、厚さ１μｍのポリ（ビニルベンゾシ
クロブテン）の絶縁膜が半導体基板上に形成された。
【００５３】実施例５ ジビニルシロキサンベンゾシクロブテンに代えてビニル
ベンゾシクロブテン２量体を用いて実施例１と同様に操
作した。１０分後、厚さ１μｍのポリ（ビニルベンゾシ
クロブテン）の絶縁膜が半導体基板上に形成された。
ベンゾシクロブテン２量体を用いて実施例１と同様に操
作した。１０分後、厚さ１μｍのポリ（ビニルベンゾシ
クロブテン）の絶縁膜が半導体基板上に形成された。
【００５４】
【発明の効果】本発明によれば、気相で原料供給を行う
ことで、スピンコーティング法で用いられるような溶媒
脱離工程は不要となる。また、成膜中に重合反応がすす
むため、膜硬化工程は不要となる。従って成膜工程数の
短縮が可能となる。また、成膜速度は原料の供給量と成
膜時の基板温度によって制御可能となり、同時に膜厚の
精密な制御が可能となる。
ことで、スピンコーティング法で用いられるような溶媒
脱離工程は不要となる。また、成膜中に重合反応がすす
むため、膜硬化工程は不要となる。従って成膜工程数の
短縮が可能となる。また、成膜速度は原料の供給量と成
膜時の基板温度によって制御可能となり、同時に膜厚の
精密な制御が可能となる。
【００５５】さらに有機高分子絶縁膜の原料であるモノ
マーまたはオリゴマーとして、重合反応の際に副生成物
を発生しないものを用い、半導体基板表面で熱重合反応
させて有機高分子膜を成膜することによって、ボイドや
ピンホールの発生が抑制される。
マーまたはオリゴマーとして、重合反応の際に副生成物
を発生しないものを用い、半導体基板表面で熱重合反応
させて有機高分子膜を成膜することによって、ボイドや
ピンホールの発生が抑制される。
【図１】本発明の実施態様を説明するための断面図であ
る。
る。
【図２】本発明の別の実施態様を説明するための断面図
である。
である。
【図３】本発明のさらに別の実施態様を説明するための
断面図である。
断面図である。
１ 原料モノマーまたはオリゴマー ２ 重合反応した原料モノマーまたはオリゴマー ３ 有機高分子絶縁膜 ４ 半導体基板 ５ 基板加熱部 ６ 排気ポンプ ７ 気化装置 ８ 液体モノマーまたはオリゴマー ９ 反応室 １０ 供給配管 １１ 配線 １２ 下地絶縁膜 １３ 保護絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−115898（ＪＰ，Ａ) 特開 平６−112336（ＪＰ，Ａ) 特開 平４−180552（ＪＰ，Ａ) 特開 昭64−36031（ＪＰ，Ａ) 特開 平10−113610（ＪＰ，Ａ) 特開 平１−270234（ＪＰ，Ａ) 特開 平８−330421（ＪＰ，Ａ) 特開 平10−172966（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/768
Claims (6)
- 【請求項１】 半導体装置を製造するに当り、有機高分
子絶縁膜を形成し得るモノマーまたはオリゴマーを半導
体基板表面または下地絶縁膜表面およびその上に設けら
れた配線表面まで気相輸送し、当該当表面において熱重
合させて有機高分子絶縁膜を成膜する方法であって、該
モノマーが分子内にベンゾシクロブテン構造を１個以上
有するものまたはその誘導体であり、該オリゴマーがこ
のモノマーから生成されたものであることを特徴とする
半導体装置の製造方法。 - 【請求項２】 該モノマーおよび該オリゴマーが半導体
基板表面または下地絶縁膜表面およびその上に設けられ
た配線表面において熱重合するに際して副生成物を発生
しないものである請求項１に記載の方法。 - 【請求項３】 半導体装置を製造するに当り、ベンゾシ
クロブテン構造を１個以上有するものまたはその誘導体
から選ばれたモノマーまたはこのモノマーから形成され
たオリゴマーを下地絶縁膜表面およびその上に設けられ
た配線表面まで気相輸送し、当該表面において熱重合さ
せて有機高分子絶縁膜を成膜し、ついで該配線間のみま
たは該配線側壁のみに該有機高分子絶縁膜が残るように
該有機高分子絶縁膜をエッチバックすることを特徴とす
る半導体装置の製造方法。 - 【請求項４】 半導体装置を製造するに当り、有機高分
子絶縁膜を生膜し得るモノマーまたはオリゴマーを下地
絶縁膜表面およびその上に設けられた配線表面まで気相
輸送し、当該表面において熱重合させて有機高分子絶縁
膜を成膜し、ついで該高分子絶縁膜上に保護絶縁膜を成
膜する方法であって、該モノマーがベンゾシクロブテン
構造を１個以上有するものまたはその誘導体であり、該
オリゴマーがこのモノマーから生成されたものであるこ
とを特徴とする半導体装置の製造方法。 - 【請求項５】 該モノマーおよび該オリゴマーが下地絶
縁膜表面およびその上に設けられた配線表面において熱
重合するに際して副生成物を発生しないものである請求
項５に記載の方法。 - 【請求項６】 該保護絶縁膜をケミカルメカニカルポリ
ッシング（化学機械研磨）法で平坦化する請求項４また
は請求項５に記載の方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16468897A JP3244024B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体装置の製造方法 |
| US09/102,052 US6150284A (en) | 1997-06-20 | 1998-06-22 | Method of forming an organic polymer insulating film in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16468897A JP3244024B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117006A JPH1117006A (ja) | 1999-01-22 |
| JP3244024B2 true JP3244024B2 (ja) | 2002-01-07 |
Family
ID=15797973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16468897A Expired - Lifetime JP3244024B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6150284A (ja) |
| JP (1) | JP3244024B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3190886B2 (ja) | 1998-06-17 | 2001-07-23 | 日本電気株式会社 | 高分子膜の成長方法 |
| JP3153190B2 (ja) * | 1998-09-21 | 2001-04-03 | 日本電気株式会社 | 高分子膜の製造装置とこの装置を用いた成膜方法 |
| US6329227B2 (en) | 2000-02-22 | 2001-12-11 | Matsushita Electric Industrial Co., Ltd. | Method of patterning organic polymer film and method for fabricating semiconductor device |
| JP2001308082A (ja) | 2000-04-20 | 2001-11-02 | Nec Corp | 液体有機原料の気化方法及び絶縁膜の成長方法 |
| US7228623B2 (en) * | 2001-03-08 | 2007-06-12 | Ppg Industries Ohio, Inc. | Process for fabricating a multi layer circuit assembly |
| US6713587B2 (en) | 2001-03-08 | 2004-03-30 | Ppg Industries Ohio, Inc. | Electrodepositable dielectric coating compositions and methods related thereto |
| US8065795B2 (en) | 2001-03-08 | 2011-11-29 | Ppg Industries Ohio, Inc | Multi-layer circuit assembly and process for preparing the same |
| US6951707B2 (en) * | 2001-03-08 | 2005-10-04 | Ppg Industries Ohio, Inc. | Process for creating vias for circuit assemblies |
| US6671950B2 (en) | 2001-03-08 | 2004-01-06 | Ppg Industries Ohio, Inc. | Multi-layer circuit assembly and process for preparing the same |
| US7000313B2 (en) * | 2001-03-08 | 2006-02-21 | Ppg Industries Ohio, Inc. | Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions |
| JP4997670B2 (ja) | 2001-06-29 | 2012-08-08 | 日本電気株式会社 | 共重合高分子膜の作製方法、前記形成方法で作製される共重合高分子膜、共重合高分子膜を利用する半導体装置 |
| US20060213685A1 (en) * | 2002-06-27 | 2006-09-28 | Wang Alan E | Single or multi-layer printed circuit board with improved edge via design |
| EP1520454B1 (en) * | 2002-06-27 | 2012-01-25 | PPG Industries Ohio, Inc. | Single or multi-layer printed circuit board with extended breakaway tabs and method of manufacture thereof |
| US7585785B2 (en) * | 2003-02-05 | 2009-09-08 | Dow Global Technologies | Sacrificial benzocyclobutene copolymers for making air gap semiconductor devices |
| JP4506953B2 (ja) | 2004-05-28 | 2010-07-21 | 日本電気株式会社 | 共重合高分子膜およびその作製方法 |
| JP4667094B2 (ja) * | 2005-03-18 | 2011-04-06 | 富士通株式会社 | 電子装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079221A (en) * | 1988-02-23 | 1992-01-07 | Fujitsu Limited | Superconductor passivated by an organic film and a method for forming the organic film |
| US5284779A (en) * | 1989-11-24 | 1994-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming organic charge-transfer thin films |
| JPH04180552A (ja) * | 1990-11-15 | 1992-06-26 | Ulvac Japan Ltd | 高分子膜の形成方法およびその形成装置 |
| JPH06112336A (ja) * | 1992-09-29 | 1994-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3431222B2 (ja) * | 1993-08-20 | 2003-07-28 | ティーディーケイ株式会社 | 磁気記録媒体の製造方法 |
| JPH09115898A (ja) * | 1995-10-23 | 1997-05-02 | Sony Corp | 誘電体膜の成膜方法 |
| JP3491439B2 (ja) * | 1996-04-09 | 2004-01-26 | ソニー株式会社 | 絶縁膜の形成方法 |
| JP3516819B2 (ja) * | 1996-09-12 | 2004-04-05 | 株式会社アルバック | モノマーの蒸発システム、同蒸発システムを備えた真空処理室、および有機化合物膜の成膜方法 |
| US5711987A (en) * | 1996-10-04 | 1998-01-27 | Dow Corning Corporation | Electronic coatings |
-
1997
- 1997-06-20 JP JP16468897A patent/JP3244024B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-22 US US09/102,052 patent/US6150284A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117006A (ja) | 1999-01-22 |
| US6150284A (en) | 2000-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3244024B2 (ja) | 半導体装置の製造方法 | |
| US7011889B2 (en) | Organosiloxanes | |
| US6734562B1 (en) | Integrated circuit device structure including foamed polymeric material | |
| US7060323B2 (en) | Method of forming interlayer insulating film | |
| US6962727B2 (en) | Organosiloxanes | |
| US7101591B2 (en) | Production method for copolymer film, copolymer film produced by the forming method and semiconductor device using copolymer film | |
| US6972453B2 (en) | Method of manufacturing a semiconductor device capable of etching a multi-layer of organic films at a high selectivity | |
| JP2018022925A (ja) | 半導体装置の製造方法、真空処理装置及び基板処理装置 | |
| TW569340B (en) | Electronic devices and methods of manufacture | |
| JP3153190B2 (ja) | 高分子膜の製造装置とこの装置を用いた成膜方法 | |
| JPH10125783A (ja) | 半導体装置の製造方法 | |
| JP4092902B2 (ja) | 半導体装置の製造方法 | |
| JP4139952B2 (ja) | 共重合高分子膜及びその形成方法、並びに共重合高分子膜を用いた半導体装置 | |
| JP2000109679A (ja) | 低誘電率絶縁膜用樹脂組成物、低誘電率絶縁膜形成方法及び半導体装置の製造方法 | |
| JPH10209148A (ja) | 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 | |
| JP6696491B2 (ja) | 半導体装置の製造方法及び真空処理装置 | |
| JP2000150510A (ja) | 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法 | |
| JP3384487B2 (ja) | 絶縁膜の形成方法および多層配線 | |
| WO2004037877A2 (en) | Organosiloxanes | |
| JP2002343858A (ja) | 半導体装置およびその製造方法 | |
| JP2005183729A (ja) | 有機薄膜の形成方法 | |
| JP2000021872A (ja) | 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法 | |
| JPH10144672A (ja) | 半導体装置の絶縁膜形成方法及び絶縁膜形成材料 | |
| JP2019079888A (ja) | 半導体装置の製造方法 | |
| JPH09312334A (ja) | 層間絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |