JP3183728B2

JP3183728B2 - 集積回路解析方法および装置

Info

Publication number: JP3183728B2
Application number: JP26070292A
Authority: JP
Inventors: フィリップ・ジー・ヤストロウ
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 1991-09-03
Filing date: 1992-09-03
Publication date: 2001-07-09
Anticipated expiration: 2016-07-09
Also published as: JPH05216955A; US5410490A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に集積回路(IC)の分
野に関し、特にIC素子中での過度のエレクトロマイグレ
ーション(electromigration)を防止するための方法に関
する。

【０００２】

【従来技術及びその問題点】集積回路素子中の電流密度
は素子が小型化するにつれて高くなる。高い電流密度に
よってエレクトロマイグレーションが発生することがあ
り、その結果、素子が故障する場合がある。エレクトロ
マイグレーションとは金属中の質量が電流の影響で移動
することである。これは電子から正の金属イオンへと運
動量が転移することによって起こる。高電流が例えばIC
内の金属導体を流れると、ある領域には金属イオンが累
積し、別の領域ではボイド(void)が形成さる。金属イオ
ンの累積によって隣接する導体への短絡が生じ、一方、
ボイドによって開路が生ずる場合がある。

【０００３】例えばアルミニウムの薄膜導体のようなあ
る種の導体のエレクトロマイグレーション耐性は幾つか
の技術を用いて高めることができる。この技術には銅と
の合金、例えば０．５％の銅が含まれたアルミニウム
や、誘電体内に導体をカプセル化することや、フィルム
デポジション中に酸素を取り込むこと等がある。しか
し、これらの技術及びその他の技術は問題の原因を取り
除くこと、すなわち予期される素子の動作条件に従って
導体のサイズを最小限にすることにより、高い電流密度
を防止することと比較すると、いずれもコストが高くま
た信頼性に欠ける。ICの導体のサイズを最小限にするた
めに、多様な技術がエレクトロニクス産業で利用されて
いる。しかし、公知の技術はいずれも利用し易いもので
はない。事実、そのほとんどが冗長な手計算や、高度に
特殊化されたソフトウェアを必要とする。

【０００４】

【目的】本発明の主要な目標は回路レイアウトがこのよ
うなエレクトロマイグレーションの仕様に従っているか
どうかを検証する自動的なまた信頼性のあるツールを提
供することである。本発明の別の目標は既存の回路解析
ソフトウェアを利用することによって、安価で確実な上
述のツールを得ることである。

【０００５】

【概要】本発明は集積回路素子を製造、または設計する
ための方法を含んでいる。本発明の第１の実施例は次の
段階を設けている。すなわち、回路のネットのキャパシ
タンスを判定する段階と、前記ネットに関連する周波数
を判定する段階と、前記ネットに関連する電圧振幅(vol
tage swing)を判定する段階と、少なくとも前記キャパ
シタンスと周波数と電圧振幅に基づいて電流を計算する
段階と、少なくとも前記電流に基づいてネットの最小許
容幅を計算する段階と、ネットが前記の最小幅の条件を
満たしていないかどうかを表示する段階の各段階であ
る。

【０００６】本発明の別の実施例は更に、ネットの枝(b
ranch)の数と、ネットに関連する静電流(static curren
t)がある場合にはそれを判定する段階と、前記電流を少
なくともキャパシタンスと、周波数と、電圧振幅と、枝
の数と、静電流の関数として計算する段階を設けてい
る。

【０００７】本発明の別の実施例では、３層素子のノー
ドの最小幅の仕様は次の表に基づいて決定される。

【０００８】双方向電流単方向電流 w1 = (i/3.0 + 0.3)μm w1 = (i/1.0 + 0.3)μm w2 = (i/3.0 + 0.3)μm w2 = (i/1.0 + 0.3)μm w3 = (i/5.5 + 0.6)μm w3 = (i/2.0 + 0.6)μm

【０００９】ここでiは電流を表し、w1,w2及びw3は素子
のそれぞれの金属層の最小幅を表す。

【００１０】本発明の更に別の実施例では、最小幅は次
のルールに従って決定される。

【００１１】w = (i/7.5 + 0.4)μm

【００１２】ここで、wは素子の層の最小幅である。

【００１３】本発明の別の実施例は更に、電流が単一の
コンタクトで許容される電流よりも大きいかどうかを判
定し、そうである場合はその旨を表示する段階も含んで
いる。

【００１４】本発明の更に別の実施例は更に、回路を表
すアートワーク上でノードの幅を増大するべき位置を図
形によって表示する段階も含んでいる。

【００１５】本発明は更に回路のエレクトロマイグレー
ション特性を検証する方法も含んでいる。このような方
法は検証されるべき各ネットごとに実施されるべき次の
段階を特徴としている。すなわち、ネットを構成する金
属の形状に関するデータを判定する段階と、ネットの電
圧振幅に関するデータを判定する段階と、キャパシタン
スと平均周波数と電圧振幅に基づいてネットの充電及び
放電に必要な平均電流の絶対値を計算する段階と、前記
電流に基づいてネットに必要である金属の最小幅を計算
する段階と、ネットが最小必要幅を満たしていない場合
は回路のアートワーク上でそのネットの位置を図形的に
表示する段階である。

【００１６】本発明は更に集積回路のエレクトロマイグ
レーション特性を検証するための装置も含んでいる。本
発明に基づく装置は回路のネットのキャパシタンスを判
定する装置と、前記ネットに関連する周波数を判定する
装置と、前記ネットに関連する電圧振幅を判定する装置
と、少なくとも前記キャパシタンスと周波数と電圧振幅
に基づいて電流を計算する装置と、少なくとも前記電流
に基づいてネットの最小許容幅を計算する装置と、ネッ
トが前記の最小幅の条件を満たしていないかどうかを表
示する装置とから構成されている。

【００１７】本発明のその他の特徴と利点は好ましい実
施例の詳細な説明に関連して以下に記載する。

【００１８】

【実施例】前述のように、エレクトロマイグレーション
とは金属導体内の電流密度に関連する現象である。本発
明はエレクトロマイグレーションの問題を以下の２つの
部分に分割するツールを考案した。すなわち、１．回路内の任意のノード（すなわちネット）での平均
電流を計算すること、２．各ノードが所定の電流を流すことができることを確
認するために、金属及びコンタクトの形状をチェックす
ること（コンタクトは代表的には別個の層を結合する金
属プラグである）。

【００１９】このツールはHPUX（UNIX風のプログラミン
グ言語）のMAKE_ELECTROコマンドによって呼び出され
る。このコマンドは当該回路の主要周波数(major frequ
ency)を特定するために-Fオプションを利用している。
（MAKE_ELECTROプログラムのリスト、すなわちスクリプ
トと、MAKE_ELECTROによって呼び出されるサブルーチン
は下に記載されている。）個々のノードの動作周波数を
指定することも可能である。MAKE_ELECTROのスクリプト
は、デザインルールの点検(design rule check,DRC)及
びキャパシタンス抽出のプログラムを最初に実行するこ
とを必要としている。この例のDRC及びキャパシタンス
抽出プログラムはTRANTORと呼ばれており、これは本願
出願人によって開発されたプログラムである。TRANTOR
は基本的に図形データを処理し解析するプログラムであ
るので、ICのそれぞれのノードにおけるキャパシタンス
を計算するためのICアートワーク・データの解析に利用
することができる。しかし、本発明を実施するために特
定されたTRANTORプログラムを必ずしも必要としないこ
とに留意されたい。必要であるのは、点検される素子の
ノードに関するキャパシタンスのデータを作成できるプ
ログラムである。このようなプログラムは公知であるの
で、本明細書で詳細に説明する必要はない。従って、本
明細書で用いられるTRANTORという用語は回路の物理的
なレイアウトの記述から回路のキャパシタンス・データ
を抽出するための総称的なプログラムを意味するもので
ある。

【００２０】以下の説明では、CMOS26及びCMOS34は本願
出願人が採用しているデザインルールもしくはプロセス
のことである。概略的に説明すると、CMOS26は超大規模
ICチップを製造するための高速度で高密度のCMOSプロセ
スである。これは回路内に３レベルまでのアルミニウム
相互接続を有する１μｍのFETを製造する。CMOS34は１
または２レベルのアルミニウム金属化を行ったポリシリ
コン・ゲートCMOSの製造プロセスである。

【００２１】MAKE_ELECTROは一般にcvf電流と呼ばれる
ノードでの平均電流を計算する。すなわち、この電流
は、以下に説明するように、キャパシタンスと電圧と周
波数の積に比例する。MAKE_ELECTROは更に、ユーザが指
定した任意の静電流も考慮する。駆動点（電流がノード
に入る点）から比較的離れたノード上の点は駆動点に比
較的近い点よりも電流が少ない。何故ならば、ネット上
の点での電流は、キャパシタンスが導体に沿って分布し
ている態様を図示した図１に示すように、下流側のキャ
パシタンスの関数であるからである。ツールMAKE_ELECT
ROはTRANTORによって抽出されてデータファイルに記憶
されたキャパシタンスを利用する。公知のキャパシタン
ス抽出プログラムには制約があるので、MAKE_ELECTROは
駆動点からの距離の関数としての増分キャパシタンスを
考慮するのではなく、キャパシタンスを一つの集中値と
してモデル化する。更に、TRANTORはノードにおける枝
の数を考慮しないことに留意されたい。

【００２２】図２は、分岐したノードで電流が分割さ
れ、単一の枝しかない場合よりも少ない電流密度がノー
ドで生成される態様を示している。（図中、電流i₀が電
流i₁とi₂ に分割される。）TRANTORによって作成される
データには、キャパシタンスがネットのいくつかの枝に
渡ってどの様に分配されるの情報はない。従って、駆動
点における電流に基づいて１つのノード全体を解析する
場合は、MAKE_ELECTROプログラムはそのノードを流れる
“最悪の場合”の平均電流を予測することになるであろ
う。しかし、MAKE_ELECTROを使えば、ユーザは各ノード
で（後述するように）枝の数を手動で指定することが可
能であり、それによって計算されたキャパシタンス・デ
ータを一つの集中値として持つという限界が緩和される
ことに留意されたい。

【００２３】所与の任意のノードの駆動点における平均
電流iはMAKE_ELECTROによって次の方程式に従って計算
される。

【００２４】ｉ＝（（bi_mult×c×vswing×周波数）＋static）／枝
の数）

【００２５】ここでvswingはこのノード上の電圧振幅を
表し、staticはこのノード上でユーザが指定した静電流
を表し、またbi_multは電流が単方向である場合は１で
あり、双方向である場合は２である。

【００２６】ノードに関連する平均電流を計算するため
に用いられるパラメタを特定するには３つの方法があ
る。これらは優先順位が低い順から高い順に次の通りで
ある。１．予期値、つまりデフォルト値２．回路図（つまり回路図を表すデータファイル）中で
与えられる値３．ファイルOVERRIDE_DEFAULTS中で与えられる値

【００２７】一例として単一ノードのキャパシタンスを
考えてみることにしよう。デフォルト値はTRANTORが付
与する値である。ノードに余分のキャパシタンスを付加
するため、図３に示すように、属性E_capを、付加され
るべきキャパシタンス量と共に回路図に配することがで
きる。図３では、OUTとラベル付けされたノードに4e-12
（４ピコファラッド；なお、周知のようにe-12とは10
^-12を表す）のキャパシタンスが付加されている。更
に、パラメータE_stat=1e-6はノードINにおける静電流
を示し、E_uni=1はノードNINにおける１ミリアンペアの
単方向電流を示し、E_branch=4はノードOUTが４個の枝
を有するものとして解析されなければならないことを示
している。キャパシタンスを修正する別の方法はファイ
ルOVERRIDE_DEFAULTSを編集することである。ファイルO
VERRIDE_DEFAULTSとはデフォルト値、例えばキャパシタ
ンス抽出プログラムによって生成された値、をオーバー
ライド、つまり別のもので置き換えるためにユーザによ
って作成されるデータファイルである。

【００２８】１１０℃の温度でのCMOS26用のエレクトロ
マイグレーション仕様によって金属１、金属２及び金属
３のそれぞれの最小幅に関する以下の方程式が得られ
る。ここで、金属１、金属２及び金属３は回路のそれぞ
れの金属層を示す。（これらの方程式は勿論、最小のラ
イン幅をどのようにして指定できるかの例であるに過ぎ
ない。特定の事例に適切な特定の方程式は採用されるデ
ザインルールによって異なる。）

【００２９】双方向電流単方向電流 w1 = (i/3.0 + 0.3)μm w1 = (i/1.0 + 0.3)μm w2 = (i/3.0 + 0.3)μm w2 = (i/1.0 + 0.3)μm w3 = (i/5.5 + 0.6)μm w3 = (i/2.0 + 0.6)μm CMOS26における金属１と金属２の双方のルールは次の通
りである。

【００３０】w = (i/0.75 + 0.4)μm

【００３１】前述した通り、CMOS26とCMOS34は本願出願
人が採用しているそれぞれ異なる製造プロセスとデザイ
ンルールのセットを示している。この仕様に関する限
り、これらのプロセスの意義は、CMOS26の素子が３層ま
での導体を有し、CMOS34が２層までの導体を有している
ことにある。

【００３２】各ネットのレイアウトは計算された最小幅
よりも狭い箇所について（TRANTORを用いて）MAKE_ELEC
TROによって調べられる。予測電流を流すのに充分であ
るかどうかを確認するため、全てのコンタクトを囲む金
属も点検される。

【００３３】ツールMAKE_ELECTROは更にネット内の電流
が、いずれかの種類の単一のコンタクトを流れることが
許容されている電流よりも大きいかどうかを判定する。
そうである場合は、ネット上の当該種類の全てのコンタ
クトにフラグが立てられ、この電流を流すためには複数
個のコンタクトが必要であることが示される。

【００３４】エラーは全てデータベースへ出力され、従
来の図形エディタによって調べることができる（このよ
うなエディタはよく知られている）。次にエレクトロマ
イグレーションエラーはこの回路のためのアートワーク
の上に重ねられ、それによって最小幅の仕様に一致する
ために金属を追加しなければならない箇所を設計エンジ
ニアが判断し易くする。

【００３５】図４（ａ）はファイルOVERRIDE_DEFAULTS
内で10pFのキャパシタンスを有するように指定されたネ
ットSIG1に関連する導体とコンタクト（コンタクトは×
印が入っている矩形で表す）を示している。図４（ｂ）
は100MHzの周波数で点検した際に生じたエレクトロマイ
グレーションエラーを示している。図４（ｂ）には２つ
の種類のエラーが示されている。点描で示す領域はコン
タクトを除外した金属幅に関するエラーを表し、斜線で
ハッチングされた領域はコンタクトに関連するエラーを
示している。コンタクト自体が点描領域にあるという事
実が示すように、ネット内には単一のコンタクト内で流
すことができるよりも大きな電流がある。

【００３６】MAKE_ELECTROによって作成され、"electro
_$ICPROCESS/electro_log"（ここで"$"は変数名を表
す）と呼ばれるログファイル（プログラムの実行中にエ
ラー・メッセージまたはその他の種類のデータが書き込
まれるファイル）は、SIG1の点検に用いられるパラメタ
と、その結果生じたエラーの数と種類を示す以下の行を
含んでいる。

【００３７】 SIG1 C=1.00078e-11 I=11.00858 w1=3.96952666666667 w2=3.9695266666667 w3=2.60156 branches=1 static=0 f=100000000.0 v=5.5 BIDIR metal1: 2 metal1 contact: 3 metal2 contact: 1

【００３８】上記のリスト中、w1, w2, w3は金属１、金
属２及び金属３の仕様に必要なそれぞれの幅である。I=
11.00858ミリアンペアであり、電流は双方向電流である
ので、この例ではコンタクト当たり３ミリアンペアの制
限に違反し、全電流を流すには少なくとも４個のコンタ
クトが必要であろう。（コンタクト当たり３ミリアンペ
アの制限がCMOS26のデザインルールで規定されてい
る。）更に、このリストは２つの箇所で金属１(metal1)
の層の幅を増大しなければならないことと、金属１の３
個のコンタクトと金属２の１個のコンタクトにおいて最
大電流の仕様を越えていることを示している。

【００３９】更に、平均電流は枝の数を変更することに
よって４分割することができる。このようにした場合に
はこの例ではこのセルは合格する。しかし、枝の値を変
更するとエラーを隠ぺいすることがあり、従ってbranch
es=1となっている場合のエラーは、枝の数を増加する前
に、常に考慮する必要があることに留意することが重要
である。

【００４０】図５は本発明の一実施例に基づくエレクト
ロマイグレーション検証のアルゴリズムのフローチャー
トである。次にこのフローチャートを説明し、その後、
ソースコードを簡単に説明する。

【００４１】ブロック１０で、プログラムはまだ点検さ
れていないサブブロック（すなわち階層的設計における
もっと低位のブロック）があるかどうかを判定する。こ
のようなサブブロックがある場合は、プログラムはブロ
ック１２に分岐し、残りの回路を点検する前にこのサブ
ブロックを点検する。

【００４２】ブロック１４で、プログラムはこの回路の
手元にあるキャパシタンス・データが最新のデータであ
るかどうかを判定する。これはキャパシタンス・データ
ファイルと回路モデル・データファイルのそれぞれの日
付コードを調べることによって行われる。

【００４３】キャパシタンス・データが現在データでは
ない場合は、ブロック１６でキャパシタンス抽出プログ
ラムが実行される。

【００４４】ブロック１８で、回路図もしくはファイル
OVERRIDE_DEFAULTSからの周波数、キャパシタンス、電
圧等のデータがコンパイルされる、つまりメモリ内に読
み込まれる。

【００４５】ブロック２０で特定のノードのそれぞれの
層の最小幅が判定され、回路のアートワークによって示
されるそれぞれの実際の幅と比較される。

【００４６】ブロック２２で、エラーがある場合にはそ
れをそこに金属を付加しなければならない形状として出
力する。

【００４７】ブロック２４で、プログラムは全てのノー
ドの点検が終了したかどうかを判定し、終了していない
場合はブロック２０へ循環して、リスト中の次のノード
を点検する。

【００４８】ブロック２６で、導体の幅を増大しなけれ
ばならない部位を設計エンジニアが容易に判断できるよ
うに、全てのエラー形状がアートワークに重ね書きす
る。

【００４９】本発明の一実施例に基づくエレクトロマイ
グレーション検証のためのシステムのソースコードを表
１ないし表６７に示す。これらの表には以下のソースコ
ードが収められている。表１〜表１２：make_electro 表１３〜表５５：art.cbm 表５６〜表６２：doWidth 表６３〜表６５：buildElectroScript 表６６：getSchProps 表６７：electroDefault 表６８〜表６９：migrate.batch 表７０〜表７３：electro.cbm

【００５０】

【表１】

【００５１】

【表２】

【００５２】

【表３】

【００５３】

【表４】

【００５４】

【表５】

【００５５】

【表６】

【００５６】

【表７】

【００５７】

【表８】

【００５８】

【表９】

【００５９】

【表１０】

【００６０】

【表１１】

【００６１】

【表１２】

【００６２】

【表１３】

【００６３】

【表１４】

【００６４】

【表１５】

【００６５】

【表１６】

【００６６】

【表１７】

【００６７】

【表１８】

【００６８】

【表１９】

【００６９】

【表２０】

【００７０】

【表２１】

【００７１】

【表２２】

【００７２】

【表２３】

【００７３】

【表２４】

【００７４】

【表２５】

【００７５】

【表２６】

【００７６】

【表２７】

【００７７】

【表２８】

【００７８】

【表２９】

【００７９】

【表３０】

【００８０】

【表３１】

【００８１】

【表３２】

【００８２】

【表３３】

【００８３】

【表３４】

【００８４】

【表３５】

【００８５】

【表３６】

【００８６】

【表３７】

【００８７】

【表３８】

【００８８】

【表３９】

【００８９】

【表４０】

【００９０】

【表４１】

【００９１】

【表４２】

【００９２】

【表４３】

【００９３】

【表４４】

【００９４】

【表４５】

【００９５】

【表４６】

【００９６】

【表４７】

【００９７】

【表４８】

【００９８】

【表４９】

【００９９】

【表５０】

【０１００】

【表５１】

【０１０１】

【表５２】

【０１０２】

【表５３】

【０１０３】

【表５４】

【０１０４】

【表５５】

【０１０５】

【表５６】

【０１０６】

【表５７】

【０１０７】

【表５８】

【０１０８】

【表５９】

【０１０９】

【表６０】

【０１１０】

【表６１】

【０１１１】

【表６２】

【０１１２】

【表６３】

【０１１３】

【表６４】

【０１１４】

【表６５】

【０１１５】

【表６６】

【０１１６】

【表６７】

【０１１７】

【表６８】

【０１１８】

【表６９】

【０１１９】

【表７０】

【０１２０】

【表７１】

【０１２１】

【表７２】

【０１２２】

【表７３】

【０１２３】さて、ソースコードを参照すると、make_e
lectroのスクリプトは全てのユーザ・オプション及び変
数の処理を制御する。次にこのスクリプトは、プログラ
ムelectro_$ICPROCESS/electro_passed（make_electro
のスクリプトの２１６行（表７）、２９４行（表９）及
び２９７行（表１０）を参照）をターゲットとしてcbma
ke（階層的なチップ設計用のUNIX MAKE相当のプログラ
ム；以下で使用されている用語及び動作説明はUNIX上で
広く使用され、当業者周知のMAKEシェルスクリプト、各
種の標準的ツールのスクリプトのそれを参考にされた
い）を呼び出す。それを以て適正な動作が行われている
かどうかを確認するための一連の従属性検査が開始され
る。）

【０１２４】基本cbmake制御ファイルはart.cbm（表１
３〜表５５）であり、これは１３８４行でelectro.cbm
（表７０〜表７３）をインクルードする、つまり取り込
んでいる。ターゲットelectro_passedの定義はelectro.
cbmの８２行に記載されている。この定義は点検中のブ
ロックにファイルtrantor.db（すなわちTRANTORデータ
ベース）が存在すれば、これが実行されると述べてい
る。trantor.dbが正当であらねばならないルールはelec
tro.cbmスクリプトの２０行に記載されている。このル
ールはターゲットelectro_readyが正当でなければなら
ないと述べている。１０行は依存連鎖中のターゲットel
ectro_readyを記述している。このターゲットには３つ
の依存項がある（このターゲットが図５のブロック１０
を実行する）。第１に、１１行は全てのサブブロックの
検証が終了していなければならないこと、すなわちそれ
らのターゲットelectro_passedが正当でなければならな
いと述べている。正当ではないサブブロックは全て８２
行で開始される検証がなされる。更に、キャパシタンス
抽出ターゲット（cap_passed）は最新でなければならな
い。cap_passedが更新されていない場合は、art.cbmの
１３２３行で開始されるルールに従って伸張(expand)さ
れる。キャパシタンス抽出方法は公知であるので、これ
らのルールは本明細書には詳細には記載しない。electr
o_readyの最後の依存項は図５のブロック１８に示した
動作から生ずるファイルmigrate.in（electro.cbmの１
２行）中にある。

【０１２５】migrate.inを構築するルールはelectro.cb
mの２３行から開始される。最初に、周波数が変化して
いれば、回路自体が変化していなくても関数same_as_la
st_frequency（art.cbmの２９９行で定義されている）
によってmigrate.inが再構築される。このターゲットに
ついての別の依存項は、回路図内のユーザが指定した全
ての属性、つまり作成されるユーザ用のデフォルトのオ
ーバーライドファイル・テンプレート（ソースコード中
ではdefaultsと呼ばれる）と、capsum.maxと呼ばれるユ
ーザ読出し可能なファイルへコンパイルされるキャパシ
タンス抽出データ、がコンパイルされたかどうかを確認
するために点検される回路属性ターゲット（sch_prop
s）である。

【０１２６】sch_propsファイルはelectro.cbmの７０行
に記載されているルールによって作成される。sch_prop
sファイルはTRANTORスクリプトのget_sch_propsで実行
される一連のTRANTORコマンドを含んでいる。このget_s
ch_propsは全ての回路図属性をリストアップし、全ての
回路図的エレクトロマイグレーション特性のプリフィッ
クスと定められている"E_"で始まる属性を抽出する。ユ
ーザが属性をテキストで定義するための場所であるdefa
ults（デフォルト）ファイルが先ずelectro_defaultsプ
ログラムによってテンプレートとして作成されるので、
ユーザは適当なシンタクスを覚えておく必要がない。
（ソースコードのdefaultsファイルは前述のファイルov
erride_defaultsと等価であることに留意されたい。）

【０１２７】migrate.inについての依存が正当であるこ
とが判明すると、このファイルが作成される。これはBu
ildElectroScriptによって行われる。このスクリプト
は、capsum.max、defaults及びsch_propsからの全ての
データをコンパイルして回路内の全てのノードの幅を点
検するために使用できる一連のコマンドにするためにun
ix awkプログラムを使用する。

【０１２８】この時点で、electro_ready目標プログラ
ムが正当にされ、TRANTORデータベース（trantor.db）
の作成に必要であるアクションによって実際のエレクト
ロマイグレーションの点検が開始される。このようなア
クションはelectro.cbmの２２行で開始される。これら
のアクションのための制御ファイルは２６行で呼び出さ
れるmigrate.batchである。このスクリプトはいくつか
の変数を初期化し、スクリプトmigrate.inを実行する。

【０１２９】migrate.inはプログラムdoWidthへの一連
の呼出しを含んでいる。図５のブロック２０ないし２４
に渡るループは、予め計算された値を用いて回路内の各
ノードについてdoWidthを呼び出すmigrate.inによって
実行される。doWidthは金属の形状を点検し、また必要
に応じて“バイオレーション（違反）層”へエラーを出
力する。エレクトロマイグレーションのバイオレーショ
ンにより金属を付加しなければならない箇所を示すため
に実際のアートワークに図形的に重ねられるのはこのバ
イオレーションである。

【０１３０】前述の解析は一般には電力を供給しないノ
ードについて正しい。その理由は、給電線を流れる電流
はその線上のキャパシタンスだけの関数ではないからで
ある。この電流は給電線が供給するブロックで消費さ
れ、放電される全電流の関数である。極端に最悪の場合
を調べる方法は、ブロックの内部の全てのキャパシタン
スを加算し、ブロック全体の最大周波数に基づいて可能
である電力供給の全電流容量を計算することである。も
っと良い方法は、ある予め規定された条件でブロック内
で消散すると予測される平均電力を計算することであ
る。そこでエレクトロマイグレーションの仕様と、ivも
しくはcv²f電力消散に寄与する平均電流に基づいて給電
部の寸法を定めることができる。

【０１３１】前述のシステムは本発明の一実施例の特定
の例である。この実施例の多くの変更が特許請求の範囲
に記載した本発明の真の範囲内に含まれる。例えは、前
述のシステムを次のように修正することができる。 (1)ノード上の電圧とキャパシタンスを駆動点からの距
離の関数として算出することができる。それが行われな
い場合は、ネット上の全ての点で、駆動点で必要な幅に
ついての点検が行われる。 (2)コンタクトの数は問題点があるかどうかを判定する
ことによって点検できる。前述の方法は、計算された平
均電流が単一のコンタクトが流すことができる電流量よ
りも大きいか否かについて、ノード上の全てのコンタク
トにフラグを立てる。必要なコンタクト数は、単一のコ
ンタクトが搬送可能である電流量をログファイルから判
定し、その数値で平均電流を割ることによって計算する
ことができる。 (3)前述のシステムは１１０℃の代わりに、または１１
０℃に加えて８５℃でのエラーの点検を行うようにも変
更することができる。

【０１３２】

【効果】以上詳細に説明したように、本発明によれば、
IC中でエレクトロマイグレーションが問題となる可能性
のある箇所を簡単に特定することができる。

【図面の簡単な説明】

【図１】ノードのキャパシタンスの分布を例示する回路
図。

【図２】１つの入力枝と２つの出力枝を持つノードを示
す図。

【図３】ICの例を示す回路図。

【図４】本発明の一実施例におけるエレクトロマイグレ
ーション仕様違反をICのアートワーク上に示す態様を例
示する図。

【図５】本発明の一実施例に基づくエレクトロマイグレ
ーション検証のアルゴリズムのフローチャート。

【符号の説明】

i₀、i₁、i₂：電流 IN、NIN、OUT：ノード

フロントページの続き (73)特許権者 399117121 395 ＰａｇｅＭｉｌｌＲｏａｄＰａｌｏＡｌｔｏ，ＣａｌｉｆｏｒｎｉａＵ．Ｓ．Ａ. (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 666 H01L 21/82

Claims

(57)【特許請求の範囲】

【請求項１】集積回路のエレクトロマイグレーション特
性を検証する装置における集積回路解析方法であって、（ａ）前記回路についてのアートワーク・データを解析
して、前記回路のネットについてのキャパシタンスを求
めるステップと、（ｂ）前記ネットについての周波数を求めるステップ
と、（ｃ）前記ネットについての電圧の振幅を求めるステッ
プと、（ｄ）少なくとも、前記キャパシタンス、周波数、及
び、電圧の振幅に基づいて電流を計算するステップと、（ｅ）少なくとも前記電流に基づいて前記ネットについ
ての最小許容幅を計算するステップと、（ｆ）前記ネットが前記最小幅を満たすことができない
か否かを表示するステップとを含む集積回路解析方法。
【請求項２】前記ネットの枝の数、及び、もしあれば、
前記ネットについての静電流を求めるステップと、前記ステップｄにおいて、前記電流を、少なくとも前記
キャパシタンス、周波数、電圧の振幅、枝の数、及び、
静電流の関数として計算するステップとを含むことを特
徴とする請求項１に記載の方法。
【請求項３】集積回路のエレクトロマイグレーション特
性を検証するための装置であって、（ａ）前記回路のネットのキャパシタンスを求めるため
の手段と、（ｂ）前記ネットについての周波数を求めるための手段
と、（ｃ）前記ネットについての電圧の振幅を求めるための
手段と、（ｄ）少なくとも、前記キャパシタンス、周波数、及
び、電圧の振幅に基づいて電流を計算するための手段
と、（ｅ）少なくとも前記電流に基づいて前記ネットについ
ての最小許容幅を計算するための手段と、（ｆ）前記ネットが前記最小幅を満たすことができない
か否かを表示するための手段とを有する装置。
【請求項４】前記ネットの枝の数、及び、前記ネットに
ついての静電流を求めるための手段を含み、前記電流計算手段は、前記電流を、少なくとも前記キャ
パシタンス、周波数、電圧の振幅、枝の数、及び、静電
流の関数として計算することを特徴とする請求項３に記
載の装置。