[go: up one dir, main page]

JP2004070721A - 自動配置配線装置 - Google Patents

自動配置配線装置 Download PDF

Info

Publication number
JP2004070721A
JP2004070721A JP2002230086A JP2002230086A JP2004070721A JP 2004070721 A JP2004070721 A JP 2004070721A JP 2002230086 A JP2002230086 A JP 2002230086A JP 2002230086 A JP2002230086 A JP 2002230086A JP 2004070721 A JP2004070721 A JP 2004070721A
Authority
JP
Japan
Prior art keywords
automatic placement
cell
area
routing
placement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002230086A
Other languages
English (en)
Inventor
Koji Kaimoto
開本 晃司
Yoshio Inoue
井上 善雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002230086A priority Critical patent/JP2004070721A/ja
Priority to US10/374,059 priority patent/US6978431B2/en
Publication of JP2004070721A publication Critical patent/JP2004070721A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】LSIの配線リソースが少ない領域における電圧降下を低減するように自動配置配線を行なうことが可能な自動配置配線装置を提供すること。
【解決手段】冗長領域検出部22は、自動配置配線データ格納部21に格納される自動配置配線後のレイアウトデータを参照して、セル配置領域内の冗長領域を検出する。そして、容量セル自動挿入部24は、冗長領域検出部22によって検出された冗長領域に、容量成分を有し、論理を持たない容量セルを挿入する。したがって、LSIの配線リソースが少ない領域における電圧降下を低減することが可能となる。また、LSIのチップ面積を増大させず、配線容量を増やすことが可能となる。
【選択図】    図3

Description

【0001】
【発明の属する技術分野】
本発明は、システムLSI(Large Scale Integrated circuit)設計時における自動配置配線技術に関し、特に、LSIのチップ面積の増大や配線リソースの消費を抑え、電圧降下による影響を低減させるようにLSIの自動配置配線を行なうことが可能な自動配置配線装置に関する。
【0002】
【従来の技術】
近年、LSIの高集積化が進み、電圧降下による半導体装置回路の性能悪化が問題となってきているが、電源幹線下に容量セルを挿入して電源幹線の配線容量を増やすことで、この性能悪化を改善することができる。
【0003】
【発明が解決しようとする課題】
しかし、上述した容量セルは、レイアウト設計が完了してから人手によって電源幹線下に挿入されるため、LSIのチップ面積の増大を引き起こすといった問題点があった。
【0004】
また、挿入する容量セルの個数も設計者の経験や勘に頼っているため、最適な容量セルの挿入個数や挿入箇所を決定することが困難であるといった問題点があった。
【0005】
本発明は、上記問題点を解決するためになされたものであり、第1の目的は、LSIの配線リソースが少ない領域における電圧降下を低減するように自動配置配線を行なうことが可能な自動配置配線装置を提供することである。
【0006】
第2の目的は、LSIのチップ面積を増大させず、配線容量を増やすように自動配置配線を行なうことが可能な自動配置配線装置を提供することである。
【0007】
第3の目的は、電源電圧の安定化を図ることができ、電源やグランドのノイズによる悪影響を防止するように自動配置配線を行なうことが可能な自動配置配線装置を提供することである。
【0008】
【課題を解決するための手段】
請求項1に記載の自動配置配線装置は、自動配置配線後のレイアウトデータを参照して、セル配置領域内の冗長領域を検出するための冗長領域検出手段と、冗長領域検出手段によって検出された冗長領域に、容量成分を有し、論理を持たない容量セルを挿入するための容量セル挿入手段とを含む。
【0009】
容量セル挿入手段が、冗長領域検出手段によって検出された冗長領域に容量セルを挿入するので、LSIの配線リソースが少ない領域における電圧降下を低減することが可能となる。また、LSIのチップ面積を増大させず、配線容量を増やすことが可能となる。
【0010】
請求項2に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらに容量セル挿入手段によって挿入された容量セルの数および位置を検出し、配線容量値を抽出するための配線容量抽出手段を含む。
【0011】
配線容量抽出手段が配線容量値を抽出するので、レイアウトの際に挿入された容量セルによる配線容量値を容易に確認することが可能となる。
【0012】
請求項3に記載の自動配置配線装置は、請求項1または2記載の自動配置配線装置であって、さらに容量セル挿入手段によって挿入された容量セルを負の定電流源として定義し、容量セルの電流値を含んだインスタンス毎の電流値を出力するための消費電流値出力手段を含む。
【0013】
消費電流値出力手段によって出力される容量セルの電流値を含んだインスタンス毎の電流値を使用することによって、消費電力解析および電圧降下解析を容易に行なうことが可能となる。
【0014】
請求項4に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらにレイアウトデータを用いてタイミング解析を行なうためのタイミング解析手段と、レイアウトデータを参照して、電源配線の配線容量を抽出するための配線容量抽出手段と、タイミング解析手段によって出力された解析結果および配線容量抽出手段によって抽出された配線容量を用いて、電圧降下解析を行なうための電圧降下解析手段と、電圧降下解析手段によって算出された電圧降下値が基準値を超える箇所を検出するための電圧降下違反箇所検出手段とを含み、冗長領域検出手段は、電圧降下違反箇所検出手段によって検出された箇所周辺の冗長領域を検出する。
【0015】
したがって、電圧降下違反箇所の周辺に容量セルを挿入することができ、電圧降下値違反の改善を図ることが可能となる。
【0016】
請求項5に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらにレイアウトデータを用いてタイミング解析を行なうためのタイミング解析手段と、タイミング解析手段による解析結果を参照して、タイミングクリティカルなマクロセルを検出するためのタイミングクリティカルマクロセル検出手段とを含み、冗長領域検出手段は、タイミングクリティカルマクロセル検出手段によって検出されたマクロセル周辺の冗長領域を検出する。
【0017】
したがって、タイミングクリティカルマクロセルの周辺に容量セルを挿入することができ、電源電圧の安定化によりタイミングマージンの改善を図ることが可能となる。
【0018】
請求項6に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらにレイアウトデータを用いてシミュレーションを行なうためのシミュレーション手段と、シミュレーション手段による解析結果を参照して、高動作率モジュールを検出するための高動作率モジュール検出手段とを含み、冗長領域検出手段は、高動作率モジュール検出手段によって検出されたモジュール内の冗長領域を検出する。
【0019】
したがって、高動作率モジュール内の冗長領域に容量セルを挿入することができ、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となる。
【0020】
請求項7に記載の自動配置配線装置は、請求項1〜6のいずれかに記載の自動配置配線装置であって、容量セル挿入手段は、既配置セルを移動して冗長領域を確保し、冗長領域に容量セルを挿入する。
【0021】
したがって、容量セルを挿入するだけの冗長領域がない場合であっても、容量セルを挿入できる領域を確保することが可能となる。
【0022】
請求項8に記載の自動配置配線装置は、請求項1〜6のいずれかに記載の自動配置配線装置であって、容量セル挿入手段は、微小幅の冗長領域に微小幅の容量セルを挿入する。
【0023】
したがって、大規模な容量セルを挿入するだけの冗長領域がない場合であっても、容量セルを挿入することが可能となる。
【0024】
請求項9に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらに自動配置配線用ネットリストを用いてシミュレーションを行なうためのシミュレーション手段と、シミュレーション手段による解析結果を参照して、高動作率モジュールを検出するための高動作率モジュール検出手段と、高動作率モジュールに含まれるセルを冗長領域付きダミーセルに置換して、ネットリストを変換するためのネットリスト変換手段と、ネットリスト変換手段によって変換されたネットリストを用いて自動配置を行なうために自動配置手段と、自動配置手段によって自動配置された後のレイアウトデータから冗長領域付きダミーセルを検出し、検出された冗長領域付きダミーセルを元のオリジナルセルに置換するためのセル置換手段とを含み、冗長領域検出手段は、セル置換手段によって元のオリジナルセルに置換された後のレイアウトデータを参照して冗長領域を検出する。
【0025】
したがって、高動作率モジュール内に冗長領域を確保することができ、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となる。
【0026】
請求項10に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらに自動配置配線用ネットリストを用いてシミュレーションを行なうためのシミュレーション手段と、シミュレーション手段による解析結果を参照して、高動作率モジュールを検出するための高動作率モジュール検出手段と、高動作率モジュールに含まれるセルの配置領域セル占有率を所定値よりも低く設定するための配置領域占有率設定手段と、配置領域占有率設定手段によって設定された配置領域セル占有率を参照し、自動配置配線用ネットリストを用いて自動配置を行なうために自動配置手段とを含み、冗長領域検出手段は、自動配置手段によって生成されたレイアウトデータを参照して冗長領域を検出する。
【0027】
したがって、高動作率モジュール内に冗長領域を確保することができ、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となる。
【0028】
請求項11に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらに自動配置配線用ネットリストを用いてシミュレーションを行なうためのシミュレーション手段と、シミュレーション手段による解析結果を参照し、電源幹線から離れた領域またはメガセル周辺の領域であって、かつ動作率が高い領域を検出するための弱電源供給領域検出手段と、弱電源供給領域検出手段によって検出された領域に含まれるセルの配置領域セル占有率を所定値よりも低く設定するための配置領域占有率設定手段と、配置領域占有率設定手段によって設定された配置領域セル占有率を参照し、自動配置配線用ネットリストを用いて自動配置を行なうために自動配置手段とを含み、冗長領域検出手段は、自動配置手段によって生成されたレイアウトデータを参照して冗長領域を検出する。
【0029】
したがって、電圧降下違反が発生する可能性が高い領域周辺に容量セルを挿入でき、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となる。
【0030】
請求項12に記載の自動配置配線装置は、請求項1記載の自動配置配線装置であって、さらに高動作率モジュールを指定するための高動作率モジュール指定手段と、高動作率モジュールに含まれるセルの配置領域セル占有率を所定値よりも低く設定するための配置領域占有率設定手段と、配置領域占有率設定手段によって設定された配置領域セル占有率を参照し、自動配置配線用ネットリストを用いて自動配置を行なうために自動配置手段とを含み、冗長領域検出手段は、自動配置手段によって生成されたレイアウトデータを参照して冗長領域を検出する。
【0031】
したがって、ユーザが冗長領域を確保する高動作モジュールを任意に指定することができ、利便性を向上させることが可能となる。
【0032】
【発明の実施の形態】
(第1の実施の形態)
図1は、本発明の第1の実施の形態における自動配置配線装置の構成例を示すブロック図である。この自動配置配線装置は、コンピュータ本体1、ディスプレイ装置2、FD(Flexible Disk)4が装着されるFDドライブ3、キーボード5、マウス6、CD−ROM(Compact Disc−Read Only Memory)8が装着されるCD−ROM装置7およびネットワーク通信装置9を含む。
【0033】
自動配置配線装置を実現するプログラム(以下、自動配置配線プログラムと呼ぶ。)は、FD4またはCD−ROM8等の記録媒体によって供給される。自動配置配線プログラムがコンピュータ本体1によって実行されることにより、LSIの自動配置配線が行なわれる。また、自動配置配線プログラムは他のコンピュータよりネットワーク通信装置9を経由し、コンピュータ本体1に供給されてもよい。
【0034】
コンピュータ本体1は、CPU(Central Processing Unit)10、ROM(Read Only Memory)11、RAM(Random Access Memory)12およびハードディスク13を含む。CPU10は、ディスプレイ装置2、FDドライブ3、キーボード5、マウス6、CD−ROM装置7、ネットワーク通信装置9、ROM11、RAM12またはハードディスク13との間でデータを入出力しながら処理を行う。FD4またはCD−ROM8に記録された自動配置配線プログラムは、CPU10によりFDドライブ3またはCD−ROM装置7を介して一旦ハードディスク13に格納される。CPU10は、ハードディスク13から適宜自動配置配線プログラムをRAM12にロードして実行することによって、LSIの自動配置配線が行なわれる。
【0035】
図2(a)は、電源配線とグランド配線との間に配置されたセル(以下、既配置セルと呼ぶ。)を示す図である。図2(a)に示すように、既配置セルの間には、冗長部分(以下、未配置領域または冗長領域と呼ぶ。)がある割合で存在している。本発明の第1の実施の形態における自動配置配線装置は、既配置セルの間にある未配置領域を自動検出して、その未配置領域に容量セルを挿入するものである。なお、図2(b)および図2(c)の説明は後述する。
【0036】
図3は、本発明の第1の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。この自動配置配線装置は、自動配置配線ツールによって生成された自動配置配線データ(自動配置配線後のレイアウトデータ)が格納される自動配置配線データ格納部21と、自動配置配線データ格納部21に格納される自動配置配線データを参照して、指定された領域内の隙間(未配置領域)を自動検出する冗長領域検出部22と、冗長領域検出部22によって検出された未配置領域に、容量セルを自動挿入するコマンドを生成する容量セル挿入コマンド生成部23と、容量セル挿入コマンドを実行して容量セルを自動挿入する容量セル自動挿入部24と、容量セル自動挿入部24によって挿入された容量セルのセル数および挿入位置を出力する挿入セル数/挿入位置出力部25と、挿入セル数/挿入位置出力部25から出力された容量セルのセル数および挿入位置を参照して、電源配線の配線容量を抽出し、配線容量値情報28として出力する配線容量抽出部26とを含む。
【0037】
図4は、本発明の第1の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。まず、冗長領域検出部22は、ユーザによって指定された領域から未配置領域を自動検出する(S11)。
【0038】
図2(b)は、ユーザによって指定された領域の一例を示す図である。冗長領域検出部22は、図2(b)に示す指定領域から未配置領域(図2(a)を参照。)を検出し、検出結果を容量セル挿入コマンド生成部23へ出力する。
【0039】
次に、容量セル挿入コマンド生成部23は、予め用意した論理を持たず、容量成分のみを有する容量セルを、既配置セルと重ならないように未配置領域に挿入するコマンドを生成する(S12)。
【0040】
次に、容量セル自動挿入部24は、容量セル挿入コマンド生成部23によって生成された容量セル挿入コマンドを実行することによって、未配置領域に容量セルを挿入する(S13)。ステップS11〜S13の処理は、ユーザによって領域が指定されるたびに繰返される。
【0041】
なお、自動配置配線ツールには、指定領域内の隙間を検出し、その隙間の大きさに応じてセルを挿入する機能を有している。ステップS11〜S13の処理は、この機能を利用して行なわれる。
【0042】
次に、挿入セル数/挿入位置出力部25は、自動配置配線ツールから出力される実行ログファイルまたは配置情報ファイルを参照して、挿入した容量セルの総数および容量セルの挿入位置(挿入容量セル数および座標位置27)を抽出して出力する(S14)。自動配置配線ツールから出力される実行ログファイルまたは配置情報ファイルには、配置された全てのセルに関する情報およびその位置情報が記録されているので、容量セルに関する情報のみを抽出することによって、挿入容量セル数および座標位置27を生成することができる。
【0043】
最後に、配線容量抽出部26は、挿入セル数/挿入位置出力部25から出力された容量セルのセル数および挿入位置を参照して、電源配線の配線容量を抽出し、配線容量値情報28として出力する(S15)。
【0044】
以上説明したように、本実施の形態における自動配置配線装置によれば、既配置セル間の未配置領域を自動的に検出し、検出された未配置領域に容量セルを自動挿入するようにしたので、配線リソースの少ない領域における電圧降下の低減を図ることができるとともに、LSIのチップ面積を増大させることなく配線容量を増やすことが可能となった。
【0045】
また、挿入セル数/挿入位置出力部25が、自動挿入した容量セルの数およびその座標情報を出力するようにしたので、レイアウトの際に挿入された容量セルの確認を容易に行なうことが可能となった。
【0046】
(第2の実施の形態)
本発明の第2の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0047】
図5は、本発明の第2の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。図3に示す第1の実施の形態における自動配置配線装置と比較して、消費電流値出力部29が追加された点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0048】
消費電流値出力部29は、未配置領域に挿入された容量成分のみを持つ容量セルを、次式によって定義される電流値を持つ負の定電流源として定義する。なお、次式において、Iを容量セルの電流値、Kを補正係数、Cを容量セルの容量値、Vを電源電圧、fをLSIの動作周波数、αを隣接する既配置セルのスイッチング確率とする。
【0049】
I=−K×C×V×f×α …(1)
図6は、冗長領域に挿入された容量セルを、負の定電流源として定義するところを示す図である。たとえば、図6(a)に示すように容量セルが挿入されている場合、図6(b)に示すように各容量セルが負の定電流源として定義される。
なお、各容量セルの容量値は、冗長領域に挿入される際に決定される。
【0050】
消費電力解析および電圧降下解析においては、各論理セルを所定の電流値を消費する定電流源として解析を行なう。消費電流値出力部29は、各インスタンスの消費電流値をレポートする際、論理セルの消費電流値以外に、負の定電流源として定義された容量セルの消費電流値をレポートファイルに書込んで、そのレポートファイルを出力する。このレポートファイルに基づいて、消費電力解析および電圧降下解析が実行される。
【0051】
図7は、消費電流値出力部29が出力する消費電流値レポートファイルの一例を示す図である。このレポートファイルの1〜6行目において、インスタンス名が“Cap1”である容量セルの消費電流値が“VDD_CURRENT”および“GND_CURRENT”以降に定義されており、その座標情報が“cell‘s bBOX”以降に定義されている。同様に、レポートファイルの7〜12行目において、インスタンス名が“Cap2”である容量セルの消費電流値およびその座標情報が定義されている。
【0052】
以上説明したように、本実施の形態における自動配置配線装置によれば、消費電流値出力部29が負の定電流源として定義された容量セルの消費電流値をレポートファイルに書込んで出力するようにしたので、第1の実施の形態において説明した効果に加えて、消費電力解析または電圧降下解析を行なう際に正確な解析を行なうことが可能となった。
【0053】
(第3の実施の形態)
本発明の第3の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0054】
図8(a)は、本発明の第3の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。本実施の形態における自動配置配線装置は、電圧降下値が基準値を超えるマクロセル(タイミングクリティカルなマクロセル)の周辺に存在する未配置領域に容量セルを挿入するものである。図8(b)は、タイミングクリティカルなマクロセルの周辺に容量セルが挿入された後の状態を示す図である。
【0055】
図9は、本発明の第3の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。この自動配置配線装置は、自動配置配線ツールによって生成された自動配置配線データが格納される自動配置配線データ格納部31と、自動配置配線データ格納部31に格納される自動配置配線データおよび図示しないテストパターンを参照して、既配置セルが接続される電源配線の配線容量を抽出する配線容量抽出部32と、自動配置配線データ格納部31に格納される自動配置配線データを参照して、各既配置セルのタイミング解析を行なうタイミング解析部33と、配線容量抽出部32によって抽出された既配置セルが接続される電源配線の配線容量およびタイミング解析部33によるタイミング解析結果を用いて、消費電力解析および電圧降下解析を行なう消費電力/電圧降下解析部34と、消費電力/電圧降下解析部34による解析結果に基づいて基準値を超える電圧降下値(以下、電圧降下値違反と呼ぶ。)が発生している箇所を検出する電圧降下違反発生箇所検出部35と、電圧降下値違反が発生している既配置セルの周辺の未配置領域に、容量セルを自動挿入するコマンドを生成する容量セル挿入コマンド生成部36と、容量セル挿入コマンドを実行して容量セルを自動挿入する容量セル自動挿入部37と、容量セルが挿入された後の自動配置配線データを格納する自動配置配線完了データ格納部38とを含む。
【0056】
図10は、本発明の第3の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。まず、配線容量抽出部32は、自動配置配線データ格納部31を参照して、各既配置セルが接続される電源配線の配線容量を抽出する(S21)。
【0057】
次に、タイミング解析部33は、自動配置配線データ格納部31に格納された自動配置配線データおよび図示しないテストパターンを用いて、各既配置セルのタイミング解析を行なう(S22)。
【0058】
次に、消費電力/電圧降下解析部34は、配線容量抽出部32によって抽出された既配置セルが接続される電源配線の容量と、タイミング解析部33によるタイミング解析結果とを参照して、消費電力解析および電圧降下解析を行ない、その解析結果を電圧降下違反発生箇所検出部35へ出力する(S23)。
【0059】
次に、電圧降下違反発生箇所検出部は、消費電力/電圧降下解析部34による解析結果から、電圧降下値違反が発生している箇所を検出する(S24)。電圧降下値違反が発生していない場合には(S25,OK)、そのときの自動配置配線データを自動配置配線完了データ格納部38に格納して、処理を終了する。
【0060】
また、電圧降下値違反が発生している場合には(S25,NG)、容量セル挿入コマンド生成部36は、電圧降下値違反が発生している領域を包含する領域を設定し、その領域に予め用意した論理を持たず、容量成分のみを有する容量セルを、既配置セルと重ならないように未配置領域に挿入するコマンドを生成する(S26)。
【0061】
次に、容量セル自動挿入部37は、容量セル挿入コマンド生成部36によって生成された容量セル挿入コマンドを実行することによって、未配置領域に容量セルを自動挿入する(S27)。そして、ステップS23に戻って、電圧降下値違反が改善されているか否かを検証する。
【0062】
以上説明したように、本実施の形態における自動配置配線装置によれば、電圧降下値違反が発生している既配置セル周辺の未配置領域を自動的に検出し、検出された未配置領域に容量セルを自動挿入するようにしたので、電圧降下値違反が発生している箇所の電源配線の配線容量を増やすことができ、電圧降下を防止することができるとともに、LSIの誤動作を防止することが可能となった。
【0063】
(第4の実施の形態)
本発明の第4の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0064】
図11(a)は、本発明の第4の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。本実施の形態における自動配置配線装置は、タイミング解析を行ない、タイミングエラーが発生しているか、タイミングマージンが小さいパスを検出し、そのパスに接続されるマクロセルやメガセル(以下、タイミングクリティカルマクロセルと呼ぶ。)の周辺に存在する未配置領域に容量セルを挿入するものである。図11(b)は、タイミングクリティカルマクロセルの周辺に容量セルが挿入された後の状態を示す図である。
【0065】
図12は、本発明の第4の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。この自動配置配線装置は、自動配置配線ツールによって生成された自動配置配線データが格納される自動配置配線データ格納部41と、自動配置配線データ格納部41に格納される自動配置配線データおよび図示しないテストパターンを用いてタイミング解析を行なうタイミング解析部42と、タイミング解析部42によるタイミング解析結果を参照して、タイミングクリティカルマクロセルを検出するタイミングクリティカルマクロセル検出部43と、タイミングクリティカルマクロセルの周辺の未配置領域に、容量セルを自動挿入するコマンドを生成する容量セル挿入コマンド生成部44と、容量セル挿入コマンドを実行して容量セルを自動挿入する容量セル自動挿入部45と、容量セルが挿入された後の自動配置配線データを格納する自動配置配線完了データ格納部46とを含む。
【0066】
図13は、本発明の第4の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。まず、タイミング解析部42は、自動配置配線データ格納部41に格納される自動配置配線データおよび図示しないテストパターンを用いて、各既配置セルのタイミング解析を行なう(S31)。
【0067】
タイミングクリティカルマクロセル検出部43は、タイミング解析部42によるタイミング解析結果を参照して、タイミングクリティカルマクロセルを検出する(S32)。タイミングクリティカルマクロセルが検出されない場合には(S33,OK)、そのときの自動配置配線データを自動配置配線完了データ格納部46に格納して、処理を終了する。
【0068】
また、タイミングクリティカルマクロセルが検出された場合には(S33,NG)、容量セル挿入コマンド生成部44は、タイミングクリティカルマクロセルを包含する領域を設定し、その領域に予め用意した論理を持たず、容量成分のみを有する容量セルを、既配置セルと重ならないように未配置領域に挿入するコマンドを生成する(S34)。
【0069】
次に、容量セル自動挿入部45は、容量セル挿入コマンド生成部44によって生成された容量セル挿入コマンドを実行することによって、未配置領域に容量セルを自動挿入する(S35)。そして、ステップS31に戻って、タイミングマージンが改善されているか否かを検証する。
【0070】
図14は、検出されたタイミングクリティカルマクロセルの周辺に容量セルが挿入されるところを示す図である。図14(a)に示すように、タイミングクリティカルマクロセル検出部43は、タイミング解析部42によって検出されたタイミングクリティカルなパスに接続されるマクロセル(タイミングクリティカルマクロセル)を検出する。そして、図14(b)に示すように、容量セル自動挿入部45は、タイミングクリティカルマクロセルの周辺に容量セルを挿入する。
【0071】
以上説明したように、本実施の形態における自動配置配線装置によれば、タイミングクリティカルマクロセル周辺の未配置領域を検出し、検出された未配置領域に容量セルを自動挿入するようにしたので、タイミングクリティカルマクロセルの電源配線の配線容量を増やして電源電圧の安定化によるタイミングマージンの改善を図ることができ、LSIの誤動作を防止することが可能となった。
【0072】
(第5の実施の形態)
本発明の第5の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0073】
図15(a)は、本発明の第5の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。本実施の形態における自動配置配線装置は、シミュレーションを行ない、動作率(遷移確率)が高いモジュールに含まれるマクロセルの周辺に存在する未配置領域に容量セルを挿入するものである。図15(b)は、動作率が高いモジュールに含まれるマクロセルの周辺に容量セルが挿入された後の状態を示す図である。
【0074】
図16は、本発明の第5の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。この自動配置配線装置は、自動配置配線ツールによって生成された自動配置配線データが格納される自動配置配線データ格納部51と、自動配置配線データ格納部51に格納される自動配置配線データおよび図示しないテストパターンを用いてシミュレーションを行なうシミュレーション部52と、シミュレーション部52によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して動作率が高いモジュールを検出し、そのモジュールに含まれるマクロセルやメガセルを抽出する高動作率モジュール検出部53と、高動作率モジュール検出部53によって抽出されたマクロセルやメガセルの周辺の未配置領域に、容量セルを自動挿入するコマンドを生成する容量セル挿入コマンド生成部54と、容量セル挿入コマンドを実行して容量セルを自動挿入する容量セル自動挿入部55と、容量セルが挿入された後の自動配置配線データを格納する自動配置配線完了データ格納部56とを含む。
【0075】
図17は、本発明の第5の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。まず、シミュレーション部52は、自動配置配線データ格納部51に格納される自動配置配線データおよび図示しないテストパターンを用いて、各既配置セルのシミュレーションを行なう(S41)。
【0076】
高動作率モジュール検出部53は、シミュレーション部52によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して、高動作率モジュールを検出する(S42)。高動作率モジュールが検出されない場合には(S43,OK)、そのときの自動配置配線データを自動配置配線完了データ格納部56に格納して、処理を終了する。
【0077】
また、高動作率モジュールが検出された場合には(S43,NG)、容量セル挿入コマンド生成部44は、高動作率モジュールに含まれるマクロセルまたはメガセルを包含する領域を設定し、その領域に予め用意した論理を持たず、容量成分のみを有する容量セルを、既配置セルと重ならないように未配置領域に挿入するコマンドを生成する(S44)。
【0078】
次に、容量セル自動挿入部55は、容量セル挿入コマンド生成部54によって生成された容量セル挿入コマンドを実行することによって、未配置領域に容量セルを自動挿入する(S45)。そして、ステップS41に戻って、以降の処理を繰返す。
【0079】
図18は、検出された高動作率モジュールに含まれるマクロセルの周辺に容量セルが挿入されるところを示す図である。図18(a)に示すように、高動作率モジュール検出部53は、シミュレーション部52によるシミュレーション結果を参照して、高動作率モジュールを検出する。そして、図18(b)に示すように、容量セル自動挿入部55は、高動作率モジュールに含まれるマクロセルの周辺に容量セルを挿入する。
【0080】
以上説明したように、本実施の形態における自動配置配線装置によれば、高動作率モジュールに含まれるマクロセル周辺の未配置領域を検出し、検出された未配置領域に容量セルを自動挿入するようにしたので、高動作率モジュールの電源配線の配線容量を増やして電源電圧の安定化を図ることができ、電源やグランドのノイズによる悪影響を防止することが可能となった。
【0081】
(第6の実施の形態)
本発明の第6の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。また、本発明の第6の実施の形態における自動配置配線装置の機能的構成は、図9、図12または図16に示す第3〜第5の実施の形態における自動配置配線装置と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0082】
図19は、本発明の第6の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。第3〜第5の実施の形態においては、既配置セルの周辺に容量セルを挿入できる冗長な領域がなければ、容量セルの挿入ができなかった。本実施の形態における自動配置配線装置は、図19(a)に示すように、容量セルを挿入できる冗長領域がない場合であっても、図19(b)に示すように、既配置セルを移動して容量セルを挿入する。
【0083】
図19(b)に示すように、既配置セルの移動に伴って、移動する既配置セルの配線が切断または消去され、容量セルが挿入された後に移動した既配置セルの配線が再配線される。
【0084】
以上説明したように、本実施の形態における自動配置配線装置によれば、容量セルを挿入できる冗長領域がない場合に、既配置セルを移動して容量セルを挿入するようにしたので、第3〜第5の実施の形態において説明した効果に加えて、容量セルの挿入を確実に行なえるようになった。
【0085】
(第7の実施の形態)
本発明の第7の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。また、本発明の第7の実施の形態における自動配置配線装置の機能的構成は、図9、図12または図16に示す第3〜第5の実施の形態における自動配置配線装置と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0086】
図20は、本発明の第7の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。第3〜第5の実施の形態においては、I/O(Input/Output)セルまたはメモリセルなどのメガセルの周辺や、配置混雑領域などにおいて、大規模な容量セルを配置するとエリアペナルティが発生するため、そのような容量セルの挿入ができなかった。本実施の形態における自動配置配線装置は、図20(a)に示すように、微小な冗長領域しかない場合であっても、図20(b)に示すように、微小幅を有する容量セルを挿入するものである。なお、幅が異なる容量セルが予め複数用意されており、冗長領域の幅に応じて容量セルが選択され、冗長領域に挿入される。
【0087】
以上説明したように、本実施の形態における自動配置配線装置によれば、大規模な容量セルを挿入できる冗長領域がない場合に、微小幅を有する容量セルを挿入するようにしたので、第3〜第5の実施の形態において説明した効果に加えて、I/Oセルまたはメモリセルなどのメガセルの周辺や、配置混雑領域などにおいて容量セルの挿入を確実に行なえるようになった。
【0088】
(第8の実施の形態)
本発明の第8の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0089】
図21は、本発明の第8の実施の形態における自動配置配線装置による容量セルの挿入方法を説明するための図である。本実施の形態における自動配置配線装置は、シミュレーションを行ない、動作率(遷移確率)が高いモジュールを検出する。そして、図21(a)に示すように、自動配置配線装置は、動作率が高いモジュールに含まれるマクロセルを、横方向に所定の大きさだけオーバサイズした冗長領域付きダミーセルに置換し、再度自動配置を行なう。
【0090】
自動配置配線装置が、冗長領域付きダミーセルを元のオリジナルセルに再置換すると、図21(b)に示すように、既配置マクロセル間に未配置領域を確保することができる。図21(c)に示すように、自動配置配線装置は、この未配置領域に容量セルを挿入する。
【0091】
図22は、本発明の第8の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。この自動配置配線装置は、論理合成ツールなどから出力された自動配置配線用データ(自動配置配線用ネットリスト情報ファイル)が格納される自動配置配線用データ格納部61と、自動配置配線用データ格納部61に格納される自動配置配線用データを用いてシミュレーションを行なうシミュレーション部62と、シミュレーション部62によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して動作率が高いモジュールを検出する高動作率モジュール検出部63と、高動作率モジュール検出部63によって検出された高動作率モジュールに含まれるマクロセルを冗長領域付きダミーセルに置換して、自動配置配線用ネットリスト情報ファイルを変換するネットリスト変換部64と、ネットリスト変換部64によって変換された自動配置配線用ネットリスト情報ファイルを用いて自動配置を行なう自動配置部65と、自動配置された冗長領域付きダミーセルを元のオリジナルセルに置換するセル置換部66と、セル置換部66によって置換されたマクロセルの周辺の未配置領域に、容量セルを自動挿入するコマンドを生成する容量セル挿入コマンド生成部67と、容量セル挿入コマンドを実行して容量セルを自動挿入する容量セル自動挿入部68とを含む。
【0092】
図23は、本発明の第8の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。まず、シミュレーション部62は、自動配置配線データ格納部61に格納される自動配置配線データおよび図示しないテストパターンを用いて、各モジュールのシミュレーションを行なう(S51)。
【0093】
高動作率モジュール検出部63は、シミュレーション部62によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して、高動作率モジュールを検出する(S52)。高動作率モジュールが検出されない場合には、処理を終了する。
【0094】
また、高動作率モジュールが検出された場合、ネットリスト変換部64は自動配置配線用ネットリスト情報ファイルを参照し、高動作率モジュールに含まれるマクロセルを冗長領域付きダミーセルに置換して、自動配置配線用ネットリスト情報ファイルを変換する(S53)。
【0095】
次に、自動配置部65は、ネットリスト変換部64によって変換された自動配置配線用ネットリスト情報ファイルを用いて自動配置を行ない、配置済みのネットリストを作成する(S54)。そして、セル置換部66は、自動配置部65によって作成された配置済みのネットリストを参照して、冗長領域付きダミーセルを元のオリジナルセルに置換して、ネットリストを変換する(S55)。
【0096】
容量セル挿入コマンド生成部67は、高動作率モジュールに含まれるマクロセルまたはメガセルを包含する領域を設定し、その領域に予め用意した論理を持たず、容量成分のみを有する容量セルを、既配置セルと重ならないように未配置領域に挿入するコマンドを生成する(S56)。
【0097】
次に、容量セル自動挿入部68は、容量セル挿入コマンド生成部67によって生成された容量セル挿入コマンドを実行することによって、未配置領域に容量セルを自動挿入する(S57)。そして、ステップS52に戻って、以降の処理を繰返す。
【0098】
以上説明したように、本実施の形態における自動配置配線装置によれば、高動作率モジュールに含まれるマクロセルを冗長領域付きダミーセルに置換して自動配置を行ない、冗長領域付きダミーセルを元のオリジナルセルに戻した後、そのマクロセルの周辺の未配置領域を検出し、検出された未配置領域に容量セルを自動挿入するようにしたので、高動作率モジュールにおいて容量セルを挿入する領域を確実に確保できるとともに、高動作率モジュールの電源配線の配線容量を増やして電源電圧の安定化を図ることができ、電源やグランドのノイズによる悪影響を防止することが可能となった。
【0099】
(第9の実施の形態)
本発明の第9の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0100】
図24は、本発明の第9の実施の形態における自動配置配線装置による容量セルの挿入方法を説明するための図である。本実施の形態における自動配置配線装置は、シミュレーションを行ない、動作率(遷移確率)が高いモジュールを検出する。そして、自動配置配線装置は、動作率が高いモジュールに含まれるマクロセルに対して、自動配置配線実行のためのフロアプランニング時に設定する配置領域セル占有率を通常よりも低めに設定することにより、図24(a)に示すように、既配置マクロセル間に未配置領域を確保することができる。図24(b)に示すように、自動配置配線装置は、この未配置領域に容量セルを挿入する。
【0101】
図25は、本発明の第9の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。この自動配置配線装置は、論理合成ツールなどから出力された自動配置配線用データ(自動配置配線用ネットリスト情報ファイル)が格納される自動配置配線用データ格納部71と、自動配置配線用データ格納部71に格納される自動配置配線用データを用いてシミュレーションを行なうシミュレーション部72と、シミュレーション部72によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して動作率が高いモジュールを検出する高動作率モジュール検出部73と、高動作率モジュール検出部73によって検出された高動作率モジュールに含まれるマクロセルに対して、配置領域セル占有率を通常より低めに設定する配置領域占有率設定部74と、配置領域占有率設定部74によって設定された配置領域セル占有率に応じて自動配置を行なう自動配置部75と、自動配置部75によって自動配置された高動作率モジュールに含まれるマクロセルの周辺の未配置領域に、容量セルを自動挿入するコマンドを生成する容量セル挿入コマンド生成部76と、容量セル挿入コマンドを実行して容量セルを自動挿入する容量セル自動挿入部77とを含む。
【0102】
図26は、本発明の第9の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。まず、シミュレーション部72は、自動配置配線用データ格納部71に格納される自動配置配線用データおよび図示しないテストパターンを用いて、各モジュールのシミュレーションを行なう(S61)。
【0103】
高動作率モジュール検出部73は、シミュレーション部72によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して、高動作率モジュールを検出する(S62)。高動作率モジュールが検出されない場合には、処理を終了する。
【0104】
また、高動作率モジュールが検出された場合、配置領域占有率設定部74は高動作率モジュールに含まれるマクロセルに対して、自動配置配線実行のためのフロアプランニング時に設定する配置領域セル占有率を、通常よりも低めに設定する(S63)。なお、高動作率モジュールに含まれるマクロセル以外のセルに対しては、通常の配置領域セル占有率を設定する。
【0105】
次に、自動配置部75は、自動配置配線用ネットリスト情報ファイルを用いて自動配置を行ない、配置済みのネットリストを作成する(S64)。
【0106】
容量セル挿入コマンド生成部76は、高動作率モジュールに含まれるマクロセルまたはメガセルを包含する領域を設定し、その領域に予め用意した論理を持たず、容量成分のみを有する容量セルを、既配置セルと重ならないように未配置領域に挿入するコマンドを生成する(S65)。
【0107】
次に、容量セル自動挿入部77は、容量セル挿入コマンド生成部76によって生成された容量セル挿入コマンドを実行することによって、未配置領域に容量セルを自動挿入する(S66)。そして、ステップS62に戻って、以降の処理を繰返す。
【0108】
以上説明したように、本実施の形態における自動配置配線装置によれば、高動作率モジュールに含まれるマクロセルに対して、低めの配置領域セル占有率を設定して自動配置を行ない、そのマクロセルの周辺の未配置領域を検出し、検出された未配置領域に容量セルを自動挿入するようにしたので、高動作率モジュールにおいて容量セルを挿入する領域を確実に確保できるとともに、高動作率モジュールの電源配線の配線容量を増やして電源電圧の安定化を図ることができ、電源やグランドのノイズによる悪影響を防止することが可能となった。
【0109】
(第10の実施の形態)
本発明の第10の実施の形態における自動配置配線装置の構成例は、図1に示す第1の実施の形態における自動配置配線装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【0110】
図27は、本発明の第10の実施の形態における自動配置配線装置による容量セルの挿入方法を説明するための図である。通常、電源幹線または電源パッド(電源供給ポイント)から離れている領域に配置されたマクロセルにおいては、電圧降下違反の発生が予測される。また、I/Oセルやメモリセルなどのメガセル周辺の領域においては、電圧降下低減用の容量セルを挿入することが困難である場合が多い。
【0111】
これらの問題を解決するために、電源幹線または電源パッド(供給ポイント)から離れたモジュールやメガセル周辺のモジュールを検出し、自動配置配線実行のためのフロアプランニング時に設定する配置領域セル占有率を通常よりも低めに設定して自動配置を行なう。図27(a)に示すように、既配置マクロセル間に未配置領域を確保することができる。図27(b)に示すように、自動配置配線装置は、この未配置領域に容量セルを挿入する。
【0112】
図28は、本発明の第10の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。この自動配置配線装置は、論理合成ツールなどから出力された自動配置配線用データ(自動配置配線用ネットリスト情報ファイル)が格納される自動配置配線用データ格納部81と、自動配置配線用データ格納部81に格納される自動配置配線用ネットリスト情報ファイルを用いてシミュレーションを行なうシミュレーション部82と、シミュレーション部82によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して、電源幹線から離れたモジュールまたはメガセル周辺にあるモジュールであり、かつ動作率が高いモジュール(以下、弱電源供給領域と呼ぶ。)を検出する弱電源供給領域検出部83と、弱電源供給領域検出部83によって検出された領域に含まれるマクロセルに対して、配置領域セル占有率を通常より低めに設定する配置領域占有率設定部84と、配置領域占有率設定部84によって設定された配置領域セル占有率に応じて自動配置を行なう自動配置部85と、自動配置部85によって自動配置された高動作率モジュールに含まれるマクロセルの周辺の未配置領域に、容量セルを自動挿入するコマンドを生成する容量セル挿入コマンド生成部86と、容量セル挿入コマンドを実行して容量セルを自動挿入する容量セル自動挿入部87とを含む。
【0113】
図29は、本発明の第10の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。まず、シミュレーション部82は、自動配置配線用データ格納部81に格納される自動配置配線用ネットリスト情報ファイルおよび図示しないテストパターンを用いて、各モジュールのシミュレーションを行なう(S71)。
【0114】
弱電源供給領域検出部83は、シミュレーション部82によるシミュレーション結果および自動配置配線用ネットリスト情報ファイルを参照して、弱電源供給領域を検出する(S72)。弱電源供給領域が検出されない場合には、処理を終了する。
【0115】
また、弱電源供給領域が検出された場合、配置領域占有率設定部84は弱電源供給領域に含まれるマクロセルに対して、自動配置配線実行のためのフロアプランニング時に設定する配置領域セル占有率を、通常よりも低めに設定する(S73)。なお、高動作率モジュールに含まれるマクロセル以外のセルに対しては、通常の配置領域セル占有率を設定する。
【0116】
次に、自動配置部85は、自動配置配線用ネットリスト情報ファイルを用いて自動配置を行ない、配置済みのネットリストを作成する(S74)。
【0117】
容量セル挿入コマンド生成部86は、弱電源供給領域に含まれるマクロセルまたはメガセルを包含する領域を設定し、その領域に予め用意した論理を持たず、容量成分のみを有する容量セルを、既配置セルと重ならないように未配置領域に挿入するコマンドを生成する(S75)。
【0118】
次に、容量セル自動挿入部87は、容量セル挿入コマンド生成部86によって生成された容量セル挿入コマンドを実行することによって、未配置領域に容量セルを自動挿入する(S76)。そして、ステップS72に戻って、以降の処理を繰返す。
【0119】
以上説明したように、本実施の形態における自動配置配線装置によれば、弱電源供給領域に含まれるマクロセルに対して、低めの配置領域セル占有率を設定して自動配置を行ない、そのマクロセルの周辺の未配置領域を検出し、検出された未配置領域に容量セルを自動挿入するようにしたので、弱電源供給領域において容量セルを挿入する領域を確実に確保できるとともに、高動作率モジュールの電源配線の配線容量を増やして電源電圧の安定化を図ることができ、電源やグランドのノイズによる悪影響を防止することが可能となった。
【0120】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0121】
【発明の効果】
請求項1に記載の自動配置配線装置によれば、容量セル挿入手段が、冗長領域検出手段によって検出された冗長領域に容量セルを挿入するので、LSIの配線リソースが少ない領域における電圧降下を低減することが可能となった。また、LSIのチップ面積を増大させず、配線容量を増やすことが可能となった。
【0122】
請求項2に記載の自動配置配線装置によれば、配線容量抽出手段が配線容量値を抽出するので、レイアウトの際に挿入された容量セルによる配線容量の改善を容易に確認することが可能となった。
【0123】
請求項3に記載の自動配置配線装置によれば、消費電流値出力手段によって出力される容量セルの電流値を含んだインスタンス毎の電流値を使用することによって、消費電力解析および電圧降下解析を容易に行なうことが可能となった。
【0124】
請求項4に記載の自動配置配線装置によれば、電圧降下違反箇所の周辺に容量セルを挿入することができ、電圧降下値違反の改善を図ることが可能となった。
【0125】
請求項5に記載の自動配置配線装置によれば、タイミングクリティカルマクロセルの周辺に容量セルを挿入することができ、電源電圧の安定化によるタイミングマージンの改善を図ることが可能となった。
【0126】
請求項6に記載の自動配置配線装置によれば、高動作率モジュール内の冗長領域に容量セルを挿入することができ、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となった。
【0127】
請求項7に記載の自動配置配線装置によれば、容量セルを挿入するだけの冗長領域がない場合であっても、容量セルを挿入できる領域を確保することが可能となった。
【0128】
請求項8に記載の自動配置配線装置によれば、大規模な容量セルを挿入するだけの冗長領域がない場合であっても、容量セルを挿入することが可能となった。
【0129】
請求項9に記載の自動配置配線装置によれば、高動作率モジュール内に冗長領域を確保することができ、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となった。
【0130】
請求項10に記載の自動配置配線装置によれば、高動作率モジュール内に冗長領域を確保することができ、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となった。
【0131】
請求項11に記載の自動配置配線装置によれば、電圧降下違反が発生する可能性が高い領域周辺に容量セルを挿入でき、電源電圧の安定化および電源やグランドのノイズによる悪影響の防止が可能となった。
【0132】
請求項12に記載の自動配置配線装置によれば、ユーザが冗長領域を確保する高動作モジュールを任意に指定することができ、利便性を向上させることが可能となった。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における自動配置配線装置の構成例を示すブロック図である。
【図2】本発明の第1の実施の形態における自動配置配線装置による、既配置セル間に容量セルを挿入する方法を説明するための図である。
【図3】本発明の第1の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図4】本発明の第1の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。
【図5】本発明の第2の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図6】冗長領域に挿入された容量セルを、負の定電流源として定義するところを示す図である。
【図7】消費電流値出力部29が出力する消費電流値レポートファイルの一例を示す図である。
【図8】本発明の第3の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。
【図9】本発明の第3の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図10】本発明の第3の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。
【図11】本発明の第4の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。
【図12】本発明の第4の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図13】本発明の第4の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。
【図14】検出されたタイミングクリティカルマクロセルの周辺に容量セルが挿入されるところを示す図である。
【図15】本発明の第5の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。
【図16】本発明の第5の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図17】本発明の第5の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。
【図18】検出された高動作率モジュールに含まれるマクロセルの周辺に容量セルが挿入されるところを示す図である。
【図19】本発明の第6の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。
【図20】本発明の第7の実施の形態における自動配置配線装置が容量セルを挿入するマクロセルを説明するための図である。
【図21】本発明の第8の実施の形態における自動配置配線装置による容量セルの挿入方法を説明するための図である。
【図22】本発明の第8の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図23】本発明の第8の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。
【図24】本発明の第9の実施の形態における自動配置配線装置による容量セルの挿入方法を説明するための図である。
【図25】本発明の第9の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図26】本発明の第9の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。
【図27】本発明の第10の実施の形態における自動配置配線装置による容量セルの挿入方法を説明するための図である。
【図28】本発明の第10の実施の形態における自動配置配線装置の機能的構成を示すブロック図である。
【図29】本発明の第10の実施の形態における自動配置配線装置の処理手順を説明するためのフローチャートである。
【符号の説明】
1 コンピュータ本体、2 ディスプレイ装置、3 FDドライブ、4 FD、5 キーボード、6 マウス、7 CD−ROM装置、8 CD−ROM、9ネットワーク通信装置、10 CPU、11 ROM、12 RAM、13 ハードディスク、21,31,41,51 自動配置配線データ格納部、22 冗長領域検出部、23,36,44,54,67,76,86 容量セル挿入コマンド生成部、24,37,45,55,68,77,87 容量セル自動挿入部、25 挿入セル数/挿入位置出力部、26,32 配線容量抽出部、27 挿入容量セル数および座標情報、28 配線容量値情報、29 消費電流値出力部、33,42 タイミング解析部、34 消費電力/電圧降下解析部、35 電圧降下違反発生箇所検出部、38,46,56 自動配置配線完了データ格納部、43 タイミングクリティカルマクロセル検出部、52,62,72,82シミュレーション部、53,63,73 高動作率モジュール検出部、61,71,81 自動配置配線用データ格納部、64 ネットリスト変換部、65,75,85 自動配置部、66 セル置換部、74,84 配置領域占有率設定部、83 弱電源供給領域検出部。

Claims (12)

  1. 自動配置配線後のレイアウトデータを参照して、セル配置領域内の冗長領域を検出するための冗長領域検出手段と、
    前記冗長領域検出手段によって検出された冗長領域に、容量成分を有し、論理を持たない容量セルを挿入するための容量セル挿入手段とを含む自動配置配線装置。
  2. 前記自動配置配線装置はさらに、前記容量セル挿入手段によって挿入された容量セルの数および位置を検出し、配線容量値を抽出するための配線容量抽出手段を含む、請求項1記載の自動配置配線装置。
  3. 前記自動配置配線装置はさらに、前記容量セル挿入手段によって挿入された容量セルを負の定電流源として定義し、前記容量セルの電流値を含んだインスタンス毎の電流値を出力するための消費電流値出力手段を含む、請求項1または2記載の自動配置配線装置。
  4. 前記自動配置配線装置はさらに、前記レイアウトデータを用いてタイミング解析を行なうためのタイミング解析手段と、
    前記レイアウトデータを参照して、電源配線の配線容量を抽出するための配線容量抽出手段と、
    前記タイミング解析手段によって出力された解析結果および前記配線容量抽出手段によって抽出された配線容量を用いて、電圧降下解析を行なうための電圧降下解析手段と、
    前記電圧降下解析手段によって算出された電圧降下値が基準値を超える箇所を検出するための電圧降下違反箇所検出手段とを含み、
    前記冗長領域検出手段は、前記電圧降下違反箇所検出手段によって検出された箇所周辺の冗長領域を検出する、請求項1記載の自動配置配線装置。
  5. 前記自動配置配線装置はさらに、前記レイアウトデータを用いてタイミング解析を行なうためのタイミング解析手段と、
    前記タイミング解析手段による解析結果を参照して、タイミングクリティカルなマクロセルを検出するためのタイミングクリティカルマクロセル検出手段とを含み、
    前記冗長領域検出手段は、前記タイミングクリティカルマクロセル検出手段によって検出されたマクロセル周辺の冗長領域を検出する、請求項1記載の自動配置配線装置。
  6. 前記自動配置配線装置はさらに、前記レイアウトデータを用いてシミュレーションを行なうためのシミュレーション手段と、
    前記シミュレーション手段による解析結果を参照して、高動作率モジュールを検出するための高動作率モジュール検出手段とを含み、
    前記冗長領域検出手段は、前記高動作率モジュール検出手段によって検出されたモジュール内の冗長領域を検出する、請求項1記載の自動配置配線装置。
  7. 前記容量セル挿入手段は、既配置セルを移動して冗長領域を確保し、該冗長領域に容量セルを挿入する、請求項1〜6のいずれかに記載の自動配置配線装置。
  8. 前記容量セル挿入手段は、微小幅の冗長領域に微小幅の容量セルを挿入する、請求項1〜6のいずれかに記載の自動配置配線装置。
  9. 前記自動配置配線装置はさらに、自動配置配線用ネットリストを用いてシミュレーションを行なうためのシミュレーション手段と、
    前記シミュレーション手段による解析結果を参照して、高動作率モジュールを検出するための高動作率モジュール検出手段と、
    前記高動作率モジュールに含まれるセルを冗長領域付きダミーセルに置換して、ネットリストを変換するためのネットリスト変換手段と、
    前記ネットリスト変換手段によって変換されたネットリストを用いて自動配置を行なうために自動配置手段と、
    前記自動配置手段によって自動配置された後のレイアウトデータから冗長領域付きダミーセルを検出し、該検出された冗長領域付きダミーセルを元のオリジナルセルに置換するためのセル置換手段とを含み、
    前記冗長領域検出手段は、前記セル置換手段によって元のオリジナルセルに置換された後のレイアウトデータを参照して冗長領域を検出する、請求項1記載の自動配置配線装置。
  10. 前記自動配置配線装置はさらに、自動配置配線用ネットリストを用いてシミュレーションを行なうためのシミュレーション手段と、
    前記シミュレーション手段による解析結果を参照して、高動作率モジュールを検出するための高動作率モジュール検出手段と、
    前記高動作率モジュールに含まれるセルの配置領域セル占有率を所定値よりも低く設定するための配置領域占有率設定手段と、
    前記配置領域占有率設定手段によって設定された配置領域セル占有率を参照し、前記自動配置配線用ネットリストを用いて自動配置を行なうために自動配置手段とを含み、
    前記冗長領域検出手段は、前記自動配置手段によって生成されたレイアウトデータを参照して冗長領域を検出する、請求項1記載の自動配置配線装置。
  11. 前記自動配置配線装置はさらに、自動配置配線用ネットリストを用いてシミュレーションを行なうためのシミュレーション手段と、
    前記シミュレーション手段による解析結果を参照し、電源供給ポイントから離れた領域またはメガセル周辺の領域であって、かつ動作率が高い領域を検出するための弱電源供給領域検出手段と、
    前記弱電源供給領域検出手段によって検出された領域に含まれるセルの配置領域セル占有率を所定値よりも低く設定するための配置領域占有率設定手段と、
    前記配置領域占有率設定手段によって設定された配置領域セル占有率を参照し、前記自動配置配線用ネットリストを用いて自動配置を行なうために自動配置手段とを含み、
    前記冗長領域検出手段は、前記自動配置手段によって生成されたレイアウトデータを参照して冗長領域を検出する、請求項1記載の自動配置配線装置。
  12. 前記自動配置配線装置はさらに、高動作率モジュールを指定するための高動作率モジュール指定手段と、
    前記高動作率モジュールに含まれるセルの配置領域セル占有率を所定値よりも低く設定するための配置領域占有率設定手段と、
    前記配置領域占有率設定手段によって設定された配置領域セル占有率を参照し、前記自動配置配線用ネットリストを用いて自動配置を行なうために自動配置手段とを含み、
    前記冗長領域検出手段は、前記自動配置手段によって生成されたレイアウトデータを参照して冗長領域を検出する、請求項1記載の自動配置配線装置。
JP2002230086A 2002-08-07 2002-08-07 自動配置配線装置 Pending JP2004070721A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002230086A JP2004070721A (ja) 2002-08-07 2002-08-07 自動配置配線装置
US10/374,059 US6978431B2 (en) 2002-08-07 2003-02-27 Automatic placement and routing apparatus automatically inserting a capacitive cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002230086A JP2004070721A (ja) 2002-08-07 2002-08-07 自動配置配線装置

Publications (1)

Publication Number Publication Date
JP2004070721A true JP2004070721A (ja) 2004-03-04

Family

ID=31492316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002230086A Pending JP2004070721A (ja) 2002-08-07 2002-08-07 自動配置配線装置

Country Status (2)

Country Link
US (1) US6978431B2 (ja)
JP (1) JP2004070721A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269945A (ja) * 2005-03-25 2006-10-05 Nec Corp 半導体集積回路のレイアウト設計方法及び設計装置
JP2010066871A (ja) * 2008-09-09 2010-03-25 Nec Electronics Corp 半導体集積回路のレイアウト設計方法及びレイアウト設計装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006527498A (ja) * 2003-06-11 2006-11-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路の電力分配網
JP4204444B2 (ja) * 2003-11-04 2009-01-07 パナソニック株式会社 半導体集積回路の設計方法
US7606692B2 (en) * 2004-04-26 2009-10-20 Lsi Corporation Gate-level netlist reduction for simulating target modules of a design
JP4205662B2 (ja) * 2004-12-28 2009-01-07 パナソニック株式会社 半導体集積回路の設計方法
US7861190B1 (en) * 2005-03-17 2010-12-28 Altera Corporation Power-driven timing analysis and placement for programmable logic
JP4536559B2 (ja) * 2005-03-17 2010-09-01 富士通セミコンダクター株式会社 半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。
CN100390800C (zh) * 2005-11-17 2008-05-28 复旦大学 考虑电压降的平面布局规划方法
JP5084380B2 (ja) * 2007-07-17 2012-11-28 株式会社東芝 半導体設計装置および半導体回路
JP2013143008A (ja) * 2012-01-11 2013-07-22 Toshiba Corp 設計装置
US8904326B2 (en) * 2012-06-29 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer program product
US8578304B1 (en) * 2012-07-26 2013-11-05 International Business Machines Corporation Implementing mulitple mask lithography timing variation mitigation
US10133557B1 (en) * 2013-01-11 2018-11-20 Mentor Graphics Corporation Modifying code to reduce redundant or unnecessary power usage
US11531794B1 (en) * 2019-12-20 2022-12-20 Ansys, Inc. Voltage drop analysis using local circuit representation
US11663388B1 (en) 2019-12-20 2023-05-30 Ansys, Inc. DVD simulation using microcircuits
JP7344149B2 (ja) * 2020-02-07 2023-09-13 キオクシア株式会社 最適化装置及び最適化方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410490A (en) * 1991-09-03 1995-04-25 Hewlett-Packard Company Electromigration verification method and apparatus
US5598348A (en) * 1994-09-22 1997-01-28 Sun Microsystems, Inc. Method and apparatus for analyzing the power network of a VLSI circuit
US6272668B1 (en) * 1994-12-14 2001-08-07 Hyundai Electronics America, Inc. Method for cell swapping to improve pre-layout to post-layout timing
US5798937A (en) * 1995-09-28 1998-08-25 Motorola, Inc. Method and apparatus for forming redundant vias between conductive layers of an integrated circuit
US6539531B2 (en) * 1999-02-25 2003-03-25 Formfactor, Inc. Method of designing, fabricating, testing and interconnecting an IC to external circuit nodes
US6321371B1 (en) * 1999-07-01 2001-11-20 Agilent Technologies, Inc. Insertion of spare logic gates into the unused spaces between individual gates in standard cell artwork
JP3789266B2 (ja) 1999-12-27 2006-06-21 Necエレクトロニクス株式会社 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体
US6446248B1 (en) * 2000-01-28 2002-09-03 Lsi Logic Corporation Spare cells placement methodology
US6546538B1 (en) * 2000-03-10 2003-04-08 Lsi Logic Corporation Integrated circuit having on-chip capacitors for supplying power to portions of the circuit requiring high-transient peak power
JP3544356B2 (ja) 2000-04-06 2004-07-21 松下電器産業株式会社 半導体集積回路のレイアウト方法および設計システム
US6523154B2 (en) * 2000-12-14 2003-02-18 International Business Machines Corporation Method for supply voltage drop analysis during placement phase of chip design
US6684377B2 (en) * 2001-02-07 2004-01-27 Hewlett-Packard Development Company, L.P. Access cell design and a method for enabling automatic insertion of access cells into an integrated circuit design
US6668365B2 (en) * 2001-12-18 2003-12-23 Cadence Design Systems, Inc. Quadratic programming method for eliminating cell overlap and routing congestion in an IC layout
US6877144B1 (en) * 2002-02-28 2005-04-05 Dupont Photomasks, Inc. System and method for generating a mask layout file to reduce power supply voltage fluctuations in an integrated circuit
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269945A (ja) * 2005-03-25 2006-10-05 Nec Corp 半導体集積回路のレイアウト設計方法及び設計装置
JP4725155B2 (ja) * 2005-03-25 2011-07-13 日本電気株式会社 半導体集積回路のレイアウト設計方法及び設計装置
JP2010066871A (ja) * 2008-09-09 2010-03-25 Nec Electronics Corp 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
US8291361B2 (en) 2008-09-09 2012-10-16 Renesas Electronics Corporation System and method for supporting layout design of semiconductor integrated circuit

Also Published As

Publication number Publication date
US20040031007A1 (en) 2004-02-12
US6978431B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
JP2004070721A (ja) 自動配置配線装置
US7480878B2 (en) Method and system for layout versus schematic validation of integrated circuit designs
KR101460448B1 (ko) 이중 패터닝 기술들을 위한 물리 결정 경계 상호접속 피처들을 생성하기 위한 시스템 및 방법
US10289790B2 (en) System, method and computer product for enhanced decoupling capacitor implementation
JP2004139181A (ja) レイアウト装置及びプログラム
US8234605B2 (en) Minimal leakage-power standard cell library
US20170308639A1 (en) Method for analyzing ir drop and electromigration of ic
US20080216035A1 (en) Method and computer program for configuring an integrated circuit design for static timing analysis
US20090293033A1 (en) System and method for layout design of integrated circuit
US7480875B2 (en) Method of designing a semiconductor integrated circuit
JP2010257164A (ja) 半導体集積回路装置の設計方法およびプログラム
Posser et al. Cell-internal electromigration: Analysis and pin placement based optimization
KR102717096B1 (ko) 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법
US20080250379A1 (en) Logic circuit synthesis device
JP2006251933A (ja) クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム
US7200829B2 (en) I/O circuit power routing system and method
JP2008021001A (ja) パターン修正装置、パターン最適化装置及び集積回路設計装置
TW202131218A (zh) 提高佈局設計的設計效能的方法
JP2009231675A (ja) 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置
JP4855283B2 (ja) 半導体集積回路の設計装置
JP2009140216A (ja) 回路解析方法、回路解析プログラム、及び回路解析装置
Posser et al. Electromigration Inside Logic Cells
US20230023317A1 (en) Systems and Methods for Providing A Dynamic High Voltage Circuit Design Workflow
CN118569189B (zh) 电压降处理方法、装置、电子设备和存储介质
US20120011483A1 (en) Method of characterizing regular electronic circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527