JP3149034B2 - 薄膜トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表面を保護絶縁膜で覆っ
た薄膜トランジスタに関するものである。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）には、スタ
ガー型、逆スタガー型、コプラナー型、逆コプラナー型
のものがある。

【０００３】図５は従来の薄膜トランジスタの断面図で
あり、ここでは、アクティブマトリックス液晶表示素子
の基板上に形成された薄膜トランジスタを示している。
なお、この薄膜トランジスタは、逆スタガー型のもので
ある。

【０００４】この薄膜トランジスタは、ガラス等からな
る透明な絶縁性基板１の上に形成されたゲート電極Ｇお
よびこのゲート電極Ｇにつながるゲート配線（図示せ
ず）と、前記ゲート電極Ｇおよびゲート配線を覆うゲー
ト絶縁膜（透明膜）２と、このゲート絶縁膜２の上に形
成されたｉ型半導体層３と、このｉ型半導体層３の上に
ｎ型半導体層４を介して形成されたソース電極Ｓおよび
ドレイン電極Ｄと、前記ドレイン電極Ｄにつながるデー
タ配線ＤＬとで構成されている。

【０００５】なお、上記ｉ型半導体層３はａ−Ｓi で形
成され、ｎ型半導体層４はｎ型不純物をドープしたａ−
Ｓi で形成されており、ｎ型半導体層４はｉ型半導体層
３のチャンネル領域（ソース電極Ｓとドレイン電極Ｄと
の間の領域）に対応する部分において分離されている。

【０００６】また、上記ソース電極Ｓおよびドレイン電
極Ｄは、その上に形成した層間絶縁膜５で覆われてお
り、ドレイン電極Ｄにつながるデータ配線ＤＬは、層間
絶縁膜５の上に形成されている。このデータ配線ＤＬ
は、層間絶縁膜５に設けたコンタクト孔５ａにおいてド
レイン電極Ｄに接続されている。

【０００７】６はゲート絶縁膜２の上に形成したＩＴＯ
等の透明導電膜からなる画素電極であり、この画素電極
６は、その端部をソース電極Ｓの上に重ねて形成するこ
とによってソース電極Ｓに接続されている。

【０００８】また、上記薄膜トランジスタの表面はデー
タ配線ＤＬとともに保護絶縁膜７で覆われている。この
保護絶縁膜７は、ごみ等の付着によりデータ配線ＤＬ同
士が短絡したり、水分の付着やＮa イオン等の重金属イ
オンによる汚染によってトランジスタ特性が劣化したり
するのを防ぐために設けられており、この保護絶縁膜７
は、従来、ゲート絶縁膜２および層間絶縁膜５と同じＳ
iＮ（窒化シリコン）膜とされている。

【０００９】上記Ｓi Ｎ膜は、プラズマＣＶＤ装置によ
って成膜されており、このプラズマＣＶＤ装置によるＳ
i Ｎ膜の成膜は、一般に、基板１を予備加熱室において
予備加熱した後、この基板１を成膜室に移送して所定の
成膜温度まで加熱し、この後プロセスガス雰囲気中でプ
ラズマ放電を起させてＳiＮを堆積させる方法で行なわ
れている。このＳi Ｎ膜は、一般に、基板温度（表面温
度）を約２５０〜２７０℃にして成膜されており、この
ような基板温度で成膜したＳi Ｎ膜は、膜質が緻密で、
良好な絶縁耐圧をもっている。

【００１０】一方、薄膜トランジスタにおいては、その
動作特性を良くするために、ゲート配線およびデータ配
線ＤＬの抵抗をできるだけ小さくするのが望ましい。こ
のため、薄膜トランジスタの電極および配線は、安価で
かつ抵抗も低いＡl （アルミニウム）にＴi （チタン）
やＴa （タンタル）等の高融点金属を含有させたＡl系
合金で形成されている。なお、ソース，ドレイン電極
Ｓ，Ｄは、上記Ａl 系合金またはＣr （クロム）等で形
成されている。

【００１１】このように、電極および配線を高融点金属
を含有させたＡl 系合金で形成しているのは、純Ａl 膜
はこれを数百℃に加熱すると膜表面が荒れてヒロックと
呼ばれる鋭い突起が発生するためであり、特に、下部電
極および下部配線であるゲート電極Ｄおよびゲート配線
を純Ａl で形成したのでは、その上にゲート絶縁膜２や
層間絶縁膜５等をプラズマＣＶＤ装置によって成膜する
際にゲート電極Ｇおよびゲート配線の表面にヒロックが
発生し、このヒロックの影響でゲート絶縁膜２や層間絶
縁膜５にクラック等の欠陥が発生して、上下の電極（ゲ
ート電極Ｇとソース，ドレイン電極Ｓ，Ｄ）同士や、上
下の配線（ゲート配線とデータ配線ＤＬ）同士が短絡し
てしまう。

【００１２】しかし、Ａl にＴi やＴa 等の高融点金属
を含有させると、加熱時の表面の荒れが抑制されるた
め、電極および配線を上記Ａl 系合金で形成しておけ
ば、ゲート絶縁膜２や層間絶縁膜５等の成膜時に電極お
よび配線の表面にヒロックが発生するのを防いで、上下
の電極間および配線間の短絡をなくすことができる。な
お、上記Ａl 系合金の加熱時の表面荒れは、高融点金属
の含有量を多くするほど、効果的に抑制できるが、その
含有量を多くするとＡl 系合金の抵抗が高くなるため、
高融点金属の含有量は、薄膜トランジスタの製造工程中
にヒロックを発生させない範囲で、できるだけ少なくす
るのが望ましい。

【００１３】

【発明が解決しようとする課題】しかしながら、上記の
ように保護絶縁膜をゲート絶縁膜および層間絶縁膜と同
じＳi Ｎ膜としている従来の薄膜トランジスタは、その
下部電極および下部配線を高融点金属の含有量の多いＡ
l 系合金で形成しておかないと、薄膜トランジスタの製
造過程で、上下の配線間および電極間に上述した短絡が
発生してしまうという問題をもっていた。

【００１４】すなわち、例えば図５に示した逆スタガー
型薄膜トランジスタは、基板１上にゲート電極Ｇおよび
ゲート配線を形成した後、ゲート絶縁膜２と、ｉ型半導
体層３およびｎ型半導体層４と、ソース，ドレイン用金
属膜とを順次成膜し、次いで上記金属膜とｎ型半導体層
４およびｉ型半導体層３をトランジスタ素子領域の外形
にパターニングするとともに、上記金属膜とｎ型半導体
層４とをソース，ドレイン電極Ｓ，Ｄの形状にパターニ
ングし、この後、層間絶縁膜５を成膜してこの層間絶縁
膜５にコンタクト孔５ａを形成し、次いで上記層間絶縁
膜５の上にデータ配線用金属膜を成膜し、この金属膜を
パターニングしてデータ配線ＤＬを形成た後、その上に
保護絶縁膜７を成膜する製法で製造されている。

【００１５】なお、画素電極６は、上記ソース，ドレイ
ン用金属膜とｎ型半導体層４とをソース，ドレイン電極
Ｓ，Ｄの形状にパターニングした後、ＩＴＯ等の透明導
電膜を成膜し、この透明導電膜をパターニングして形成
されている。

【００１６】この製法において、プラズマＣＶＤ装置に
より成膜されるのは、ゲート絶縁膜２と、ｉ型およびｎ
型半導体層３，４と、層間絶縁膜５と、保護絶縁膜７で
あり、ゲート絶縁膜２と層間絶縁膜５および保護絶縁膜
７（いずれもＳi Ｎ膜）は上述したように約２５０〜２
７０℃の基板温度で成膜され、またｉ型およびｎ型半導
体層３，４は約２５０℃の基板温度で成膜されている。
なお、ソース，ドレイン用金属膜およびデータ配線用金
属膜と上記透明導電膜は、スパッタ装置により約１００
℃の基板温度で成膜されている。

【００１７】したがって、上記逆スタガー型薄膜トラン
ジスタの製造においては、下部電極および下部配線であ
るゲート電極Ｇおよびゲート配線が、ゲート絶縁膜２、
ｉ型およびｎ型半導体層３，４、層間絶縁膜５、保護絶
縁膜７の成膜の度に繰返し数百℃に加熱される。

【００１８】そして、このようにゲート電極Ｇおよびゲ
ート配線が繰返し数百℃に加熱されると、例えば層間絶
縁膜５の成膜まではゲート電極Ｇおよびゲート配線にヒ
ロックが発生しなくても、最後の保護絶縁膜７の成膜時
にゲート電極Ｇおよびゲート配線にヒロックが発生し、
このヒロックの影響でゲート絶縁膜２や層間絶縁膜５に
欠陥が発生して、上下の電極間および配線間に短絡を発
生させてしまう。

【００１９】このため、従来の薄膜トランジスタでは、
その下部電極および下部配線を、最後に成膜される保護
絶縁膜の成膜時にもヒロックを発生しないように、高融
点金属の含有量を多くしたＡl 系合金で形成する必要が
あり、そのため、下部電極および下部配線の抵抗が高く
なって、薄膜トランジスタの動作特性を低下させてしま
う。

【００２０】本発明の目的は、製造過程において下部電
極および下部配線が数百℃に加熱される回数を少なくし
て、前記下部電極および下部配線を高融点金属の含有量
が少ないＡl 系合金で形成してもヒロックが発生しない
ようにした、上下の電極間および配線間の短絡を防ぎ、
しかも下部電極および下部配線の抵抗を小さくして動作
特性を向上させることができる薄膜トランジスタを提供
することにある。

【００２１】

【課題を解決するための手段】本願発明の薄膜トランジ
スタは、ゲート電極、ゲート絶縁膜、半導体層、ソー
ス、ドレイン電極が形成された素子領域の表面を覆う保
護絶縁膜を、前記素子領域上に成膜された金属膜の酸化
処理により形成された酸化金属膜としたことを特徴とす
る。

【００２２】

【作用】上記酸化金属膜からなる保護絶縁膜は、金属膜
を成膜し、この金属膜を酸化させることによって形成す
ることができる。また、上記金属膜は、スパッタ装置に
より約１００℃程度の低い基板温度で成膜でき、この金
属膜の酸化処理も、基板を加熱することなく行なえる。

【００２３】したがって、本発明の薄膜トランジスタに
よれば、その保護絶縁膜を低温で成膜できるため、製造
過程において下部電極および下部配線が数百℃に加熱さ
れる回数を少なくすることができる。そして、このよう
に下部電極および下部配線が数百℃に加熱される回数が
少なければ、前記下部電極および下部配線を高融点金属
の含有量が少ないＡl 系合金で形成してもヒロックが発
生することはないため、ゲート絶縁膜等に前記ヒロック
の影響による欠陥を発生させてしまうことはなく、した
がって上下の電極間および配線間の短絡を防ぐことがで
きる。また、下部電極およびその配線を高融点金属の含
有量が少ないＡl 系合金で形成できるため、下部電極お
よび下部配線の抵抗を小さくして薄膜トランジスタの動
作特性を向上させることができる。

【００２４】

【実施例】以下、本発明の第１の実施例を、アクティブ
マトリックス液晶表示素子の基板上に形成する薄膜トラ
ンジスタを例にとって図面を参照し説明する。

【００２５】図１はこの実施例の薄膜トランジスタの断
面図である。なお、この実施例の薄膜トランジスタは、
逆スタガー型のものであり、トランジスタ素子部の構成
は図５に示した従来の薄膜トランジスタと同じであるか
ら、その説明は図に同符号を付して省略する。

【００２６】この実施例の薄膜トランジスタは、そのゲ
ート絶縁膜２と層間絶縁膜５はプラズマＣＶＤ装置によ
り成膜されたＳi Ｎ膜とし、保護絶縁膜１１は酸化金属
膜としたもので、この保護絶縁膜１１は、純Ａl または
微量の高融点金属（Ｔi ，Ｔa 等）を含有させたＡl 系
合金からなる金属膜を成膜し、この金属膜を酸化させる
ことによって形成されている。なお、この実施例では、
ドレイン電極Ｄにつながるデータ配線ＤＬを、保護絶縁
膜１１とされる前記金属膜で形成しており、このデータ
配線ＤＬは、前記金属膜を部分的に酸化させずに残すこ
とによって形成されている。

【００２７】上記薄膜トランジスタは、次のような工程
で製造される。

【００２８】［工程１］基板１上に高融点金属を含有さ
せたＡl 系合金からなるゲート用金属膜をスパッタ装置
により成膜し、このゲート用金属膜をパターニングして
ゲート電極Ｇおよびゲート配線を形成する。

【００２９】［工程２］次に、ゲート絶縁膜（Ｓi Ｎ
膜）２と、ｉ型半導体層（ｉ型ａ−Ｓi 層）３と、ｎ型
半導体層（ｎ型ａ−Ｓi 層）４とをプラズマＣＶＤ装置
により連続して順次成膜し、さらにその上に、ソース，
ドレイン用金属膜（Ｃr または高融点金属を含有させた
Ａl 系合金膜）をスパッタ装置により成膜する。

【００３０】［工程３］次に、上記ソース，ドレイン用
金属膜とｎ型半導体層４およびｉ型半導体層３をトラン
ジスタ素子領域の外形にパターニングするとともに、上
記ソース，ドレイン用金属膜とｎ型半導体層４とをソー
ス，ドレイン電極Ｓ，Ｄの形状にパターニングする。

【００３１】［工程４］次に、ＩＴＯ等の透明導電膜を
スパッタ装置により成膜し、この透明導電膜をパターニ
ングして画素電極６を形成する。

【００３２】［工程５］次に、層間絶縁膜（Ｓi Ｎ膜）
５をプラズマＣＶＤ装置により成膜し、この層間絶縁膜
５にドレイン電極Ｄに対応するコンタクト孔５ａを形成
する。

【００３３】［工程６］次に、上記層間絶縁膜５の上
に、保護絶縁膜１１およびデータ配線ＤＬとなる金属膜
を成膜し、この金属膜のパターニングおよび酸化処理に
より保護絶縁膜１１とデータ配線ＤＬとを形成して、薄
膜トランジスタを完成する。

【００３４】図２は、上記保護絶縁膜１１とデータ配線
ＤＬの形成工程を示しており、保護絶縁膜１１とデータ
配線ＤＬは次のようにして形成される。

【００３５】［工程６−１］まず、図２（ａ）に示すよ
うに、純Ａl または微量の高融点金属を含有させたＡl
系合金からなる金属膜１０をスパッタ装置により成膜す
る。

【００３６】［工程６−２］次に、図２（ｂ）に示すよ
うに、上記金属膜１０を、フォトリソグラフィ法によ
り、トランジスタ素子領域およびデータ配線形成部に対
応する形状にパターニングする。

【００３７】［工程６−３］次に、図２（ｃ）に示すよ
うに、上記金属膜１０の上に、上記データ配線形成部を
覆うレジストマスクＭを形成し、この後上記金属膜１０
を酸化処理して、この金属膜１０のデータ配線形成部以
外の領域をその膜厚全体にわたって酸化させて、この酸
化領域を酸化膜１０ａとする。

【００３８】上記金属膜１０の酸化処理は、例えば陽極
酸化によって行なう。この陽極酸化は、金属膜１０を成
膜した基板１を電解液中に浸漬して前記金属膜１０を電
解液中において対向電極（白金電極）と対向させ、金属
膜１０を陽極とし、対向電極を陰極として、この両極間
に電圧を印加して行なう。このように電解液中において
金属膜１０と対向電極の間に電圧を印加すると、陽極で
ある金属膜１０のレジストマスクＭで覆われていない領
域（電解液中に接する領域）が化成反応を起して陽極酸
化され、この金属膜１０の酸化領域が酸化膜１０ａとな
る。

【００３９】この場合、上記金属膜１０はその表面側か
ら酸化されて行くが、その酸化深さは主に印加電圧によ
って決まるから、金属膜１０の膜厚に応じて印加電圧を
設定すれば、金属膜１０の酸化領域をその層厚全体にわ
たって酸化させることができる。また、上記陽極酸化に
おける金属膜１０への通電は、レジストマスクＭで覆わ
れているデータ配線形成部の非酸化領域１０ｂを電流経
路として行なうことができる。

【００４０】［工程６−４］次に、上記レジストマスク
Ｍを剥離して、再び上記金属膜１０の陽極酸化処理を行
ない、図２（ｄ）に示すように、上記金属膜１０のデー
タ配線形成部（［工程６−３］においてレジストマスク
Ｍで覆っておいた部分）の表面を酸化させ、この部分も
酸化膜１０ａとする。なお、このときの陽極酸化処理
は、上記［工程６−３］における陽極酸化処理よりも印
加電圧を低く設定して行なう。またこの場合、金属膜１
０の他の部分はすでに酸化膜１０ａとなっているため、
金属膜１０は、データ配線形成部の表面（トランジスタ
素子領域以外の線状部分では上面と両側面）だけを酸化
される。

【００４１】このように、トランジスタ素子領域および
データ配線形成部を覆う形状にパターニングした金属膜
１０のデータ配線形成部以外の領域をその膜厚全体にわ
たって酸化させ、さらに金属膜１０のデータ配線形成部
の表面を酸化させると、この金属膜１０のデータ配線形
成部に残された非酸化領域１０ｂがデータ配線ＤＬとな
り、このデータ配線ＤＬの表面および他の全ての領域の
酸化膜１０ａが保護絶縁膜１１となる。

【００４２】以上のように、上記実施例の薄膜トランジ
スタは、その表面を覆う保護絶縁膜１１を、酸化金属膜
としたものであり、この酸化金属膜からなる保護絶縁膜
１１は、上記のように金属膜１０を成膜し、この金属膜
１０を酸化させることによって形成することができる。
また、上記金属膜１０は、スパッタ装置により約１００
℃程度の低い基板温度で成膜でき、この金属膜１０の酸
化処理も、基板１を加熱することなく行なえる。

【００４３】したがって、上記薄膜トランジスタによれ
ば、その保護絶縁膜１１を低温で成膜できるため、製造
過程において下部電極および下部配線であるゲート電極
Ｇおよびゲート配線が数百℃に加熱される回数を少なく
することができる。そして、このようにゲート電極Ｇお
よびゲート配線が数百℃に加熱される回数が少なけれ
ば、前記ゲート電極Ｇおよびゲート配線を高融点金属の
含有量が少ないＡl 系合金で形成することができる。

【００４４】すなわち、上記実施例の薄膜トランジスタ
の製造過程においてゲート電極Ｇおよびゲート配線が数
百℃に加熱されるのは、Ｓi Ｎ膜からなるゲート絶縁膜
２および層間絶縁膜５の成膜時（いずれも基板温度約２
５０〜２７０℃）と、ｉ型およびｎ型半導体層３，４の
成膜時（基板温度約２５０℃）であり、したがって、ゲ
ート電極Ｇおよびゲート配線に用いるＡl 系合金の高融
点金属含有量は、上記ゲート絶縁膜２とｉ型およびｎ型
半導体層３，４と層間絶縁膜５の成膜時の数百℃加熱に
耐えられる（ヒロックを発生しない）だけ量でよい。

【００４５】なお、ゲート電極Ｇおよびゲート配線は、
ソース，ドレイン用金属膜やデータ配線用金属膜および
画素電極用透明導電膜の成膜時にも、また保護絶縁膜１
１となる金属膜１０の成膜時にも加熱されるが、これら
のスパッタ装置による成膜時の基板温度は約１００℃で
あり、この温度は、ゲート用金属膜をスパッタ装置によ
り成膜する際の基板温度（約１００℃）と同程度である
ため、これらの成膜時にゲート電極Ｇおよびゲート配線
の表面が荒れることはない。

【００４６】そして、上記薄膜トランジスタによれば、
ゲート電極Ｇおよびゲート配線を高融点金属の含有量が
少ないＡl 系合金で形成してもヒロックが発生すること
はなく、したがってゲート絶縁膜２や層間絶縁膜５に前
記ヒロックの影響による欠陥を発生させてしまうことは
ないから、ゲート電極Ｇとソース，ドレイン電極Ｓ，Ｄ
との間およびゲート配線とデータ配線ＤＬとの間の短絡
を防ぐことができる。また、ゲート電極Ｇおよびゲート
配線を高融点金属の含有量が少ないＡl 系合金で形成で
きるため、このゲート電極Ｇおよびゲート配線の抵抗を
小さくして動作特性を向上させることができる。

【００４７】さらに、上記薄膜トランジスタによれば、
保護絶縁膜１１となる金属膜１０を約１００℃の低い基
板温度で成膜できるため、薄膜トランジスタの製造過程
においてソース，ドレイン電極Ｓ，Ｄが数百℃に加熱さ
れるのは層間絶縁膜５の成膜時だけであり、したがっ
て、このソース，ドレイン電極Ｓ，ＤをＡl 系合金で形
成する場合は、このＡl 系合金の高融点金属含有量を、
ゲート電極Ｇおよびゲート配線に用いるＡl 系合金より
さらに少なくすることができる。

【００４８】しかも、上記実施例では、データ配線ＤＬ
を、保護絶縁膜１１となる金属膜１０を酸化させて酸化
膜１０ａとする際に、この金属膜１０を部分的に酸化さ
せずに残し、この金属膜１０の非酸化領域１０ｂをデー
タ配線ＤＬとしているため、従来の薄膜トランジスタの
ようにデータ配線用金属膜と保護絶縁膜とをそれぞれス
パッタ装置とプラズマＣＶＤ装置とによって成膜する必
要はなく、したがって薄膜トランジスタの製造能率を向
上させることができる。

【００４９】なお、上記実施例では、保護絶縁膜１１と
なる金属膜１０を、電解液中で化成反応を起させる陽極
酸化処理によって酸化させているが、この金属膜１０の
酸化処理は、ガス雰囲気中で化成反応を起させるプラズ
マ酸化によって行なってもよい。

【００５０】また、上記実施例では、酸化金属膜からな
る保護絶縁膜１１を、トランジスタ素子領域とデータ配
線ＤＬの上にのみ形成しているが、Ａl またはＡl 系合
金を酸化させた酸化金属膜は透明膜であるから、上記保
護絶縁膜（酸化金属膜）１１は、図３に示す第２の実施
例のように、画素電極６も覆って基板１のほぼ全面に形
成してもよい。この場合は、上述した製法における金属
膜１０のパターニング工程が不要となるため、薄膜トラ
ンジスタの製造能率をさらに向上させることができる。

【００５１】さらに上記実施例の薄膜トランジスタで
は、ソース，ドレイン電極Ｓ，Ｄを覆う層間絶縁膜５の
上にデータ配線ＤＬを形成しているが、このデータ配線
ＤＬは、ゲート絶縁膜２の上にドレイン電極Ｄと一体に
形成してもよく、その場合は、層間絶縁膜５をなくし
て、ソース，ドレイン電極Ｓ，Ｄおよびデータ配線ＤＬ
の上に保護絶縁膜１１を形成すればよい。

【００５２】すなわち、図４は本発明の第３の実施例を
示しており、この実施例の薄膜トランジスタは、データ
配線ＤＬをドレイン電極Ｄと一体に形成し、その上に酸
化金属膜からなる保護絶縁膜１１を形成したものであ
る。この実施例においては、ソース，ドレイン電極Ｓ，
Ｄおよびデータ配線ＤＬが保護絶縁膜１１となる金属膜
をスパッタ装置により成膜する際にその基板温度（約１
００℃）に加熱されるだけであるから、ソース，ドレイ
ン電極Ｓ，Ｄおよびデータ配線ＤＬを、純Ａl または極
く僅かな高融点金属を含有させたＡl 系合金で形成でき
る。

【００５３】さらに、上記各実施例の薄膜トランジスタ
は、アクティブマトリックス液晶表示素子の基板上に形
成されるものであるが、本発明は、種々の回路基板等に
形成される薄膜トランジスタに広く適用できる。さらに
本発明は、逆スタガー型の薄膜トランジスタに限らず、
スタガー型、コプラナー型、逆コプラナー型の薄膜トラ
ンジスタにも適用することができる。

【００５４】

【発明の効果】本発明の薄膜トランジスタは、その表面
を覆う保護絶縁膜を酸化金属膜としたことを特徴とする
ものであり、この酸化金属膜からなる保護絶縁膜は、金
属膜を成膜し、この金属膜を酸化させることによって形
成することができる。また、上記金属膜は、スパッタ装
置により約１００℃程度の低い基板温度で成膜でき、こ
の金属膜の酸化処理も、基板を加熱することなく行なえ
る。

【００５５】したがって、本発明の薄膜トランジスタに
よれば、その保護絶縁膜を低温で成膜できるため、製造
過程において下部電極および下部配線が数百℃に加熱さ
れる回数を少なくすることができる。そして、このよう
に下部電極および下部配線が数百℃に加熱される回数が
少なければ、前記下部電極および下部配線を高融点金属
の含有量が少ないＡl 系合金で形成してもヒロックが発
生することはないため、ゲート絶縁膜等に前記ヒロック
の影響による欠陥を発生させてしまうことはなく、した
がって上下の電極間および配線間の短絡を防ぐことがで
きる。また、下部電極およびその配線を高融点金属の含
有量が少ないＡl 系合金で形成できるため、下部電極お
よび下部配線の抵抗を小さくして薄膜トランジスタの動
作特性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す薄膜トランジスタ
の断面図。

【図２】上記薄膜トランジスタの保護絶縁膜とデータ配
線の形成工程図。

【図３】本発明の第２の実施例を示す薄膜トランジスタ
の断面図。

【図４】本発明の第３の実施例を示す薄膜トランジスタ
の断面図。

【図５】従来の薄膜トランジスタの断面図。

【符号の説明】 １…基板、Ｇ…ゲート電極、２…ゲート絶縁膜、３…ｉ
型半導体層、４…ｎ型半導体層、Ｓ…ソース電極、Ｄ…
ドレイン電極、５…層間絶縁膜、５ａ…コンタクト孔、
６…画素電極、ＤＬ…データ配線、１０…金属膜、１０
ａ…酸化膜、１０ｂ…非酸化領域、Ｍ…レジストマス
ク、１１…保護絶縁膜。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/316 G02F 1/1368

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ゲート電極、ゲート絶縁膜、半導体層、ソ
   ース電極、ドレイン電極が形成された素子領域の表面を
   保護絶縁膜で覆った薄膜トランジスタにおいて、前記保
   護絶縁膜は、前記素子領域上に成膜された金属膜の酸化
   処理により形成された酸化金属膜からなることを特徴と
   する薄膜トランジスタ。
2. 【請求項２】 ドレイン電極は、前記素子領域上に成膜さ
   れた前記金属膜の非酸化領域により形成されてなること
   を特徴とする請求項１に記載の薄膜トランジスタ。
3. 【請求項３】 薄膜トランジスタの保護絶縁膜より下層に
   設けられた電極は、ＡｌまたはＡｌ系合金により形成さ
   れ、前記保護絶縁膜は、ＡｌまたはＡｌ系合金を酸化さ
   せた酸化Ａｌにより形成されていることを特徴とする請
   求項１または２に記載の薄膜トランジスタ。