[go: up one dir, main page]

JPH03190141A - 平板ディスプレー用薄膜トランジスタ及びその製造方法 - Google Patents

平板ディスプレー用薄膜トランジスタ及びその製造方法

Info

Publication number
JPH03190141A
JPH03190141A JP1322458A JP32245889A JPH03190141A JP H03190141 A JPH03190141 A JP H03190141A JP 1322458 A JP1322458 A JP 1322458A JP 32245889 A JP32245889 A JP 32245889A JP H03190141 A JPH03190141 A JP H03190141A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
gate
gate insulating
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1322458A
Other languages
English (en)
Inventor
Chan Kyu-Jon
キュジョン・チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung Electron Devices Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electron Devices Co Ltd filed Critical Samsung Electron Devices Co Ltd
Priority to JP1322458A priority Critical patent/JPH03190141A/ja
Priority to US07/451,259 priority patent/US5068699A/en
Publication of JPH03190141A publication Critical patent/JPH03190141A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、平板ディスプレー用スイッチング素子として
使われる薄膜トランジスタ及びその製造方法に係るもの
であり、より詳細にはガラス基板上にゲート電極を多重
に形成すると共にこのゲート電極と半導体層との間にゲ
ート絶縁層を少なくとも二つ以上を形成してソース電極
、ドレイン電極とゲート電極との間の漏洩電流を防止す
る薄膜トランジスタ及びその製造方法に係るものである
。
従来の技術 一般に、薄膜トランジスタは、低電圧駆動、低消費電力
、軽量、薄型及び高画質を実現し得る長所を有するため
、活性マトリックス平板表示装置のスイッチング素子と
して利用されている。この薄膜トランジスタは第１図に
示すように形成されるが、これを次に簡単に説明する。
即ち、従来の技術による薄膜トランジスタではガラス基
板１上にゲート電極２が形成されており、その上にゲー
ト絶縁層３ａ、３ｂ、半導体層４、オーム層５が順に積
層構造に形成される。ソース電極６及びドレイン電極７
が上記のオーム層５を介在して半導体層４に接続される
と共に半導体層４の下面には上記のゲート絶縁層３ｂが
接触されており、透明導電膜である画素電極８がドレイ
ン電極７の端部に接触された状態でゲート絶縁層３ｂ上
に形成されている。
上記のように形成された薄膜トランジスタを製造する過
程でガラス基板１上にゲート電極２を形成し、その上に
ゲート絶縁層３ａをゲート電極２の周囲に形成する。
発明が解決しようとする課題 しかしながら、ゲート電極２を形成する時ピンホールが
形成される場合がある。この場合、一定の電圧を印加す
ると、上記電極が短絡する場合が発生し、また製造過程
で多くの写真蝕刻工程を経なければならないので、製造
歩留りが極めて低い短所があった。
そして、前記のように各電極が電気的に短絡する薄膜ト
ランジスタを採用して平板表示装置を製作した時には、
スイッチング素子が正常に動作しない問題があった。
したがって、本発明の目的は、上記のように薄膜トラン
ジスタにおいて、ガラス基板上に形成されるゲート電極
内のピンホールを除去してピンホールによる電気的な短
絡を除去する薄膜トランジスタを提供することである。
本発明の他の目的は、多重のゲート電極及びゲート絶縁
層を持つ平板ディスプレー用薄膜トランジスタの製造方
法を提供することである。
課題を解決するための手段 上記の目的を達成するために本発明は、ガラス基板上に
第２金属薄膜で第１ゲート電極を形成し、その上に第２
金属薄膜で第２ゲート電極を形成してゲート電極内のピ
ンホールを除去し、ゲート電極と半導体層との間のゲー
ト絶縁層を少なくとも二つ以上を形成して漏洩電流を防
止するようにしたことを特徴とするものである。
実施例 本発明により製造された薄膜トランジスタの構造は、第
３図に図示するようにガラス基板１上に形成された二重
のゲート電極２ａ、２ｂと、このゲート電極と半導体層
４との間に三重のゲート絶縁層３ａ、３ｂ、３ｃを有し
ている。この製造工程を第２図に図示する。
第２図について説明すると、先ず、透明導電膜であるＩ
　Ｔ　Ｏ（Ｉｎｄｉｕｍ　Ｔｉｎ　０ｘｉｄｅ）がコー
ティングされたガラス基板１を利用して第２図（Ａ）の
ように第１ゲート電極２ａ及びストレージ（ｓｔｏｒａ
ｇｅ）キャパシタ９を形成する。
続いて、第２図（Ｂ）のようにスパッタ製造を利用して
上記第１ゲート電極２ａ上に３０００人程度Ｃｒａ膜を
コーティングして第２ゲート電極２ｂを形成したのち、
陽極酸化法を利用してＴａ２Ｏ５膜からなった第１ゲー
ト絶縁層３ａを形成し、プラズマ化学気相装置（ＰＥＣ
ＶＯ）を利用してＳｉＯ□を１０００Å〜３０００人程
度に蒸着して第２図（Ｃ）のように第２ゲート絶縁層３
ｂを形成する。
そして、上記第２ゲート絶縁層３ｂ上に第２図（Ｄ）の
ように画素電極８を形成したのち、ＳｉＯ□を３０００
人程度Ｃ：−ティングして第３ゲート絶縁層３ｃを形成
する。
第３ゲート絶縁層３Ｃを形成した後、第２図（Ｅ）のよ
うに接触部８Ａを形成し、後続工程で形成されるソース
電極６、ドレイン電極７と画素電極８が接触するように
する。
上記のように接触部８Ａを形成したのちに第２図（Ｆ）
のようにプラズマ化学気相成長装置を利用して３０００
人程度Ｃ：晶質シリコンの半導体層４を蒸着し、続いて
同じ方法でオーム層５を連続蒸着する。
そして、第２図（Ｇ）のようにチャンネル上部分のオー
ム層６をプラズマエツチング後、スパッタ・装置を利用
してＡＩまたはＣｒを３０００Å〜５０００人程度に蒸
着しパターンを形成してソース電極６とドレイン電極７
を製造する。
上記のような製造工程を経て製造された薄膜トランジス
タは、ガラス基板１上に互に異なる金属薄膜でゲート電
極が二重に形成されており、このゲート電極と半導体層
４との間に三重のゲート絶縁層３ａ、３ｂが形成されて
いる。
発明の効果 第１ゲート電極２ａ内のピンホールを第２ゲート電極２
ｂを形成する時に除去するので、ソース電極６、ドレイ
ン電極７との電気的な短絡を未然に防止することができ
る。
又、ゲート絶縁層が三重になっていて漏洩電流を最大限
に減小させ得ると共に歩留りを向上させることができる
。
上述のような特性を持つ薄膜トランジスタを採用した平
板ディスプレー装置はゲート電極とソース電極、ドレイ
ン電極が電気的に短絡されないのでスイッチング素子と
して良好に作動する。
【図面の簡単な説明】
第１図は従来の技術による平板ディスプレー用薄膜トラ
ンジスタの構造を示した図面、第２図は本発明による薄
膜トランジスタを製造する過程を順序的に図示した図面
、 第３図は本発明による平板ディスプレー用薄膜トランジ
スタの構造を示した断面図である。 ■・・・ガラス基板、 ２ａ・・・第１ゲート電極、 ３ｂ・・・第２ゲート電極、 ３ａ・・・第１ゲート絶縁層、 ３ｂ・・・第２ゲート絶縁層、 ３ｃ・・・第３ゲート絶縁層、 ４・・・半導体層、 ５・・・オーム層、 ６・・・ソース電極、 ７・・・ドレイン電極。 （Ａ）

Claims (2)

    【特許請求の範囲】
  1. （１）ガラス基板１上に互に異なる金属からなった第１
    ゲート電極２ａとゲート電極２ｂを形成しており、この
    二重ゲート電極と半導体層４との間にＴａ＿２Ｏ＿５膜
    からなった第１ゲート接縁層３ａと層間絶縁膜である第
    ２ゲート絶縁層３ｂ及び第３ゲート絶縁層３ｃとが形成
    されたことを特徴とする平板ディスプレー用薄膜トラン
    ジスタ。
  2. （２）ガラス基板１上に第１ゲート電極２ａとストレー
    ジキャパシタ９を形成した後、上記第１ゲート電極２ａ
    上に３０００Å程度のＴａ膜をコーティングして第２ゲ
    ート電極２ｂを形成する第１工程と、上記第２ゲート電
    極２ｂ上に陽極酸化法を利用してＴａ＿２Ｏ＿５膜から
    なった第１ゲート絶縁層３ａを形成し、プラズマ化学気
    相装置を利用してＳｉＯ＿２を１０００Å〜３０００Å
    程度に蒸着して第２ゲート絶縁層３ｂを形成する第２工
    程と、 上記第２工程で得られた第２ゲート絶縁層 ３ｂ上に画素電極８を形成し、この電極８は後続工程で
    形成されるドレイン電極７の端部に接触されるようにす
    る第３工程と、画素電極８と第２ゲート絶縁層３ｂ上に
    ＳｉＯ＿２を３０００Å程度にコーティングして第３ゲ
    ート絶縁層３ｃを形成する第４工程と、上記第４工程で
    得られた第３ゲート絶縁層３ｃ上に半導体層４及びオー
    ム層５、ソース電極６、ドレイン電極７を形成する工程
    からなることを特徴とする平板ディスプレー用薄膜トラ
    ンジスタの製造方法。
JP1322458A 1989-12-12 1989-12-12 平板ディスプレー用薄膜トランジスタ及びその製造方法 Pending JPH03190141A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1322458A JPH03190141A (ja) 1989-12-12 1989-12-12 平板ディスプレー用薄膜トランジスタ及びその製造方法
US07/451,259 US5068699A (en) 1989-12-12 1989-12-15 Thin film transistor for a plate display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1322458A JPH03190141A (ja) 1989-12-12 1989-12-12 平板ディスプレー用薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03190141A true JPH03190141A (ja) 1991-08-20

Family

ID=18143883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1322458A Pending JPH03190141A (ja) 1989-12-12 1989-12-12 平板ディスプレー用薄膜トランジスタ及びその製造方法

Country Status (2)

Country Link
US (1) US5068699A (ja)
JP (1) JPH03190141A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5322807A (en) * 1992-08-19 1994-06-21 At&T Bell Laboratories Method of making thin film transistors including recrystallization and high pressure oxidation
CA2150573A1 (en) * 1992-12-01 1994-06-09 David Waechter Thin film transistor having a triple layer dielectric gate insulator, method of fabricating such a thin film transistor and an active matrix display having a plurality of such thin film transistors
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP3654490B2 (ja) 1998-12-25 2005-06-02 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタマトリクスとその製造方法
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135164A (ja) * 1984-12-06 1986-06-23 Canon Inc 薄膜トランジスタ素子
JPS62119525A (ja) * 1985-11-20 1987-05-30 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH01191830A (ja) * 1988-01-27 1989-08-01 Nec Corp 薄膜トランジスタアレイ基板
JPH01288828A (ja) * 1988-05-16 1989-11-21 Sharp Corp 薄膜トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036281A1 (de) * 1980-09-26 1982-05-13 Boehringer Mannheim Gmbh, 6800 Mannheim 0-substituierte brenztraubensaeureoxime, verfahren zu ihrer herstellung, ihre verwendung sowie arzneimittel, die diese verbindungen enthalten
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
JPH0744277B2 (ja) * 1986-10-31 1995-05-15 富士通株式会社 薄膜トランジスタ及びその形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135164A (ja) * 1984-12-06 1986-06-23 Canon Inc 薄膜トランジスタ素子
JPS62119525A (ja) * 1985-11-20 1987-05-30 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH01191830A (ja) * 1988-01-27 1989-08-01 Nec Corp 薄膜トランジスタアレイ基板
JPH01288828A (ja) * 1988-05-16 1989-11-21 Sharp Corp 薄膜トランジスタ

Also Published As

Publication number Publication date
US5068699A (en) 1991-11-26

Similar Documents

Publication Publication Date Title
US5726077A (en) Method of producing an electro-optical device
JP2000505602A (ja) アクティブマトリックスディスプレイとその製造方法
JPH06188419A (ja) 薄膜トランジスタの製造方法
JPH03190141A (ja) 平板ディスプレー用薄膜トランジスタ及びその製造方法
JPH04257826A (ja) アクティブマトリクス基板の製造方法
JP2740591B2 (ja) 半導体装置の製造方法
JP2752983B2 (ja) 液晶表示用薄膜トランジスタの製造方法
JP3076483B2 (ja) 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
JP3085305B2 (ja) 液晶表示装置の製造方法
JP2948436B2 (ja) 薄膜トランジスタおよびそれを用いる液晶表示装置
JPS6269670A (ja) 表示装置用基板の製造方法
JP3149034B2 (ja) 薄膜トランジスタ
JPH0340511B2 (ja)
JPH03153217A (ja) Ｔｆｔパネルおよびその製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
KR920006432B1 (ko) 평판 디스플레이용 박막트랜지스터 및 그 제조방법
JPH09162409A (ja) 半導体装置の製造方法と液晶表示装置の製造方法
JPS61121471A (ja) 薄膜集積装置の製造方法
JP2989286B2 (ja) 液晶表示装置における電極形成方法及び電極構造
KR100464632B1 (ko) 능동매트릭스디스플레이및그제조방법
JPH05265041A (ja) 液晶表示装置の製造方法
JPH0254577A (ja) 薄膜トランジスタの製造方法
JP3003687B2 (ja) 液晶表示装置の製造方法
JP3341346B2 (ja) 非線形素子の製造方法
JP2716106B2 (ja) アクティブマトリクス基板の製造方法