JP3148183B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3148183B2 JP3148183B2 JP24523598A JP24523598A JP3148183B2 JP 3148183 B2 JP3148183 B2 JP 3148183B2 JP 24523598 A JP24523598 A JP 24523598A JP 24523598 A JP24523598 A JP 24523598A JP 3148183 B2 JP3148183 B2 JP 3148183B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- forming
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、さらに詳述すると、半導体装置の層間絶縁
膜やパッシベーション膜の形成に関するものである。
方法に関し、さらに詳述すると、半導体装置の層間絶縁
膜やパッシベーション膜の形成に関するものである。
【０００２】
【従来の技術】ＩＣの製造分野では、デバイスの高集積
化に伴い、スケーリング則に従った横方向のデバイスの
微細化が進んでいる。これに伴って、配線幅と配線間隔
も縮小化の方向にある。配線間隔が狭くなると、配線間
の寄生容量は配線間隔に反比例して増加する。この配線
間容量の増加はＲＣ時定数を大きくし、配線の信号伝播
速度の遅延を招き、デバイスの処理速度低下の原因とな
るため、デバイスの微細化を進める上で大きな問題とな
っている。
化に伴い、スケーリング則に従った横方向のデバイスの
微細化が進んでいる。これに伴って、配線幅と配線間隔
も縮小化の方向にある。配線間隔が狭くなると、配線間
の寄生容量は配線間隔に反比例して増加する。この配線
間容量の増加はＲＣ時定数を大きくし、配線の信号伝播
速度の遅延を招き、デバイスの処理速度低下の原因とな
るため、デバイスの微細化を進める上で大きな問題とな
っている。
【０００３】近年、前述した配線間容量を低減するため
の方法として、従来層間絶縁膜として用いられているＳ
ｉＯ2膜よりも比誘電率の低い絶縁膜を形成することが
検討されている。代表的な低誘電率層間絶縁膜として
は、ＳｉＯＦ膜の他に、ＨＳＱ（Hydrogen Silsesquiox
ane）、ＢＣＢ（Benzocycrobutene）等の無機又は有機
塗布膜、フッ素化アモルファスカーボン膜やパリレン等
をはじめとするＣＶＤ有機膜などが知られている。しか
し、これらの膜、特にＳｉＯＦ膜やフッ素化アモルファ
スカーボン膜などのＦを含む膜は、Ｆの脱離やＨ2Ｏと
の反応による比誘電率の増加や、膜中のＦと下地やＡｌ
配線等との反応が懸念されている。そのため、これらの
問題を解決する目的で、通常は図４に示すように層間膜
を多層構造に形成すること、すなわちＦを含む層間絶縁
膜層４を上下からＳｉＯ2膜３で挟み込む積層構造の形
を採ることが行われている。なお、図４において１は下
地絶縁膜、２はＡｌ配線を示す。
の方法として、従来層間絶縁膜として用いられているＳ
ｉＯ2膜よりも比誘電率の低い絶縁膜を形成することが
検討されている。代表的な低誘電率層間絶縁膜として
は、ＳｉＯＦ膜の他に、ＨＳＱ（Hydrogen Silsesquiox
ane）、ＢＣＢ（Benzocycrobutene）等の無機又は有機
塗布膜、フッ素化アモルファスカーボン膜やパリレン等
をはじめとするＣＶＤ有機膜などが知られている。しか
し、これらの膜、特にＳｉＯＦ膜やフッ素化アモルファ
スカーボン膜などのＦを含む膜は、Ｆの脱離やＨ2Ｏと
の反応による比誘電率の増加や、膜中のＦと下地やＡｌ
配線等との反応が懸念されている。そのため、これらの
問題を解決する目的で、通常は図４に示すように層間膜
を多層構造に形成すること、すなわちＦを含む層間絶縁
膜層４を上下からＳｉＯ2膜３で挟み込む積層構造の形
を採ることが行われている。なお、図４において１は下
地絶縁膜、２はＡｌ配線を示す。
【０００４】しかし、ＳｉＯ2を成膜する方法として一
般的に用いられているのは、ＳｉＨ4を用いたＣＶＤ法
である。このため、ＳｉＯ2の成膜中に、Ｆを含む層間
絶縁膜はＳｉＨ4の分解により生成したＨラジカルに晒
されることになる。また、ＴＥＯＳを用いた場合でも膜
中に多くの水分を含むため、これがＦと反応してしま
う。さらに、ＳｉＯ2膜は一般的にＨ2やＨ2Ｏの拡散に
対する耐性が低いため、成膜後における大気開放中の膜
質の安定性にも問題が残る。そのため、Ｆを含む低誘電
率の層間絶縁膜を半導体デバイスに用いることは困難に
なっている。
般的に用いられているのは、ＳｉＨ4を用いたＣＶＤ法
である。このため、ＳｉＯ2の成膜中に、Ｆを含む層間
絶縁膜はＳｉＨ4の分解により生成したＨラジカルに晒
されることになる。また、ＴＥＯＳを用いた場合でも膜
中に多くの水分を含むため、これがＦと反応してしま
う。さらに、ＳｉＯ2膜は一般的にＨ2やＨ2Ｏの拡散に
対する耐性が低いため、成膜後における大気開放中の膜
質の安定性にも問題が残る。そのため、Ｆを含む低誘電
率の層間絶縁膜を半導体デバイスに用いることは困難に
なっている。
【０００５】
【発明が解決しようとする課題】前述したように、従来
の半導体装置の製造、特に層間絶縁膜又はパッシベーシ
ョン膜の形成に関しては、次のような問題があった。 ＳｉＯ2を成膜する方法として一般的に用いられてい
るのは、ＳｉＨ4を用いたＣＶＤ法である。そのため、
ＳｉＯ2の成膜中に、Ｆを含む層間絶縁膜はＳｉＨ4の分
解により生成したＨラジカルに晒されることになり、Ｆ
がＨラジカルと反応する。したがって、Ｈを含まないソ
ースを用いた成膜方法が必要となる。
の半導体装置の製造、特に層間絶縁膜又はパッシベーシ
ョン膜の形成に関しては、次のような問題があった。 ＳｉＯ2を成膜する方法として一般的に用いられてい
るのは、ＳｉＨ4を用いたＣＶＤ法である。そのため、
ＳｉＯ2の成膜中に、Ｆを含む層間絶縁膜はＳｉＨ4の分
解により生成したＨラジカルに晒されることになり、Ｆ
がＨラジカルと反応する。したがって、Ｈを含まないソ
ースを用いた成膜方法が必要となる。
【０００６】ＳｉＨ4を用いたＣＶＤ法で成膜したＳ
ｉＯ2膜中にはＨが残留しているため、このＨがＦと反
応する。また、ＴＥＯＳを用いた場合でも膜中に多くの
水分を含むため、同様にこの水分がＦと反応してしま
う。したがって、ＨやＨ2Ｏを含まない層間膜が必要と
なる。
ｉＯ2膜中にはＨが残留しているため、このＨがＦと反
応する。また、ＴＥＯＳを用いた場合でも膜中に多くの
水分を含むため、同様にこの水分がＦと反応してしま
う。したがって、ＨやＨ2Ｏを含まない層間膜が必要と
なる。
【０００７】ＳｉＯ2膜はＨ2やＨ2Ｏの拡散に対する
耐性が低いため、成膜後、大気開放中の膜質の安定性に
問題が残る。したがって、Ｈ2やＨ2Ｏの拡散に対する耐
性の高い層間膜が必要となる。
耐性が低いため、成膜後、大気開放中の膜質の安定性に
問題が残る。したがって、Ｈ2やＨ2Ｏの拡散に対する耐
性の高い層間膜が必要となる。
【０００８】以上のように、Ｆを含む低誘電率膜を層間
絶縁膜に用いる場合、その上下に成膜する層間膜の形成
には、成膜ガスとしてＨを含まないガスを用いたＳｉＮ
膜やＳｉＯＮ膜の成膜が必要となってくる。
絶縁膜に用いる場合、その上下に成膜する層間膜の形成
には、成膜ガスとしてＨを含まないガスを用いたＳｉＮ
膜やＳｉＯＮ膜の成膜が必要となってくる。
【０００９】本発明は、前述した事情に鑑みてなされた
もので、その目的は、半導体装置において層間絶縁膜あ
るいはパッシベーション膜を形成する際に、比誘電率の
低い、安定な膜質の多層の層間絶縁膜あるいはパッシベ
ーション膜を形成することが可能な方法を提供すること
にある。
もので、その目的は、半導体装置において層間絶縁膜あ
るいはパッシベーション膜を形成する際に、比誘電率の
低い、安定な膜質の多層の層間絶縁膜あるいはパッシベ
ーション膜を形成することが可能な方法を提供すること
にある。
【００１０】
【課題を解決するための手段】本発明は、前記目的を達
成するため、下記（１）〜（６）に示す半導体装置の製
造方法を提供する。
成するため、下記（１）〜（６）に示す半導体装置の製
造方法を提供する。
【００１１】（１）２層以上の多層層間絶縁膜の形成方
法であって、Ｆを含む層間絶縁膜を成膜する工程と、そ
の下地及び上地の一方又は両方に、Ｈを含まない無機の
Ｓｉ系ガスとＮ2を用いた高密度プラズマＣＶＤにより
ＳｉＮ膜を成膜する工程とを有し、かつ前記各工程を同
一成膜室内で行うことを特徴とする半導体装置の製造方
法。 （２）２層以上の多層層間絶縁膜の形成方法であって、
Ｆを含む層間絶縁膜を成膜する工程と、その下地及び上
地の一方又は両方に、Ｈを含まない無機のＳｉ系ガスと
Ｎ2とＯ2、Ｈを含まない無機のＳｉ系ガスとＮＯ、又
は、Ｈを含まない無機のＳｉ系ガスとＮ2Ｏを用いた高
密度プラズマＣＶＤによりＳｉＯＮ膜を形成する工程と
を有し、かつ前記各工程を同一成膜室内で行うことを特
徴とする半導体装置の製造方法。 （３）Ｈを含まない無機のＳｉ系ガスとＮ2を用いた高
密度プラズマＣＶＤによりＳｉＮ膜を形成する工程と、
ＳｉＮ膜をＨを含まない雰囲気中で熱処理する工程とを
有することを特徴とする半導体装置の製造方法。
法であって、Ｆを含む層間絶縁膜を成膜する工程と、そ
の下地及び上地の一方又は両方に、Ｈを含まない無機の
Ｓｉ系ガスとＮ2を用いた高密度プラズマＣＶＤにより
ＳｉＮ膜を成膜する工程とを有し、かつ前記各工程を同
一成膜室内で行うことを特徴とする半導体装置の製造方
法。 （２）２層以上の多層層間絶縁膜の形成方法であって、
Ｆを含む層間絶縁膜を成膜する工程と、その下地及び上
地の一方又は両方に、Ｈを含まない無機のＳｉ系ガスと
Ｎ2とＯ2、Ｈを含まない無機のＳｉ系ガスとＮＯ、又
は、Ｈを含まない無機のＳｉ系ガスとＮ2Ｏを用いた高
密度プラズマＣＶＤによりＳｉＯＮ膜を形成する工程と
を有し、かつ前記各工程を同一成膜室内で行うことを特
徴とする半導体装置の製造方法。 （３）Ｈを含まない無機のＳｉ系ガスとＮ2を用いた高
密度プラズマＣＶＤによりＳｉＮ膜を形成する工程と、
ＳｉＮ膜をＨを含まない雰囲気中で熱処理する工程とを
有することを特徴とする半導体装置の製造方法。
【００１２】（４）Ｈを含まない無機のＳｉ系ガスが、
ＳｉxＦy又はＳｉxＣｌy（式中ｘ及びｙはそれぞれ1以
上の整数を示す）で表わされるガスであることを特徴と
する（１）〜（３）の半導体装置の製造方法。 （５）ＳｉxＦyで表わされるガスがＳｉＦ4である
（４）の半導体装置の製造方法。 （６）ＳｉxＣｌyで表わされるガスがＳｉＣｌ4である
（４）の半導体装置の製造方法。
ＳｉxＦy又はＳｉxＣｌy（式中ｘ及びｙはそれぞれ1以
上の整数を示す）で表わされるガスであることを特徴と
する（１）〜（３）の半導体装置の製造方法。 （５）ＳｉxＦyで表わされるガスがＳｉＦ4である
（４）の半導体装置の製造方法。 （６）ＳｉxＣｌyで表わされるガスがＳｉＣｌ4である
（４）の半導体装置の製造方法。
【００１３】
【発明の実施の形態】［実施例１］以下に本発明の実施
例１を説明する。図１（ａ）に示すように、シリコン基
板上に成膜された下地絶縁膜１上に、第１の層間絶縁膜
としてＳｉＮ膜５を、高密度プラズマＣＶＤ法によりＳ
ｉＦ4：２０ｓｃｃｍ、Ｎ2：１００ｓｃｃｍ、成膜圧
力：５０ｍＴｏｒｒ、ＩＣＰソースパワー：３０００
Ｗ、バイアスパワー：０Ｗの条件で５０ｎｍ成膜した。
次に、第２の層間絶縁膜としてＳｉＯＦ膜６を４００ｎ
ｍ成膜した。さらに、第３の層間絶縁膜としてＳｉＮ膜
５を前記と同一条件で５０ｎｍ成膜した。ここでは、こ
れら第１、２、３層の層間絶縁膜を同一成膜室内で成膜
することにより、Ｆを含む層間絶縁膜が大気に晒される
のを防止し、Ｆの反応を抑制した。
例１を説明する。図１（ａ）に示すように、シリコン基
板上に成膜された下地絶縁膜１上に、第１の層間絶縁膜
としてＳｉＮ膜５を、高密度プラズマＣＶＤ法によりＳ
ｉＦ4：２０ｓｃｃｍ、Ｎ2：１００ｓｃｃｍ、成膜圧
力：５０ｍＴｏｒｒ、ＩＣＰソースパワー：３０００
Ｗ、バイアスパワー：０Ｗの条件で５０ｎｍ成膜した。
次に、第２の層間絶縁膜としてＳｉＯＦ膜６を４００ｎ
ｍ成膜した。さらに、第３の層間絶縁膜としてＳｉＮ膜
５を前記と同一条件で５０ｎｍ成膜した。ここでは、こ
れら第１、２、３層の層間絶縁膜を同一成膜室内で成膜
することにより、Ｆを含む層間絶縁膜が大気に晒される
のを防止し、Ｆの反応を抑制した。
【００１４】次いで、図１（ｂ）に示すように、フォト
リソグラフィーとドライエッチングにより溝７を形成し
た。その後、バリヤメタルであるＴａとＣｕをスパッタ
法及びメッキにより成膜し、図１（Ｃ）に示すようにＣ
ＭＰにより層間絶縁膜表面のＴａとＣｕを除去しＣｕ配
線８を形成した。
リソグラフィーとドライエッチングにより溝７を形成し
た。その後、バリヤメタルであるＴａとＣｕをスパッタ
法及びメッキにより成膜し、図１（Ｃ）に示すようにＣ
ＭＰにより層間絶縁膜表面のＴａとＣｕを除去しＣｕ配
線８を形成した。
【００１５】本例では、第１、第３の層間絶縁膜として
ＳｉＮを成膜したが、Ｎ2Ｏを添加してＳｉＯＮ膜を成
膜してもよい。また、第２の層間絶縁膜としてＳｉＯＦ
膜を用いたが、例えばこれに代わりフッ素化アモルファ
スカーボン、ポリテトラフロオロエチレン、パリレンＡ
Ｆ４（ポリパラキシレン）等のフッ素を含む有機膜を用
いてもよい。
ＳｉＮを成膜したが、Ｎ2Ｏを添加してＳｉＯＮ膜を成
膜してもよい。また、第２の層間絶縁膜としてＳｉＯＦ
膜を用いたが、例えばこれに代わりフッ素化アモルファ
スカーボン、ポリテトラフロオロエチレン、パリレンＡ
Ｆ４（ポリパラキシレン）等のフッ素を含む有機膜を用
いてもよい。
【００１６】［実施例２］以下に本発明の実施例２を説
明する。本例では、本発明によるＳｉＮ膜を容量のカバ
ー膜として用い、強誘電体材料が水素により還元される
のを抑制した。まず、図２（ａ）に示すように、シリコ
ン基板上に成膜された下地絶縁膜１上にＰｔ／Ｔｉ下部
電極９、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3強誘電体１０、Ｉｒ／
ＩｒＯ2上部電極１１の構造の容量を形成した。次に、
図２（ｂ）に示すように、実施例１と同じ条件でＳｉＮ
膜５を５０ｎｍ成膜し、さらにＣＶＤ法によりＳｉＯ2
膜３を６００ｎｍ成膜した。最後に、フォトリソグラフ
ィーとドライエッチングによりコンタクト開口後、図２
（ｃ）に示すようにＷコンタクトとＡｌ配線２を形成し
た。
明する。本例では、本発明によるＳｉＮ膜を容量のカバ
ー膜として用い、強誘電体材料が水素により還元される
のを抑制した。まず、図２（ａ）に示すように、シリコ
ン基板上に成膜された下地絶縁膜１上にＰｔ／Ｔｉ下部
電極９、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3強誘電体１０、Ｉｒ／
ＩｒＯ2上部電極１１の構造の容量を形成した。次に、
図２（ｂ）に示すように、実施例１と同じ条件でＳｉＮ
膜５を５０ｎｍ成膜し、さらにＣＶＤ法によりＳｉＯ2
膜３を６００ｎｍ成膜した。最後に、フォトリソグラフ
ィーとドライエッチングによりコンタクト開口後、図２
（ｃ）に示すようにＷコンタクトとＡｌ配線２を形成し
た。
【００１７】［実施例３］以下に本発明の実施例３を説
明する。ここでは、Ａｌ配線形成後、パッシベーション
膜を形成するのに本発明を用いた。図３に示すように、
Ａｌ配線２上に、まず第1の層としてＣＶＤによりＳｉ
Ｏ2膜３を１００ｎｍ成膜し、次いで第2の層として実施
例１と同じ条件でＳｉＮ膜５を１μｍ成膜した。そして
最後に、Ｎ 2プラズマアニールをＮ2：５００ｓｃｃｍ、
圧力：５０ｍＴｏｒｒ、ＩＣＰソースパワー：３０００
Ｗの条件で３０秒間行った。
明する。ここでは、Ａｌ配線形成後、パッシベーション
膜を形成するのに本発明を用いた。図３に示すように、
Ａｌ配線２上に、まず第1の層としてＣＶＤによりＳｉ
Ｏ2膜３を１００ｎｍ成膜し、次いで第2の層として実施
例１と同じ条件でＳｉＮ膜５を１μｍ成膜した。そして
最後に、Ｎ 2プラズマアニールをＮ2：５００ｓｃｃｍ、
圧力：５０ｍＴｏｒｒ、ＩＣＰソースパワー：３０００
Ｗの条件で３０秒間行った。
【００１８】
【発明の効果】本発明に係る半導体装置の製造方法は、
以下に述べる効果を奏する。第１の効果は、ＳｉＮ膜形
成時にＦを含む層間絶縁膜でのＨＦ形成を無くすことが
できることである。その理由は、Ｈを含まないガスを用
いてＳｉＮ膜を成膜するため、成膜中にＦを含む層間絶
縁膜がＨラジカル等に晒されることがなく、Ｆとの反応
を抑制できるためである。
以下に述べる効果を奏する。第１の効果は、ＳｉＮ膜形
成時にＦを含む層間絶縁膜でのＨＦ形成を無くすことが
できることである。その理由は、Ｈを含まないガスを用
いてＳｉＮ膜を成膜するため、成膜中にＦを含む層間絶
縁膜がＨラジカル等に晒されることがなく、Ｆとの反応
を抑制できるためである。
【００１９】第２の効果は、ＳｉＮ成膜時におけるＦを
含む層間絶縁膜からのＦの脱離を抑制できることであ
る。その理由は、一般にＦを含む層間絶縁膜は高温で熱
するとＦの脱離が起こりやすいが、本発明ではＳｉＮ膜
を高密度プラズマＣＶＤ法で成膜しているので、低温成
膜が可能であり、その結果ＳｉＮ成膜時のＦの脱離を抑
制できるためである。
含む層間絶縁膜からのＦの脱離を抑制できることであ
る。その理由は、一般にＦを含む層間絶縁膜は高温で熱
するとＦの脱離が起こりやすいが、本発明ではＳｉＮ膜
を高密度プラズマＣＶＤ法で成膜しているので、低温成
膜が可能であり、その結果ＳｉＮ成膜時のＦの脱離を抑
制できるためである。
【００２０】第３の効果は、層間絶縁膜膜質の長期安定
性の向上を図れることである。その理由は、Ｆを含む層
間絶縁膜をＳｉＯ2膜よりもＨ2やＨ2Ｏの拡散に対して
耐性の高いＳｉＮ膜で挟み込む構造を採っているので、
多層の層間絶縁膜形成後に大気中のＨ2やＨ2ＯとＦとが
反応することを抑制できるためである。
性の向上を図れることである。その理由は、Ｆを含む層
間絶縁膜をＳｉＯ2膜よりもＨ2やＨ2Ｏの拡散に対して
耐性の高いＳｉＮ膜で挟み込む構造を採っているので、
多層の層間絶縁膜形成後に大気中のＨ2やＨ2ＯとＦとが
反応することを抑制できるためである。
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第２の実施例の説明図である。
【図３】本発明の第３の実施例の説明図である。
【図４】従来例の説明図である。
１ 下地層間絶縁膜 ２ Ａｌ配線 ３ ＳｉＯ2 ４ Ｆを含む層間絶縁膜層 ５ ＳｉＮ ６ ＳｉＯＦ ７ 溝 ８ Ｃｕ配線 ９ 下部電極 １０ 強誘電体 １１ 上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小柳 賢一 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平５−29301（ＪＰ，Ａ) 特開 平８−227888（ＪＰ，Ａ) 特開 昭57−152132（ＪＰ，Ａ) 特開 平９−17860（ＪＰ，Ａ) 特開 平９−237783（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318
Claims (6)
- 【請求項１】 ２層以上の多層層間絶縁膜の形成方法で
あって、Ｆを含む層間絶縁膜を成膜する工程と、その下
地及び上地の一方又は両方に、Ｈを含まない無機のＳｉ
系ガスとＮ2を用いた高密度プラズマＣＶＤによりＳｉ
Ｎ膜を成膜する工程とを有し、かつ前記各工程を同一成
膜室内で行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 ２層以上の多層層間絶縁膜の形成方法で
あって、Ｆを含む層間絶縁膜を成膜する工程と、その下
地及び上地の一方又は両方に、Ｈを含まない無機のＳｉ
系ガスとＮ2とＯ2、Ｈを含まない無機のＳｉ系ガスとＮ
Ｏ、又は、Ｈを含まない無機のＳｉ系ガスとＮ2Ｏを用
いた高密度プラズマＣＶＤによりＳｉＯＮ膜を形成する
工程とを有し、かつ前記各工程を同一成膜室内で行うこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 Ｈを含まない無機のＳｉ系ガスとＮ2を
用いた高密度プラズマＣＶＤによりＳｉＮ膜を形成する
工程と、ＳｉＮ膜をＨを含まない雰囲気中で熱処理する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項４】 Ｈを含まない無機のＳｉ系ガスが、Ｓｉ
xＦy又はＳｉxＣｌy（式中ｘ及びｙはそれぞれ1以上の
整数を示す）で表わされるガスであることを特徴とする
請求項１〜３のいずれか１項に記載の半導体装置の製造
方法。 - 【請求項５】 ＳｉxＦyで表わされるガスがＳｉＦ4で
ある請求項４に記載の半導体装置の製造方法。 - 【請求項６】 ＳｉxＣｌyで表わされるガスがＳｉＣｌ
4である請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24523598A JP3148183B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24523598A JP3148183B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077406A JP2000077406A (ja) | 2000-03-14 |
| JP3148183B2 true JP3148183B2 (ja) | 2001-03-19 |
Family
ID=17130676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24523598A Expired - Fee Related JP3148183B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148183B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150107655A (ko) | 2014-03-13 | 2015-09-23 | 도쿄엘렉트론가부시키가이샤 | 반도체 디바이스, 그 제조 방법, 및 그 제조 장치 |
| KR20170069991A (ko) | 2013-06-28 | 2017-06-21 | 도쿄엘렉트론가부시키가이샤 | 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4260764B2 (ja) * | 1999-03-09 | 2009-04-30 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| EP1146555B1 (en) | 1999-03-09 | 2007-12-12 | Tokyo Electron Limited | Production method for a semiconductor device |
| EP1191582A4 (en) | 1999-03-09 | 2004-09-22 | Tokyo Electron Ltd | PRODUCTION METHOD FOR A SEMICONDUCTOR ARRANGEMENT |
| US6372291B1 (en) * | 1999-12-23 | 2002-04-16 | Applied Materials, Inc. | In situ deposition and integration of silicon nitride in a high density plasma reactor |
| JP2001320026A (ja) * | 2000-05-12 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2002329720A (ja) * | 2001-04-27 | 2002-11-15 | Samco International Inc | デバイス用保護膜及びその作製方法 |
| JP2004273920A (ja) * | 2003-03-11 | 2004-09-30 | Toshiba Corp | 半導体装置 |
| JP4838026B2 (ja) * | 2006-03-27 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JPWO2010038885A1 (ja) * | 2008-09-30 | 2012-03-01 | 東京エレクトロン株式会社 | 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| US20110189862A1 (en) * | 2008-09-30 | 2011-08-04 | Tokyo Electron Limited | Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| JPWO2010038887A1 (ja) * | 2008-09-30 | 2012-03-01 | 東京エレクトロン株式会社 | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| JP2011077323A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法 |
| US9385318B1 (en) * | 2015-07-28 | 2016-07-05 | Lam Research Corporation | Method to integrate a halide-containing ALD film on sensitive materials |
-
1998
- 1998-08-31 JP JP24523598A patent/JP3148183B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170069991A (ko) | 2013-06-28 | 2017-06-21 | 도쿄엘렉트론가부시키가이샤 | 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치 |
| KR20150107655A (ko) | 2014-03-13 | 2015-09-23 | 도쿄엘렉트론가부시키가이샤 | 반도체 디바이스, 그 제조 방법, 및 그 제조 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000077406A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| JP3148183B2 (ja) | 半導体装置の製造方法 | |
| US5399529A (en) | Process for producing semiconductor devices | |
| US6040248A (en) | Chemistry for etching organic low-k materials | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
| JP2973905B2 (ja) | 半導体装置の製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US6019906A (en) | Hard masking method for forming patterned oxygen containing plasma etchable layer | |
| KR100339677B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US5744378A (en) | Method for fabricating a semiconductor device having multilevel interconnections | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| JP2005527098A (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JP2705513B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6593650B2 (en) | Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials | |
| JP3015738B2 (ja) | 半導体装置の製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| KR0149468B1 (ko) | 반도체 장치의 제조방법 | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JP3104688B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |