[go: up one dir, main page]

JP3140869B2 - Printed wiring board design support system - Google Patents

Printed wiring board design support system

Info

Publication number
JP3140869B2
JP3140869B2 JP04324018A JP32401892A JP3140869B2 JP 3140869 B2 JP3140869 B2 JP 3140869B2 JP 04324018 A JP04324018 A JP 04324018A JP 32401892 A JP32401892 A JP 32401892A JP 3140869 B2 JP3140869 B2 JP 3140869B2
Authority
JP
Japan
Prior art keywords
information
data
positive
negative
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04324018A
Other languages
Japanese (ja)
Other versions
JPH06176104A (en
Inventor
文隆 上野
秀一 有馬
登志美 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04324018A priority Critical patent/JP3140869B2/en
Publication of JPH06176104A publication Critical patent/JPH06176104A/en
Application granted granted Critical
Publication of JP3140869B2 publication Critical patent/JP3140869B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はプリント配線板設計支援
システムに係り、さらに詳しくは、全面的な導体層内に
電気的に隔絶された他の導体パターンを形成するプリン
ト配線板の設計に好適するプリント配線板設計支援シス
テムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board design support system, and more particularly, to a printed wiring board design for forming another electrically isolated conductor pattern in a whole conductor layer. The present invention relates to a printed wiring board design support system.

【0002】[0002]

【従来の技術】プリント配線板の製造工程で使用するフ
ィルム(導体マスクパターン)を設計する場合、ネガと
呼称される導体を残す陰画情報を出力する手段と、ポジ
と呼称される導体を残す情報を出力する手段とがあり、
一配線層(一導電層)のほとんどの導体を残す場合、使
用するマスクパターンを作成するための作画情報抽出に
は、ポジ情報よりもデータ量が少なく、かつ精度もよい
ネガ情報が用いられる。図6はこのようなネガ情報を例
示したもので、1は電源層を成す導体層、2はピンやビ
アを導体層1に接続するサーマルランド、3はスルホー
ル接続を導体層1から電気的に絶縁する第1のクリアラ
ンス部である。一方、一配線層において導体数(配線
数)を少なくし、部品実装や配線の高密度化を実現する
場合、使用するマスクパターンを作成するための作画情
報抽出には、通常ポジ情報として出力する層に入れるべ
き情報の一部を、ネガ情報として出力する一配線層(一
導電層)に入れたい場合がしばしば生じている。このよ
うな要求に対して、図3に平面的に示すごとく、所要の
ネガ情報に、ポジ情報を重ね得るように所要のクリアラ
ンス部4(第2のクリアランス部)を作成するととも
に、このクリアランス部4に配置・導入するための、た
とえば図4に平面的に示すごとき配線(導体)パターン
5のポジ情報を作成しておき、これらネガ情報およびポ
ジ情報を別々に出力し、所要のマスクパターンを作画
後、ネガマスクパターンについては、図7に平面的に示
すごとくポジマスクパターンに反転し、これら2個のポ
ジマスクパターンを合成して、図8に平面的に示すよう
な1個のポジマスクパターンとしている。
2. Description of the Related Art When designing a film (conductor mask pattern) used in a manufacturing process of a printed wiring board, means for outputting negative image information for leaving a conductor called a negative and information for leaving a conductor called a positive There is a means to output
When most of the conductors of one wiring layer (one conductive layer) are left, negative information having a smaller data amount and higher accuracy than positive information is used for extracting drawing information for creating a mask pattern to be used. FIG. 6 exemplifies such negative information, wherein 1 is a conductor layer forming a power supply layer, 2 is a thermal land connecting pins and vias to the conductor layer 1, and 3 is a through hole connection electrically from the conductor layer 1. This is a first clearance portion to be insulated. On the other hand, when the number of conductors (the number of wirings) is reduced in one wiring layer to realize component mounting and high-density wiring, image information for creating a mask pattern to be used is normally output as positive information for extraction of drawing information. It is often the case that a part of the information to be put in a layer is desired to be put in one wiring layer (one conductive layer) that outputs as negative information. In response to such a request, as shown in a plan view in FIG. 3, a required clearance unit 4 (second clearance unit) is created so that the required negative information can be superimposed on the required negative information. For example, positive information of a wiring (conductor) pattern 5 as shown in a plan view in FIG. 4 to be placed and introduced in 4 is prepared, and these negative information and positive information are separately output, and a required mask pattern is formed. After the drawing, the negative mask pattern is inverted to a positive mask pattern as shown in a plan view in FIG. 7, these two positive mask patterns are combined, and one positive mask as shown in a plan view in FIG. It is a pattern.

【0003】一方、近時、プリント配線板においては、
配線の高密度化や高多層化が進み、回路パタ―ン設計の
煩雑化を解消(回避)するため、いわゆるCAD(Computer
Aided Design:コンピュータによる設計支援)と呼称さ
れる画面表示設計の自動化が広く実用されている。
On the other hand, recently, in a printed wiring board,
In order to eliminate (avoid) the complexity of circuit pattern design as wiring densification and multi-layering progress, so-called CAD (Computer)
Automation of screen display design called Aided Design (design support by computer) is widely used.

【0004】[0004]

【発明が解決しようとする課題】ところで、前記コンピ
ュータによる設計支援システムで、たとえばプリント配
線板の製造工程で使用するフィルム(導体パターンマス
ク)を作成する場合、次のような手段が採られている。
第1の手段は図9(a) にフローチャートで示すごとく、
たとえば前記図3に図示するようなネガ情報(ネガの導
体パターン設計データ)、および前記図4に図示するよ
うなポジ情報(ポジの導体パターン設計データ)をそれ
ぞれ作成し、予めデータベース保持手段6に入力してお
き、これらネガ情報およびポジ情報を、別々に検証手段
で検証するとともに、別々に出力する方法である。しか
し、この第1の手段の場合は、前記のごとく、ネガ情報
およびポジ情報相互のデザインルールチェック (DRC)を
一連の操作過程で行い得ないので、設計上のミス発見が
遅れる。換言すると、設計するプリント配線板の電気特
性や製造プロセスから定められた幾何学的設計規則に基
づいて、デザインルールチェックを計算機により検証
(DRC)することができないため、設計上のミス発見がで
きず、したがって不良製品を作成する恐れがある。
When a film (conductor pattern mask) used in a manufacturing process of a printed wiring board is produced by the computer aided design system, for example, the following means are employed. .
The first means is as shown in the flowchart of FIG.
For example, negative information (negative conductor pattern design data) as shown in FIG. 3 and positive information (positive conductor pattern design data) as shown in FIG. In this method, the negative information and the positive information are separately verified by a verification unit and separately output. However, in the case of the first means, as described above, since the design rule check (DRC) between the negative information and the positive information cannot be performed in a series of operation processes, the discovery of a design error is delayed. In other words, a computer verifies the design rule check based on the electrical characteristics of the printed wiring board to be designed and the geometric design rules determined from the manufacturing process.
(DRC), it is not possible to find design mistakes and therefore create defective products.

【0005】第2の手段は図9(b) にフローチャートに
示すごとく、一配線層(一導電層)の情報を分けずに、
全てをポジ情報としてデータベース保持手段6で編集さ
れ、検証手段により検証して出力する方法である。しか
し、この第2の手段の場合は、前記ネガ情報およびポジ
情報は、ポジ情報として纏められてデザインルールチェ
ック(DRC)が行なわれるが、ネガ情報およびポジ情報を
分けて出力し得ないという問題がある。すなわち、出力
するデータ量が多くなるので(区分けできないため)、
情報出力に要する時間や作画に要する時間が増加するば
かりでなく、メモリー容量の点から、データの保存・蓄
積容量に限度があるため、作画の自動化という CADの機
能を十分に発揮することができない。
As shown in the flowchart of FIG. 9B, the second means is to divide the information of one wiring layer (one conductive layer) without dividing it.
This is a method in which everything is edited as positive information by the database holding unit 6, and is verified and output by the verification unit. However, in the case of the second means, the negative information and the positive information are combined as positive information and a design rule check (DRC) is performed, but the negative information and the positive information cannot be output separately. There is. In other words, since the amount of data to be output is large (because it cannot be classified),
Not only does the time required to output information and the time required for drawing increase, but also because the storage and storage capacity of data is limited in terms of memory capacity, CAD functions such as drawing automation cannot be fully demonstrated. .

【0006】本発明は、上記事情に対処してなされたも
ので、一配線層のネガ情報およびポジ情報相互のチェッ
クを行ない得るばかりでなく、前記ネガ情報およびポジ
情報を分けて出力でき、信頼性の高い作画を容易に達成
し得るプリント配線板設計支援システムの提供を目的と
する。
The present invention has been made in view of the above circumstances, and not only can mutually check the negative information and the positive information of one wiring layer, but also can output the negative information and the positive information separately, and can obtain reliable information. It is an object of the present invention to provide a printed wiring board design support system capable of easily achieving high-quality drawing.

【0007】[0007]

【課題を解決するための手段】本発明に係るプリント配
線板設計支援システムは、検証データ、各配線層のネガ
およびポジの導体パターン設計データを入力・保持する
データベース保持手段と、前記データベース保持手段が
保持するネガの導体パターン設計データおよび同一配線
層の一部をポジの導体パターン設計データとして選択的
に出力するデータ出力手段と、前記データベース保持手
段が保持するネガの導体パターン設計データおよび同一
配線層のポジの導体パターン設計データの全てをポジも
しくはネガのいずれか一方に置き換えて合成するデータ
合成手段と、前記データ合成手段で合成した設計データ
を検証データに基づいてチェック・検証する合成データ
の検証手段とを具備して成ることを特徴とする。
A printed wiring board design support system according to the present invention comprises a database holding means for inputting and holding verification data, negative and positive conductor pattern design data for each wiring layer, and the database holding means. Data output means for selectively outputting negative conductor pattern design data and part of the same wiring layer held by the database as positive conductor pattern design data; and negative conductor pattern design data and the same wiring held by the database holding means. A data synthesizing means for synthesizing the layer by replacing all of the positive conductor pattern design data with either positive or negative, and a synthetic data for checking and verifying the design data synthesized by the data synthesizing means based on the verification data. Verification means.

【0008】すなわち、本発明は、プリント配線板設計
支援システムにおいて、絶縁層を成す絶縁性素板や導体
パターンに関する設計情報、および設計するプリント配
線板の電気特性や製造プロセスから定められた幾何学的
設計規則に基づく計算機によるチェック・検証が可能な
検証データを予め入力・保存しておき、一配線層(一導
電層)のネガ情報およびポジ情報相互の DRCによるチェ
ックを行い得るとともに、前記のネガ情報およびポジ情
報を各別に出力する構成としたものである。
[0008] That is, the present invention provides a printed wiring board design support system, in which design information relating to an insulating base plate and a conductive pattern forming an insulating layer, and electrical characteristics and a manufacturing process of the printed wiring board to be designed are determined. Verification data that can be checked and verified by a computer based on the statistical design rule is input and stored in advance, and the negative information and positive information of one wiring layer (one conductive layer) can be checked by DRC. In this configuration, negative information and positive information are separately output.

【0009】[0009]

【作用】本発明に係るプリント配線板設計支援システム
によれば、データベースは検証データ、各配線層のネガ
およびポジの導体パターン設計データを入力・保持し、
かつ前記配線層のネガおよびポジの導体パターン設計デ
ータが選択的に分割して出力される。一方、前記データ
ベースが保持する同一配線層のネガおよびポジ導体パタ
ーン設計データをネガもしくはポジのいずれか一方に置
き換えて所要の設計データが合成されて、検証データに
よりチェック・検証され作画の精度や信頼性が評価され
る。つまり、通常の導体パターンデータとして入力する
データを、ネガの導体パターンデータとして入力する導
電層に取り込むことで、高密度実装・高密度配線のプリ
ント配線板設計を実現することができるとともに、同一
配線層のネガおよびポジの導体パターン設計データが選
択的に分割して出力し得るばかりでなく、同一層に存在
するネガとポジという異なった情報形態を持つ導体パタ
ーン設計データ相互間で、あたかも同種の情報のように
検証を行い得ることで、信頼性が高く、短時間で作画を
行い得るパターン(マスクパターン)の作画情報を出力
できる。
According to the printed wiring board design support system of the present invention, the database inputs and holds verification data, negative and positive conductor pattern design data for each wiring layer,
In addition, the negative and positive conductor pattern design data of the wiring layer are selectively divided and output. On the other hand, the necessary design data is synthesized by replacing the negative and positive conductor pattern design data of the same wiring layer held by the database with either negative or positive, and checked and verified by the verification data, and the accuracy and reliability of the drawing are confirmed. Sex is evaluated. In other words, by taking data input as normal conductor pattern data into the conductive layer input as negative conductor pattern data, it is possible to realize a printed wiring board design of high-density mounting and high-density wiring, Not only can the layer negative and positive conductor pattern design data be selectively divided and output, but also the same type of negative and positive conductor pattern design data that exist in the same layer and have different information forms. By performing verification like information, it is possible to output image formation information of a pattern (mask pattern) which is highly reliable and can be formed in a short time.

【0010】[0010]

【実施例】以下図1〜図5を参照して本発明の実施例を
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【0011】図1は本発明に係るプリント配線板設計支
援システムの要部構成例を示すブロック図で、7は検証
データ,各配線層のネガおよびポジの導体パターン設計
データを入力・保持するデータベース保持手段、8は前
記データベース保持手段7が保持するネガの導体パター
ン設計データおよび同一配線層の一部をポジの導体パタ
ーン設計データとして選択的に出力するデータ出力手
段、9は前記データベース保持手段7が保持する同一配
線層のネガの導体パターン設計データおよびポジの導体
パターン設計データの全てをネガもしくはポジのいずれ
か一方に置き換えて合成するデータ合成手段、10は前記
データ合成手段9で合成した設計データを検証データに
基づいてチェック・検証する合成データの検証手段であ
る。
FIG. 1 is a block diagram showing a configuration example of a main part of a printed wiring board design support system according to the present invention. Reference numeral 7 denotes a database for inputting and holding verification data, negative and positive conductor pattern design data of each wiring layer. The holding means 8 is a data output means for selectively outputting the negative conductor pattern design data and a part of the same wiring layer held by the database holding means 7 as positive conductor pattern design data, and 9 is the database holding means 7 A data synthesizing means for synthesizing the negative conductor pattern design data and the positive conductor pattern design data of the same wiring layer held by the data synthesizing means by replacing either the negative or positive conductor pattern design data with one of the negative and positive ones; This is a means for verifying composite data that checks and verifies data based on verification data.

【0012】この実施例は、図2に平面的に示す構成の
導体パターン(電源層)を有するマスクパターンを作画
する場合である。図2において、1は電源層を成す導体
層、5は前記導体層1の領域内の所定位置に配置・形設
された配線パターン、2は接続用のピンやビアを電源層
を成す導体層1に接続するためのサーマルランド、3は
スルーホール接続部と電源層を成す導体層1とを電気的
に絶縁する機能を成す第1のクリアランス、4は前記配
線パターン5と電源層を成す導体層1とを電気的に絶縁
する機能を成す第2のクリアランスである。
In this embodiment, a mask pattern having a conductor pattern (power supply layer) having a configuration shown in plan view in FIG. 2 is formed. In FIG. 2, 1 is a conductor layer forming a power supply layer, 5 is a wiring pattern disposed and formed at a predetermined position in the region of the conductor layer 1, and 2 is a conductor layer forming connection pins and vias in the power supply layer. Reference numeral 1 denotes a thermal land for connecting to the conductor pattern, 3 denotes a first clearance which functions to electrically insulate the through-hole connection portion and the conductor layer 1 forming the power supply layer, and 4 denotes a conductor forming the power supply layer with the wiring pattern 5. This is a second clearance having a function of electrically insulating the layer 1 from the layer 1.

【0013】本発明に係るプリント配線板設計支援シス
テムにおいて、前記マスクパターンを CADにより作画す
る場合、先ず、前記データベース保持手段7が保持する
同一配線層が有するネガ情報およびポジ情報の全てをネ
ガもしくはポジのいずれか一方に置き換えて、それら所
要のネガ情報およびポジ情報を情報合成手段9により合
成し、図2に平面的に示すようなネガ−ポジ合成情報を
作成する。
In the printed wiring board design support system according to the present invention, when the mask pattern is created by CAD, first, all of the negative information and the positive information of the same wiring layer held by the database holding means 7 are negative or positive. The necessary negative information and positive information are replaced by either one of the positive and negative information and the positive information are synthesized by the information synthesizing means 9 to create negative-positive synthetic information as shown two-dimensionally in FIG.

【0014】次に、前記合成した作画について、合成デ
ータの検証手段10によって、予めデータベース保持手段
7に入力されている検証データ、換言するとプリント配
線板の絶縁層を成す絶縁性素板や導体パターンに関する
設計情報、および設計するプリント配線板の電気特性や
製造プロセスから定められた幾何学的設計規則に基づ
き、計算機によってデザインルールチェック・検証が行
われる。図5はこの合成データのデザインルールチェッ
ク・検証に用いる検証データの態様を模式的に示したも
ので、パッド11a −エリア11b ,ピン11c −エリア11b
,ライン11d −エリア11b ,エリア11b −エリア11e
の各ギャップについてのデザインルールチェック・検証
を行うことによって、いわゆる作画過程で、所要のネガ
設計情報−ポジ設計情報合成ないし組み合わせが行われ
ているか否かを確認し得るので、マスクパターンないし
プリント配線板の不良品発生回避や、マスクパターンな
いしプリント配線板の歩留まり向上などを図り得ること
になる。
Next, with respect to the synthesized image, verification data previously input to the database holding means 7 by the verification means 10 for synthesized data, in other words, an insulating base plate or a conductor pattern forming an insulating layer of the printed wiring board. The computer checks and verifies the design rules based on the design information related to the design, the electrical characteristics of the printed wiring board to be designed, and the geometrical design rules determined from the manufacturing process. FIG. 5 schematically shows the form of the verification data used for design rule check / verification of the synthesized data. Pad 11a-area 11b, pin 11c-area 11b
, Line 11d-area 11b, area 11b-area 11e
By checking and verifying the design rules for each of the gaps, it is possible to confirm whether required negative design information-positive design information has been synthesized or combined in a so-called drawing process. It is possible to avoid the occurrence of defective products of the board and to improve the yield of the mask pattern or the printed wiring board.

【0015】前記の合成検証によって間違いないことの
確認ができたなら、データベース保持手段7に入力され
ている電源層を成す導体層1に係るネガの導体パターン
データ中から、図3に平面的に図示されたネガ情報を出
力する一方、同じくデータベース保持手段7に入力され
ている同一配線パターン層に係るポジの導体パターンデ
ータ中から、一部のポジの導体パターンデータとして、
図4に平面的に図示されたポジ情報を出力し、これら出
力したネガ情報およびポジ情報が設計に要する情報であ
るか否かを予め確認する。
If it is confirmed that there is no mistake in the synthesis verification, the negative conductor pattern data of the conductor layer 1 constituting the power supply layer inputted to the database holding means 7 is shown in FIG. While outputting the illustrated negative information, from the positive conductor pattern data relating to the same wiring pattern layer, which is also input to the database holding means 7, as part of the positive conductor pattern data,
The positive information shown two-dimensionally in FIG. 4 is output, and it is confirmed in advance whether the output negative information and positive information are information required for design.

【0016】[0016]

【発明の効果】上記説明したように、本発明に係るプリ
ント配線板設計支援システムによれば、プリント配線板
の設計段階で、同一配線層を成すネガ設計情報およびポ
ジ設計情報の一部を選択的に出力して部分的な確認など
成し得るとともに、一方では、同一配線層における全て
の設計情報を、ネガもしくはポジのいずれか一方に置き
換えて、信頼性の高い合成パターン層を容易、かつ確実
に設定し得る。すなわち、ネガ設計情報およびポジ設計
情報の選択的な分割や、同一配線層についてネガ/ポジ
情報として合成の可能化、さらに前記合成情報のチエッ
ク・検証の可能化により、短時間で致命的なミスも解消
された所要の配線パターンの作図を成し得る。そして、
前記設計情報の分割・選択性は、データベースとしての
データ量が少なくともよいことを意味し、これにより設
計情報の出力に要する時間の短縮や、記録媒体に入力・
保持する設計情報などの削減を可能にするので、プリン
ト配線板設計支援システム自体の簡略化をももたらすこ
とになる。
As described above, according to the printed wiring board design support system according to the present invention, at the stage of designing the printed wiring board, a part of the negative design information and the positive design information which form the same wiring layer is selected. In addition to this, it is possible to perform partial confirmation by outputting the information on the other hand, and on the other hand, replace all the design information in the same wiring layer with either negative or positive to easily form a highly reliable composite pattern layer, and Can be set reliably. That is, a selective division of negative design information and positive design information, the possibility of synthesizing the same wiring layer as negative / positive information, and the possibility of checking and verifying the synthesized information enable a fatal error in a short time. Thus, a required wiring pattern can be drawn, which has been solved. And
The division / selectivity of the design information means that the data amount as a database is at least good, thereby shortening the time required for outputting the design information, and inputting / writing to a recording medium.
Since the number of design information to be held can be reduced, the printed wiring board design support system itself can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るプリント配線板設計支援システム
の概略構成を示すブロック図。
FIG. 1 is a block diagram showing a schematic configuration of a printed wiring board design support system according to the present invention.

【図2】ネガ設計情報およびポジ設計情報の一部で合成
したパターン例を示す平面図。
FIG. 2 is a plan view showing an example of a pattern synthesized with a part of negative design information and positive design information.

【図3】図2に図示するパターン例の合成に用いたネガ
情報例を示す平面図。
FIG. 3 is a plan view showing an example of negative information used for synthesizing the pattern example shown in FIG. 2;

【図4】図2に図示するパターン例の合成に用いたポジ
ネガ情報例を示す平面図。
FIG. 4 is a plan view showing an example of positive / negative information used for synthesizing the pattern example shown in FIG. 2;

【図5】本発明に係るプリント配線板設計支援システム
においてネガ設計情報およびポジ設計情報の一部で合成
した合成情報のチェック・検証に用いる検証データ例を
示す平面図。
FIG. 5 is a plan view showing an example of verification data used for checking and verifying synthetic information synthesized with a part of the negative design information and the positive design information in the printed wiring board design support system according to the present invention.

【図6】ネガ設計情報例を示す平面図。FIG. 6 is a plan view showing an example of negative design information.

【図7】従来のネガ設計情報およびポジ設計情報で合成
した合成情報のポジ設計情報を反転させたパターン例を
示す平面図。
FIG. 7 is a plan view showing an example of a pattern obtained by inverting the positive design information of the synthetic information synthesized with the conventional negative design information and positive design information.

【図8】従来のポジマスクパターン例を示す平面図。FIG. 8 is a plan view showing an example of a conventional positive mask pattern.

【図9】従来のプリント配線板設計支援システムにおい
てポジマスクパターンの作画例を示すもので、(a) は所
要のネガ設計情報およびポジ設計情報を別々に検証・出
力する場合のフローチャート、(b) は所要の設計情報を
全てポジ設計情報として検証・出力する場合のフローチ
ャート。
FIG. 9 shows an example of drawing a positive mask pattern in a conventional printed wiring board design support system. FIG. 9 (a) is a flowchart for separately verifying and outputting required negative design information and positive design information. ) Is a flowchart in the case where all required design information is verified and output as positive design information.

【符号の説明】[Explanation of symbols]

1…導体層(電源層) 2…サーマルランド 3…
第1のクリアランス(スルホール接続部) 4…第2
のクリアランス 5…配線パターン 6,7…デー
タベース保持手段 8…データ出力手段 9…出力
データの合成手段 10…合成データの検証手段
1 ... conductor layer (power supply layer) 2 ... thermal land 3 ...
1st clearance (through hole connection) 4 ... 2nd
5: Wiring pattern 6, 7: Database holding means 8: Data output means 9: Output data synthesizing means 10: Synthetic data verification means

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−144768(JP,A) 特開 平5−289303(JP,A) 特開 平2−109172(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 666 G06F 17/50 658 G06F 17/50 628 JICSTファイル(JOIS)────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-144768 (JP, A) JP-A-5-289303 (JP, A) JP-A-2-109172 (JP, A) (58) Field (Int.Cl. 7 , DB name) G06F 17/50 666 G06F 17/50 658 G06F 17/50 628 JICST file (JOIS)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 検証データ、各配線層のネガおよびポジ
の導体パターン設計データを入力・保持するデータベー
ス保持手段と、 前記データベース保持手段が保持するネガの導体パター
ン設計データおよび同一配線層の一部をポジの導体パタ
ーン設計データとして選択的に出力するデータ出力手段
と、 前記データベース保持手段が保持する同一配線層のネガ
の導体パターン設計データおよびポジの導体パターン設
計データの全てをポジもしくはネガのいずれか一方に置
き換えて合成するデータ合成手段と、 前記データ合成手段で合成した設計データを検証データ
に基づいてチェック・検証する合成データの検証手段と
を具備して成ることを特徴とするプリント配線板設計支
援システム。
1. A database holding means for inputting and holding verification data, negative and positive conductor pattern design data of each wiring layer, and negative conductor pattern design data and a part of the same wiring layer held by the database holding means. Data output means for selectively outputting the positive conductor pattern design data as positive conductor pattern design data; and all of the negative conductor pattern design data and the positive conductor pattern design data of the same wiring layer held by the database holding means as either positive or negative. A printed circuit board comprising: data synthesizing means for replacing and synthesizing the design data; and verification means for synthetic data for checking and verifying the design data synthesized by the data synthesizing means based on the verification data. Design support system.
JP04324018A 1992-12-03 1992-12-03 Printed wiring board design support system Expired - Lifetime JP3140869B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04324018A JP3140869B2 (en) 1992-12-03 1992-12-03 Printed wiring board design support system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04324018A JP3140869B2 (en) 1992-12-03 1992-12-03 Printed wiring board design support system

Publications (2)

Publication Number Publication Date
JPH06176104A JPH06176104A (en) 1994-06-24
JP3140869B2 true JP3140869B2 (en) 2001-03-05

Family

ID=18161227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04324018A Expired - Lifetime JP3140869B2 (en) 1992-12-03 1992-12-03 Printed wiring board design support system

Country Status (1)

Country Link
JP (1) JP3140869B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8703055B2 (en) 2005-07-21 2014-04-22 Kabushiki Kaisha Toshiba Automatic analysis apparatus and dispensing method for the same
US10309979B2 (en) 2003-03-19 2019-06-04 Hitachi High-Technologies Corporation Sample dispensing apparatus and automatic analyzer including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10309979B2 (en) 2003-03-19 2019-06-04 Hitachi High-Technologies Corporation Sample dispensing apparatus and automatic analyzer including the same
US8703055B2 (en) 2005-07-21 2014-04-22 Kabushiki Kaisha Toshiba Automatic analysis apparatus and dispensing method for the same

Also Published As

Publication number Publication date
JPH06176104A (en) 1994-06-24

Similar Documents

Publication Publication Date Title
US7032205B2 (en) Layout and wiring system and recording medium recording the wiring method
US7805689B2 (en) Circuit board information acquisition and conversion method, program, and device for the same
US8181125B2 (en) System and method for providing compliant mapping between chip bond locations and package bond locations for an integrated circuit
JPH0883295A (en) Method and apparatus for computer-aided design
JP3140869B2 (en) Printed wiring board design support system
US20090243121A1 (en) Semiconductor integrated circuit and layout method for the same
US20080224321A1 (en) Cell data for spare cell, method of designing a semiconductor integrated circuit, and semiconductor integrated circuit
JP2785684B2 (en) Wiring interval determination method
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
JP3139451B2 (en) Circuit diagram editor, circuit diagram creation method and recording medium
US11092885B2 (en) Manufacturing methods of semiconductor devices
JP3064925B2 (en) Layout method
JP2000207438A (en) Printed wiring board design supporting device
JP2653013B2 (en) Computer-based design system
JPH11251717A (en) Method for arranging components on printed circuit board
JP2933604B1 (en) Layout method of semiconductor integrated circuit
JP2001175697A (en) Printed wiring board designing device
JP3179894B2 (en) Wiring path automatic design equipment
JP4360258B2 (en) Electronic circuit design apparatus, electronic circuit design method and program thereof
JPH06216249A (en) Automatic layout design system for ic chip
JP2000101241A (en) Via for interlayer connection between signal patterns, printed board and method of interlayer connection between signal patterns
JP2005174014A (en) Component clearance check apparatus
JP2004311587A (en) Dummy wiring creation method and dummy wiring creation apparatus
JP2002299789A (en) Circuit substrate designing system and method for manufacturing the circuit substrate
JPH0589203A (en) Semiconductor device and wiring layout design method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001205

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

EXPY Cancellation because of completion of term