[go: up one dir, main page]

JP2002299789A - Circuit substrate designing system and method for manufacturing the circuit substrate - Google Patents

Circuit substrate designing system and method for manufacturing the circuit substrate

Info

Publication number
JP2002299789A
JP2002299789A JP2001098310A JP2001098310A JP2002299789A JP 2002299789 A JP2002299789 A JP 2002299789A JP 2001098310 A JP2001098310 A JP 2001098310A JP 2001098310 A JP2001098310 A JP 2001098310A JP 2002299789 A JP2002299789 A JP 2002299789A
Authority
JP
Japan
Prior art keywords
test
circuit board
layout pattern
pattern
test pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098310A
Other languages
Japanese (ja)
Inventor
Isamu Yamazaki
山崎  勇
Kenichi Takahashi
賢一 高橋
Masafumi Tamura
政文 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001098310A priority Critical patent/JP2002299789A/en
Publication of JP2002299789A publication Critical patent/JP2002299789A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a circuit substrate, in which manufacturing costs are reduced by improving a test pad, and to provide a layout method for parts in a circuit substrate designing process. SOLUTION: A pattern design part 1 extracts a net list from a blueprint of an electronic circuit, and designs a wire of a circuit substrate and a layout pattern of a through hole, based on the net list. A test pad addition part 2 adds a test pad for sampling and applying electrical signal to the layout pattern to form an additional layout pattern. An inspecting press board design part 4 designs an upper press board, in which a test probe to be erected on the test pad and heat-dissipating parts are disposed; and a lower press board, in which a backup which is brought into contact with a rear face of the circuit substrate opposite to the test pad, heat-dissipating parts, and the like are disposed. A region comparison part 3 determines whether the layout pattern of the circuit substrate is overlapped on the layout pattern of the inspecting press board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板のレイア
ウトパターンと、この回路基板上に形成される電子回路
の検査を行う治具に用いる検査用プレスボードとのレイ
アウト設計を行う回路基板設計システム及びこの回路基
板設計システムを利用した回路基板製造方法に係わるも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board design system for designing a layout of a circuit board layout pattern and an inspection press board used for a jig for inspecting an electronic circuit formed on the circuit board. And a circuit board manufacturing method using the circuit board design system.

【0002】[0002]

【従来の技術】近年、パーソナルコンピュータやワーク
ステーション等が多用されるようになり、これらに用い
られるマイクロプロセッサやメモリ等の搭載されたCP
U(中央処理装置)ボード(またはマザーボードとも言
われる)等の回路基板が大量に製造されるようになって
きた。このとき、製造される被検査用プレスボードとし
ての回路基板の基本的な機能の動作を確認する機能検査
を行う必要がある。
2. Description of the Related Art In recent years, personal computers, workstations, and the like have been frequently used.
Circuit boards, such as U (Central Processing Unit) boards (also called motherboards), have been manufactured in large quantities. At this time, it is necessary to perform a function test for confirming the operation of the basic function of the circuit board as the press board to be manufactured.

【0003】また、回路基板は、通常の電子回路と異な
り、CPUがメモリやハードディスクに格納されたプロ
グラムにより動作するため、外部からキーボードを介し
て処理の指令を与えつつ、各処理項目毎にCPUを動作
させて、この項目毎に機能検査を行わなければならな
い。したがって、回路基板の機能検査において、各端子
からの信号の入出力だけでなく、回路基板のレイアウト
パターンに付加されたテストパッドにテストプローブを
接触させて、電子回路内の信号をサンプリングもしくは
信号を印加する必要がある(テストパッドにおいて信号
の入出力を行う)。
In addition, unlike a normal electronic circuit, a circuit board has a CPU that operates according to a program stored in a memory or a hard disk. Must be operated to perform a function test for each item. Therefore, in the function test of the circuit board, not only the input / output of the signal from each terminal but also the test probe is brought into contact with the test pad added to the layout pattern of the circuit board, thereby sampling the signal in the electronic circuit or sampling the signal. It is necessary to apply the signal (input and output of signals at the test pad).

【0004】このため、検査治具において、テストプロ
ーブをテストパッドに接触させるため、テストプローブ
を立てる検査用プレスボード(以下、上部プレスボー
ド)と、テストプローブを接触させた部分の圧力を吸収
させる、回路基板のテストパッドの反対側の領域にバッ
クアップ(均一の高さの円柱又は角柱の部材)を立てる
検査用プレスボード(以下、下部プレスボード)とによ
り、回路基板を挟み込んで(プレスして)、対応するテ
ストパッドにテストプローブを接触させる。
[0004] Therefore, in the inspection jig, in order to bring the test probe into contact with the test pad, an inspection press board (hereinafter referred to as an upper press board) on which the test probe is to be set up, and the pressure of the portion in contact with the test probe are absorbed. The circuit board is sandwiched (pressed) by an inspection press board (hereinafter referred to as a lower press board) for setting up a backup (a cylindrical or prismatic member having a uniform height) in a region opposite to the test pad of the circuit board. ), Bringing the test probe into contact with the corresponding test pad.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記上
部及び下部プレスボードは、全ての回路基板に対応して
いる訳ではなく、常に新しいパーソナルコンピュータ等
が製品化される毎に、この新たな回路基板に対応したも
のを作成する必要がある。このとき、回路基板におい
て、テストパッドの反対面に電子部品などが実装されて
いるとき、バックアップを適当な場所に設けられない
(適当な配置領域がない)という場合がある。
However, the upper and lower press boards do not always correspond to all circuit boards, and each time a new personal computer or the like is commercialized, a new circuit board is required. It is necessary to create the one corresponding to. At this time, when an electronic component or the like is mounted on the opposite side of the test pad on the circuit board, a backup may not be provided at an appropriate place (there is no appropriate arrangement area).

【0006】このとき、立てるテストプローブの数によ
っては、ある程度の領域にバックアップを分散すること
が可能であるが、一定以上の数となるとバックアップを
設けることができなくなる。従来の回路基板の製造で
は、回路基板がすでにできあがっているため、テストプ
ローブを立てる数を減少させるため、多くの上部及び下
部プレスボードを作成する必要がある。
At this time, depending on the number of test probes to be set up, backups can be distributed over a certain area, but if the number exceeds a certain value, backups cannot be provided. In the conventional circuit board manufacturing, since the circuit board is already completed, it is necessary to make many upper and lower press boards in order to reduce the number of test probes to be set up.

【0007】この結果、従来の回路基板の製造時には、
テストパッドが使用できれば検査が1回で済む場合で
も、テストパッドが使用できないために検査が複数回必
要となる場合がある。また、最悪の場合には、テストパ
ッドが使用できないために、検査が不可能となり、回路
基板の設計をし直す必要がある。以上のように、設計及
び製造工程の効率が低下し、製造コストが上昇するとい
う問題がある。本発明は、このような背景の下になされ
たもので、回路基板設計工程において、テストパッド及
び部品のレイアウト方法を改善して、製造コストが低く
なるようにした、回路基板の製造方法を提供することに
ある。
As a result, when manufacturing a conventional circuit board,
Even if only one test is required if the test pad can be used, a plurality of tests may be required because the test pad cannot be used. In the worst case, since the test pad cannot be used, the inspection becomes impossible, and it is necessary to redesign the circuit board. As described above, there is a problem that the efficiency of the design and the manufacturing process is reduced and the manufacturing cost is increased. The present invention has been made in view of such a background, and provides a method of manufacturing a circuit board in which a layout method of test pads and components is improved in a circuit board design process so as to reduce manufacturing costs. Is to do.

【0008】[0008]

【課題を解決するための手段】本発明の回路基板設計シ
ステムは、搭載される電子回路の各部の信号をサンプリ
ングもしくは各部に信号を印加するテストパッドを有す
る回路基板と、前記テストパッドに接触させるテストプ
ローブを有する検査用プレスボードとを設計する回路基
板設計システムにおいて、前記回路基板における部品配
置の位置のレイアウトパターンを生成するレイアウトパ
ターン設計部と、前記レイアウトパターンに、テスト用
の前記テストプローブを接触させるテストパッドを生成
するテストパッド付加部と、前記回路基板のテストパッ
ドに対応させて、このテストパッドに接触させるテスト
プローブの立てる位置を、前記検査用プレスボードにレ
イアウトする検査用プレスボード設計部と、前記回路基
板のレイアウトパターンと、前記検査用プレスボードの
テストプローブの位置との重なりを比較するパターン比
較部とを有することを特徴とする。本発明の回路基板設
計システムは、前記パターン比較部が、前記テストプロ
ーブの接触する面と反対側の面に、接触するテストプロ
ーブの圧力を吸収するバックアップを接触させる配置領
域の有無を判定することを特徴とする。本発明の回路基
板設計システムは、前記パターン比較部が、バックアッ
プを接触させる前記配置領域が無いことを検出した場
合、面積当たりに接触するテストプローブの数が予め設
定された制限数を超えるか否かの判定を行うことを特徴
とする。本発明の回路基板設計システムは、前記パター
ン比較部が、比較結果において、前記テストパッドの対
応する位置に、前記テストプローブを配置出来ないこと
を検出した場合、またはバックアップを接触させる前記
配置領域がなく、かつ面積当たりに接触するテストプロ
ーブの数が予め設定された制限数を超えることを検出し
た場合、プローブの配置出来ない部分及びバックアップ
の領域が持てない部分を使用不可領域として検出するこ
とを特徴とする。本発明の回路基板設計システムは、前
記パターン比較部が、前記使用不可領域に基づいて、前
記レイアウトパターン設計部が回路基板のレイアウトパ
ターン,及び検査用プレスボードのテストプローブの位
置の再配置を行うことを特徴とする。
SUMMARY OF THE INVENTION A circuit board design system according to the present invention contacts a circuit board having a test pad for sampling a signal of each part of an electronic circuit mounted or applying a signal to each part, and the test pad. In a circuit board design system for designing an inspection press board having a test probe, a layout pattern designing unit that generates a layout pattern of a component arrangement position on the circuit board, and the test probe for testing the layout pattern. A test pad adding section for generating a test pad to be contacted, and an inspection press board design for laying out, on the inspection press board, a position where a test probe to be brought into contact with the test pad is set up corresponding to the test pad on the circuit board. And a layout pattern of the circuit board. And having a over emissions, and a pattern comparison unit which overlaps comparing the position of the inspection pressboard of the test probe. In the circuit board design system of the present invention, the pattern comparison unit determines whether or not there is an arrangement area for contacting a backup absorbing the pressure of the contacting test probe on a surface opposite to the contacting surface of the test probe. It is characterized by. In the circuit board design system according to the present invention, when the pattern comparison unit detects that there is no arrangement area to be brought into contact with a backup, it is determined whether the number of test probes contacting per area exceeds a preset limit number. Is determined. In the circuit board design system of the present invention, when the pattern comparison unit detects that the test probe cannot be arranged at a position corresponding to the test pad in the comparison result, or the arrangement area for contacting a backup is When it is detected that the number of test probes contacting per area exceeds the preset limit, the area where the probe cannot be arranged and the area where there is no backup area are detected as unusable areas. Features. In the circuit board design system according to the present invention, the pattern comparison unit rearranges the layout pattern of the circuit board and the position of the test probe of the inspection press board based on the unusable area. It is characterized by the following.

【0009】本発明の回路基板の製造方法は、回路基板
における部品配置の位置のレイアウトパターンを生成す
るレイアウトパターン設計工程と、前記レイアウトパタ
ーンに、テスト用の前記テストプローブを接触させるテ
ストパッドを生成するテストパッド付加工程と、前記回
路基板のテストパッドに対応させて、このテストパッド
に接触させるテストプローブの立てる位置を、前記検査
用プレスボードにレイアウトする検査用プレスボード設
計工程と、前記回路基板のレイアウトパターンと、前記
検査用プレスボードのテストプローブの位置との重なり
を比較するパターン比較工程と、前記回路基板の基板表
面に前記レイアウトパターンに対応する配線層を形成す
る配線層形成工程と、前記レイアウトパターンに対応さ
せて、前記回路基板に電子部品及び出力端子を実装する
電子部品実装工程と、テストプローブを有する検査用プ
レスボードを重ね、基板表面のテストパッドにこのテス
トプローブを接触させて、機能テストを行う回路基板検
査工程とを有することを特徴とする。本発明の回路基板
の製造方法は、前記パターン比較部が、前記テストプロ
ーブの接触する面と反対側の面に、接触するテストプロ
ーブの圧力を吸収するバックアップを接触させる配置領
域の有無を判定することを特徴とする。本発明の回路基
板の製造方法は、前記パターン比較工程において、バッ
クアップを接触させる前記配置領域が無いことを検出し
た場合、面積当たりに接触するテストプローブの数が予
め設定された制限数を超えるか否かの判定が行われるこ
とを特徴とする。本発明の回路基板の製造方法は、前記
パターン比較工程において、比較結果として、前記テス
トパッドの対応する位置に、前記テストプローブを配置
出来ないことを検出した場合、またはバックアップを接
触させる前記配置領域がなく、かつ面積当たりに接触す
るテストプローブの数が予め設定された制限数を超える
ことを検出した場合に、プローブの配置出来ない部分及
びバックアップの領域の持てない部分が使用不可領域と
して検出されることを特徴とする。本発明の回路基板の
製造方法は、前記パターン比較工程において、前記使用
不可領域に基づいて、前記レイアウトパターン設計部が
回路基板のレイアウトパターン,及び検査用プレスボー
ドのテストプローブの位置の再配置が行われることを特
徴とする請求項6から請求項9のいずれかに記載の回路
基板の製造方法。
According to the method of manufacturing a circuit board of the present invention, there is provided a layout pattern designing step of generating a layout pattern at a component arrangement position on a circuit board, and a test pad for bringing the test probe for testing into contact with the layout pattern. A test pad adding step, a test press board designing step of laying out a test probe contacting the test pad with a test pad corresponding to the test pad of the circuit board, and laying out the test press board on the test press board; A pattern comparison step of comparing the overlap between the layout pattern and the position of the test probe of the inspection press board, and a wiring layer forming step of forming a wiring layer corresponding to the layout pattern on the substrate surface of the circuit board, The circuit board corresponding to the layout pattern; An electronic component mounting step of mounting electronic components and output terminals on the board, and a circuit board inspection step of stacking an inspection press board having a test probe and bringing the test probe into contact with a test pad on the board surface to perform a functional test. It is characterized by having. In the method for manufacturing a circuit board according to the present invention, the pattern comparison unit determines whether or not there is an arrangement area where a backup absorbing the pressure of the contacting test probe is brought into contact with a surface opposite to the contacting surface of the test probe. It is characterized by the following. In the method for manufacturing a circuit board according to the present invention, in the pattern comparing step, when it is detected that there is no arrangement area to be brought into contact with the backup, whether the number of test probes in contact per area exceeds a preset limit number It is characterized in that it is determined whether or not it is. In the method for manufacturing a circuit board according to the present invention, in the pattern comparing step, as a comparison result, when it is detected that the test probe cannot be arranged at a position corresponding to the test pad, or when the backup area is contacted, Is detected, and when the number of test probes in contact with the area exceeds the preset limit, the area where the probe cannot be arranged and the area where the backup area cannot be detected are detected as unusable areas. It is characterized by that. In the method for manufacturing a circuit board according to the present invention, in the pattern comparing step, the layout pattern designing unit may relocate the layout pattern of the circuit board and the position of the test probe of the inspection press board based on the unusable area. The method according to any one of claims 6 to 9, wherein the method is performed.

【0010】本発明の回路基板設計システムを動作させ
るプログラムは、搭載される電子回路の各部の信号をサ
ンプリングもしくは各部に信号を印加するテストパッド
を有する回路基板と、前記テストパッドに接触させるテ
ストプローブを有する検査用プレスボードとを設計する
回路基板設計システムを動作させるプログラムにおい
て、前記回路基板における部品配置の位置のレイアウト
パターンを生成するレイアウトパターン設計工程と、前
記レイアウトパターンに、テスト用の前記テストプロー
ブを接触させるテストパッドを生成するテストパッド付
加工程と、前記回路基板のテストパッドに対応させて、
このテストパッドに接触させるテストプローブの立てる
位置を、前記検査用プレスボードにレイアウトする検査
用プレスボード設計工程と、前記回路基板のレイアウト
パターンと、前記検査用プレスボードのテストプローブ
の位置との重なりを比較するパターン比較工程とを有す
ることを特徴とする。
A program for operating the circuit board design system of the present invention includes a circuit board having a test pad for sampling a signal of each part of an electronic circuit mounted or applying a signal to each part, and a test probe for contacting the test pad. A program for operating a circuit board design system for designing an inspection press board having a layout pattern design step of generating a layout pattern of a component arrangement position on the circuit board; and A test pad adding step of generating a test pad for contacting a probe, and corresponding to the test pad of the circuit board,
A test press board design step of laying out the test probe to be brought into contact with the test pad on the test press board, a layout pattern of the circuit board, and an overlap of the test probe position of the test press board. And a pattern comparing step of comparing.

【0011】[0011]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図1は本発明の一実施形態に
よる回路基板設計システムの構成を示すブロック図であ
る。この図において、パターン設計部1は、CAD(Co
mputer Aided Design)で設計した電子回路の設計図か
らネットリストを抽出し、この電子回路のネットリスト
に基づき、回路基板,例えば回路基板(マザーボード)
の両面に各々配置される電子部品の位置に対応して、配
線及びスルーホールのレイアウトパターンデータ(以
下、レイアウトパターン)を設計する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a circuit board design system according to one embodiment of the present invention. In this figure, the pattern design unit 1 has a CAD (Co
mputer Aided Design) extracts a netlist from a design drawing of an electronic circuit, and based on the netlist of the electronic circuit, a circuit board, for example, a circuit board (motherboard).
The layout pattern data (hereinafter, layout pattern) of wirings and through holes is designed in accordance with the positions of the electronic components respectively arranged on both sides.

【0012】テストパッド付加部2は、パターン設計部
1の生成したレイアウトパターンに対して、電気信号を
サンプリングしたり、電気信号を印加するテストプロー
ブを立てる、すなわち接触させるテストパッドのレイア
ウトパターンを、電子部品及び配線及びスルーホールの
レイアウトパターンとショートしない配置関係を規定す
るデザインルールに基づき付加し、付加レイアウトパタ
ーンデータ(以下、付加レイアウトパターン)とする。
検査用プレスボード設計部4は、回路基板のテストパッ
ドに立てるテストプローブ及び放熱部品が配置される上
部プレスボードと、テストプローブを立てるテストパッ
ドに対向して回路基板の下面(裏面)に接触させるバッ
クアップ及び放熱部品などが配置される下部プレスボー
ドとを設計する。
The test pad adding unit 2 samples a layout pattern generated by the pattern design unit 1 and sets up a test probe for applying an electrical signal, that is, a layout pattern of a test pad to be brought into contact with the layout pattern. An additional layout pattern data (hereinafter referred to as an additional layout pattern) is added based on a design rule that prescribes an arrangement relationship that does not cause a short circuit with the layout pattern of the electronic component, wiring, and through hole.
The inspection press board design unit 4 makes contact with the upper press board on which the test probe and the heat radiating component arranged on the test pad of the circuit board are arranged, and the lower surface (back surface) of the circuit board facing the test pad on which the test probe is set. Design the lower press board on which the backup and heat dissipation components are placed.

【0013】領域比較部3は、回路基板の上面のレイア
ウトパターンと、上部プレスボードのレイアウトパター
ンとにおいて、回路基板上面の電子部品と、上部プレス
ボードのテストプローブ及び放熱部品等との領域が重な
るか否かの判定を行う。また、領域比較部3は、回路基
板の下面のレイアウトパターンと、下部プレスボードの
レイアウトパターンとにおいて、回路基板上面の電子部
品と、下部プレスボードのバックアップ及び放熱部品等
との領域が重なるか否かの判定を行うデータベース5
は、CPUボード等の製品毎に、回路基板,上部プレス
ボード及び下部プレスボードのレイアウトパターンが記
憶されている。
The area comparing section 3 overlaps the areas of the electronic components on the upper surface of the circuit board with the test probes and the heat radiation components of the upper press board in the layout pattern on the upper surface of the circuit board and the layout pattern on the upper press board. Is determined. In addition, the area comparison unit 3 determines whether or not the area of the electronic component on the upper surface of the circuit board overlaps with the area of the backup and heat dissipation components of the lower press board in the layout pattern of the lower surface of the circuit board and the layout pattern of the lower press board. Database 5 for judging whether
Stores a layout pattern of a circuit board, an upper press board, and a lower press board for each product such as a CPU board.

【0014】次に、図1、図2および図3を参照し、一
実施形態の動作例を説明する。図2は、回路基板10,
上部プレスボード,下部プレスボードの各々のレイアウ
トパターンの位置関係を示す概念図である。図3は、図
1に示す回路基板設計システムの動作例を示すフローチ
ャートである。また、本発明における回路基板10の製
造工程は、大きく分けると、以下に示す回路基板設計工
程,配線層形成工程,電子部品実装工程,配線検査工
程,機能検査工程の各工程から構成される。
Next, an example of the operation of the embodiment will be described with reference to FIGS. 1, 2 and 3. FIG. 2 shows the circuit board 10,
It is a conceptual diagram which shows the positional relationship of each layout pattern of an upper press board and a lower press board. FIG. 3 is a flowchart showing an operation example of the circuit board design system shown in FIG. The manufacturing process of the circuit board 10 according to the present invention can be roughly divided into the following steps of a circuit board designing step, a wiring layer forming step, an electronic component mounting step, a wiring inspection step, and a function inspection step.

【0015】すなわち、回路基板設計工程においては、
電子回路の回路図から生成されたネットリストに基づ
き、回路基板10の配線及びスルーホールのレイアウト
パターンを生成し、このレイアウトパターンにテストパ
ッドを付加し、付加レイアウトパターンを生成する。ま
た、回路基板設計工程においては、テストプローブ,放
熱部品を配置する上部プレスボード及びバックアップ,
放熱部品を配置する下部プレスボードの各々のレイアウ
トパターン(上部,下部レイアウトパターン)も生成す
る。
That is, in the circuit board design process,
Based on the netlist generated from the circuit diagram of the electronic circuit, a layout pattern of wiring and through holes of the circuit board 10 is generated, and a test pad is added to the layout pattern to generate an additional layout pattern. In the circuit board design process, a test probe, an upper press board on which heat dissipating parts are placed, and a backup,
The layout patterns (upper and lower layout patterns) of the lower press board on which the heat radiating components are arranged are also generated.

【0016】そして、配線層形成工程においては、回路
基板10の基板両面に、回路基板に搭載されるCPU,
メモリ等を含む半導体素子や、抵抗,コネクタを相互に
配線する配線層を形成する。次に、電子部品実装工程に
おいては、回路基板10に電子部品(CPUやメモリ等
のLSIや、抵抗,コンデンサなど)及び出力端子とな
るコネクタなどを実装する。
In the wiring layer forming step, the CPU mounted on the circuit board is mounted on both sides of the circuit board 10.
A wiring layer for interconnecting a semiconductor element including a memory and the like, a resistor, and a connector is formed. Next, in an electronic component mounting step, electronic components (LSI such as CPU and memory, resistors, capacitors, and the like) and connectors serving as output terminals are mounted on the circuit board 10.

【0017】そして、配線検査工程においては、上記電
子部品と上記コネクタとが配線により、電気的に接続さ
れているか否か(必要な接続がオープンとなっているか
否か),及び前記配線における欠陥であるショートの有
無を検出する。最後に、機能検査工程においては、回路
基板に形成された電子回路の各機能がスペックに対応し
て動作するか否かの判定を行う、機能検査を行う。すな
わち、機能検査工程においては、図示しない回路基板検
査装置が制御信号を回路基板10へ供給し、回路基板1
0上の電子回路がこの制御信号に対応して出力する応答
信号を入力し、上記回路基板検査装置が予め設定された
値と、この応答信号との比較を行い回路基板10の良否
を判定することにより、上記電子回路の機能検査を行
う。
In the wiring inspection step, it is determined whether or not the electronic component and the connector are electrically connected to each other by wiring (whether or not necessary connections are open), and a defect in the wiring. Is detected. Finally, in the function inspection step, a function inspection is performed to determine whether each function of the electronic circuit formed on the circuit board operates according to the specifications. That is, in the function inspection step, a circuit board inspection device (not shown) supplies a control signal to the circuit board 10 and the circuit board 1
The electronic circuit on 0 receives a response signal output in response to the control signal, and the circuit board inspection apparatus compares the response signal with a preset value to determine the quality of the circuit board 10. Thus, a function test of the electronic circuit is performed.

【0018】以下、本願発明による回路基板設計工程に
ついて詳細に説明する。ステップS1において、パター
ン設計部1は、CADの生成した電子回路の図面データ
をデータベース5から読み出し、この図面データからネ
ットリストを抽出する。そして、パターン設計部1は、
上記ネットリストに基づき、図2に示すように、回路基
板10の上面10A,下面10Bにおいて、回路基板1
0に搭載される電子部品の配置位置16,17,18に
対応して、これらの電子部品を相互に電気的に接続する
配線および電子部品を配置するスルーホールのレイアウ
トパターン15を生成する。
Hereinafter, the circuit board designing process according to the present invention will be described in detail. In step S1, the pattern design unit 1 reads the drawing data of the electronic circuit generated by the CAD from the database 5, and extracts a net list from the drawing data. Then, the pattern design unit 1
Based on the netlist, as shown in FIG. 2, the upper surface 10A and the lower surface 10B of the circuit board 10
A layout pattern 15 of a wiring for electrically connecting these electronic components to each other and a through-hole for arranging the electronic components is generated corresponding to the layout positions 16, 17, and 18 of the electronic components mounted on the electronic component 0.

【0019】次に、ステップS2において、テストパッ
ド付加部2は、例えば、回路基板10の上面10Aのレ
イアウトパターンに、すなわち、回路基板10に形成さ
れる電子回路の各出力に接続されているレイアウトパタ
ーンに対して、回路基板設計のデザインルールに基づき
テストパッドの領域14を付加し、付加レイアウトパタ
ーンとして設計の履歴情報を添付して、データベース5
に格納する。上記テストパッドは、上記電子回路の出力
信号をサンプリング,または電子回路の入力に入力信号
を印加するなどに用いるテストプローブを接触させるた
めのパターンである。
Next, in step S2, the test pad adding section 2 is connected to, for example, a layout pattern of the upper surface 10A of the circuit board 10, that is, a layout connected to each output of an electronic circuit formed on the circuit board 10. A test pad area 14 is added to the pattern based on the design rule of the circuit board design, and design history information is attached as an additional layout pattern.
To be stored. The test pad is a pattern for contacting a test probe used for sampling an output signal of the electronic circuit or applying an input signal to an input of the electronic circuit.

【0020】次に、ステップS3において、検査用プレ
スボード設計部4は、検査用プレスボード(上部プレス
ボード,下部プレスボード)のレイアウトパターンを設
計するため、対応する製品の付加レイアウトパターンを
読み出す。そして、検査用プレスボード設計部4は、こ
の付加レイアウトパターンが再配置後のものであるか否
かの判定を行う。このとき、検査用プレスボード設計部
4は、付加レイアウトパターンが再配置後のものでない
ことを、添付された履歴情報により検出すると、再配置
が成功したか否かの判定をを行わずに、ステップS4へ
処理を進める。
Next, in step S3, the inspection press board designing unit 4 reads an additional layout pattern of a corresponding product in order to design a layout pattern of the inspection press board (upper press board, lower press board). Then, the inspection press board designing unit 4 determines whether or not the additional layout pattern is the one after the rearrangement. At this time, when the inspection press board designing unit 4 detects from the attached history information that the additional layout pattern is not the one after the rearrangement, the press board designing unit 4 does not determine whether the rearrangement is successful. The process proceeds to step S4.

【0021】次に、ステップS4において、検査用プレ
スボード設計部4は、読み込んだ付加レイアウトパター
ンに基づき、この付加レイアウトパターンのテストパッ
ドに配置されている位置に対応させ、上部プレスボード
11にテストプローブを配置する領域13と、図示しな
い放熱部品などの他の部品を配置する領域との上部レイ
アウトパターンデータ(以下、上部レイアウトパター
ン)とを形成(レイアウト)して設計する。また、検査
用プレスボード設計部4は、上記付加レイアウトパター
ンに基づき、この付加レイアウトパターンのテストパッ
ドに配置されている位置に対応させ、下部プレスボード
12にバックアップ19を配置する領域20と、図示し
ない放熱部品などの他の部品を配置する領域の下部レイ
アウトパターンデータ(以下、下部レイアウトパター
ン)とを形成(レイアウト)して設計する。そして、検
査用プレスボード設計部4は、上記上部レイアウトパタ
ーンと下部レイアウトパターンとを、各製品毎の回路基
板に対応させてデータベース5に格納し、処理をステッ
プS5へ進める。
Next, in step S4, the inspection press board design unit 4 tests the upper press board 11 based on the read additional layout pattern, corresponding to the position of the additional layout pattern arranged on the test pad. An upper layout pattern data (hereinafter referred to as an upper layout pattern) for an area 13 for disposing a probe and an area for disposing other components such as a heat dissipating component (not shown) is formed (laid). In addition, based on the additional layout pattern, the inspection press board design unit 4 associates an area 20 where the backup 19 is disposed on the lower press board 12 with a position corresponding to the position of the additional layout pattern disposed on the test pad. A lower layout pattern data (hereinafter referred to as a lower layout pattern) of a region in which other components such as a heat dissipating component not to be disposed are formed (laid). Then, the inspection press board designing unit 4 stores the upper layout pattern and the lower layout pattern in the database 5 in association with the circuit board of each product, and advances the processing to step S5.

【0022】次に、領域比較部3は、領域を比較する製
品の付加レイアウトパターン,上部レイアウトパターン
および下部レイアウトパターンを、データベース5から
読み出す。そして、領域比較部3は、付加レイアウトパ
ターンにおける回路基板10の上面10Aに配置される
電子部品の配置される領域16,17と、テストプロー
ブの配置される領域13および放熱部品などの部品の配
置される領域が重なっているか否かの判定を行う。
Next, the area comparison unit 3 reads out from the database 5 the additional layout pattern, the upper layout pattern, and the lower layout pattern of the product whose area is to be compared. The area comparison unit 3 includes areas 16 and 17 where electronic components are arranged on the upper surface 10A of the circuit board 10 in the additional layout pattern, an area 13 where the test probe is arranged, and an arrangement of components such as heat dissipating components. It is determined whether or not the areas to be overlapped.

【0023】ここで、領域比較部3は、上面10Aにお
ける電子部品の配置される領域16,17と、上部レイ
アウトパターンにおける領域13及び放熱部品などの部
品の配置される領域との距離が決められた第1の規定値
以下である場合も重なっていると判定する。この第1の
規定値は、回路基板10と上部プレスボード11とを重
ねたとき、誤差により回路基板10の上面10Aにおけ
る電子部品と、上部プレスボード11上に配置されたテ
ストプローブ及び放熱部品などの部品が接触しない距離
で規定されている。
Here, the area comparison section 3 determines the distance between the areas 16 and 17 where the electronic components are arranged on the upper surface 10A, and the areas 13 and the areas where the components such as the heat dissipation components are arranged in the upper layout pattern. It is also determined that they overlap when the value is equal to or less than the first specified value. When the circuit board 10 and the upper press board 11 are overlapped with each other, the first specified value is determined by an error caused by an electronic component on the upper surface 10A of the circuit board 10 and a test probe and a heat radiating component arranged on the upper press board 11. Is defined as the distance at which the parts do not touch.

【0024】また、領域比較部3は、付加レイアウトパ
ターンにおける回路基板10の下面10Bに配置される
電子部品の配置される領域18と、下部レイアウトパタ
ーンにおけるバックアップの配置される領域20および
放熱部品などの部品の配置される領域が重なっているか
否かの判定を行う。ここで、領域比較部3は、下面10
Bにおける電子部品の配置される領域18と、下部レイ
アウトパターンにおける領域20及び放熱部品などの部
品の配置される領域との距離が決められた第2の規定値
以下である場合も重なっていると判定する。
The area comparison section 3 includes an area 18 where the electronic components are arranged on the lower surface 10B of the circuit board 10 in the additional layout pattern, an area 20 where the backup is arranged in the lower layout pattern, and a heat radiation component. It is determined whether or not the areas where the components are arranged overlap. Here, the area comparison unit 3 includes the lower surface 10
In the case where the distance between the region 18 where the electronic components are arranged in B and the region where the components such as the region 20 and the heat dissipating component are arranged in the lower layout pattern is equal to or less than the predetermined second predetermined value, it is assumed that they overlap. judge.

【0025】この第2の規定値は、回路基板10と下部
プレスボード12とを重ねたとき、誤差により回路基板
10の上面10Aにおける電子部品と、下部プレスボー
ド12上に配置されたバックアップ及び放熱部品などの
部品が接触しない距離で規定されている。そして、領域
比較部3は、処理をステップS6へ進める。
When the circuit board 10 and the lower press board 12 are overlapped with each other, the electronic component on the upper surface 10A of the circuit board 10 and the backup and heat radiation It is defined as the distance at which parts such as parts do not touch. Then, the region comparison unit 3 advances the processing to Step S6.

【0026】次に、ステップS6において、領域比較部
3は、上述したステップS5の比較で、回路基板10の
上面10Aに配置される電子部品の配置される領域1
6,17と、テストプローブの配置される領域13およ
び放熱部品などの部品の配置される領域と、及び回路基
板10の下面10Bに配置される電子部品の配置される
領域18と、下部レイアウトパターンにおけるバックア
ップの配置される領域20および放熱部品などの部品の
配置される領域とのいずれも重なっていないと判定され
た場合、処理をステップS7A,7Bへ進める。
Next, in step S6, the area comparison section 3 determines, in the comparison in step S5 described above, the area 1 in which the electronic components to be arranged on the upper surface 10A of the circuit board 10 are to be arranged.
6, 17, a region where test probes are arranged, a region where components such as heat dissipation components are arranged, a region 18 where electronic components are arranged on the lower surface 10B of the circuit board 10, and a lower layout pattern If it is determined that neither the area 20 where the backup is arranged nor the area where the components such as the heat dissipating parts are arranged in the above, the process proceeds to steps S7A and 7B.

【0027】次に、ステップS7Aにおいて、データベ
ース5から読み出された上部レイアウトパターンと下部
レイアウトパターンとに基づき、上述した配線層形成行
程で、上記検査用プレスボード(上部プレスボード1
1,下部プレスボード)が作成される。同様に、ステッ
プS7Aにおいて、データベース5から読み出された付
加レイアウトパターンとに基づき、上述した配線層形成
行程で、回路基板10が作成される。
Next, in step S7A, based on the upper layout pattern and the lower layout pattern read from the database 5, in the above-described wiring layer forming step, the inspection press board (upper press board 1) is used.
1, lower press board). Similarly, in step S7A, based on the additional layout pattern read from the database 5, the circuit board 10 is created in the above-described wiring layer forming step.

【0028】一方、ステップS6において、領域比較部
3は、上述したステップS5の比較で、回路基板10の
上面10Aに配置される電子部品の配置される領域1
6,17と、テストプローブの配置される領域13およ
び放熱部品などの部品の配置される領域と、及び回路基
板10の下面10Bに配置される電子部品の配置される
領域18と、下部レイアウトパターンにおけるバックア
ップの配置される領域20および放熱部品などの部品の
配置される領域とのいずれか一方でも重なっていると判
定された場合、付加レイアウトパターンに重なる領域
(使用不可領域)の位置データを付加して格納し、処理
をステップS8へ進める。
On the other hand, in step S6, the area comparison section 3 determines the area 1 in which the electronic components to be arranged on the upper surface 10A of the circuit board 10 are to be arranged in the comparison in step S5.
6, 17, a region where test probes are arranged, a region where components such as heat dissipation components are arranged, a region 18 where electronic components are arranged on the lower surface 10B of the circuit board 10, and a lower layout pattern In the case where it is determined that any one of the area where the backup is arranged and the area where the component such as the heat radiating part is arranged overlaps, the position data of the area (unusable area) overlapping the additional layout pattern is added. And the process proceeds to step S8.

【0029】次に、ステップS8において、検査用プレ
スボード設計部4は、付加レイアウトパターン,上部レ
イアウトパターン,下部レイアウトパターンを、データ
ベース5から読み出す。そして、検査用プレスボード設
計部4は、第1の再配置処理として、付加レイアウトパ
ターンにおける上記重なる領域の位置データに基づき、
下部レイアウトにおいて対応する領域のバックアップの
配置される領域20を近傍にずらす、このときずらす再
配置距離を第2の規定値を満足させる位置にずらす。次
に、検査用プレスボード設計部4は、このバックアップ
19の対抗する領域に立てられるテストプローブの面積
あたりの数が、再配置距離毎に予め設定された制限数を
超えているか否かの判定を行う。
Next, in step S8, the inspection press board designing unit 4 reads out the additional layout pattern, the upper layout pattern, and the lower layout pattern from the database 5. Then, the inspection press board designing unit 4 performs a first rearrangement process based on the position data of the overlapping area in the additional layout pattern,
In the lower layout, the area 20 where the backup of the corresponding area is located is shifted to the vicinity, and the rearrangement distance shifted at this time is shifted to a position satisfying the second specified value. Next, the inspection press board design unit 4 determines whether or not the number per test probe area set up in the area opposed to the backup 19 exceeds a preset number for each rearrangement distance. I do.

【0030】すなわち、検査用プレスボード設計部4
は、再配置距離が元の領域より離れるに従い、テストプ
ローブの接触するテストパッドの領域14の位置から離
れてしまい、テストプローブが立てられて接触する圧力
に対して、バックアップの対抗する力が減少することに
より、回路基板10に余分な応力がかかるため、再配置
距離毎に何本のテストプローブの接触する圧力に対応で
きるかのテーブルを内部に所有している。
That is, the inspection press board design unit 4
Means that as the repositioning distance moves away from the original area, the distance from the position of the area 14 of the test pad with which the test probe comes into contact decreases, and the opposing force of the backup decreases with respect to the pressure with which the test probe stands and contacts. By doing so, extra stress is applied to the circuit board 10, and therefore, a table of how many test probes can correspond to the contact pressure for each rearrangement distance is internally provided.

【0031】このとき、検査用プレスボード設計部4
は、上記重なる領域におけるテストプローブの数が再配
置距離に対応した単位あたりの本数の範囲内であること
を検出した場合、この再配置距離だけ領域20をずらし
た下部レイアウトパターンをデータベース5に格納する
とともに、データベース5に記憶されている付加レイア
ウトパターンの履歴情報に再配置後であり、再配置が成
功したことを示す情報を書き込み、処理をステップS3
へ進める。
At this time, the inspection press board design unit 4
When detecting that the number of test probes in the overlapping area is within the range of the number per unit corresponding to the rearrangement distance, the lower layout pattern in which the area 20 is shifted by the rearrangement distance is stored in the database 5. At the same time, information indicating that the rearrangement has succeeded and that the rearrangement has succeeded is written in the history information of the additional layout pattern stored in the database 5, and the process proceeds to step S3.
Proceed to.

【0032】次に、ステップS3において、検査用プレ
スボード設計部4は、検査用プレスボード(上部プレス
ボード,下部プレスボード)のレイアウトパターンを設
計するため、対応する製品の付加レイアウトパターンを
読み出す。そして、検査用プレスボード設計部4は、添
付されている履歴情報に基づき、この付加レイアウトパ
ターンが再配置後のものであるか否かの判定を行う。
Next, in step S3, the inspection press board designing unit 4 reads an additional layout pattern of a corresponding product in order to design a layout pattern of the inspection press board (upper press board, lower press board). Then, the inspection press board designing unit 4 determines whether or not the additional layout pattern is a rearranged one based on the attached history information.

【0033】すなわち、検査用プレスボード設計部4
は、付加レイアウトパターンが再配置後のものあること
を、添付された履歴情報により検出すると、再配置が成
功したか否かを履歴情報から判定する。そして、検査用
プレスボード設計部4は、履歴情報から再配置が成功し
たと判定すると、ステップS4の処理を行わずに、処理
をステップS5へ進める。これにより、領域比較部3
は、再配置した領域が他の領域との新たな重なり生じて
いるか否かの判定を行う(この処理を含めた以降の処理
は、すでに説明したステップS5〜ステップS6,ステ
ップ7A,ステップ7Bの記述と同様)。
That is, the inspection press board design unit 4
Detects from the history information whether or not the rearrangement is successful, when it is detected from the attached history information that the additional layout pattern is after the rearrangement. When the press board design unit 4 for inspection determines that the rearrangement is successful from the history information, the process proceeds to step S5 without performing the process of step S4. Thereby, the area comparison unit 3
Determines whether the rearranged area has a new overlap with another area (the processing including this processing is the same as that of steps S5 to S6, step 7A, and step 7B described above). As described).

【0034】一方、ステップS8において、検査用プレ
スボード設計部4は、上記重なる領域におけるテストプ
ローブの数が再配置距離に対応した単位あたりの本数の
範囲を越えることを検出した場合、第2の再配置とし
て、再配置された領域20の位置データとともに、再配
置要求をパターン設計部1へ出力する。そして、パター
ン設計部1は、再配置された領域の20に対応する位置
に、テストパッドの領域14をずらせるか否かの判定
を、回路基板10の設計におけるデザインルールに従い
行う。
On the other hand, in step S8, when the inspection press board designing unit 4 detects that the number of test probes in the overlapping area exceeds the range of the number per unit corresponding to the rearrangement distance, the second step is performed. As the relocation, a relocation request is output to the pattern designing unit 1 together with the position data of the relocated area 20. Then, the pattern design unit 1 determines whether or not to shift the test pad area 14 to a position corresponding to the rearranged area 20 according to a design rule in designing the circuit board 10.

【0035】次に、パターン設計部1は、上記デザイン
ルールの範囲内で、再配置された領域の20に対応する
位置に、領域16,17,18及び14をずらし、新た
に生成した付加レイアウトパターンを、履歴情報に再配
置後であり、再配置が成功したことを示すデータを添付
して、データベース5に格納するとともに、再配置が成
功したことを示す信号を検査用プレスボード設計部4へ
出力する。そして、検査用プレスボード設計部4は、再
配置が成功したことを示す信号が入力されると、バック
アップの領域20が再配置された下部レイアウトパター
ンと、新たな付加レイアウトパターンにおけるテストパ
ッドの領域14に対応して、テストプローブを配置する
領域を再配置した上部レイアウトパターンとをデータベ
ース5へ格納し、処理をステップ3へ進める。
Next, the pattern designing unit 1 shifts the regions 16, 17, 18 and 14 to positions corresponding to the rearranged region 20 within the range of the above-mentioned design rules, and newly generates the additional layout. After the pattern is rearranged in the history information, data indicating that the rearrangement is successful is attached to the database 5 and stored in the database 5, and a signal indicating that the rearrangement is successful is sent to the inspection press board designing unit 4. Output to When a signal indicating that the rearrangement is successful is input, the inspection press board designing unit 4 checks the lower layout pattern in which the backup area 20 has been rearranged and the test pad area in the new additional layout pattern. Corresponding to 14, the upper layout pattern in which the area for disposing the test probe is rearranged is stored in the database 5, and the process proceeds to step 3.

【0036】次に、ステップS3において、検査用プレ
スボード設計部4は、検査用プレスボード(上部プレス
ボード,下部プレスボード)のレイアウトパターンを設
計するため、対応する製品の付加レイアウトパターンを
読み出す。そして、検査用プレスボード設計部4は、こ
の付加レイアウトパターンが再配置後のものであるか否
かの判定を行う。このとき、検査用プレスボード設計部
4は、付加レイアウトパターンが再配置後のものあるこ
とを、添付された履歴情報により検出すると、再配置が
成功したか否かを履歴情報から判定する。
Next, in step S3, the inspection press board designing unit 4 reads an additional layout pattern of a corresponding product in order to design a layout pattern of the inspection press board (upper press board, lower press board). Then, the inspection press board designing unit 4 determines whether or not the additional layout pattern is the one after the rearrangement. At this time, if the inspection press board designing unit 4 detects from the attached history information that the additional layout pattern is the one after the rearrangement, it determines from the history information whether or not the rearrangement was successful.

【0037】そして、検査用プレスボード設計部4は、
履歴情報から再配置が成功したと判定すると、ステップ
S4の処理を行わずに、処理をステップS5へ進める。
これにより、領域比較部3は、再配置した領域が他の領
域との新たな重なり生じているか否かの判定を行う(こ
の処理を含めた以降の処理は、すでに説明したステップ
S5〜ステップS6、ステップA7ステップ7Bの記述
と同様)。
Then, the inspection press board designing unit 4
If it is determined from the history information that the relocation has succeeded, the process proceeds to step S5 without performing the process in step S4.
Accordingly, the area comparison unit 3 determines whether the rearranged area has a new overlap with another area (the processing including this processing is the same as the processing in steps S5 to S6 described above). , Step A7, the same as the description of Step 7B).

【0038】また、一方、ステップS8において、パタ
ーン設計部1は、第1及び第2の再配置の双方で、再配
置が成功しなかった場合、付加レイアウトパターンの履
歴情報に、再配置後であり、再配置を失敗し、失敗した
テストパッドの領域14の位置データを再配置不可領域
データとして付加し、データベース5へ格納し、処理を
ステップS3へ進める。
On the other hand, in step S8, if the rearrangement is not successful in both the first and second rearrangements, the pattern designing unit 1 stores the additional layout pattern in the history information after the rearrangement. Yes, the rearrangement has failed, the position data of the failed test pad area 14 is added as non-rearrangeable area data, stored in the database 5, and the process proceeds to step S3.

【0039】次に、ステップS3において、検査用プレ
スボード設計部4は、検査用プレスボード(上部プレス
ボード,下部プレスボード)のレイアウトパターンを設
計するため、対応する製品の付加レイアウトパターンを
読み出す。そして、検査用プレスボード設計部4は、添
付されている履歴情報に基づき、この付加レイアウトパ
ターンが再配置後のものであるか否かの判定を行う。こ
のとき、検査用プレスボード設計部4は、付加レイアウ
トパターンが再配置後のものあることを、添付された履
歴情報により検出すると、再配置が成功したか否かを履
歴情報から判定する。そして、検査用プレスボード設計
部4は、履歴情報から再配置が成功しないと判定する
と、いずれのテストパッドの領域14において再配置が
成功しなかったのかを検出するため、履歴情報から再配
置不可領域データを抽出し、作業者に通知する。
Next, in step S3, the inspection press board designing unit 4 reads out an additional layout pattern of a corresponding product in order to design a layout pattern of the inspection press board (upper press board, lower press board). Then, the inspection press board designing unit 4 determines whether or not the additional layout pattern is a rearranged one based on the attached history information. At this time, if the inspection press board designing unit 4 detects from the attached history information that the additional layout pattern is the one after the rearrangement, it determines from the history information whether or not the rearrangement was successful. If the inspection press board designing unit 4 determines from the history information that the rearrangement is not successful, the test press board design unit 4 detects which of the test pad areas 14 did not succeed in the rearrangement. Extract the area data and notify the worker.

【0040】次に、作業者は、再配置不可領域データに
おけるテストパッドの領域14の位置と再配置不可条件
とに基づき、代替え案を検討する。例えば、作業者は、
上記テストパッドの領域14の回路基板10の位置と使
用不可条件として、コネクタであれば配置できる場合、
回路基板10にコネクタを設けて、このコネクタを介し
て、電子回路の出力信号をサンプリングしたり、電子回
路に制御信号を供給したりする。
Next, the worker examines alternatives based on the position of the test pad area 14 in the non-relocation area data and the non-relocation conditions. For example, the worker
As the position of the circuit board 10 in the test pad area 14 and the unusable condition, if a connector can be arranged,
A connector is provided on the circuit board 10, and an output signal of the electronic circuit is sampled and a control signal is supplied to the electronic circuit via the connector.

【0041】また、作業者は、再配置不可条件として、
コネクタも配置できない場合、ICやLSIなどのパッ
ケージに封止されている、バックアップを立てることが
可能な電子部品に、バックアップを立てる。さらに、作
業者は、再配置不可条件として、近傍のテストプローブ
同士の影響で、テストパッドの領域14が確保できない
場合、別の治具として検査用プレスボードを生成する。
Further, the operator sets the conditions for disabling rearrangement as follows:
If the connector cannot be arranged, a backup is made to an electronic component that can be backed up and is sealed in a package such as an IC or an LSI. Further, when the operator cannot secure the area 14 of the test pad due to the influence of the neighboring test probes as a condition of non-relocation, the operator generates an inspection press board as another jig.

【0042】上述のように、回路基板10,上部プレス
ボード11,下部プレスボード12が配線層形成工程に
おいて、各々付加レイアウトパターン,上部レイアウト
パターン,下部レイアウトパターンとに基づき形成さ
れ、回路基板10が電子部品実装工程において電子部品
(CPUやメモリ等のLSIや、抵抗,コンデンサな
ど)及び出力端子となるコネクタなどが実装されて完成
する。そして、配線検査工程を経て、機能検査工程にお
いて、回路基板に形成された電子回路の各機能がスペッ
クに対応して動作するか否かの判定を、治具により上部
プレスボード11と下部プレスボード12との間に挟
み、テストパッドにテストプローブを接触させて、信号
の授受を行うことにより上記電子回路の機能検査を実行
する。
As described above, the circuit board 10, the upper press board 11, and the lower press board 12 are formed based on the additional layout pattern, the upper layout pattern, and the lower layout pattern in the wiring layer forming step. In the electronic component mounting step, electronic components (LSI such as CPU and memory, resistors, capacitors, etc.), connectors serving as output terminals, and the like are mounted and completed. Then, after the wiring inspection process, in the function inspection process, it is determined whether or not each function of the electronic circuit formed on the circuit board operates according to the specification by the jig using the upper press board 11 and the lower press board. 12, a test probe is brought into contact with a test pad, and a signal is transmitted and received to perform a function test of the electronic circuit.

【0043】上述したように、一実施形態の回路基板設
計システムによれば、回路基板10と検査用プレスボー
ド(上部プレスボード11,下部プレスボード12)と
のレイアウトパターンにおいて、相互のレイアウトパタ
ーンの領域の重なりを検出しつつ、テストパッドとテス
トプローブとの対応が可能となるようにフィードバック
をかけて、基板回路基板10,検査用プレスボード各々
のレイアウトパターンを作成するので、従来のように回
路基板が完成した後に、検査用プレスボードを設計する
ため、検査用プレスボードの作成時点で、テストパッド
とテストプローブとの接触の圧力を吸収するバックアッ
プを立てる領域を確保することができないという問題を
防止することができ、機能検査に用いる検査用プレスボ
ードのテストプローブを、回路基板のテストパッドに対
応させる従来の検査用プレスボードの作成における工数
を削減することができ、回路基板設計工程の工数を削減
することが可能となる。
As described above, according to the circuit board design system of one embodiment, the layout patterns of the circuit board 10 and the inspection press board (the upper press board 11 and the lower press board 12) are different from each other. While detecting the overlap of the areas, the feedback is applied so that the test pad and the test probe can be corresponded, and the layout pattern of each of the substrate circuit board 10 and the inspection press board is created. After the board is completed, the test press board is designed, so at the time of making the test press board, it is not possible to secure a backup area to absorb the contact pressure between the test pad and the test probe. Test board for inspection press board used for functional inspection The blanking, it is possible to reduce the number of steps in the creation of a conventional inspection pressboard to correspond to the test pads of the circuit board, it is possible to reduce the man-hour of the circuit board design process.

【0044】また、一実施形態の回路基板設計システム
によれば、回路基板10と検査用プレスボード(上部プ
レスボード11,下部プレスボード12)とのレイアウ
トパターンにおいて、相互のレイアウトパターンの領域
の重なりを検出しつつ、テストパッドとテストプローブ
との対応が可能となるようにフィードバックをかけて、
基板回路基板10,検査用プレスボード各々のレイアウ
トパターンを作成するので、従来のように回路基板と検
査用プレスボードとを独立に設計する場合に比較し、テ
ストパッドにテストプローブが立てられず、対応の処置
として試験を複数に分割して行うため、複数の検査用プ
レスボードを作成するという問題を防止することがで
き、基板設計工程における工数を大幅に削減し、各々回
路基板10や検査用プレスボードの製造が早く行える効
果がある。
According to the circuit board design system of one embodiment, in the layout patterns of the circuit board 10 and the inspection press board (the upper press board 11 and the lower press board 12), the areas of the mutual layout pattern overlap. While providing the feedback, give feedback so that the test pad and the test probe can correspond,
Since the layout pattern of each of the circuit board 10 and the test press board is created, a test probe can not be set on the test pad as compared with the conventional case where the circuit board and the test press board are independently designed. Since the test is divided into a plurality of steps as a corresponding measure, the problem of creating a plurality of inspection press boards can be prevented, the number of steps in the board design process can be significantly reduced, and the circuit board 10 and the There is an effect that the press board can be manufactured quickly.

【0045】さらに、一実施形態の回路基板製造方法に
よれば、回路基板10と検査用プレスボード(上部プレ
スボード11,下部プレスボード12)とのレイアウト
パターンにおいて、相互のレイアウトパターンの領域の
重なりを検出しつつ、テストパッドとテストプローブと
の対応が可能となるようにフィードバックをかけて、各
基板のレイアウトパターンを作成するので、機能検査を
少ないプレスボードで行うことが可能となり、製造行程
における回路基板設計工程,配線層形成行程,機能検査
工程の処理時間が短縮され、回路基板10の製造の効率
を大幅に上昇させ、回路基板10の製造コストを低下さ
せることができる。
Further, according to the circuit board manufacturing method of one embodiment, in the layout pattern of the circuit board 10 and the inspection press board (the upper press board 11 and the lower press board 12), the overlapping of the mutual layout pattern areas. Detecting and applying feedback so that the test pad and the test probe can correspond, and creating the layout pattern of each board, it is possible to perform functional inspection with a small press board, and in the manufacturing process The processing time of the circuit board design step, the wiring layer forming step, and the function inspection step is shortened, the efficiency of manufacturing the circuit board 10 is greatly increased, and the manufacturing cost of the circuit board 10 can be reduced.

【0046】次に、本発明の実施の形態によるコンピュ
ータが実行するためのプログラムについて説明する。図
1における回路基板設計システムにおけるコンピュータ
システムのCPUが実行するためのプログラムは、本発
明によるプログラムを構成する。このプログラムを格納
するための記録媒体としては、光磁気ディスク、光ディ
スク、半導体メモリ、磁気記録媒体等を用いることがで
き、これらをROM、RAM、CD−ROM、フロッピ
ー(登録商標)ディスク、メモリカード等に構成して用
いてよい。
Next, a program executed by the computer according to the embodiment of the present invention will be described. The program executed by the CPU of the computer system in the circuit board design system in FIG. 1 constitutes the program according to the present invention. As a recording medium for storing this program, a magneto-optical disk, an optical disk, a semiconductor memory, a magnetic recording medium, and the like can be used. These are ROM, RAM, CD-ROM, floppy (registered trademark) disk, and memory card. And the like.

【0047】また上記記録媒体は、インターネット等の
ネットワークや電話回線等の通信回線を介してプログラ
ムが送信された場合のサーバやクライアントとなるコン
ピュータシステム内部のRAM等の揮発性メモリのよう
に、一定時間プログラムを保持するものも含まれる。ま
た上記プログラムは、このプログラムを記憶装置等に格
納したコンピュータシステムから伝送媒体を介して、あ
るいは伝送媒体中の伝送波により他のコンピュータシス
テムに伝送されるものであってもよい。上記伝送媒体と
は、インターネット等のネットワーク(通信網)や電話
回線等の通信回線(通信線)のように情報を伝送する機
能を有する媒体をいうものとする。
The recording medium is a fixed medium such as a volatile memory such as a RAM inside a computer system serving as a server or a client when a program is transmitted through a network such as the Internet or a communication line such as a telephone line. The one that holds the time program is also included. The program may be transmitted from a computer system storing the program in a storage device or the like to another computer system via a transmission medium or by a transmission wave in the transmission medium. The transmission medium refers to a medium having a function of transmitting information, such as a network (communication network) such as the Internet or a communication line (communication line) such as a telephone line.

【0048】また、上記プログラムは、前述した機能の
一部を実現するためであってもよい。さらに、前述した
機能をコンピュータシステムに既に記録されているプロ
グラムとの組み合わせで実現できるもの、いわゆる差分
ファイル(差分プログラム)であってもよい。従って、
このプログラムを図1のシステム又は装置とは異なるシ
ステム又は装置において用い、そのシステム又は装置の
コンピュータがこのプログラムを実行することによって
も、上記実施の形態で説明した機能及び効果と同等の機
能及び効果を得ることができ、本発明の目的を達成する
ことができる。
The above program may be for realizing a part of the functions described above. Furthermore, what can realize the above-described function in combination with a program already recorded in the computer system, that is, a so-called difference file (difference program) may be used. Therefore,
When this program is used in a system or apparatus different from the system or apparatus in FIG. 1 and the computer of the system or apparatus executes this program, the functions and effects equivalent to the functions and effects described in the above embodiment can be obtained. Can be obtained, and the object of the present invention can be achieved.

【0049】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
As described above, one embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and a design change or the like may be made without departing from the gist of the present invention. The present invention is also included in the present invention.

【0050】[0050]

【発明の効果】本発明の回路基板製造方法によれば、回
路基板(例えば、回路基板10)と検査用プレスボード
(例えば、上部プレスボード11,下部プレスボード1
2)とのレイアウトパターンにおいて、相互のレイアウ
トパターンの領域の重なりを検出しつつ、テストパッド
とテストプローブとの対応が可能となるようにフィード
バックをかけて、各基板のレイアウトパターンを作成す
るので、機能検査を少ないプレスボードで行うことが可
能となり、製造行程における回路基板設計工程,配線層
形成行程,機能検査工程の処理時間が短縮され、回路基
板の製造の効率を大幅に上昇させ、回路基板の製造コス
トを低下させることができる。
According to the circuit board manufacturing method of the present invention, a circuit board (eg, circuit board 10) and a press board for inspection (eg, upper press board 11, lower press board 1) are used.
In the layout pattern of 2), the layout pattern of each board is created by applying feedback so that the test pad can correspond to the test probe while detecting the overlap of the areas of the mutual layout pattern. Function inspection can be performed with a small number of press boards, the processing time of the circuit board design process, wiring layer formation process, and function inspection process in the manufacturing process is shortened, and the circuit board manufacturing efficiency is greatly increased. Manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態による回路基板設計シス
テムの構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a circuit board design system according to an embodiment of the present invention.

【図2】 本発明の一実施形態による回路基板設計シス
テムの動作を説明する、回路基板10,上部プレスボー
ド11,下部プレスボード12の関係を示す概念図であ
る。
FIG. 2 is a conceptual diagram illustrating the relationship between the circuit board 10, the upper press board 11, and the lower press board 12, for explaining the operation of the circuit board design system according to one embodiment of the present invention.

【図3】 図1の回路基板設計システムの動作例を説明
するフローチャートである。
FIG. 3 is a flowchart illustrating an operation example of the circuit board design system of FIG. 1;

【符号の説明】[Explanation of symbols]

1 テストパターン設計部 2 テストパッド付加部 3 領域比較部 4 検査用プレスボード設計部 5 データベース 10 回路基板 10A 上面 10B 下面 11 上部プレスボード 12 下部プレスボード 13,14,16,17,18、20 領域 19 バックアップ Reference Signs List 1 Test pattern design part 2 Test pad addition part 3 Area comparison part 4 Inspection press board design part 5 Database 10 Circuit board 10A Upper surface 10B Lower surface 11 Upper press board 12 Lower press board 13, 14, 16, 17, 18, 20 area 19 Backup

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/11 H05K 1/11 Z // G01R 31/02 G01R 31/02 (72)発明者 田村 政文 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 Fターム(参考) 2G014 AA01 AB59 AC09 5B046 AA08 JA02 5E317 AA02 GG16 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/11 H05K 1/11 Z // G01R 31/02 G01R 31/02 (72) Inventor Masafumi Tamura Niigata 7546 Yasuda, Kashiwazaki, Niigata Niigata Nippon Electric Co., Ltd. F-term (reference) 2G014 AA01 AB59 AC09 5B046 AA08 JA02 5E317 AA02 GG16

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 搭載される電子回路の各部の信号をサン
プリング、もしくは各部に信号を印加するテストパッド
を有する回路基板と、前記テストパッドに接触させるテ
ストプローブを有する検査用プレスボードとを設計する
回路基板設計システムにおいて、 前記回路基板における部品配置の位置のレイアウトパタ
ーンを生成するレイアウトパターン設計部と、 前記レイアウトパターンに、テスト用の前記テストプロ
ーブを接触させるテストパッドを生成するテストパッド
付加部と、 前記回路基板のテストパッドに対応させて、このテスト
パッドに接触させるテストプローブの立てる位置を、前
記検査用プレスボードにレイアウトする検査用プレスボ
ード設計部と、 前記回路基板のレイアウトパターンと、前記検査用プレ
スボードのテストプローブの位置との重なりを比較する
パターン比較部とを有することを特徴とする回路基板設
計システム。
1. A circuit board having a test pad for sampling a signal of each part of an electronic circuit mounted or applying a signal to each part, and a test press board having a test probe for contacting the test pad are designed. In the circuit board design system, a layout pattern designing unit that generates a layout pattern at a position of a component arrangement on the circuit board; and a test pad adding unit that generates a test pad for bringing the test probe for testing into contact with the layout pattern. A test press board design unit for laying out a test probe to be brought into contact with the test pad in correspondence with a test pad of the circuit board, and laying out the test press board; a layout pattern of the circuit board; Test board for inspection press board Circuit board design system and having a pattern comparison unit for comparing the overlap between the position of the over drive.
【請求項2】 前記パターン比較部が、前記テストプロ
ーブの接触する面と反対側の面に、接触するテストプロ
ーブの圧力を吸収するバックアップを接触させる配置領
域の有無を判定することを特徴とする請求項1記載の回
路基板設計システム。
2. The method according to claim 1, wherein the pattern comparing unit determines whether or not there is an arrangement area for contacting a backup for absorbing the pressure of the contacting test probe on a surface opposite to the contacting surface of the test probe. The circuit board design system according to claim 1.
【請求項3】 前記パターン比較部が、バックアップを
接触させる前記配置領域が無いことを検出した場合、面
積当たりに接触するテストプローブの数が予め設定され
た制限数を超えるか否かの判定を行うことを特徴とする
請求項2記載の回路基板設計システム。
3. The pattern comparing section, when detecting that there is no arrangement area for contacting a backup, determines whether or not the number of test probes contacting per area exceeds a preset limit number. 3. The circuit board design system according to claim 2, wherein the circuit board design is performed.
【請求項4】 前記パターン比較部が、比較結果におい
て、前記テストパッドの対応する位置に、前記テストプ
ローブを配置出来ないことを検出した場合、またはバッ
クアップを接触させる前記配置領域がなく、かつ面積当
たりに接触するテストプローブの数が予め設定された制
限数を超えることを検出した場合、プローブの配置出来
ない部分及びバックアップの領域が持てない部分を使用
不可領域として検出することを特徴とする請求項1から
請求項3のいずれかに記載の回路基板設計システム。
4. The pattern comparison section, when the comparison result detects that the test probe cannot be arranged at a corresponding position of the test pad, or when there is no arrangement area for making a backup contact, and When detecting that the number of test probes contacting per hit exceeds a preset limit number, a portion where a probe cannot be arranged and a portion where a backup area cannot be provided are detected as an unusable area. The circuit board design system according to any one of claims 1 to 3.
【請求項5】 前記パターン比較部が、前記使用不可領
域に基づいて、前記レイアウトパターン設計部が回路基
板のレイアウトパターン,及び検査用プレスボードのテ
ストプローブの位置の再配置を行うことを特徴とする請
求項1から請求項5のいずれかに記載の回路基板設計シ
ステム。
5. The pattern comparing section, wherein the layout pattern designing section rearranges a layout pattern of a circuit board and a position of a test probe of an inspection press board based on the unusable area. The circuit board design system according to any one of claims 1 to 5.
【請求項6】 回路基板における部品配置の位置のレイ
アウトパターンを生成するレイアウトパターン設計工程
と、 前記レイアウトパターンに、テスト用の前記テストプロ
ーブを接触させるテストパッドを生成するテストパッド
付加工程と、 前記回路基板のテストパッドに対応させて、このテスト
パッドに接触させるテストプローブの立てる位置を、前
記検査用プレスボードにレイアウトする検査用プレスボ
ード設計工程と、 前記回路基板のレイアウトパターンと、前記検査用プレ
スボードのテストプローブの位置との重なりを比較する
パターン比較工程と、 前記回路基板の基板表面に前記レイアウトパターンに対
応する配線層を形成する配線層形成工程と、 前記レイアウトパターンに対応させて、前記回路基板に
電子部品及び出力端子を実装する電子部品実装工程と、 テストプローブを有する検査用プレスボードを重ね、基
板表面のテストパッドにこのテストプローブを接触させ
て、機能テストを行う回路基板検査工程とを有すること
を特徴とする回路基板の製造方法。
6. A layout pattern designing step of generating a layout pattern of a component arrangement position on a circuit board; a test pad adding step of generating a test pad for bringing a test probe for testing into contact with the layout pattern; An inspection press board design step of laying out a test probe to be brought into contact with the test pad in correspondence with a test pad of the circuit board, and laying out the inspection press board; and a layout pattern of the circuit board; A pattern comparing step of comparing an overlap with a position of a test probe of a press board; a wiring layer forming step of forming a wiring layer corresponding to the layout pattern on a substrate surface of the circuit board; Electronic components and output terminals on the circuit board A circuit board inspection step of stacking an inspection press board having a test probe, and bringing the test probe into contact with a test pad on a substrate surface to perform a functional test. Substrate manufacturing method.
【請求項7】 前記パターン比較部が、前記テストプロ
ーブの接触する面と反対側の面に、接触するテストプロ
ーブの圧力を吸収するバックアップを接触させる配置領
域の有無を判定することを特徴とする請求項6記載の回
路基板の製造方法。
7. The method according to claim 1, wherein the pattern comparing section determines whether or not there is an arrangement area for contacting a backup absorbing the pressure of the contacting test probe on a surface opposite to the contacting surface of the test probe. A method for manufacturing a circuit board according to claim 6.
【請求項8】 前記パターン比較工程において、バック
アップを接触させる前記配置領域が無いことを検出した
場合、面積当たりに接触するテストプローブの数が予め
設定された制限数を超えるか否かの判定が行われること
を特徴とする請求項7記載の回路基板の製造方法。
8. In the pattern comparing step, when it is detected that there is no arrangement area to be brought into contact with a backup, it is determined whether or not the number of test probes to be contacted per area exceeds a preset limit number. The method according to claim 7, wherein the method is performed.
【請求項9】 前記パターン比較工程において、比較結
果として、前記テストパッドの対応する位置に、前記テ
ストプローブを配置出来ないことを検出した場合、また
はバックアップを接触させる前記配置領域がなく、かつ
面積当たりに接触するテストプローブの数が予め設定さ
れた制限数を超えることを検出した場合に、プローブの
配置出来ない部分及びバックアップの領域の持てない部
分が使用不可領域として検出されることを特徴とする請
求項6から請求項8のいずれかに記載の回路基板の製造
方法。
9. In the pattern comparison step, as a result of comparison, when it is detected that the test probe cannot be arranged at a corresponding position on the test pad, or when there is no arrangement area for making backup contact, and When it is detected that the number of test probes contacting per hit exceeds a preset limit number, a portion where a probe cannot be arranged and a portion where a backup area cannot be provided are detected as an unusable area. The method for manufacturing a circuit board according to any one of claims 6 to 8.
【請求項10】 前記パターン比較工程において、前記
使用不可領域に基づいて、前記レイアウトパターン設計
部が回路基板のレイアウトパターン,及び検査用プレス
ボードのテストプローブの位置の再配置が行われること
を特徴とする請求項6から請求項9のいずれかに記載の
回路基板の製造方法。
10. In the pattern comparing step, the layout pattern designing unit rearranges a layout pattern of a circuit board and a position of a test probe of an inspection press board based on the unusable area. The method for manufacturing a circuit board according to claim 6.
【請求項11】 搭載される電子回路の各部の信号をサ
ンプリングもしくは各部に信号を印加するテストパッド
を有する回路基板と、前記テストパッドに接触させるテ
ストプローブを有する検査用プレスボードとを設計する
回路基板設計システムを動作させるプログラムにおい
て、 前記回路基板における部品配置の位置のレイアウトパタ
ーンを生成するレイアウトパターン設計工程と、 前記レイアウトパターンに、テスト用の前記テストプロ
ーブを接触させるテストパッドを生成するテストパッド
付加工程と、 前記回路基板のテストパッドに対応させて、このテスト
パッドに接触させるテストプローブの立てる位置を、前
記検査用プレスボードにレイアウトする検査用プレスボ
ード設計工程と、 前記回路基板のレイアウトパターンと、前記検査用プレ
スボードのテストプローブの位置との重なりを比較する
パターン比較工程とを有することを特徴とする回路基板
設計システムを動作させるプログラム。
11. A circuit for designing a circuit board having a test pad for sampling a signal of each part of an electronic circuit mounted or applying a signal to each part, and a test press board having a test probe for contacting the test pad. In a program for operating a board design system, a layout pattern designing step of generating a layout pattern at a position of a component arrangement on the circuit board; and a test pad for generating a test pad for bringing the test probe for testing into contact with the layout pattern. An adding step, a test press board designing step of laying out a position of a test probe to be brought into contact with the test pad corresponding to a test pad of the circuit board on the test press board, and a layout pattern of the circuit board And the said査用 program for operating the circuit board design system and having a pattern comparison step of comparing the overlap between the position of the test probe of pressboard.
JP2001098310A 2001-03-30 2001-03-30 Circuit substrate designing system and method for manufacturing the circuit substrate Pending JP2002299789A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001098310A JP2002299789A (en) 2001-03-30 2001-03-30 Circuit substrate designing system and method for manufacturing the circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098310A JP2002299789A (en) 2001-03-30 2001-03-30 Circuit substrate designing system and method for manufacturing the circuit substrate

Publications (1)

Publication Number Publication Date
JP2002299789A true JP2002299789A (en) 2002-10-11

Family

ID=18951969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098310A Pending JP2002299789A (en) 2001-03-30 2001-03-30 Circuit substrate designing system and method for manufacturing the circuit substrate

Country Status (1)

Country Link
JP (1) JP2002299789A (en)

Similar Documents

Publication Publication Date Title
US7847567B2 (en) Verifying a printed circuit board manufacturing process prior to electrical intercoupling
CN101154247B (en) Circuit board information acquisition and conversion method,and device for the same
US4779340A (en) Programmable electronic interconnect system and method of making
US7701222B2 (en) Method for validating printed circuit board materials for high speed applications
US5923529A (en) Card slot unit for a personal computer
US9147034B1 (en) Circuit layout verification method
US8436636B2 (en) Methods and apparatuses for testing circuit boards
CN101320396A (en) Printed circuit board wiring processing method and system
CN118036542B (en) Automatic PCB design method, device, terminal and storage medium
US7430729B2 (en) Design rule report utility
US20040025126A1 (en) System and method for providing compliant mapping between chip bond locations and package bond locations for an integrated circuit
US7565637B2 (en) Method of designing package for semiconductor device, layout design tool for performing the same, and method of manufacturing semiconductor device using the same
US7519936B2 (en) Unallocatable space depicting system and method for a component on a printed circuit board
JP2002299789A (en) Circuit substrate designing system and method for manufacturing the circuit substrate
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
US20080244499A1 (en) Apparatus and design method for circuit of semiconductor device etc
US20050270017A1 (en) System and method for automatically comparing test points of a PCB
US7143389B2 (en) Systems and methods for generating node level bypass capacitor models
US6787708B1 (en) Printed circuit board debug technique
JP4082906B2 (en) Clearance check method and computer program for printed circuit board CAD
JP2004252743A (en) Design apparatus for multilayer wired board, its design method and recording medium
US20250005257A1 (en) Method for performing automatic layout defect checking control regarding circuit design, associated apparatus and associated computer-readable medium
JP2001175697A (en) Printed wiring board designing device
US20030115567A1 (en) VRML interface software for image and data compilation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927