JP3134343B2 - バンドギャップ基準電圧発生回路 - Google Patents
バンドギャップ基準電圧発生回路Info
- Publication number
- JP3134343B2 JP3134343B2 JP03111846A JP11184691A JP3134343B2 JP 3134343 B2 JP3134343 B2 JP 3134343B2 JP 03111846 A JP03111846 A JP 03111846A JP 11184691 A JP11184691 A JP 11184691A JP 3134343 B2 JP3134343 B2 JP 3134343B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- emitter
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は基準電圧発生回路に関
し、負帰還を用いて出力電圧を安定化する基準電圧発生
回路に関する。
し、負帰還を用いて出力電圧を安定化する基準電圧発生
回路に関する。
【０００２】
【従来の技術】半導体集積回路では負帰還を用いて出力
電圧を安定化する定電圧回路が基準電圧源としてしばし
ば使用される。例えば特願平１−３２４３８６号公報に
記載の如きバンドギャップ基準電圧回路はその代表的な
ものであり、温度依存性の極めて小さい基準電圧源とし
てバイポーラ集積回路で頻繁に使用される。
電圧を安定化する定電圧回路が基準電圧源としてしばし
ば使用される。例えば特願平１−３２４３８６号公報に
記載の如きバンドギャップ基準電圧回路はその代表的な
ものであり、温度依存性の極めて小さい基準電圧源とし
てバイポーラ集積回路で頻繁に使用される。
【０００３】図７（Ａ）は従来のバンドギャップ基準電
圧発生回路の一例の回路図、同図（Ｂ）はその回路構成
図を示す。同図中、トランジスタＱ3 〜Ｑ6 及び抵抗Ｒ
4 で差動増幅器１０が構成され、トランジスタＱ7 ，Ｑ
8 及び抵抗Ｒ5 で電流増幅器Ａｉが構成されており、定
電流源１１は回路全体の動作電流を供給している。ここ
では、差動増幅器１０の反転入力端子と非反転入力端子
とが同電位となるよう負帰還制御される。コンデンサＣ
1 は高周波数帯域での帰還電圧利得（ループゲイン）を
下げ発振を防ぐための位相補償コンデンサである。
圧発生回路の一例の回路図、同図（Ｂ）はその回路構成
図を示す。同図中、トランジスタＱ3 〜Ｑ6 及び抵抗Ｒ
4 で差動増幅器１０が構成され、トランジスタＱ7 ，Ｑ
8 及び抵抗Ｒ5 で電流増幅器Ａｉが構成されており、定
電流源１１は回路全体の動作電流を供給している。ここ
では、差動増幅器１０の反転入力端子と非反転入力端子
とが同電位となるよう負帰還制御される。コンデンサＣ
1 は高周波数帯域での帰還電圧利得（ループゲイン）を
下げ発振を防ぐための位相補償コンデンサである。
【０００４】ここで、抵抗Ｒ1 ，Ｒ2 夫々を流れる電流
をＩ1 ，Ｉ2 とし、トランジスタＱ 1 のベース・エミッ
タ間電圧をＶBE1 とする。トランジスタＱ1 ，Ｑ2 のベ
ース電流及び差動増幅器１０の入力バイアス電流、オフ
セット等を無視すると出力電圧ＶBGは次式で表わされ
る。
をＩ1 ，Ｉ2 とし、トランジスタＱ 1 のベース・エミッ
タ間電圧をＶBE1 とする。トランジスタＱ1 ，Ｑ2 のベ
ース電流及び差動増幅器１０の入力バイアス電流、オフ
セット等を無視すると出力電圧ＶBGは次式で表わされ
る。
【０００５】
【数１】
【０００６】（但しｋはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷である。）右辺第１項のＶBE1 は略
−２ｍＶ／℃の負の温度係数を持ち、一方Ｉ1 ＞Ｉ2 の
関係から第２項は正の温度係数を持つので抵抗Ｒ2 の値
を適当に選ぶことで出力電圧ＶBGの温度係数を零にでき
る。
度、ｑは電子の電荷である。）右辺第１項のＶBE1 は略
−２ｍＶ／℃の負の温度係数を持ち、一方Ｉ1 ＞Ｉ2 の
関係から第２項は正の温度係数を持つので抵抗Ｒ2 の値
を適当に選ぶことで出力電圧ＶBGの温度係数を零にでき
る。
【０００７】
【発明が解決しようとする課題】従来回路は、トランジ
スタＱ4 ，Ｑ7 のベース・エミッタ間電圧降下が０．７
Ｖで、出力電圧ＶBGが１．２Ｖとすると、コンデンサＣ
1 のトランジスタＱ7 のベースとの接続点Ａはトランジ
スタＱ7 のベース・エミッタ間電圧降下により略０．５
Ｖであり、コンデンサＣ1 のトランジスタＱ4 のベース
との接続点ＢはトランジスタＱ4 のベース・エミッタ間
電圧降下０．７Ｖと抵抗Ｒ4 の電圧降下０．１Ｖで略
０．８Ｖとなる。しかしトランジスタのベース・エミッ
タ間電圧降下は略−２ｍＶ／℃の温度特性を有してお
り、例えば温度が１００℃上昇すると接続点Ａが略０．
７Ｖで接続点Ｂが略０．６Ｖとなる。つまり、コンデン
サＣ1 両端の極性が温度変化によって逆転するためコン
デンサＣ1 としてＰＮ接合を逆バイアス状態で使用する
ジャンクションコンデンサを使用できず、これに比して
チップ面積が大きなＭＯＳコンデンサを使用しなければ
ならずチップ面積が大きくなっていた。
スタＱ4 ，Ｑ7 のベース・エミッタ間電圧降下が０．７
Ｖで、出力電圧ＶBGが１．２Ｖとすると、コンデンサＣ
1 のトランジスタＱ7 のベースとの接続点Ａはトランジ
スタＱ7 のベース・エミッタ間電圧降下により略０．５
Ｖであり、コンデンサＣ1 のトランジスタＱ4 のベース
との接続点ＢはトランジスタＱ4 のベース・エミッタ間
電圧降下０．７Ｖと抵抗Ｒ4 の電圧降下０．１Ｖで略
０．８Ｖとなる。しかしトランジスタのベース・エミッ
タ間電圧降下は略−２ｍＶ／℃の温度特性を有してお
り、例えば温度が１００℃上昇すると接続点Ａが略０．
７Ｖで接続点Ｂが略０．６Ｖとなる。つまり、コンデン
サＣ1 両端の極性が温度変化によって逆転するためコン
デンサＣ1 としてＰＮ接合を逆バイアス状態で使用する
ジャンクションコンデンサを使用できず、これに比して
チップ面積が大きなＭＯＳコンデンサを使用しなければ
ならずチップ面積が大きくなっていた。
【０００８】更に定電流源１１は回路全体の動作電流及
び出力電流を供給するため、負荷に応じた出力電流の変
動も含めて定電流源１１の電流駆動能力は大きくなけれ
ばならず、チップ面積が大きくなっていた。
び出力電流を供給するため、負荷に応じた出力電流の変
動も含めて定電流源１１の電流駆動能力は大きくなけれ
ばならず、チップ面積が大きくなっていた。
【０００９】本発明は上記の点に鑑みなされたもので、
差動増幅器の能動負荷を基準電圧より高い所定電位の点
に接続し、差動増幅器出力を２段のエミッタフォロアに
より出力することにより、出力電流が増大し、位相補償
コンデンサが小容量で小面積とすることを目的とする。
差動増幅器の能動負荷を基準電圧より高い所定電位の点
に接続し、差動増幅器出力を２段のエミッタフォロアに
より出力することにより、出力電流が増大し、位相補償
コンデンサが小容量で小面積とすることを目的とする。
【００１０】
【課題を解決するための手段】本発明のバンドギャップ
基準電圧発生回路は、バンドギャップ回路からの出力を
位相補償コンデンサを設けた差動増幅器によって増幅
し、バンドギャップ電圧を出力するバンドギャップ基準
電圧発生回路において、差動増幅器の能動負荷であるカ
レントミラー回路を構成するトランジスタの共通エミッ
タを基準電圧の出力端子電位より高い所定電位の点に接
続し、差動増幅器の出力をエミッタに定電流源が接続さ
れたエミッタフォロアのＰＮＰトランジスタで取り出
し、エミッタフォロアのＰＮＰトランジスタの出力をエ
ミッタフォロアのＮＰＮトランジスタで取り出して出力
する。
基準電圧発生回路は、バンドギャップ回路からの出力を
位相補償コンデンサを設けた差動増幅器によって増幅
し、バンドギャップ電圧を出力するバンドギャップ基準
電圧発生回路において、差動増幅器の能動負荷であるカ
レントミラー回路を構成するトランジスタの共通エミッ
タを基準電圧の出力端子電位より高い所定電位の点に接
続し、差動増幅器の出力をエミッタに定電流源が接続さ
れたエミッタフォロアのＰＮＰトランジスタで取り出
し、エミッタフォロアのＰＮＰトランジスタの出力をエ
ミッタフォロアのＮＰＮトランジスタで取り出して出力
する。
【００１１】
【作用】本発明においては、ＰＮＰトランジスタとＮＰ
Ｎトランジスタとの２段のエミッタフォロアにより出力
電流が増大し、また周波数特性が良好で位相補償コンデ
ンサを小容量化でき、差動増幅器の能動負荷を基準電圧
より高い所定電位の点に接続しているため差動増幅器を
正常にバイアスでき、位相補償コンデンサの両端の極性
が温度変化で逆転しないためジャンクションコンデンサ
を使用して小面積化することができ、定電流源の消費電
流が小さく回路全体の消費電流を低減できる。
Ｎトランジスタとの２段のエミッタフォロアにより出力
電流が増大し、また周波数特性が良好で位相補償コンデ
ンサを小容量化でき、差動増幅器の能動負荷を基準電圧
より高い所定電位の点に接続しているため差動増幅器を
正常にバイアスでき、位相補償コンデンサの両端の極性
が温度変化で逆転しないためジャンクションコンデンサ
を使用して小面積化することができ、定電流源の消費電
流が小さく回路全体の消費電流を低減できる。
【００１２】
【実施例】図１は本発明回路の第１実施例の回路図を示
す。同図中、図７と同一部分には同一符号を付し、その
説明を省略する。
す。同図中、図７と同一部分には同一符号を付し、その
説明を省略する。
【００１３】図１中、ツェナーダイオードＤZ と抵抗Ｒ
5 とＮＰＮトランジスタＱ9 は定電圧源を構成し、トラ
ンジスタＱ9 のエミッタは出力端子２０の電位ＶBG（例
えば１．２Ｖ）より大なる所定値Ｖ1 （例えば５Ｖ以
上）とされ、カレントミラー型能動負荷であるトランジ
スタＱ5 ，Ｑ6 の共通エミッタに接続されている。エミ
ッタフォロア構成のＰＮＰトランジスタＱ7 のエミッタ
は定電流源２１を介して電源電圧ＶCCの電源端子２２に
接続され、コレクタは接地されている。このトランジス
タのエミッタにはエミッタフォロア構成のＮＰＮトラン
ジスタＱ10のベースが接続され、トランジスタＱ10のコ
レクタは電源端子２２に接続され、エミッタは出力端子
２０に接続されている。この出力端子２０には抵抗
Ｒ1 ，Ｒ 2 夫々の一端が接続されている。
5 とＮＰＮトランジスタＱ9 は定電圧源を構成し、トラ
ンジスタＱ9 のエミッタは出力端子２０の電位ＶBG（例
えば１．２Ｖ）より大なる所定値Ｖ1 （例えば５Ｖ以
上）とされ、カレントミラー型能動負荷であるトランジ
スタＱ5 ，Ｑ6 の共通エミッタに接続されている。エミ
ッタフォロア構成のＰＮＰトランジスタＱ7 のエミッタ
は定電流源２１を介して電源電圧ＶCCの電源端子２２に
接続され、コレクタは接地されている。このトランジス
タのエミッタにはエミッタフォロア構成のＮＰＮトラン
ジスタＱ10のベースが接続され、トランジスタＱ10のコ
レクタは電源端子２２に接続され、エミッタは出力端子
２０に接続されている。この出力端子２０には抵抗
Ｒ1 ，Ｒ 2 夫々の一端が接続されている。
【００１４】ここではＰＮＰトランジスタＱ7 のエミッ
タフォロアとＮＰＮトランジスタＱ 8 のエミッタフォロ
アとの２段のエミッタフォロアで出力回路を構成するこ
とにより、電流増幅度を増大させ、出力電流の増大及び
出力電圧の安定化を図っている。また、定電流源２１の
出力電流Ｉ0 を適当な値に選定してカレントミラー能動
負荷のＰＮＰトランジスタＱ5 ，Ｑ6 のベース電流とエ
ミッタフォロアのＰＮＰトランジスタＱ7 のベース電流
を略同一とすることにより、差動増幅器の入力オフセッ
トを最小の値にすることができる。
タフォロアとＮＰＮトランジスタＱ 8 のエミッタフォロ
アとの２段のエミッタフォロアで出力回路を構成するこ
とにより、電流増幅度を増大させ、出力電流の増大及び
出力電圧の安定化を図っている。また、定電流源２１の
出力電流Ｉ0 を適当な値に選定してカレントミラー能動
負荷のＰＮＰトランジスタＱ5 ，Ｑ6 のベース電流とエ
ミッタフォロアのＰＮＰトランジスタＱ7 のベース電流
を略同一とすることにより、差動増幅器の入力オフセッ
トを最小の値にすることができる。
【００１５】また、トランジスタＱ7 はコレクタが接地
されるため、コレクタがサブストレートに接続されたサ
ブストレートＰＮＰトランジスタを使用でき、このサブ
ストレートＰＮＰトランジスタはテラテルＰＮＰトラン
ジスタに比して電流増幅度が高くなり、チップ面積が小
さくて済む。
されるため、コレクタがサブストレートに接続されたサ
ブストレートＰＮＰトランジスタを使用でき、このサブ
ストレートＰＮＰトランジスタはテラテルＰＮＰトラン
ジスタに比して電流増幅度が高くなり、チップ面積が小
さくて済む。
【００１６】また、トランジスタＱ5 ，Ｑ6 のエミッタ
には出力電圧ＶBG（１．２Ｖ）より高い電位Ｖ1 が印加
されるため、トランジスタＱ5 ，Ｑ6 夫々のベース・エ
ミッタ間電圧を０．７Ｖにとれて正常にバイアスでき、
差動増幅器を安定動作させることができる。
には出力電圧ＶBG（１．２Ｖ）より高い電位Ｖ1 が印加
されるため、トランジスタＱ5 ，Ｑ6 夫々のベース・エ
ミッタ間電圧を０．７Ｖにとれて正常にバイアスでき、
差動増幅器を安定動作させることができる。
【００１７】また、上記の実施例ではトランジスタＱ3
〜Ｑ6 及び抵抗Ｒ4 で構成される差動増幅器の部分での
み電圧増幅を行なっており、抵抗Ｒ2 と位相補償コンデ
ンサＣ1 とで高周波数におけるループゲインが下げられ
ている。ループゲインＡvLOO P は周波数が充分高いとき
次式で表わされる。
〜Ｑ6 及び抵抗Ｒ4 で構成される差動増幅器の部分での
み電圧増幅を行なっており、抵抗Ｒ2 と位相補償コンデ
ンサＣ1 とで高周波数におけるループゲインが下げられ
ている。ループゲインＡvLOO P は周波数が充分高いとき
次式で表わされる。
【００１８】ＡvLOOP ＝α／（ωＲ2 Ｃ1 ） 但し、αはトランジスタＱ1 ，Ｑ2 、抵抗Ｒ1 ，Ｒ2 ，
Ｒ3 による減衰比、ωは角周波数である。
Ｒ3 による減衰比、ωは角周波数である。
【００１９】従ってループゲインは抵抗Ｒ1 ，Ｒ2 ，Ｒ
3 とコンデンサＣ1 によって決定されて安定である。更
に差動増幅器以外は周波数特性が良好な分圧回路とエミ
ッタフォロア回路であり、回路全体の周波数特性が良好
である。つまり、エミッタフォロア回路を用いることに
より、コンデンサＣ1 は従来に比して小容量の３ｐＦ程
度で済む。従って、ＭＯＳコンデンサを使用しても小面
積化が可能になる。
3 とコンデンサＣ1 によって決定されて安定である。更
に差動増幅器以外は周波数特性が良好な分圧回路とエミ
ッタフォロア回路であり、回路全体の周波数特性が良好
である。つまり、エミッタフォロア回路を用いることに
より、コンデンサＣ1 は従来に比して小容量の３ｐＦ程
度で済む。従って、ＭＯＳコンデンサを使用しても小面
積化が可能になる。
【００２０】また、コンデンサＣ1 の接続点Ａはトラン
ジスタＱ7 ，Ｑ10のベース・エミッタ間電圧降下ＶBEが
相殺され出力電圧ＶBGつまり略１．２Ｖとなり、コンデ
ンサＣ1 の接続点ＢはトランジスタＱ4 のＶBEと抵抗Ｒ
4 の電圧降下０．１Ｖで略０．８Ｖとなる。例えば温度
が１００℃上昇しても接続点Ａは略１．２Ｖと変わら
ず、接続点Ｂは略０．６Ｖとなり、温度変化によってコ
ンデンサＣ1 の両端の極性が変わらない。従って、コン
デサＣ1 としてＰＮ接合を逆バイアス状態で使用するジ
ャンクションコンデンサを使用することが可能となり、
チップ面積を小さくできる。
ジスタＱ7 ，Ｑ10のベース・エミッタ間電圧降下ＶBEが
相殺され出力電圧ＶBGつまり略１．２Ｖとなり、コンデ
ンサＣ1 の接続点ＢはトランジスタＱ4 のＶBEと抵抗Ｒ
4 の電圧降下０．１Ｖで略０．８Ｖとなる。例えば温度
が１００℃上昇しても接続点Ａは略１．２Ｖと変わら
ず、接続点Ｂは略０．６Ｖとなり、温度変化によってコ
ンデンサＣ1 の両端の極性が変わらない。従って、コン
デサＣ1 としてＰＮ接合を逆バイアス状態で使用するジ
ャンクションコンデンサを使用することが可能となり、
チップ面積を小さくできる。
【００２１】また、トランジスタＱ7 ，Ｑ10と２段のエ
ミッタフォロアを用いるので端子２０の出力電流は数ｍ
Ａと従来の数十μＡから大幅に大きくなる。加えて出力
電流の変化等による出力電圧ＶBGの変動も格段に小さく
なる。定電流源２１は、トランジスタＱ1 ，Ｑ2 及び抵
抗Ｒ1 〜Ｒ3 の回路部分と差動増幅器夫々の動作電流と
エミッタフォロアのトランジスタＱ7 のバイアス電流及
びエミッタフォロアのトランジスタＱ10のベース電流を
供給しているだけで大きな出力電流はトランジスタＱ10
が供給している。従来は出力の変動分を見込んで電流源
の電流値を大きめに設定していたがその変動分も増幅率
分の１になるのでそのマージンも小さくなるため回路全
体の消費電流は例えば訳１３０μＡとなり、従来回路の
消費電流が１７０μＡであるのに対して小さくなる。上
記実施例では図７の従来回路に対してトランジスタ
Ｑ9 ，Ｑ10、抵抗Ｒ5 、ツェナーダイオードＤZ を追加
しているにも拘らず、コンデンサＣ1 にジャンクション
コンデンサを使用てき、定電流源２１を小型化できるた
めチップ面積は図１の実施例のものの方が小さくなる。
ミッタフォロアを用いるので端子２０の出力電流は数ｍ
Ａと従来の数十μＡから大幅に大きくなる。加えて出力
電流の変化等による出力電圧ＶBGの変動も格段に小さく
なる。定電流源２１は、トランジスタＱ1 ，Ｑ2 及び抵
抗Ｒ1 〜Ｒ3 の回路部分と差動増幅器夫々の動作電流と
エミッタフォロアのトランジスタＱ7 のバイアス電流及
びエミッタフォロアのトランジスタＱ10のベース電流を
供給しているだけで大きな出力電流はトランジスタＱ10
が供給している。従来は出力の変動分を見込んで電流源
の電流値を大きめに設定していたがその変動分も増幅率
分の１になるのでそのマージンも小さくなるため回路全
体の消費電流は例えば訳１３０μＡとなり、従来回路の
消費電流が１７０μＡであるのに対して小さくなる。上
記実施例では図７の従来回路に対してトランジスタ
Ｑ9 ，Ｑ10、抵抗Ｒ5 、ツェナーダイオードＤZ を追加
しているにも拘らず、コンデンサＣ1 にジャンクション
コンデンサを使用てき、定電流源２１を小型化できるた
めチップ面積は図１の実施例のものの方が小さくなる。
【００２２】更に、定電流源２１の電圧降下をＶCEとす
ると、出力電圧ＶBEとトランジスタＱ10のＶBEとにより
電源電圧ＶCCは次式の関係となる。
ると、出力電圧ＶBEとトランジスタＱ10のＶBEとにより
電源電圧ＶCCは次式の関係となる。
【００２３】ＶCC≧ＶBG＋ＶCE＋ＶBE ここで、例えばＶBGが１．２Ｖ、ＶCEが０．１Ｖ、ＶBE
が０．７Ｖとすると、回路はＶCCが２Ｖ以上で正常に動
作し、従来に比して電源電圧ＶCCが低くて済む。
が０．７Ｖとすると、回路はＶCCが２Ｖ以上で正常に動
作し、従来に比して電源電圧ＶCCが低くて済む。
【００２４】図２〜図５は本発明回路の他の実施例の回
路図を示す。
路図を示す。
【００２５】図２の実施例はツェナーダイオードＤZ と
抵抗Ｒ5とトランジスタＱ9 との定電圧源の代りにＮＰ
ＮトランジスタＱ11，Ｑ12及び定電流源２３を設けてい
る。トランジスタＱ11はコレクタを電源端子２２に接続
され、エミッタをトランジスタＱ5 ，Ｑ6 の共通エミッ
タに接続され、そのベース・コレクタ間に定電流源２３
が接続されている。トランジスタＱ11のベースにはトラ
ンジスタＱ12のエミッタに接続され、トランジスタＱ12
はベースをトランジスタＱ7 のエミッタに接続され、コ
レクタを接地されている。
抵抗Ｒ5とトランジスタＱ9 との定電圧源の代りにＮＰ
ＮトランジスタＱ11，Ｑ12及び定電流源２３を設けてい
る。トランジスタＱ11はコレクタを電源端子２２に接続
され、エミッタをトランジスタＱ5 ，Ｑ6 の共通エミッ
タに接続され、そのベース・コレクタ間に定電流源２３
が接続されている。トランジスタＱ11のベースにはトラ
ンジスタＱ12のエミッタに接続され、トランジスタＱ12
はベースをトランジスタＱ7 のエミッタに接続され、コ
レクタを接地されている。
【００２６】このため、各トランジスタのベース・エミ
ッタ間電圧をＶBEとすると、トランジスタＱ5 ，Ｑ6 の
共通エミッタの電位は、端子２０の電位ＶBGにトランジ
スタＱ10及びＱ12のＶBEが加算され、トランジスタＱ11
のＶBEが減算されるためにＶ BG＋ＶBEに固定される。
ッタ間電圧をＶBEとすると、トランジスタＱ5 ，Ｑ6 の
共通エミッタの電位は、端子２０の電位ＶBGにトランジ
スタＱ10及びＱ12のＶBEが加算され、トランジスタＱ11
のＶBEが減算されるためにＶ BG＋ＶBEに固定される。
【００２７】図３の実施例では、定電圧源の代りにＰＮ
ＰトランジスタＱ13と定電流源２４を設けている。トラ
ンジスタＱ13はベースを端子２０に接続され、コレクタ
を接地され、エミッタは定電流源２４を介して電源端子
２２に接続されている。この実施例でもトランジスタＱ
5 ，Ｑ6 の共通エミッタはトランジスタＱ13により、端
子２０の電位ＶBGにトランジスタＱ13のＶBEが加算され
るためにＶBG＋ＶBEに固定される。
ＰトランジスタＱ13と定電流源２４を設けている。トラ
ンジスタＱ13はベースを端子２０に接続され、コレクタ
を接地され、エミッタは定電流源２４を介して電源端子
２２に接続されている。この実施例でもトランジスタＱ
5 ，Ｑ6 の共通エミッタはトランジスタＱ13により、端
子２０の電位ＶBGにトランジスタＱ13のＶBEが加算され
るためにＶBG＋ＶBEに固定される。
【００２８】図４の実施例では、定電圧源の代りに、Ｎ
ＰＮトランジスタＱ14とダイオードＤ1 が設けられてい
る。トランジスタＱ14はエミッタをトランジスタＱ5 ，
Ｑ6 の共通エミッタに接続され、ベースを定電流源２１
とダイオードＤ1 のアノードとに接続されコレクタを電
源端子２２に接続されている。ダイオードＤ1 のカソー
ドはトランジスタＱ7 のエミッタ及びトランジスタＱ10
のベースに接続されている。
ＰＮトランジスタＱ14とダイオードＤ1 が設けられてい
る。トランジスタＱ14はエミッタをトランジスタＱ5 ，
Ｑ6 の共通エミッタに接続され、ベースを定電流源２１
とダイオードＤ1 のアノードとに接続されコレクタを電
源端子２２に接続されている。ダイオードＤ1 のカソー
ドはトランジスタＱ7 のエミッタ及びトランジスタＱ10
のベースに接続されている。
【００２９】この実施例でもダイオードＤ1 のＰＮ接合
の順方向電圧降下をＶBEとしてトランジスタＱ5 ，Ｑ6
の共通エミッタの電位は端子２０の電位ＶBEにトランジ
スタＱ10及びダイオードＤ1 のＶBEが加算され、トラン
ジスタＱ14のＶBEが減算されるためにＶBG＋ＶBEに固定
される。
の順方向電圧降下をＶBEとしてトランジスタＱ5 ，Ｑ6
の共通エミッタの電位は端子２０の電位ＶBEにトランジ
スタＱ10及びダイオードＤ1 のＶBEが加算され、トラン
ジスタＱ14のＶBEが減算されるためにＶBG＋ＶBEに固定
される。
【００３０】図５の実施例では、ＰＮＰトランジスタＱ
15を設けており、更にトランジスタＱ10の後段にトラン
ジスタＱ16を設けている。トランジスタＱ5 ，Ｑ6 のエ
ミッタは電源端子２２に接続され、トランジスタＱ5 ，
Ｑ6 のベース及びトランジスタＱ6 のコクレタにトラン
ジスタＱ15のエミッタが接続されており、トランジスタ
Ｑ15はベースをトランジスタＱ5 のコレクタに接続さ
れ、コレクタをトランジスタＱ7 のベース及びトランジ
スタＱ4 のコレクタに接続されている。また、トランジ
スタＱ10のエミッタはＮＰＮトランジスタＱ16のベース
に接続されると共に抵抗Ｒ6 を介して出力端子２０に接
続されており、トランジスタＱ16はコレクタを電源端子
２２に接続され、エミッタを出力端子２０に接続されて
トランジスタＱ10とダーリントン接続構成になってい
る。
15を設けており、更にトランジスタＱ10の後段にトラン
ジスタＱ16を設けている。トランジスタＱ5 ，Ｑ6 のエ
ミッタは電源端子２２に接続され、トランジスタＱ5 ，
Ｑ6 のベース及びトランジスタＱ6 のコクレタにトラン
ジスタＱ15のエミッタが接続されており、トランジスタ
Ｑ15はベースをトランジスタＱ5 のコレクタに接続さ
れ、コレクタをトランジスタＱ7 のベース及びトランジ
スタＱ4 のコレクタに接続されている。また、トランジ
スタＱ10のエミッタはＮＰＮトランジスタＱ16のベース
に接続されると共に抵抗Ｒ6 を介して出力端子２０に接
続されており、トランジスタＱ16はコレクタを電源端子
２２に接続され、エミッタを出力端子２０に接続されて
トランジスタＱ10とダーリントン接続構成になってい
る。
【００３１】この実施例では、トランジスタＱ5 ，Ｑ6
にＱ15を追加してカレントミラー回路の精度を向上させ
ている。またトランジスタＱ10とＱ16のダーリントン接
続により出力電流を数十ｍＡに増大させている上記図２
〜図５の実施例でも大出力電流を得ることができ、コン
デンサＣ1 の容量が小さくチップ面積が小さくて済み、
回路の消費電流が低減され、電源電圧ＶCCが低くて済む
ことは図１の実施例と同様である。ただ、図４，図５の
実施例では電源電圧ＶCCがＶBG＋２・ＶBE以上、例えば
２．７Ｖ以上必要となる。
にＱ15を追加してカレントミラー回路の精度を向上させ
ている。またトランジスタＱ10とＱ16のダーリントン接
続により出力電流を数十ｍＡに増大させている上記図２
〜図５の実施例でも大出力電流を得ることができ、コン
デンサＣ1 の容量が小さくチップ面積が小さくて済み、
回路の消費電流が低減され、電源電圧ＶCCが低くて済む
ことは図１の実施例と同様である。ただ、図４，図５の
実施例では電源電圧ＶCCがＶBG＋２・ＶBE以上、例えば
２．７Ｖ以上必要となる。
【００３２】なお、カレントミラー回路の精度を上げる
ために、トランジスタＱ5 ，Ｑ6 夫々にエミッタ抵抗を
追加しても良く、図５の如くトランジスタＱ15を追加し
ても良く、またトランジスタＱ5 ，Ｑ6 を単一のマルチ
コレクタＰＮＰトランジスタに代えて小面積化しても良
い。エミッタフォロアの出力回路は３段以上のエミッタ
フォロア又はダーリントン接続により出力を行なっても
良く、またレベルシフトダイオードを追加もしくはレベ
ルシフトダイオードに置き換えたものであっても良く、
更にプッシュプル出力としたものであっても良く、上記
実施例に限定されない。
ために、トランジスタＱ5 ，Ｑ6 夫々にエミッタ抵抗を
追加しても良く、図５の如くトランジスタＱ15を追加し
ても良く、またトランジスタＱ5 ，Ｑ6 を単一のマルチ
コレクタＰＮＰトランジスタに代えて小面積化しても良
い。エミッタフォロアの出力回路は３段以上のエミッタ
フォロア又はダーリントン接続により出力を行なっても
良く、またレベルシフトダイオードを追加もしくはレベ
ルシフトダイオードに置き換えたものであっても良く、
更にプッシュプル出力としたものであっても良く、上記
実施例に限定されない。
【００３３】また、差動増幅器の前段のトランジスタＱ
1 ，Ｑ2、抵抗Ｒ1 〜Ｒ3 の回路についても、図６に示
す如くトランジスタＱ2 と抵抗Ｒ3 とを入れ換えて構成
する等、その目的を変えない範囲で変形、追加を行なっ
ても良い。また図１，図６の実施例ではツェナーダイオ
ードＤZ を用いて電位Ｖ1 を発生しているが、他の定電
圧回路で電位Ｖ1 を発生しても良い。更に図２，図３夫
々のトランジスタＱ12，Ｑ13夫々はダイオードに置き換
えても良く、上記実施例に限定されない。
1 ，Ｑ2、抵抗Ｒ1 〜Ｒ3 の回路についても、図６に示
す如くトランジスタＱ2 と抵抗Ｒ3 とを入れ換えて構成
する等、その目的を変えない範囲で変形、追加を行なっ
ても良い。また図１，図６の実施例ではツェナーダイオ
ードＤZ を用いて電位Ｖ1 を発生しているが、他の定電
圧回路で電位Ｖ1 を発生しても良い。更に図２，図３夫
々のトランジスタＱ12，Ｑ13夫々はダイオードに置き換
えても良く、上記実施例に限定されない。
【００３４】
【発明の効果】上述の如く、本発明の基準電圧発生回路
によれば出力電流が増大し、位相補償コンデンサが小容
量となるのでＭＯＳコンデンサを使用してもチップ面積
を小さくでき、またジャンクションコンデンサを使用す
ることができるのでチップ面積を更に小さくすることが
できるため、実用上きわめて有用である。
によれば出力電流が増大し、位相補償コンデンサが小容
量となるのでＭＯＳコンデンサを使用してもチップ面積
を小さくでき、またジャンクションコンデンサを使用す
ることができるのでチップ面積を更に小さくすることが
できるため、実用上きわめて有用である。
【図１】本発明回路の一実施例の回路図である。
【図２】本発明回路の他の実施例の回路図である。
【図３】本発明回路の他の実施例の回路図である。
【図４】本発明回路の他の実施例の回路図である。
【図５】本発明回路の他の実施例の回路図である。
【図６】本発明回路の他の実施例の回路図である。
【図７】従来回路の回路図及び回路構成図である。
Ｑ1 〜Ｑ16 トランジスタ Ｒ1 〜Ｒ6 抵抗 Ｃ1 位相補償コンデンサ
Claims (1)
- 【請求項１】 バンドギャップ回路からの出力を位相補
償コンデンサを設けた差動増幅器によって増幅し、バン
ドギャップ電圧を出力するバンドギャップ基準電圧発生
回路において、該差動増幅器の能動負荷であるカレント
ミラー回路を構成するトランジスタの共通エミッタを基
準電圧の出力端子電位より高い所定電位の点に接続し、
該差動増幅器の出力をエミッタに定電流源が接続された
エミッタフォロアのＰＮＰトランジスタで取り出し、該
エミッタフォロアのＰＮＰトランジスタの出力をエミッ
タフォロアのＮＰＮトランジスタで取り出して出力する
ことを特徴とするバンドギャップ基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03111846A JP3134343B2 (ja) | 1991-05-16 | 1991-05-16 | バンドギャップ基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03111846A JP3134343B2 (ja) | 1991-05-16 | 1991-05-16 | バンドギャップ基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04338811A JPH04338811A (ja) | 1992-11-26 |
| JP3134343B2 true JP3134343B2 (ja) | 2001-02-13 |
Family
ID=14571634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03111846A Expired - Fee Related JP3134343B2 (ja) | 1991-05-16 | 1991-05-16 | バンドギャップ基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134343B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861736A (en) * | 1994-12-01 | 1999-01-19 | Texas Instruments Incorporated | Circuit and method for regulating a voltage |
| JP5040397B2 (ja) * | 2007-03-28 | 2012-10-03 | 富士電機株式会社 | 基準電圧回路 |
-
1991
- 1991-05-16 JP JP03111846A patent/JP3134343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04338811A (ja) | 1992-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US4437023A (en) | Current mirror source circuitry | |
| US5576616A (en) | Stabilized reference current or reference voltage source | |
| US4692711A (en) | Current mirror circuit | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JPH01230110A (ja) | 電流発生器 | |
| US7113041B2 (en) | Operational amplifier | |
| US5113146A (en) | Amplifier arrangement | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US6806770B2 (en) | Operational amplifier | |
| CN116560448B (zh) | 带隙基准电压源电路 | |
| US6255868B1 (en) | Buffer circuit and hold circuit | |
| JPH0720960A (ja) | 電流発生装置 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JP3088336B2 (ja) | 周波数変換回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3204387B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |