JPH0379123A - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JPH0379123A JPH0379123A JP1215781A JP21578189A JPH0379123A JP H0379123 A JPH0379123 A JP H0379123A JP 1215781 A JP1215781 A JP 1215781A JP 21578189 A JP21578189 A JP 21578189A JP H0379123 A JPH0379123 A JP H0379123A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- transistor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば、Ｅ ＣＬ （ＥｃｖｌｔｔｅｒＣ
ｏｕｐｌｅｄ Ｌｌｇｉｃ ）などの回路に用いられる
定電流源回路に関するものである。
ｏｕｐｌｅｄ Ｌｌｇｉｃ ）などの回路に用いられる
定電流源回路に関するものである。
従来の定電流源回路を用いたＥＣＬ回路を第３図に示す
。この回路は一対のバイポーラトランジスタＱ、Ｑ７の
エミッタを接続し、これらのトランジスタＱ、Ｑ７によ
る電流が定電流源回路３０へ流れ込むようにした差動増
幅回路である。
。この回路は一対のバイポーラトランジスタＱ、Ｑ７の
エミッタを接続し、これらのトランジスタＱ、Ｑ７によ
る電流が定電流源回路３０へ流れ込むようにした差動増
幅回路である。
上記の回路において、バイポーラトランジスタＱ８は出
力段を構成するエミッタフォロワとなっている。一方、
定電流回路３０にはバイアス回路３１が含まれ、■ の
電圧を与える電圧源とアーＣ スとの間に接続されて、これらにより与えられる電圧か
ら所定電圧Ｖ を発生する。この電圧ｖ０はバイポーラ
トランジスタＱ１のベースに与えられ、トランジスタＱ
１のコレクタがトランジスタＱ、Ｑ７のエミッタに接続
され、トランジスタＱｌのエミッタが抵抗Ｒを介して接
地されている。
力段を構成するエミッタフォロワとなっている。一方、
定電流回路３０にはバイアス回路３１が含まれ、■ の
電圧を与える電圧源とアーＣ スとの間に接続されて、これらにより与えられる電圧か
ら所定電圧Ｖ を発生する。この電圧ｖ０はバイポーラ
トランジスタＱ１のベースに与えられ、トランジスタＱ
１のコレクタがトランジスタＱ、Ｑ７のエミッタに接続
され、トランジスタＱｌのエミッタが抵抗Ｒを介して接
地されている。
上記の回路では、バアス回路３１により出力される電圧
Ｖ が与えられたトランジスタＱ１のコレクタには、次
式で表わされる電流Ｉが流れる。
Ｖ が与えられたトランジスタＱ１のコレクタには、次
式で表わされる電流Ｉが流れる。
■−（ｈｆ、／ （１＋ｈｒ８） ）
（（Ｖ −ＶＢＥ）／Ｒ） −（１）この結
果、トランジスタＱ８のエミッタから出力される電圧ｖ
１は、 Ｖ、−Ｖ、ｏ−ＲＩ −ＶＢＥ −（２）と
なる。
果、トランジスタＱ８のエミッタから出力される電圧ｖ
１は、 Ｖ、−Ｖ、ｏ−ＲＩ −ＶＢＥ −（２）と
なる。
ここで、外部仕様によりｖｌに温度特性が必要なときに
は、（１）式のｈ 、Ｖ 、Ｒを含めてｒｅ
ＢＥ 必要な定数の選択をし、適当なＶ を出力するバイアス
回路３１を設計することになる。すなわち、バイアス回
路３１の出力電圧Ｖ に関して、ｖｏ。
は、（１）式のｈ 、Ｖ 、Ｒを含めてｒｅ
ＢＥ 必要な定数の選択をし、適当なＶ を出力するバイアス
回路３１を設計することになる。すなわち、バイアス回
路３１の出力電圧Ｖ に関して、ｖｏ。
変動がないとしたときの値（中心値）をいくらにするか
、温度係数をどの程度にするか、■ 変動Ｃ に対する依存性をどの程度で抑えるかが重要問題となる
。
、温度係数をどの程度にするか、■ 変動Ｃ に対する依存性をどの程度で抑えるかが重要問題となる
。
ところが、従来のバイアス回路は上記の問題点を考慮し
た設計を行う場合、温度変化に対して安定的なものを提
供し得ても、電源電圧Ｖ の変化Ｃ に対しては極めて不安定であるという問題点があった。
た設計を行う場合、温度変化に対して安定的なものを提
供し得ても、電源電圧Ｖ の変化Ｃ に対しては極めて不安定であるという問題点があった。
ここで、従来のバイアス回路の実例を示すと、第４図（
ａ）、（ｂ）及び第５図に示されるような回路がある。
ａ）、（ｂ）及び第５図に示されるような回路がある。
第４図（ａ）の回路では、電源電圧■ を抵抗Ｒ４□坪
より降下させ、この値Ｖ。を、Ｃ バイポーラトランジスタＱ４■のコレクタに与えるとと
もに、トランジスタＱ４１のコレクタ・ベース間の抵抗
Ｒ４２と、ベース・エミッタ間の抵抗Ｒ４３とで分圧し
て、トランジスタＱ４□に適当な電流を流す。これによ
り、出力電圧Ｖ の安定化を図ったちのである。
より降下させ、この値Ｖ。を、Ｃ バイポーラトランジスタＱ４■のコレクタに与えるとと
もに、トランジスタＱ４１のコレクタ・ベース間の抵抗
Ｒ４２と、ベース・エミッタ間の抵抗Ｒ４３とで分圧し
て、トランジスタＱ４□に適当な電流を流す。これによ
り、出力電圧Ｖ の安定化を図ったちのである。
第４図（ｂ）は、電源電圧Ｖ が直接にコレツＣ
夕へ与えられ、かつ抵抗Ｒ４４を介してベースへ与えら
れたバイポーラトランジスタＱ４２のエミッタから出力
電圧Ｖ を取出す回路を示している。この電圧Ｖ を抵
抗Ｒ４５を介してダイオードＤのアノードへ与えて、ア
ノードとバイポーラトランジスタＱ 、Ｑ のベー
スを接続する。トランジス３４４ りＱ 、Ｑ のコレクタには、抵抗Ｒ４Ｂを介して
４３ ４４ ■ が与えられ、エミッタには抵抗Ｒ４７を介してアー
スレベルが与えられる。更に、トランジスタＱ４２のベ
ースにはコレクタが接続され、エミッタが接地されたト
ランジスタＱ４５は、そのベースへ抵抗Ｒ４Ｂを介して
Ｖ。が与えられている。このバイアス回路では、■ の
変動に応じてダイオードＤのアノード電位が変動し、ト
ランジスタＱ４３゜Ｑ４４を流れる電流が変化し、これ
に伴ってトランジスタＱ４５を流れる電流が変化するこ
とにより電圧Ｖ の安定化を図っている。
れたバイポーラトランジスタＱ４２のエミッタから出力
電圧Ｖ を取出す回路を示している。この電圧Ｖ を抵
抗Ｒ４５を介してダイオードＤのアノードへ与えて、ア
ノードとバイポーラトランジスタＱ 、Ｑ のベー
スを接続する。トランジス３４４ りＱ 、Ｑ のコレクタには、抵抗Ｒ４Ｂを介して
４３ ４４ ■ が与えられ、エミッタには抵抗Ｒ４７を介してアー
スレベルが与えられる。更に、トランジスタＱ４２のベ
ースにはコレクタが接続され、エミッタが接地されたト
ランジスタＱ４５は、そのベースへ抵抗Ｒ４Ｂを介して
Ｖ。が与えられている。このバイアス回路では、■ の
変動に応じてダイオードＤのアノード電位が変動し、ト
ランジスタＱ４３゜Ｑ４４を流れる電流が変化し、これ
に伴ってトランジスタＱ４５を流れる電流が変化するこ
とにより電圧Ｖ の安定化を図っている。
更に、第５図は電源電圧Ｖ を抵抗Ｒ４ｇで降下Ｃ
させて出力電圧Ｖ を得る回路を示している。すなわち
、この電圧Ｖ をセンスアンプ４１により検出し、その
変動に応じた出力ｖ２を、抵抗Ｒとアースとの間に接続
された電流源４２へ送出して電流値を変化させる。具体
的には電圧Ｖ が太きくなるとｖ２が大きくなり、■ｏ
が大となるから■ が低下して元へ戻るという負帰還型
となっている。従って、■ の変動に対しても負帰還作
用Ｃ が生じ出力電圧Ｖ の変動をも小さくできるが、変動を
ゼロに抑えることができない。そして、■ の変動とＶ
の変動との比はセンスアンプＣＣ０ ４１の利得で決まるから、利得を大きくすると変動比を
小さくできるが高利得となるため、発振を生じる危険性
が生じた。そこで、発振抑制のための容量を回路に設け
ることも考えられるが、容量はＩＣチップ上で面積が増
大するほか、容量の大きさによっては作り得ない場合も
ある。
、この電圧Ｖ をセンスアンプ４１により検出し、その
変動に応じた出力ｖ２を、抵抗Ｒとアースとの間に接続
された電流源４２へ送出して電流値を変化させる。具体
的には電圧Ｖ が太きくなるとｖ２が大きくなり、■ｏ
が大となるから■ が低下して元へ戻るという負帰還型
となっている。従って、■ の変動に対しても負帰還作
用Ｃ が生じ出力電圧Ｖ の変動をも小さくできるが、変動を
ゼロに抑えることができない。そして、■ の変動とＶ
の変動との比はセンスアンプＣＣ０ ４１の利得で決まるから、利得を大きくすると変動比を
小さくできるが高利得となるため、発振を生じる危険性
が生じた。そこで、発振抑制のための容量を回路に設け
ることも考えられるが、容量はＩＣチップ上で面積が増
大するほか、容量の大きさによっては作り得ない場合も
ある。
このように従来の定電流源回路では、そのバイアス回路
の出力電圧Ｖ が電源電圧Ｖ に対してＯＣＣ 変動し、実例で示すとＶ が１ｖ変動するとパイＣ アス電圧Ｖ が５０ｍＶ程度変動するという問題があっ
た。また、全く上記変動を抑制した回路を実現しようと
すると、回路規模が大型化する問題点があった。
の出力電圧Ｖ が電源電圧Ｖ に対してＯＣＣ 変動し、実例で示すとＶ が１ｖ変動するとパイＣ アス電圧Ｖ が５０ｍＶ程度変動するという問題があっ
た。また、全く上記変動を抑制した回路を実現しようと
すると、回路規模が大型化する問題点があった。
そこで本発明は、回路規模を大型化することなく、含ま
れるバイアス回路の出力の電源電圧に対する変動を抑制
できる定電流源回路を提供することを目的とする。
れるバイアス回路の出力の電源電圧に対する変動を抑制
できる定電流源回路を提供することを目的とする。
本発明の定電流源回路は、第１の電圧源と第２の電圧源
とに接続され、所定の出力電圧を送出するバイアス回路
と、このバイアス回路の出力端子にベース（ゲート）が
接続されるとともに、第１の電圧源に第１の抵抗を介し
て、また、第２の電圧源に第２の抵抗を介してエミッタ
（ソース）が接続され、コレクタ（ドレイン）が出力端
子となっているトランジスタ（ＦＥＴ）とを備えたこと
を特徴とする。
とに接続され、所定の出力電圧を送出するバイアス回路
と、このバイアス回路の出力端子にベース（ゲート）が
接続されるとともに、第１の電圧源に第１の抵抗を介し
て、また、第２の電圧源に第２の抵抗を介してエミッタ
（ソース）が接続され、コレクタ（ドレイン）が出力端
子となっているトランジスタ（ＦＥＴ）とを備えたこと
を特徴とする。
本発明に係る定電流源回路は、以上の通りに構成される
ので、トランジスタを例えばｎｐｎ型バイポーラトラン
ジスタとして構成すると第１図に示されるようになる。
ので、トランジスタを例えばｎｐｎ型バイポーラトラン
ジスタとして構成すると第１図に示されるようになる。
この第１図のバイアス回路１０の出力電圧をＶ とした
とき、このＶ が ＯＯ Ｖ −ｖ ＋に赤Δｖｃｃ ＯＯ （Δｖ ；ｖ の変動量）・・・（３）ｅｅ
ｅｅ と表わせるとする。一方、第１図のトランシタＱ１へ流
れ込む電流Ｉは、 Ｉ−（−Ｖ ／ｒ）＋（１／Ｒ＋１／ｒ）Ｃ （Ｖ Ｖ Ｂ Ｅ ） ・・・（
４）となる。そこで、ｖ −ｖ０＋ΔＶ として、ｃ
ｃ ｃｃ ｃｃ（４）式に（３
）式を代入すると、 １− （−Ｖ ／ｒ）＋ （１／Ｒ＋１／ｒ）＋Ｃ ΔＶ （（ｋ−１）／ｒ＋に／Ｒ） Ｃ ・・・ （５） となる。従って、■ の変動に対して電流Ｉの変Ｃ 動を抑制するためには１．（５）式のΔＶ に掛けＣ られるファクターが小さければ良く、■ の変動をゼロ
とするためには、 Ｒ／ ｒ −ｋ ／ （１−ｋ ） −
（６）が成立するように抵抗Ｒ，ｒの値を選択するとよ
いことがわかる。
とき、このＶ が ＯＯ Ｖ −ｖ ＋に赤Δｖｃｃ ＯＯ （Δｖ ；ｖ の変動量）・・・（３）ｅｅ
ｅｅ と表わせるとする。一方、第１図のトランシタＱ１へ流
れ込む電流Ｉは、 Ｉ−（−Ｖ ／ｒ）＋（１／Ｒ＋１／ｒ）Ｃ （Ｖ Ｖ Ｂ Ｅ ） ・・・（
４）となる。そこで、ｖ −ｖ０＋ΔＶ として、ｃ
ｃ ｃｃ ｃｃ（４）式に（３
）式を代入すると、 １− （−Ｖ ／ｒ）＋ （１／Ｒ＋１／ｒ）＋Ｃ ΔＶ （（ｋ−１）／ｒ＋に／Ｒ） Ｃ ・・・ （５） となる。従って、■ の変動に対して電流Ｉの変Ｃ 動を抑制するためには１．（５）式のΔＶ に掛けＣ られるファクターが小さければ良く、■ の変動をゼロ
とするためには、 Ｒ／ ｒ −ｋ ／ （１−ｋ ） −
（６）が成立するように抵抗Ｒ，ｒの値を選択するとよ
いことがわかる。
以下、添付図面の第１図及び第２図を参照して本発明の
一実施例を詳しく説明する。
一実施例を詳しく説明する。
第１図は本発明の一実施例に係る定電流源回路を示し、
トランジスタＱ１をｎｐｎ型とした例である。バイアス
回路１０には第１の電圧源から■ が与えられ、第２の
電圧源（アース）からアＣ −スレベルが与えられ、これらに基づき電圧Ｖ。
トランジスタＱ１をｎｐｎ型とした例である。バイアス
回路１０には第１の電圧源から■ が与えられ、第２の
電圧源（アース）からアＣ −スレベルが与えられ、これらに基づき電圧Ｖ。
を作り出力するトランジスタＱ１のベースには上記バイ
アス回路１０の出力電圧が与えられ、エミッタは第１の
抵抗ｒを介して第１の電圧源に接続されるとともに、第
２の抵抗Ｒを介して第２の電圧源に接続されている。ト
ランジスタＱｌのコレクタは出力端子とされ定電流Ｉが
流れる。
アス回路１０の出力電圧が与えられ、エミッタは第１の
抵抗ｒを介して第１の電圧源に接続されるとともに、第
２の抵抗Ｒを介して第２の電圧源に接続されている。ト
ランジスタＱｌのコレクタは出力端子とされ定電流Ｉが
流れる。
ここにおいて、バイアス回路１０のみの場合の出力電圧
Ｖ について、（３）式で表わせるようなｋを求める。
Ｖ について、（３）式で表わせるようなｋを求める。
すなわち、■ を変動させて変動Ｃ
量の比例定数にと固定値Ｖ とを求めておく。そして、
バイアス回路１０に求められる温度特性から、（５）式
を考慮した設計を行う。つまり、Δｖ０゜に掛けるファ
クターを所望に選択することによって、必要なＶ 変動
に対する依存性を得るＣに とができ、（６）式が成立するように第１の抵抗ｒ１第
２の抵抗Ｒの値を選択すると、■ に対Ｃ する依存性を無くすることができる。
バイアス回路１０に求められる温度特性から、（５）式
を考慮した設計を行う。つまり、Δｖ０゜に掛けるファ
クターを所望に選択することによって、必要なＶ 変動
に対する依存性を得るＣに とができ、（６）式が成立するように第１の抵抗ｒ１第
２の抵抗Ｒの値を選択すると、■ に対Ｃ する依存性を無くすることができる。
第２図にはＥＣＬによる差動増幅回路に、本発明の一実
施例に係る定電流源回路を適用した例である。
施例に係る定電流源回路を適用した例である。
この実施例では、バイアス回路１０として、コレクタに
直接にＶ が与えられ、ベースに抵抗Ｃ Ｒ１を介してｖｏ。が与えられたトランジスタＱ２が用
いられ、このエミッタからＶ を取出す。そして、トラ
ンジスタＱ２のエミッタに抵抗Ｒ２゜Ｒを介して接続さ
れたトランジスタＱ、Ｑ４８ からなるカレントミラーで出力電圧Ｖ の変動を捕えて
、トランジスタＱ４に流れる電流でトランジスタＱ５に
流れる電流を制御して出力電圧Ｖ。
直接にＶ が与えられ、ベースに抵抗Ｃ Ｒ１を介してｖｏ。が与えられたトランジスタＱ２が用
いられ、このエミッタからＶ を取出す。そして、トラ
ンジスタＱ２のエミッタに抵抗Ｒ２゜Ｒを介して接続さ
れたトランジスタＱ、Ｑ４８ からなるカレントミラーで出力電圧Ｖ の変動を捕えて
、トランジスタＱ４に流れる電流でトランジスタＱ５に
流れる電流を制御して出力電圧Ｖ。
の安定化を図っている。
定電流源回路を構成する他の要素は第１図のものに等し
く、一対のトランジスタＱ、Ｑ７の工ミッタからトラン
ジスタＱ１へ定電流を流し、トランジスタＱ７のコレク
タから差動出力を得る。
く、一対のトランジスタＱ、Ｑ７の工ミッタからトラン
ジスタＱ１へ定電流を流し、トランジスタＱ７のコレク
タから差動出力を得る。
この回路では、■ の変動にかかわらず、バイアＣ
ス回路１０の出力電圧が安定し、差動増幅するトランジ
スタＱ、Ｑ７からトランジスタＱ へ安１ 定的定電流が流れる。
スタＱ、Ｑ７からトランジスタＱ へ安１ 定的定電流が流れる。
本発明は上記実施例に限らず、様々に変形可能である。
例えば、トランジスタＱ１はｐｎｐ型でもよく、この場
合、エミッタは第２の抵抗Ｒを介して正側の（第２の）
電圧源と、第１の抵抗ｒを介して負側の（第１の）電源
とに接続される。また、バイポーラトランジスタに変え
て、ＦＥＴ （電界効果トランジスタ）を用いてもよく
、この場合には、ベースとゲート、エミッタとソース、
コレクタとドレインが対応する。
合、エミッタは第２の抵抗Ｒを介して正側の（第２の）
電圧源と、第１の抵抗ｒを介して負側の（第１の）電源
とに接続される。また、バイポーラトランジスタに変え
て、ＦＥＴ （電界効果トランジスタ）を用いてもよく
、この場合には、ベースとゲート、エミッタとソース、
コレクタとドレインが対応する。
以上、詳細に説明したように本発明によれば、電源電圧
の変動に対するバイアス回路の出力変動をトランジスタ
と抵抗との接続関係で吸収でき、回路規模が大型化せず
、安定な定電流動作を保証し得ることになる。
の変動に対するバイアス回路の出力変動をトランジスタ
と抵抗との接続関係で吸収でき、回路規模が大型化せず
、安定な定電流動作を保証し得ることになる。
第１図は本発明の一実施例に係る定電流源回路の構成図
、第２図は本発明のより具体的な一実施例に係る定電流
回路を用いた差動増幅回路の構成図、第３図は従来例に
係る定電流源回路を用いた差動増幅回路の構成図、第４
図及び第５図は従来の定電流源回路の構成図である。 １０・・・バイアス回路、Ｑ１〜Ｑγ・・・トランジス
タ、Ｒ，ｒ、Ｒ１−Ｒ３−・・抵抗。
、第２図は本発明のより具体的な一実施例に係る定電流
回路を用いた差動増幅回路の構成図、第３図は従来例に
係る定電流源回路を用いた差動増幅回路の構成図、第４
図及び第５図は従来の定電流源回路の構成図である。 １０・・・バイアス回路、Ｑ１〜Ｑγ・・・トランジス
タ、Ｒ，ｒ、Ｒ１−Ｒ３−・・抵抗。
Claims (1)
- 【特許請求の範囲】 １、第１の電圧源と第２の電圧源とに接続され、所定の
出力電圧を送出するバイアス回路と、このバイアス回路
の出力端子にベースが接続されるとともに、前記第１の
電圧源に第１の抵抗を介して、また、前記第２の電圧源
に第２の抵抗を介してエミッタが接続され、コレクタが
出力端子となっているトランジスタとを備えたことを特
徴とする定電流源回路。 ２、第１の電圧源と第２の電圧源とに接続され、所定の
出力電圧を送出するバイアス回路と、このバイアス回路
の出力端子にゲートが接続されるとともに、前記第１の
電圧源に第１の抵抗を介して、また、前記第２の電圧源
に第２の抵抗を介してソースが接続され、ドレインが出
力端子となっているＦＥＴとを備えたことを特徴とする
定電流源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215781A JPH0379123A (ja) | 1989-08-22 | 1989-08-22 | 定電流源回路 |
| DE69014017T DE69014017T2 (de) | 1989-08-22 | 1990-08-06 | Regulierte Konstantstromenergieversorgung. |
| EP90115091A EP0414029B1 (en) | 1989-08-22 | 1990-08-06 | Constant-current regulated power circuit |
| US07/567,173 US5017858A (en) | 1989-08-22 | 1990-08-14 | Constant-current regulated power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215781A JPH0379123A (ja) | 1989-08-22 | 1989-08-22 | 定電流源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0379123A true JPH0379123A (ja) | 1991-04-04 |
Family
ID=16678124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215781A Pending JPH0379123A (ja) | 1989-08-22 | 1989-08-22 | 定電流源回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5017858A (ja) |
| EP (1) | EP0414029B1 (ja) |
| JP (1) | JPH0379123A (ja) |
| DE (1) | DE69014017T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745000A (en) * | 1996-08-19 | 1998-04-28 | International Business Machines Incorporated | CMOS low voltage current reference |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291123A (en) * | 1992-09-09 | 1994-03-01 | Hewlett-Packard Company | Precision reference current generator |
| US5805010A (en) * | 1996-12-03 | 1998-09-08 | Powerchip Semiconductor Corp. | Low-current source circuit |
| US7023244B2 (en) * | 2004-06-24 | 2006-04-04 | Faraday Technology Corp. | Voltage detection circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3970876A (en) * | 1973-06-01 | 1976-07-20 | Burroughs Corporation | Voltage and temperature compensation circuitry for current mode logic |
| US4079308A (en) * | 1977-01-31 | 1978-03-14 | Advanced Micro Devices, Inc. | Resistor ratio circuit construction |
| US4189671A (en) * | 1978-04-03 | 1980-02-19 | Burroughs Corporation | Voltage regulator and regulator buffer |
| JPS6029123B2 (ja) * | 1978-08-02 | 1985-07-09 | 富士通株式会社 | 電子回路 |
| US4399398A (en) * | 1981-06-30 | 1983-08-16 | Rca Corporation | Voltage reference circuit with feedback circuit |
| US4458201A (en) * | 1982-04-05 | 1984-07-03 | Burr-Brown Research Corp. | Digitally controlled precision current source with an open loop compensation circuit |
| US4745304A (en) * | 1985-05-03 | 1988-05-17 | Advanced Micro Devices, Inc. | Temperature compensation for ECL circuits |
| JPS62191907A (ja) * | 1986-02-19 | 1987-08-22 | Hitachi Ltd | 半導体回路 |
| US4771189A (en) * | 1986-05-02 | 1988-09-13 | Ford Microelectronics, Inc. | FET gate current limiter circuit |
| US4736125A (en) * | 1986-08-28 | 1988-04-05 | Applied Micro Circuits Corporation | Unbuffered TTL-to-ECL translator with temperature-compensated threshold voltage obtained from a constant-current reference voltage |
| US4684880A (en) * | 1986-12-09 | 1987-08-04 | Trw Inc. | Reference current generator circuit |
| EP0283037B1 (en) * | 1987-03-20 | 1992-08-05 | Kabushiki Kaisha Toshiba | Controlled current producing differential circuit apparatus |
| JP2619777B2 (ja) * | 1993-01-16 | 1997-06-11 | みのる化成株式会社 | 伸縮するブロー成形部材及びその製造方法 |
-
1989
- 1989-08-22 JP JP1215781A patent/JPH0379123A/ja active Pending
-
1990
- 1990-08-06 EP EP90115091A patent/EP0414029B1/en not_active Expired - Lifetime
- 1990-08-06 DE DE69014017T patent/DE69014017T2/de not_active Expired - Fee Related
- 1990-08-14 US US07/567,173 patent/US5017858A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745000A (en) * | 1996-08-19 | 1998-04-28 | International Business Machines Incorporated | CMOS low voltage current reference |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0414029B1 (en) | 1994-11-09 |
| DE69014017D1 (de) | 1994-12-15 |
| US5017858A (en) | 1991-05-21 |
| EP0414029A2 (en) | 1991-02-27 |
| DE69014017T2 (de) | 1995-03-23 |
| EP0414029A3 (en) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| US4728902A (en) | Stabilized cascode amplifier | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| US4692711A (en) | Current mirror circuit | |
| US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JP3315921B2 (ja) | 温度検出回路 | |
| JPH0379123A (ja) | 定電流源回路 | |
| KR920010238B1 (ko) | 증폭회로 | |
| JPH0557609B2 (ja) | ||
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH0643951A (ja) | 電流制限回路 |