JP3085482B2 - サージ防護素子 - Google Patents
サージ防護素子Info
- Publication number
- JP3085482B2 JP3085482B2 JP03289418A JP28941891A JP3085482B2 JP 3085482 B2 JP3085482 B2 JP 3085482B2 JP 03289418 A JP03289418 A JP 03289418A JP 28941891 A JP28941891 A JP 28941891A JP 3085482 B2 JP3085482 B2 JP 3085482B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter region
- exposed
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- JCALBVZBIRXHMQ-UHFFFAOYSA-N [[hydroxy-(phosphonoamino)phosphoryl]amino]phosphonic acid Chemical compound OP(O)(=O)NP(O)(=O)NP(O)(O)=O JCALBVZBIRXHMQ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は遮断性能にすぐれ、しか
も製造容易な両方向のサイリスタ型サージ防護素子に関
するものである。
も製造容易な両方向のサイリスタ型サージ防護素子に関
するものである。
【０００２】
【従来の技術】図２（ａ）に示すＰＮＰＮ層からなる基
本構造をもち、図２（ｂ）に示す電流特性をもつ一方向
のサイリスタ型サージ防護素子、或いは一方向サイリス
タ防護素子を複合した図２（ｃ）に示すＰＮＰＮＰ層か
らなる基本構造をもつ両方向のサイリスタ型サージ防護
素子は、小型であってかつ安価に製作できることなどか
ら、通信回路などの弱電回路のサージ防護用としてよく
使用されている。この防護素子は例えば一方向のサイリ
スタ防護素子２個を逆並列接続したものＺを、基本動作
回路図を示す図３のように被保護回路Ｇの両端間に接続
して使用され、例えば図２（ｂ）に示すサージ防護素子
ＺのＶBOを越える電圧値をもつサージＳが線路に侵入し
たとき直ちにオンして、被保護回路Ｇの保護を行うもの
である。しかしこの場合サージ防護素子Ｚはサージ電流
の通過後、電源電圧Ｅ0 により流される電流を直ちに遮
断して、サージ侵入前の状態に戻ることが求められる。
そのためには公知のように防護素子Ｚの保持電流ＩH が ＩH ＞Ｅ0 ／Ｒ ただしＲ：回路インピーダンス、Ｅ0 ：電源電圧 の関係を満足し、しかも迅速な遮断性能を得るためには
保持電流ＩH が大であることが求められる。ところで保
持電流ＩH は従来から知られているように、例えば図２
（ａ）により説明した一方向のサイリスタ型サージ防護
素子のＮベースとＰエミッタ領域の構造、およびこれら
各領域の不純物濃度や厚みなどの選定により大にするこ
とが可能である。しかし一方この方法による保持電流Ｉ
H の増大は、同時にサージ電流容量を小にする結果をも
たらし、両者はトレードオフの関係となる。従って双方
を同時に満足させることは必ずしも容易ではなく、しか
も不純物濃度の制御などを必要とするため製造も難し
い。そこでその対策として図４（ａ）（ｂ）に示す電極
を除いた上面図と、そのＡ−Ａ’部矢視断面図の構成を
もつ素子が提案された。この素子はＰ型半導体共通基板
の一面に設けたＮ1 ベース領域が、複数箇所においてＰ
1 エミッタ領域を突き抜けて表面に露呈するようにする
と共に、この露出Ｎ1 ベース領域Ｓ1 とＰ1エミッタ領
域とを金属電極Ｔ1 により短絡した構造をもつサージ防
護素子である。
本構造をもち、図２（ｂ）に示す電流特性をもつ一方向
のサイリスタ型サージ防護素子、或いは一方向サイリス
タ防護素子を複合した図２（ｃ）に示すＰＮＰＮＰ層か
らなる基本構造をもつ両方向のサイリスタ型サージ防護
素子は、小型であってかつ安価に製作できることなどか
ら、通信回路などの弱電回路のサージ防護用としてよく
使用されている。この防護素子は例えば一方向のサイリ
スタ防護素子２個を逆並列接続したものＺを、基本動作
回路図を示す図３のように被保護回路Ｇの両端間に接続
して使用され、例えば図２（ｂ）に示すサージ防護素子
ＺのＶBOを越える電圧値をもつサージＳが線路に侵入し
たとき直ちにオンして、被保護回路Ｇの保護を行うもの
である。しかしこの場合サージ防護素子Ｚはサージ電流
の通過後、電源電圧Ｅ0 により流される電流を直ちに遮
断して、サージ侵入前の状態に戻ることが求められる。
そのためには公知のように防護素子Ｚの保持電流ＩH が ＩH ＞Ｅ0 ／Ｒ ただしＲ：回路インピーダンス、Ｅ0 ：電源電圧 の関係を満足し、しかも迅速な遮断性能を得るためには
保持電流ＩH が大であることが求められる。ところで保
持電流ＩH は従来から知られているように、例えば図２
（ａ）により説明した一方向のサイリスタ型サージ防護
素子のＮベースとＰエミッタ領域の構造、およびこれら
各領域の不純物濃度や厚みなどの選定により大にするこ
とが可能である。しかし一方この方法による保持電流Ｉ
H の増大は、同時にサージ電流容量を小にする結果をも
たらし、両者はトレードオフの関係となる。従って双方
を同時に満足させることは必ずしも容易ではなく、しか
も不純物濃度の制御などを必要とするため製造も難し
い。そこでその対策として図４（ａ）（ｂ）に示す電極
を除いた上面図と、そのＡ−Ａ’部矢視断面図の構成を
もつ素子が提案された。この素子はＰ型半導体共通基板
の一面に設けたＮ1 ベース領域が、複数箇所においてＰ
1 エミッタ領域を突き抜けて表面に露呈するようにする
と共に、この露出Ｎ1 ベース領域Ｓ1 とＰ1エミッタ領
域とを金属電極Ｔ1 により短絡した構造をもつサージ防
護素子である。
【０００３】
【発明が解決しようとする課題】この提案されたサージ
防護素子の構造によれば、以下に記載する動作説明から
明らかなように、露出Ｎ1 ベース領域を設けることのな
い従来のサージ防護素子に比べて露出Ｎ1 ベース領域の
面積に比例して保持電流ＩH を増大させることができ製
造も容易である。しかしその反面ＩH を増大させるた
め、露出Ｎ1 ベース領域の数や面積を増大させると、こ
れに比例して図２（ｂ）に示すスイッチング電流ＩS を
増大させる。従って遮断性能を向上できても、サージに
対する動作性能を低下させる欠点がある。即ちこの提案
されたサージ防護素子の電極Ｔ1 からＴ2 方向（図４
（ｂ）中の矢印参照）のタンオン時の動作においては、
印加電圧が接合Ｊ2 の耐圧ＶBOを越えると、図４（ｂ）
のように電流Ｉ0 ，Ｉ1 等の成分からなる電流Ｉが流れ
る。このうちＩ1 成分とＮ 1 領域の実効横方向抵抗ＲN
による電圧降下が接合Ｊ1 を順バイアスし、このバイア
ス電圧が接合Ｊ1 の立上り電圧を越えると、始めて接合
Ｊ1 から正孔の注入が起こり、電極Ｔ1 ，Ｔ2 間をタン
オンするに至る。このため露出Ｎ1 ベース領域Ｓ1 のな
い構造のものに比べてスイッチング電流ＩS を増大させ
る。次にオン状態では、露出Ｎ1 ベース領域Ｓ1 の直下
においては導通せず、Ｐ1エミッタ領域の直下の部分に
おいてのみ導通して、接合Ｊ1 からの正孔の注入と接合
Ｊ3 からの電子の注入によりオン状態が保持される。こ
の場合オン電流が低下してタンオフ過程で接合Ｊ1 より
注入された正孔は、露出Ｎ1 ベース領域Ｓ1において電
子と再結合しているから実効注入効率を下げ、Ｓ1 のな
い構造のものに比べて保持電流ＩH を増大させる。また
以上の動作機構による電流ＩS の増大と電流ＩH の増大
効果は、図４（ｂ）の電流Ｉ1 の流路に沿ったＮ 1 領域
の実効横方向抵抗が小さい程大となり、このことはまた
同一チップ面積では露出Ｎ1 ベース領域Ｓ1 の数が多い
程大とすることを示す。しかも図４（ｂ）に示した他の
電流成分Ｉ0 は、タンオン時には動作に直接無関係な無
効電流として流れ、更に電流ＩS に付加されてこれを増
加させる。即ち以上から図４に示した露出Ｎ1 ベース領
域Ｓ1 を設けた構造では、露出Ｎ1 ベース領域Ｓ1 の数
と面積を多くする程保持電流ＩH の増大効果は大である
が、その反面露出Ｎ1 ベース領域Ｓ1 の数と面積に比例
して不必要なスイッチング電流ＩS の増大を招く結果と
なるため、サージ動作特性を低下させることになる。
防護素子の構造によれば、以下に記載する動作説明から
明らかなように、露出Ｎ1 ベース領域を設けることのな
い従来のサージ防護素子に比べて露出Ｎ1 ベース領域の
面積に比例して保持電流ＩH を増大させることができ製
造も容易である。しかしその反面ＩH を増大させるた
め、露出Ｎ1 ベース領域の数や面積を増大させると、こ
れに比例して図２（ｂ）に示すスイッチング電流ＩS を
増大させる。従って遮断性能を向上できても、サージに
対する動作性能を低下させる欠点がある。即ちこの提案
されたサージ防護素子の電極Ｔ1 からＴ2 方向（図４
（ｂ）中の矢印参照）のタンオン時の動作においては、
印加電圧が接合Ｊ2 の耐圧ＶBOを越えると、図４（ｂ）
のように電流Ｉ0 ，Ｉ1 等の成分からなる電流Ｉが流れ
る。このうちＩ1 成分とＮ 1 領域の実効横方向抵抗ＲN
による電圧降下が接合Ｊ1 を順バイアスし、このバイア
ス電圧が接合Ｊ1 の立上り電圧を越えると、始めて接合
Ｊ1 から正孔の注入が起こり、電極Ｔ1 ，Ｔ2 間をタン
オンするに至る。このため露出Ｎ1 ベース領域Ｓ1 のな
い構造のものに比べてスイッチング電流ＩS を増大させ
る。次にオン状態では、露出Ｎ1 ベース領域Ｓ1 の直下
においては導通せず、Ｐ1エミッタ領域の直下の部分に
おいてのみ導通して、接合Ｊ1 からの正孔の注入と接合
Ｊ3 からの電子の注入によりオン状態が保持される。こ
の場合オン電流が低下してタンオフ過程で接合Ｊ1 より
注入された正孔は、露出Ｎ1 ベース領域Ｓ1において電
子と再結合しているから実効注入効率を下げ、Ｓ1 のな
い構造のものに比べて保持電流ＩH を増大させる。また
以上の動作機構による電流ＩS の増大と電流ＩH の増大
効果は、図４（ｂ）の電流Ｉ1 の流路に沿ったＮ 1 領域
の実効横方向抵抗が小さい程大となり、このことはまた
同一チップ面積では露出Ｎ1 ベース領域Ｓ1 の数が多い
程大とすることを示す。しかも図４（ｂ）に示した他の
電流成分Ｉ0 は、タンオン時には動作に直接無関係な無
効電流として流れ、更に電流ＩS に付加されてこれを増
加させる。即ち以上から図４に示した露出Ｎ1 ベース領
域Ｓ1 を設けた構造では、露出Ｎ1 ベース領域Ｓ1 の数
と面積を多くする程保持電流ＩH の増大効果は大である
が、その反面露出Ｎ1 ベース領域Ｓ1 の数と面積に比例
して不必要なスイッチング電流ＩS の増大を招く結果と
なるため、サージ動作特性を低下させることになる。
【０００４】
【発明の目的】本発明の目的は以上の如き問題点を解決
した遮断特性のすぐれた製造容易な両方向サイリスタ型
サージ防護素子の提示にある。
した遮断特性のすぐれた製造容易な両方向サイリスタ型
サージ防護素子の提示にある。
【０００５】
【課題を解決するための本発明の手段】本発明のサージ
防護素子は、第１の導電型を有する半導体基板の一方の
面に第２の導電型を有する第１のベース領域と第１の導
電型を有する第１のエミッタ領域を形成し、前記半導体
基板の他方の面に第２の導電型を有する第２のベース領
域と第１の導電型を有する第２のエミッタ領域を形成
し、前記一方の面において前記第１のベース領域の一部
が前記第１のエミッタ領域を分離することなく一体形成
が維持されるように複数箇所において該第１のエミッタ
領域を突き抜けて表面に露出せしめ、他面において前記
第２のベース領域の一部が前記第２のエミッタ領域を分
離することなく一体形成が維持されるように複数箇所に
おいて該第２のエミッタ領域を突き抜けて表面に露出せ
しめると共に、前記一面に露出する複数個の前記第１の
ベース領域の総面積と前記他面に露出する複数個の前記
第２のベース領域の総面積とが異なるように形成せし
め、前記一面に露出している複数個の前記第１のベース
領域と前記第１のエミッタ領域とを接続した一方の電極
と、前記他面に露出している複数個の前記第２のベース
領域と前記第２のエミッタ領域とを接続した他方の電極
とを備え、かつ前記一方の電極と接続された複数個の前
記第１のベース領域と前記他方の電極と接続された複数
個の前記第２のベース領域とは、前記半導体基板の一方
の面と他方の面に直交する方向で相互に重ならないよう
に構成されたものである。次に本発明の実施例により具
体的に説明する。
防護素子は、第１の導電型を有する半導体基板の一方の
面に第２の導電型を有する第１のベース領域と第１の導
電型を有する第１のエミッタ領域を形成し、前記半導体
基板の他方の面に第２の導電型を有する第２のベース領
域と第１の導電型を有する第２のエミッタ領域を形成
し、前記一方の面において前記第１のベース領域の一部
が前記第１のエミッタ領域を分離することなく一体形成
が維持されるように複数箇所において該第１のエミッタ
領域を突き抜けて表面に露出せしめ、他面において前記
第２のベース領域の一部が前記第２のエミッタ領域を分
離することなく一体形成が維持されるように複数箇所に
おいて該第２のエミッタ領域を突き抜けて表面に露出せ
しめると共に、前記一面に露出する複数個の前記第１の
ベース領域の総面積と前記他面に露出する複数個の前記
第２のベース領域の総面積とが異なるように形成せし
め、前記一面に露出している複数個の前記第１のベース
領域と前記第１のエミッタ領域とを接続した一方の電極
と、前記他面に露出している複数個の前記第２のベース
領域と前記第２のエミッタ領域とを接続した他方の電極
とを備え、かつ前記一方の電極と接続された複数個の前
記第１のベース領域と前記他方の電極と接続された複数
個の前記第２のベース領域とは、前記半導体基板の一方
の面と他方の面に直交する方向で相互に重ならないよう
に構成されたものである。次に本発明の実施例により具
体的に説明する。
【０００６】
【実施例】図１（ａ）（ｂ）（ｃ）（ｄ）は本発明の一
実施例を示す電極を除いた上面図、そのＡ−Ａ’部矢視
断面図、Ｂ−Ｂ’部矢視断面図、Ｃ−Ｃ’部矢視断面図
である。この実施例のものは上面側のＮ1 ベース領域の
一部を、複数箇所において、Ｐ1 エミッタ領域を突き抜
けて上表面に露出するようにして、露出Ｎベース領域Ｓ
1 を形成する。また下面側のＮ2 ベース領域の一部を複
数箇所においてＰ2 エミッタ領域を突き抜けて下表面に
露出するようにして、露出Ｎベース領域Ｓ2 を形成す
る。そして上下面においてＰエミッタ領域と露出Ｎベー
ス領域とを短絡して構成した、両方向サイリスタ型のサ
ージ防護素子である。なおＳｉＯ2 は酸化被膜である。
実施例を示す電極を除いた上面図、そのＡ−Ａ’部矢視
断面図、Ｂ−Ｂ’部矢視断面図、Ｃ−Ｃ’部矢視断面図
である。この実施例のものは上面側のＮ1 ベース領域の
一部を、複数箇所において、Ｐ1 エミッタ領域を突き抜
けて上表面に露出するようにして、露出Ｎベース領域Ｓ
1 を形成する。また下面側のＮ2 ベース領域の一部を複
数箇所においてＰ2 エミッタ領域を突き抜けて下表面に
露出するようにして、露出Ｎベース領域Ｓ2 を形成す
る。そして上下面においてＰエミッタ領域と露出Ｎベー
ス領域とを短絡して構成した、両方向サイリスタ型のサ
ージ防護素子である。なおＳｉＯ2 は酸化被膜である。
【０００７】
【作用】先ず電極Ｔ1 からＴ2 方向の動作について説明
する。オン状態では露出Ｎベース領域Ｓ2 の部分が導通
しているが、電流が減少してタンオフに至る動作におい
ては露出Ｎベース領域Ｓ1 の作用は、図４で前記した素
子の露出Ｎ型ベース領域Ｓ1 のそれと同じである。従っ
てＳ1 の数や面積を大にすることにより保持電流ＩH を
増大させて遮断特性を向上させることができる。次にタ
ンオン状態では図１に示すように露出Ｎベース領域Ｓ1
に対向する部分にはＰエミッタ領域Ｐ2 がある。従って
図４により前記したサージ動作特性を低下させる無効な
電流Ｉ0 が流れるのを阻止する。従ってスイッチング電
流ＩS の増大によるサージ動作特性の低下を生ずること
がない。これに加えてタンオン時の有効面積は露出Ｎベ
ース領域Ｓ 2 の総面積できまることから、露出Ｎベース
領域Ｓ2 の面積を大（同一チップでは露出Ｎ型ベース領
域Ｓ1 の面積を小）にすることによりサージ電流容量を
増大させることができる。以上は電極Ｔ1 からＴ2 方向
の動作であるが、電極Ｔ2 からＴ1 方向の動作も原理的
にＴ1 からＴ2 の方向の動作と同じであるから、保持電
流ＩH の値はほぼ等しい値となり、有効面積のみ露出Ｎ
ベース領域Ｓ1 の面積の和によって定まる。即ち本発明
は遮断特性が正逆ほぼ同一であって、方向により電流容
量の異なる両方向サイリスタ型サージ防護素子を得るの
に有効な手段でもある。しかも本発明のサージ防護素子
は、従来のサージ防護素子のようにベース領域とエミッ
タ領域の不純物濃度や厚みなどの制御を必要とせずに構
成できるので製造が容易である。
する。オン状態では露出Ｎベース領域Ｓ2 の部分が導通
しているが、電流が減少してタンオフに至る動作におい
ては露出Ｎベース領域Ｓ1 の作用は、図４で前記した素
子の露出Ｎ型ベース領域Ｓ1 のそれと同じである。従っ
てＳ1 の数や面積を大にすることにより保持電流ＩH を
増大させて遮断特性を向上させることができる。次にタ
ンオン状態では図１に示すように露出Ｎベース領域Ｓ1
に対向する部分にはＰエミッタ領域Ｐ2 がある。従って
図４により前記したサージ動作特性を低下させる無効な
電流Ｉ0 が流れるのを阻止する。従ってスイッチング電
流ＩS の増大によるサージ動作特性の低下を生ずること
がない。これに加えてタンオン時の有効面積は露出Ｎベ
ース領域Ｓ 2 の総面積できまることから、露出Ｎベース
領域Ｓ2 の面積を大（同一チップでは露出Ｎ型ベース領
域Ｓ1 の面積を小）にすることによりサージ電流容量を
増大させることができる。以上は電極Ｔ1 からＴ2 方向
の動作であるが、電極Ｔ2 からＴ1 方向の動作も原理的
にＴ1 からＴ2 の方向の動作と同じであるから、保持電
流ＩH の値はほぼ等しい値となり、有効面積のみ露出Ｎ
ベース領域Ｓ1 の面積の和によって定まる。即ち本発明
は遮断特性が正逆ほぼ同一であって、方向により電流容
量の異なる両方向サイリスタ型サージ防護素子を得るの
に有効な手段でもある。しかも本発明のサージ防護素子
は、従来のサージ防護素子のようにベース領域とエミッ
タ領域の不純物濃度や厚みなどの制御を必要とせずに構
成できるので製造が容易である。
【０００８】以上本発明について説明したが、露出Ｎベ
ース領域Ｓ1 ，Ｓ2 の数，形状，配置等については、以
上の実施例にかかわらず目的に応じて本発明の範囲内に
おいて各種の変形が考えられる。また以上と伝導型を逆
にしてもよいことは云うまでもない。
ース領域Ｓ1 ，Ｓ2 の数，形状，配置等については、以
上の実施例にかかわらず目的に応じて本発明の範囲内に
おいて各種の変形が考えられる。また以上と伝導型を逆
にしてもよいことは云うまでもない。
【０００９】
【発明の効果】以上から明らかなように本発明によれ
ば、遮断性能にすぐれた製造容易な両方向サイリスタ型
サージ防護素子を提供できるもので、通信回路などの弱
電回路のサージ防護素子として使用してその効果は大き
い。
ば、遮断性能にすぐれた製造容易な両方向サイリスタ型
サージ防護素子を提供できるもので、通信回路などの弱
電回路のサージ防護素子として使用してその効果は大き
い。
【図１】本発明の一実施例の説明図である。
【図２】従来のサージ防護素子の説明図である。
【図３】従来のサージ防護素子の動作説明図である。
【図４】従来のサージ防護素子の説明図である。
Ｚ サージ防護素子 Ｇ 被保護回路 Ｒ 回路インピーダンス Ｅ0 電源電圧 Ｓ サージ ＩH 保持電流 ＩS スイッチング電流 Ｉ0 電流成分 Ｉ1 電流成分 Ｐ Ｐ型半導体基板 Ｎ1 Ｎベース領域 Ｎ2 Ｎベース領域 Ｓ1 露出Ｎベース領域 Ｓ2 露出Ｎベース領域 Ｐ1 Ｐエミッタ領域 Ｐ2 Ｐエミッタ領域 Ｔ1 電極 Ｔ2 電極 ＳｉＯ2 酸化被膜
Claims (1)
- 【請求項１】 第１の導電型を有する半導体基板の一方
の面に第２の導電型を有する第１のベース領域と第１の
導電型を有する第１のエミッタ領域を形成し、前記半導
体基板の他方の面に第２の導電型を有する第２のベース
領域と第１の導電型を有する第２のエミッタ領域を形成
し、 前記一方の面において前記第１のベース領域の一部が前
記第１のエミッタ領域を分離することなく一体形成が維
持されるように複数箇所において該第１のエミッタ領域
を突き抜けて表面に露出せしめ、他面において前記第２
のベース領域の一部が前記第２のエミッタ領域を分離す
ることなく一体形成が維持されるように複数箇所におい
て該第２のエミッタ領域を突き抜けて表面に露出せしめ
ると共に、前記一面に露出する複数個の前記第１のベー
ス領域の総面積と前記他面に露出する複数個の前記第２
のベース領域の総面積とが異なるように形成せしめ、 前記一面に露出している複数個の前記第１のベース領域
と前記第１のエミッタ領域とを接続した一方の電極と、
前記他面に露出している複数個の前記第２のベース領域
と前記第２のエミッタ領域とを接続した他方の電極とを
備え、 かつ前記一方の電極と接続された複数個の前記第１のベ
ース領域と前記他方の電極と接続された複数個の前記第
２のベース領域とは、前記半導体基板の一方の面と他方
の面に直交する方向で相互に重ならないように構成され
た サージ防護素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03289418A JP3085482B2 (ja) | 1991-10-09 | 1991-10-09 | サージ防護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03289418A JP3085482B2 (ja) | 1991-10-09 | 1991-10-09 | サージ防護素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102462A JPH05102462A (ja) | 1993-04-23 |
| JP3085482B2 true JP3085482B2 (ja) | 2000-09-11 |
Family
ID=17742989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03289418A Expired - Lifetime JP3085482B2 (ja) | 1991-10-09 | 1991-10-09 | サージ防護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3085482B2 (ja) |
-
1991
- 1991-10-09 JP JP03289418A patent/JP3085482B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102462A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| JP3074736B2 (ja) | 半導体装置 | |
| US7919818B2 (en) | Semiconductor device | |
| US4656491A (en) | Protection circuit utilizing distributed transistors and resistors | |
| EP0177665B1 (en) | Self turnoff type semiconductor switching device | |
| TW399337B (en) | Semiconductor device | |
| JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
| JP3163758B2 (ja) | 双方向過電圧保護装置 | |
| JP3142617B2 (ja) | サージ防護素子 | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPH09307099A (ja) | 多端子サージ防護デバイス | |
| JP3083881B2 (ja) | サージ防護素子 | |
| JP3046423B2 (ja) | サージ防護素子 | |
| EP0128268A1 (en) | Semiconductor device having a control electrode | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPH0328836B2 (ja) | ||
| JP4686782B2 (ja) | 静電誘導ダイオード | |
| JP2003110119A (ja) | 静電サージ保護用素子 | |
| JPS60247969A (ja) | 自己消弧形半導体素子 | |
| JPH0677505A (ja) | ２端子サージ防護素子及び多線防護方法 | |
| JP2522350B2 (ja) | 半導体集積回路の保護装置 | |
| CA1121517A (en) | High voltage dielectrically isolated remote gate solid-state switch | |
| KR830000497B1 (ko) | 고전압 접합 솔리드 스테이트 스위치 | |
| JP2724898B2 (ja) | 両方向性２端子サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |