JP2724898B2 - 両方向性２端子サイリスタ - Google Patents
両方向性２端子サイリスタInfo
- Publication number
- JP2724898B2 JP2724898B2 JP2010683A JP1068390A JP2724898B2 JP 2724898 B2 JP2724898 B2 JP 2724898B2 JP 2010683 A JP2010683 A JP 2010683A JP 1068390 A JP1068390 A JP 1068390A JP 2724898 B2 JP2724898 B2 JP 2724898B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- current
- present
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は遮断性能にすぐれ、しかも製造容易な両方向
性２端子サイリスタに関するものである。
性２端子サイリスタに関するものである。
（従来技術と解決すべき問題点） 第１図の（ａ）（ｂ）に示す平面図（金属電極M1,M2
絶縁膜Ｉの図示を省略）および断面図のようなPNPNP（N
PNPN）構造をもつ両方向性２端子サイリスタは、小型安
価であって使用が簡単である等の理由から、雷サージな
どのサージ防護素子として広く使用されている。なお、
この分野において、通常用いられる用語に従えば、Ｐと
Ｎの一方を第１の導電型とすれば、他方は第２の導電型
となる。例えば第２図（ａ）のように被保護電子回路Ａ
の入力回路L1,L2間に２端子サイリスタＺを接続し、第
２図（ｂ）のようにその耐圧VBOを越える雷サージ電圧
が侵入したとき直ちにオンするようにして、雷サージを
被保護電子機器Ａから側路として保護することが行われ
ている。ところでこの場合雷サージの通過後両方向性２
端子サイリスタＺは、第２図（ｄ）の回路電圧E0を遮断
してサージ侵入前の状態に戻ることが必要である。この
ためには回路インピーダンスを第２図（ａ）のようにＲ
としたとき、第２図（ｂ）における２端子サイリスタＺ
の保持電流IHが を満足しなければならない。
絶縁膜Ｉの図示を省略）および断面図のようなPNPNP（N
PNPN）構造をもつ両方向性２端子サイリスタは、小型安
価であって使用が簡単である等の理由から、雷サージな
どのサージ防護素子として広く使用されている。なお、
この分野において、通常用いられる用語に従えば、Ｐと
Ｎの一方を第１の導電型とすれば、他方は第２の導電型
となる。例えば第２図（ａ）のように被保護電子回路Ａ
の入力回路L1,L2間に２端子サイリスタＺを接続し、第
２図（ｂ）のようにその耐圧VBOを越える雷サージ電圧
が侵入したとき直ちにオンするようにして、雷サージを
被保護電子機器Ａから側路として保護することが行われ
ている。ところでこの場合雷サージの通過後両方向性２
端子サイリスタＺは、第２図（ｄ）の回路電圧E0を遮断
してサージ侵入前の状態に戻ることが必要である。この
ためには回路インピーダンスを第２図（ａ）のようにＲ
としたとき、第２図（ｂ）における２端子サイリスタＺ
の保持電流IHが を満足しなければならない。
ところで前記第１図に示す通常のサイリスタ構造にお
いては、周知のように保持電流IHはP1,N1,P,N2,P2等の
各層の不純物濃度，層厚，キャリアライフタイム等によ
って定まるが、通常上記の条件を満足させるように所要
の範囲に入れるためには、製造工程上の精密な制御が要
求され、しかも原材料のばらつき等もあるのでその達成
は容易ではない。
いては、周知のように保持電流IHはP1,N1,P,N2,P2等の
各層の不純物濃度，層厚，キャリアライフタイム等によ
って定まるが、通常上記の条件を満足させるように所要
の範囲に入れるためには、製造工程上の精密な制御が要
求され、しかも原材料のばらつき等もあるのでその達成
は容易ではない。
（発明の目的） 本発明は新規な面（電極）構造による、新しい保持電
流IHの制御手段を提供して製造の容易化を図ると共に、
大きな保持電流IH値を得ることができるようにして遮断
特性の向上を図ったものである。
流IHの制御手段を提供して製造の容易化を図ると共に、
大きな保持電流IH値を得ることができるようにして遮断
特性の向上を図ったものである。
（問題点を解決するための本発明の手段） 第３図（ａ）（ｂ）（ｃ）（ｄ）および（ｅ）は本発
明の一実施例を示す平面図（図では上面の絶縁層I,金属
電極M1を除去している）、そのＡ−Ａ′部断面図、Ａ−
Ａ′部断面図の要部拡大図、上記平面図におけるＢ−
Ｂ′部断面図、および等価回路であって、本発明の特徴
とするところは次の点にある。
明の一実施例を示す平面図（図では上面の絶縁層I,金属
電極M1を除去している）、そのＡ−Ａ′部断面図、Ａ−
Ａ′部断面図の要部拡大図、上記平面図におけるＢ−
Ｂ′部断面図、および等価回路であって、本発明の特徴
とするところは次の点にある。
即ちＰ型基板を共通基板として第３図（ｂ）のように
その一面にN1層（ベース）を設け他面にN2層（ベース）
を設ける。また上記N1層とN2層の上にそれぞれP1層（エ
ミッタ）とP2層（エミッタ）を設ける。そして、N1層と
N2層は、そろぞれP1層又はP2層の複数箇所において、こ
のP1層又はP2層が分離されることなく一体に形成された
状態で突き抜けて表面にそれぞれ露出させると共に、第
３図（ａ）と（ｂ）のように共通基板の両面に直交する
方向でN1層の露出領域とN2層の露出領域とは相互に重な
ることなく、基盤目状に複数個（第３図（ａ）において
実線の四角はN1層の露出領域、点線の四角はN2層の領域
を示す）交互に配置されるようにして２端子サイリスタ
T1,T2,T3……を形成する。
その一面にN1層（ベース）を設け他面にN2層（ベース）
を設ける。また上記N1層とN2層の上にそれぞれP1層（エ
ミッタ）とP2層（エミッタ）を設ける。そして、N1層と
N2層は、そろぞれP1層又はP2層の複数箇所において、こ
のP1層又はP2層が分離されることなく一体に形成された
状態で突き抜けて表面にそれぞれ露出させると共に、第
３図（ａ）と（ｂ）のように共通基板の両面に直交する
方向でN1層の露出領域とN2層の露出領域とは相互に重な
ることなく、基盤目状に複数個（第３図（ａ）において
実線の四角はN1層の露出領域、点線の四角はN2層の領域
を示す）交互に配置されるようにして２端子サイリスタ
T1,T2,T3……を形成する。
そして両面において上記の分離されることなく一体形
成されているP1層と表面に複数箇所で露出したN1層の露
出領域、及び上記の分離されることなく一体に形成され
たP2層と表面に複数箇所で露出したP2層の露出領域を、
それぞれ金属電極M1,M2により短絡してそれぞれ一つの
電極を構成するようにして、N1層とN2層の露出領域にお
いてはNPNP層の４層構造、他の部分においてはPNPNPの
５層構造を有する素子としたことを特徴とするものであ
る。
成されているP1層と表面に複数箇所で露出したN1層の露
出領域、及び上記の分離されることなく一体に形成され
たP2層と表面に複数箇所で露出したP2層の露出領域を、
それぞれ金属電極M1,M2により短絡してそれぞれ一つの
電極を構成するようにして、N1層とN2層の露出領域にお
いてはNPNP層の４層構造、他の部分においてはPNPNPの
５層構造を有する素子としたことを特徴とするものであ
る。
このようにすれば第３図（ｃ）に示す２端子サイリス
タT1,T2部分を拡大した図のように、その構造は第１図
に示した通常の両方向性２端子サイリスタと同じである
から同じ動作を行い、例えば第３図（ｃ）中に示す実線
矢印Ｉの方向に電圧が印加された場合には、２端子サイ
リスタT2が先ずターンオンする。
タT1,T2部分を拡大した図のように、その構造は第１図
に示した通常の両方向性２端子サイリスタと同じである
から同じ動作を行い、例えば第３図（ｃ）中に示す実線
矢印Ｉの方向に電圧が印加された場合には、２端子サイ
リスタT2が先ずターンオンする。
即ちこの構造においては、相隣る２端子サイリスタ同
士例えばT1,T2で通常の両方向性２端子サイリスタを形
成し、しかも各２端子サイリスタは画面においてそれぞ
れ金属電極M1,M2によって短絡されているため、電圧が
印加されたとき各２端子サイリスタの内の最もターンオ
ンし易いものが最初にターンオンし、これによって相隣
る他の周方向２端子サイリスタのN2,P層にそれぞれゲー
ト電流が流出入するため、これもターンオンして以後順
次ターンオン領域は素子の全面に拡がることになる。例
えば第３図（ａ）に示す単方向２端子サイリスタT2,T3
を含む断面図第３図（ｄ）において、２端子サイリスタ
T2が最初にターンオンした場合を考えると、第３図
（ｅ）の等価回路図のように単方向２端子サイリスタT3
のN2層とＰ層に、横方向抵抗を介してゲート電流I9が流
出入するので単方向２端子サイリスタT3もターンオンす
る。
士例えばT1,T2で通常の両方向性２端子サイリスタを形
成し、しかも各２端子サイリスタは画面においてそれぞ
れ金属電極M1,M2によって短絡されているため、電圧が
印加されたとき各２端子サイリスタの内の最もターンオ
ンし易いものが最初にターンオンし、これによって相隣
る他の周方向２端子サイリスタのN2,P層にそれぞれゲー
ト電流が流出入するため、これもターンオンして以後順
次ターンオン領域は素子の全面に拡がることになる。例
えば第３図（ａ）に示す単方向２端子サイリスタT2,T3
を含む断面図第３図（ｄ）において、２端子サイリスタ
T2が最初にターンオンした場合を考えると、第３図
（ｅ）の等価回路図のように単方向２端子サイリスタT3
のN2層とＰ層に、横方向抵抗を介してゲート電流I9が流
出入するので単方向２端子サイリスタT3もターンオンす
る。
以上のことは第３図（ａ）の平面図のどの部分におい
ても成立するから、前記したように一部分がターンオン
すればターンオン領域は全面に拡がることになる。また
第３図（ｃ）中の点線矢印Ｉのように逆な電圧が印加さ
れた場合にも、構造が対称であるから、全く同じ動作を
行う。
ても成立するから、前記したように一部分がターンオン
すればターンオン領域は全面に拡がることになる。また
第３図（ｃ）中の点線矢印Ｉのように逆な電圧が印加さ
れた場合にも、構造が対称であるから、全く同じ動作を
行う。
従って本発明の構造を両方向２端子サイリスタとして
動作することは明らかであり、本発明の構造とすること
によって、本発明の目的とする遮断特性に大きく関係す
る保持電流の制御を容易に行いうる。
動作することは明らかであり、本発明の構造とすること
によって、本発明の目的とする遮断特性に大きく関係す
る保持電流の制御を容易に行いうる。
次に本発明の構造が保持電流の制御に有用であること
を、第４図（ａ）に示す本発明素子の部分簡略図および
導通状態における電子と正孔の釣合いを示す図によって
説明する。
を、第４図（ａ）に示す本発明素子の部分簡略図および
導通状態における電子と正孔の釣合いを示す図によって
説明する。
第４図（ａ）においてＬをP1,N1層の短絡部分の長
さ、ｌを短絡部分が影響する実効距離とする。また第４
図（ｂ）においてＩを単方向２端子サイリスタを流れて
いる全電流、Ilを短絡部分に流れている電流、ICOを漏
洩電流、αN,αＰを構成トランジスタN1,P,N2およびP2,
N2,P層の電流増幅率とする。
さ、ｌを短絡部分が影響する実効距離とする。また第４
図（ｂ）においてＩを単方向２端子サイリスタを流れて
いる全電流、Ilを短絡部分に流れている電流、ICOを漏
洩電流、αN,αＰを構成トランジスタN1,P,N2およびP2,
N2,P層の電流増幅率とする。
そこでN2層における電子電流（第４図（ｂ）図中の実
線）と正孔電流（第４図（ｂ）図中の点線）の釣合いを
考えると、本発明の構造では （１−αＰ）（Ｉ−Il）＝αNI−Il＋ICO となり、これを整理すると、 となる。一方短絡部分のない２端子サイリスタの場合に
は で与えられる。また電流増幅率のαP,αＮは電流Ｉに依
存し、電流の低下によって低下することが公知であり、
しかもαP,αＮ＝１を維持できない電流がIHであること
も公知である。
線）と正孔電流（第４図（ｂ）図中の点線）の釣合いを
考えると、本発明の構造では （１−αＰ）（Ｉ−Il）＝αNI−Il＋ICO となり、これを整理すると、 となる。一方短絡部分のない２端子サイリスタの場合に
は で与えられる。また電流増幅率のαP,αＮは電流Ｉに依
存し、電流の低下によって低下することが公知であり、
しかもαP,αＮ＝１を維持できない電流がIHであること
も公知である。
従って以上を考慮して（１）（２）式を比較すれば判
るように、本発明の場合には短絡部分のない２端子サイ
リスタに比べて、電流増幅率αＰが だけ低下、即ちIl/Iの関数として電流増幅率αＰが低下
することが判る。
るように、本発明の場合には短絡部分のない２端子サイ
リスタに比べて、電流増幅率αＰが だけ低下、即ちIl/Iの関数として電流増幅率αＰが低下
することが判る。
以上からIl/Iの関数として電流増幅率αＰが低下し、
保持電流IHが増大することが明らかであるが、全電流Ｉ
は例えば第１図（ａ）のN1層が表面に露出する部分の面
積の和に比例し、短絡部分に流れる電流Ilは、短絡部分
の境界の長さＬと短絡部分からの有効距離ｌ（例えば第
４図（ａ）のN2層の横方向抵抗等に関係する）との積で
定まる。従って各層の不純物分布，厚み等が定まれば保
持電流IHの増加分はＬに比例することになる。
保持電流IHが増大することが明らかであるが、全電流Ｉ
は例えば第１図（ａ）のN1層が表面に露出する部分の面
積の和に比例し、短絡部分に流れる電流Ilは、短絡部分
の境界の長さＬと短絡部分からの有効距離ｌ（例えば第
４図（ａ）のN2層の横方向抵抗等に関係する）との積で
定まる。従って各層の不純物分布，厚み等が定まれば保
持電流IHの増加分はＬに比例することになる。
以上のことは本発明が有効面積従って電流容量を同一
としながら、短絡部分の有効長Ｌ例えば第３図におけN1
層の露出領域の総和を大にして、保持電流IHを制御する
のに有効な構造と云え、これから従来のような精密なプ
ロセス技術などを要求されることはなくIHを大として遮
断性能のよいサージ防護素子を提供できる。
としながら、短絡部分の有効長Ｌ例えば第３図におけN1
層の露出領域の総和を大にして、保持電流IHを制御する
のに有効な構造と云え、これから従来のような精密なプ
ロセス技術などを要求されることはなくIHを大として遮
断性能のよいサージ防護素子を提供できる。
これに加えて第３図に示したように本発明の構造で
は、第１図に示した通常の構造のものに比較して、或る
一方向の導通の場合に導通領域が分散される。このこと
は本発明の場合導通時の電力損失の分散となるので、電
流容量の増大を得る利点を生む。
は、第１図に示した通常の構造のものに比較して、或る
一方向の導通の場合に導通領域が分散される。このこと
は本発明の場合導通時の電力損失の分散となるので、電
流容量の増大を得る利点を生む。
以上本発明を一実施例によって説明したが、例えば第
５図に示す本発明の他の実施例平面図（絶縁膜Ｉ、金属
電極M1,M2などの図示を省略）およびそのＡ−Ａ′部に
おける断面図のように、本発明の要旨を逸脱しない範囲
内において、露出部分の形状，数などを変えることがで
き、また導電型を以上と逆にすることができる。
５図に示す本発明の他の実施例平面図（絶縁膜Ｉ、金属
電極M1,M2などの図示を省略）およびそのＡ−Ａ′部に
おける断面図のように、本発明の要旨を逸脱しない範囲
内において、露出部分の形状，数などを変えることがで
き、また導電型を以上と逆にすることができる。
また以上の説明では電極面から透視した状態におい
て、一面の露出ベース領域が他面の露出ベース領域と重
ならないようにした説明をしたが、目的によっては外周
部分に形成された露出ベース領域の一部で重なることが
あってもよい。
て、一面の露出ベース領域が他面の露出ベース領域と重
ならないようにした説明をしたが、目的によっては外周
部分に形成された露出ベース領域の一部で重なることが
あってもよい。
また実際の素子においては信頼性確保などのために通
常用いられている構造を適用できることは云うまでもな
い。
常用いられている構造を適用できることは云うまでもな
い。
（発明の効果） 以上の説明から明らかなように本発明によれば、雷サ
ージなどのサージ防護素子として好適する遮断特性のよ
い素子を容易に製造できる。
ージなどのサージ防護素子として好適する遮断特性のよ
い素子を容易に製造できる。
第１図（ａ）（ｂ）は従来素子の平面図および断面図、
第２図（ａ）（ｂ）はサージ防護の一例を示す回路図お
よびサージ防護素子の電圧電流特性例図、第３図（ａ）
（ｂ）（ｃ）（ｄ）（ｅ）は本発明の一実施例を示す平
面図、そのＡ−Ａ′部断面図、その要部拡大断面図、平
面図、Ｂ−Ｂ′部断面図および等価回路図、第４図
（ａ）（ｂ）は本発明素子の動作説明のための斜視図お
よびその要部断面図、第５図（ａ）（ｂ）は本発明の他
の実施例を示す平面図およびそのＡ−Ａ′部断面図であ
る。
第２図（ａ）（ｂ）はサージ防護の一例を示す回路図お
よびサージ防護素子の電圧電流特性例図、第３図（ａ）
（ｂ）（ｃ）（ｄ）（ｅ）は本発明の一実施例を示す平
面図、そのＡ−Ａ′部断面図、その要部拡大断面図、平
面図、Ｂ−Ｂ′部断面図および等価回路図、第４図
（ａ）（ｂ）は本発明素子の動作説明のための斜視図お
よびその要部断面図、第５図（ａ）（ｂ）は本発明の他
の実施例を示す平面図およびそのＡ−Ａ′部断面図であ
る。
Claims (1)
- 【請求項１】第１の導電型の半導体層が共通基板として
用いられ、該共通基板の一方の両側に形成された第２の
導電型の第１のベース層と、該第１のベース層上に第１
の導電型の第１のエミッタ層とが形成されると共に、該
共通基板の他方の両側に形成された第２の導電型の第２
のベース層と、該第２のベース層上に第１の導電型の第
２のエミッタ層とが形成され、 前記第１のベース層は前記第１のエミッタ層が分離され
ることなく一体形成が維持されるように該第１のエミッ
タ層を突き抜けて複数個の露出領域が形成されると共
に、前記第２のベース層は前記第２のエミッタ層が分離
されることなく一体形成が維持されるように該第２のエ
ミッタ層を突き抜けて複数個の露出領域が形成され、 前記一方の面側では前記第１のベース層の前記複数個の
露出領域と前記分離されることなしに一体形成された前
記第１のエミッタ層とに接するように一方の電極が形成
され、前記他方の両側では前記第２のベース層の前記複
数個の露出領域と前記分離されることなしに一体形成さ
れた前記第２のエミッタ層とに接するように他方の電極
が形成され、 前記第１のベース層の前記一方の電極と接する前記複数
個の露出領域と、前記第２のベース層の前記他方の電極
と接する前記複数個の露出領域とは、前記共通基板の一
方の面と他方の面に直交する方向で相互に重ならないよ
うに構成された両方向性２端子サイリイタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010683A JP2724898B2 (ja) | 1990-01-22 | 1990-01-22 | 両方向性２端子サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010683A JP2724898B2 (ja) | 1990-01-22 | 1990-01-22 | 両方向性２端子サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03215978A JPH03215978A (ja) | 1991-09-20 |
| JP2724898B2 true JP2724898B2 (ja) | 1998-03-09 |
Family
ID=11757063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010683A Expired - Fee Related JP2724898B2 (ja) | 1990-01-22 | 1990-01-22 | 両方向性２端子サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2724898B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368209A (ja) * | 2001-06-04 | 2002-12-20 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109386A (en) * | 1978-02-15 | 1979-08-27 | Nec Home Electronics Ltd | Manufacture for silicon symmetrical switch |
| JPS5562768A (en) * | 1978-11-06 | 1980-05-12 | Hitachi Ltd | Semiconductor device |
| JPS5678362U (ja) * | 1979-11-14 | 1981-06-25 | ||
| JPH0666464B2 (ja) * | 1987-12-25 | 1994-08-24 | 富士電機株式会社 | 双方向性半導体スイッチング素子 |
-
1990
- 1990-01-22 JP JP2010683A patent/JP2724898B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03215978A (ja) | 1991-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| JP2722453B2 (ja) | 半導体装置 | |
| KR890011117A (ko) | 절연게이트 반도체장치 | |
| JP2724898B2 (ja) | 両方向性２端子サイリスタ | |
| JP3142617B2 (ja) | サージ防護素子 | |
| US3958268A (en) | Thyristor highly proof against time rate of change of voltage | |
| US5608236A (en) | Semiconductor device | |
| JP2504498B2 (ja) | 半導体装置 | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP3046423B2 (ja) | サージ防護素子 | |
| JPH01171273A (ja) | 双方向性半導体スイッチング素子 | |
| JP2903452B2 (ja) | 電界効果トランジスタ | |
| JPH0590579A (ja) | パワー電界効果トランジスタ | |
| JPH0682834B2 (ja) | サージ防護デバイス | |
| JPH0614546B2 (ja) | 複合サイリスタ | |
| KR100291540B1 (ko) | 입/출력보호회로 | |
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPH05235379A (ja) | 保護用ダイオード素子 | |
| JPH0685436B2 (ja) | 両方向サイリスタ | |
| JP3222500B2 (ja) | 双方向高耐圧半導体素子 | |
| JPH0682835B2 (ja) | サージ防護デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |